專利名稱：三維納米級交叉桿的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子裝置和電路，并且具體地涉及具有三個(gè)獨(dú)立尺寸 的納米級，混合納米級/微米級，以及混合納米級/亞微米級裝置和 電路，其中信號通路可以被路由，并且其中在通過內(nèi)部信號線互連 的結(jié)處可以制備電子部件。
相關(guān)政府聲明
本發(fā)明是在合同并MDA972-01-3-005下由政府支持進(jìn)行的，其被 授予DARPA Moletronics,該政府具有本發(fā)明中的一定權(quán)利'
背景技術(shù)：
最近，隨著通過傳統(tǒng)的基于光刻方法的電子裝置和電路的設(shè)計(jì)和 制造已經(jīng)開始接近用以進(jìn)一步減小部件尺寸的物理極限，已經(jīng)發(fā)展 了用于制造納米級電子電路的可替代方法。納米線交叉桿 (nanowire-crossbar )技術(shù)是一種特別有前途的新方法，用于制造 具有顯著小于當(dāng)前可以通過光刻方法制造的亞微米級電路和部件的 尺寸以及相應(yīng)地大于所述亞微米級電路和部件的部件密度的電子電 路和裝置。
圖l描述了示范性納米線交叉桿。在圖1中的納米線交叉桿實(shí)施 簡單的存儲器裝置.納米線交叉桿包括(l)第一組平行的納米線 102; ( 2)雙穩(wěn)態(tài)位存儲層104;以及(3 )垂直于第 一層的平行納 米線102的第二層的平行納米線106.在第一層的納米線102的納米 線和第二層的納米線106的納米線之間的最小分離或交叉的每一點(diǎn) 處的位存儲層104的每一個(gè)小的區(qū)域中存儲單個(gè)信息位，例如，在 圖1中用交叉影線示出的位存儲層104的小區(qū)域108，覆蓋在納米線 IIO之上，并且位于納米線112之下，與和該小區(qū)域相接觸的納米線 110和112的部分一起，形成充當(dāng)納米級存儲器中的單位存儲元件 114的納米線結(jié)。在多種納米級存儲器實(shí)施例中，單位存儲元件的內(nèi) 容，比如圖1中的單位存儲元件114，通過施加電壓或電流信號至納 米線的一個(gè)或兩個(gè)而被修改，所述納米線相互交叉以便形成單位存
儲元件，從而改變納米線結(jié)中雙穩(wěn)態(tài)位存儲層的物理狀態(tài)，比如電
阻率。在圖1中，例如，信號可被施加至納米線110和112的一個(gè) 或兩個(gè)，以便修改單位存儲元件114，如通過箭頭在圖1中所示的， 比如箭頭116,通常，沒有信號，或不同的信號被施加至剩余的納米 線，以便區(qū)別被尋址的單位存儲元件與全部其他單位存儲元件。在 多個(gè)實(shí)施例中，相對大振幅的信號被施加，以便實(shí)施寫操作，其中 改變物理狀態(tài)，而相對較小振幅信號被施加，以便實(shí)施讀操作，其 中物理狀態(tài)通常不改變，而是代替地僅僅被確定。在讀操作中，通 過施加一個(gè)或多個(gè)信號至納米線交叉桿的納米線，由相互交叉以形 成單位存儲元件的兩個(gè)納米線的一個(gè)或兩個(gè)上的信號的存在、不存
在或強(qiáng)度來確定單位存儲元件的物理狀態(tài)。通過納米線交叉桿實(shí)施 的納米級存儲器可以被認(rèn)為是單位存儲元件的二維陣列，每一個(gè)單
別和唯一地尋址.在一些情況中，可以以單獨(dú)的操作訪問二維納米 級存儲器中的單位存儲元件的整個(gè)行，列或較大的組.
圖1提供了示范性的納米線交叉桿的簡單的示意性描述。盡管利 用矩形截面示出圖1中的各個(gè)納米線，但是納米線也可以具有圓形、 橢圓或多種復(fù)雜截面，并且納米線可以具有多種不同的寬度或直徑 和縱橫比或偏心率.可以利用壓印光刻，通過表面上的化學(xué)自組裝 和至襯底的轉(zhuǎn)移，通過合適位置處的化學(xué)合成，以及通過多種其他 技術(shù)，用金屬和/或半導(dǎo)電元素或化合物、摻雜的有機(jī)聚合物、復(fù)合 物材料、納米管和摻雜的納米管，以及用多種其他類型的導(dǎo)電和半 導(dǎo)電材料來制備納米線。在圖1中雙穩(wěn)態(tài)位存儲層104被示為兩組 平行納米線之間的連續(xù)層，但是可替代地可以是不連續(xù)的，或者可 以構(gòu)成納米線周圍的鞘狀的分子涂層，或納米線中的部件原子或分 子，而不是單獨(dú)層。雙穩(wěn)態(tài)位存儲層104也可以由很多種不同的金 屬的、半導(dǎo)電的、摻雜的聚合材料和復(fù)合材料構(gòu)成.
在圖1中示出的二維矩陣狀的納米級存儲器是利用納米線交叉 桿實(shí)施的最簡單類型的電子裝置之一。納米線交叉桿也可以用于實(shí) 施可編程邏輯陣列，多路復(fù)用器和多路分離器，以及幾乎不限數(shù)量 的不同的特定的電子電路，在納米級存儲器中，雙穩(wěn)態(tài)位存儲層可 以是均勻的，且每一個(gè)納米線結(jié)例如起二極管的作用，但是在更復(fù)
雜的裝置中，多個(gè)不同類型的電子部件可能需要在不同的納米線結(jié) 處被實(shí)施.多種技術(shù)可以用于產(chǎn)生這些不同的電子部件，比如二極 管，電阻器，晶體管和導(dǎo)電連接，包括交叉桿中區(qū)域的化學(xué)掩蔽， 以便在每一個(gè)區(qū)域中的納米線結(jié)處制備一種類型的電子部件，或者 通過不確定的自組裝或不同類型的納米線的制備，利用不同的化學(xué) 涂層，其后是測試和實(shí)驗(yàn)，以發(fā)現(xiàn)和精心設(shè)計(jì)所得到的交叉桿中得 到的電子部件的類型和位置。用于改變納米線交叉桿中納米線結(jié)的 類型的這些技術(shù)和其他技術(shù)會顯著地增加納米線交叉桿制造的復(fù)雜 性和費(fèi)用，并且會顯著地減小可接受的裝置的產(chǎn)量。此外，它們通 常局限于將基本上二維裝置劃分成較小的二維部分，其每一個(gè)包括 可能不同類型的電子部件或結(jié)。
關(guān)于納米線交叉桿的各個(gè)納米線引線與亞微米級和微米級信號 線的互連以便將納米線交叉桿并入傳統(tǒng)的電子裝置，包括識別和處 理各個(gè)納米線，遇到了相當(dāng)大的問題，對這些問題的一個(gè)解決方法 是采用具有與納米線交叉桿集成的微米級或亞微米級地址線的多路
分離器。圖2示出了與納米級/微米級多路分離器集成的納米線交叉 桿存儲器，以便允許納米線交叉桿存儲器的各個(gè)位存儲元件經(jīng)由微 米級或亞微米級地址線被唯一地訪問，在圖2中，16xl6納米線交 叉桿202具有平行的納米線層，其中納米線延伸超過納米線交叉桿 陣列202的邊界，以便形成第一多路分離器204和第二多路分離器 206。多路分離器204包括從納米線交叉桿的第一平行納米線層延伸 的納米線，比如納米線208，被垂直的微米級或亞微米級源電壓線 210和四對212-215垂直的微米級或亞微米級地址線上覆或下復(fù)。由 納米線交叉桿的第二平行納米線層的延伸的納米線類似地實(shí)施第二 多路分離器206.在一些類型的實(shí)施方式中，比如在圖2中示出的實(shí) 施方式，地址線作為互補(bǔ)對出現(xiàn)，每一對表示多位地址的一位、其 反轉(zhuǎn)(inverse)，盡管在其他實(shí)施方式中，可以使用單獨(dú)的地址線. 通過四對地址線212-215的四位地址輸入足以為16個(gè)納米線的每一 個(gè)比如納米線208提供唯一的地址，并且同時(shí)至兩個(gè)多路分離器204 和206的每一個(gè)的四對地址線的兩個(gè)四位地址輸入可以從納米線交 叉桿陣列202中的256個(gè)納米線結(jié)中唯一地尋址特定的納米線結(jié). 多路分離器中亞微米級或微米級地址線/納米線結(jié)處的電子部件可
以是電阻器、二極管或晶體管，取決于被實(shí)施的多路分離器的類型， 并且取決于期望的多路分離器的操作特性.通常，在納米級存儲器
裝置的情況下，比如在圖2中示出的納米級存儲器裝置，亞微米級 或微米級地址線/納米線結(jié)處的電子部件不同于在納米線交叉桿中 的納米線結(jié)處制備的電子部件.在圖2中示出的納米級存儲器的制 備因此可以包括掩蔽和掩模對準(zhǔn)操作以化學(xué)地區(qū)別多路分離器區(qū)域 和納米線交叉桿，或者用于制備多路分離器區(qū)域中的一種類型的電 子部件和納米線交叉桿中的另一種類型的電子部件的其他技術(shù)。在 圖2中示出的存儲器裝置也具有明顯的缺陷該裝置的總面積為比 納米線交叉桿的總面積大三倍以上.此外，總裝置面積與納米線交 叉桿面積的比率隨著納米線交叉桿中的納米線的數(shù)量的增加而增 大。為此，納米級電子裝置的設(shè)計(jì)者、制造者、廠商和集成者，以 及最終這些裝置的使用者已經(jīng)認(rèn)識到對可以利用盡可能大的部件密 度經(jīng)濟(jì)和有效地制造的納米線交叉桿和混合微米級/納米級交叉桿 的需要。

發(fā)明內(nèi)容
本發(fā)明的各個(gè)實(shí)施例包括三維的、至少部分為納米級的電子電路 和裝置，其中可以在三個(gè)獨(dú)立的方向上路由信號，并且其中可以在 通過內(nèi)部信號線互連的結(jié)處制備電子部件，這些三維的、至少部分 為納米級的電子電路和裝置包括層，納米線或微米級或亞微米級/納 米線結(jié)，其每一個(gè)可被經(jīng)濟(jì)和有效地制備為一種類型的電子部件. 本發(fā)明的各個(gè)實(shí)施例包括納米級存儲器，納米級可編程陣列，納米 級多路復(fù)用器和多路分離器，以及幾乎不限數(shù)量的專用納米級電路 和納米級電子部件.


圖1描述了示范性的納米線交叉桿；
圖2示出了與納米級/微米級多路分離器集成的納米線交叉桿存 儲器，以便允許納米線交叉桿存儲器的各個(gè)位存儲元件通過微米級 或亞微米級地址線被唯一地訪問；
圖3示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器中的 第一層；
圖4示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器中的 第一布線層；
圖5示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器中的 完整的第一多路分離器層；
圖6描述了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器的雙 穩(wěn)態(tài)位存儲層；
圖7示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器的，參 照圖6在上面討論的雙穩(wěn)態(tài)位存儲層上的第二多路分離器層的笫一 部件；
圖8描述了為了在表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲 器中互連第二多路分離器層的納米線與笫二多路分離器層的源電壓 線和地址線而形成的納米線結(jié)；
圖9示出了表示本發(fā)明的一個(gè)實(shí)施例的完整的、被完全布線的三 維納米級存儲器；
圖10示意性地示出表示本發(fā)明的一個(gè)實(shí)施例的完整的納米級三 維存儲器中的層，并且示出通過這些層的示范性的信號通路.
具體實(shí)施例方式
本發(fā)明的各個(gè)實(shí)施例包括三維納米級或混合納米級/微米級電路 和裝置，其中可以在三個(gè)獨(dú)立方向上路由信號，并且其中可以在通 過內(nèi)部信號線互連的結(jié)處制備電子部件，通過在三維上一層一層地 建立這些裝置，而不是跨越二維展開該裝置，本發(fā)明的三維裝置可 以更經(jīng)濟(jì)和有效地制造.層的垂直堆疊減小了納米級部件或裝置的 總面積，并且可以引起明顯較短的信號通路，例如消除需要用于參 照圖2在上面討論的存儲器裝置的實(shí)施的延伸的納米線.減少通過 納米線的信號通路，其通常顯示出高電阻率，可以大大降低納米級 電子裝置或部件的總電阻和熱輸出。通過施加不同的層間涂層可以 在每一層中制備不同的電子部件，而不需要復(fù)雜的、易出錯(cuò)的和昂 貴的掩蔽以及在二維電路和裝置中制備不同類型的電子部件所需的 掩模對準(zhǔn)過程， 一些專用類型的部件，比如用于將裝置的子區(qū)域彼 此隔離的切割器線(cutter wire)，可以在單獨(dú)層中一起被制備，
大大筒化了這類部件的識別和激勵(lì)。最后，通過笫三個(gè)獨(dú)立維度提 供的設(shè)計(jì)和實(shí)施方式的自由度可以允許設(shè)計(jì)和制備以二維不能被設(shè) 計(jì)和制備或僅在不可接受的高成本下可以二維設(shè)計(jì)和制備的復(fù)雜部 件和裝置.
本發(fā)明涉及納米級交叉桿和交叉桿狀電路和裝置。這些裝置是納
米級的，因?yàn)樗鼈儼ǖ奶卣?，比如信號線，具有小于100納米的 寬度，或者在特定情況下，小于10納米，并且在最高分辨率電路和 裝置中，小于5納米.這些裝置可以是尺寸混合的，除了納米級部
件之外還包括較大的部件，這些電路和裝置的總尺寸可以在亞微米 級，微米級或更大的范圍中。在下面的討論中，術(shù)語"納米線結(jié)" 指的是在納米線和另一個(gè)導(dǎo)電部件的交叉處的結(jié)，所述另一個(gè)導(dǎo)電 部件比如是第二納米線、亞微米級或微米級信號線、或多種尺寸的 任何一種的其他部件.因此，術(shù)語"納米線結(jié)"，
本發(fā)明的一個(gè)實(shí)施例是納米級存儲器，該納米級存儲器通過兩個(gè) 多路分離器界面連接至微米級或亞微米級地址線和源電壓線，相當(dāng)
于參照圖2在上面討論的類型的納米級存儲器。在下面將表示本發(fā) 明的一個(gè)實(shí)施例的三維的、多層納米級存儲器討論為步進(jìn)式的實(shí)施 方式，盡管沒有關(guān)于具體的實(shí)施方式細(xì)節(jié)要求本發(fā)明的三維納米級 存儲器的權(quán)利，步進(jìn)式的討論用于清楚地描述和區(qū)別三維納米級存 儲器的各個(gè)層.
圖3示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器中的 第一層。第一層302是襯底，比如用于傳統(tǒng)的微米級或亞微米級集 成電路的標(biāo)準(zhǔn)的涂覆有二氧化硅的硅襯底。表示本發(fā)明的一個(gè)實(shí)施 例的三維存儲器可以被獨(dú)立地制備，以包括在較大的裝置中或單獨(dú)
使用，或者可以被制備在傳統(tǒng)的電路內(nèi)，比如利用集成電路處理器 實(shí)施方式，以便增強(qiáng)具有極其高密度的納米級存儲器的傳統(tǒng)的集成 電路。通常，襯底304的表面被平面化，并且包括接觸焊盤306-313, 以便制備外部信號線與三維納米級存儲器中的兩個(gè)多路分離器層內(nèi) 部的源電壓線和地址線的互連。在下面參照圖3-10討論的示范性的 三維納米級存儲器對每一個(gè)多路分離器層采用三個(gè)地址線和一個(gè)源 電壓線，因此支持三位地址，其足以唯一地尋址納米線交叉桿存儲 器中的平行納米線層的八個(gè)納米線的每一個(gè)，并且足以唯一地訪問64個(gè)單位存儲元件的任何一個(gè)，當(dāng)兩個(gè)地址同時(shí)輸入至兩個(gè)多路分 離器的每一個(gè)時(shí).在一些實(shí)施方式中，包括比最少所需的更多數(shù)量 的尋址線和/或納米線，以便通過具有可用于后期制備結(jié)構(gòu)的冗余的 納米線和地址線來防止不可避免的缺陷。
圖4示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器中的 第一布線層。如通過比較圖4與圖3可以看出的，源電壓線402和 三個(gè)地址線404-406，全部彼此平行，已被跨越襯底的表面水平放 置，每一個(gè)與相應(yīng)的接觸互連.源電壓線402和三個(gè)地址線404-406 可以是通過傳統(tǒng)的光刻方法制備的亞微米級或微米級信號線，或者 可以是通過壓印光刻或多種其他技術(shù)制備的納米級線。如同參照圖2 討論的二維納米級存儲器，這些微米級、亞微米級或納米級線以及 隨后討論的其他信號線可以由多種不同類型的基本金屬(elemental metal)的任何一種、金屬或半導(dǎo)電化合物、合金、摻雜的有機(jī)聚合 物、或多種其他導(dǎo)電或半導(dǎo)電材料制備。
圖5示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器中的 完整的第一多路分離器層。該下一個(gè)邏輯層包括一組8個(gè)平行的納 米線502-509。納米線502-509垂直于先前討論的源電壓線402和三 個(gè)地址線404, 405和406.通過在圖5中表示的二極管結(jié)，并且在 隨后的圖中，通過錐形元件，比如納米線502和地址線406之間的 交叉處的二極管結(jié)510，納米線選擇性地與地址線404-406連接。全 部八個(gè)納米線502-509與在圖5中表示的導(dǎo)電互連互相連接，并且 在隨后的圖中是借助短圃柱形部分的，比如表示納米線509和源電 壓線402之間的導(dǎo)電連接的短圓柱形部分512.根據(jù)被實(shí)施的交叉桿 存儲器的類型，地址線可以是成對的互補(bǔ)線，以及在圖5中示出的 二極管結(jié)，并且在隨后的圖中，可以表示一對的非倒置的 (uninverted)地址線和上覆的納米線之間的結(jié)，且暗示著，在沒 有示出二極管結(jié)的情況下，納米線通過二極管互連至該對的倒置的 地址線.在其他情況下，采用電阻器或晶體管結(jié).在圖5中使用的 說明慣例，并且在隨后的圖中，意味著表示合適的結(jié)被包括以便提 供每一個(gè)納米線的唯一的可尋址能力。例如，在圖5中示出的二極 管結(jié)的圖案意味著對八個(gè)納米線502-509的每一個(gè)存在唯一的三位 地址，使得每一個(gè)納米線可通過地址線4Q4-4G6唯一地尋址。
可以通過多個(gè)不同的可能技術(shù)形成二極管結(jié)和導(dǎo)電互連，包括多 級壓印光刻，對地址線和納米線施加配置電壓，通過化學(xué)沉積，或
通過其他工藝。二極管結(jié)和互連結(jié)在閨5中呈現(xiàn)為構(gòu)成納米線502-509與源電壓和地址線402和406之間的單獨(dú)層，盡管如上面討論 的，這些結(jié)可被實(shí)施為單獨(dú)的涂層或?qū)?，或被?shí)施為施加至納米線 和/或地址線的鞘狀涂層，乃至納米線和/或源電壓線和地址線的元 素或分子部件.
圖6描述了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器的雙 穩(wěn)態(tài)位存儲層.如圖6中所示，已經(jīng)在參照圖5討論的第一多路分 離器層上添加雙穩(wěn)態(tài)位存儲層602,雙穩(wěn)態(tài)位存儲層可以被實(shí)施為單 獨(dú)的涂層或膜，或者可替代地可以被實(shí)施為施加至納米線的涂層或 鞘(sheath),或者甚至被實(shí)施為納米線的元素或分子部件.雙穩(wěn) 態(tài)位存儲層通常是允許在兩個(gè)不同的穩(wěn)定的物理狀態(tài)中穩(wěn)定地編碼 位值的雙穩(wěn)態(tài)層，如參照圖l在上面討論的.
圖7示出了表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存儲器的在 參照圖6在上面討論的雙穩(wěn)態(tài)位存儲層上的笫二多路分離器層的第 一部件。如圖7中所示的，平行地、跨越雙穩(wěn)態(tài)位存儲層602的上 表面、垂直于第一多路分離器層的納米線(在圖5中的502-509 )實(shí) 施八個(gè)納米線702-709。如參照圖l在上面討論的，雙穩(wěn)態(tài)位存儲層 的每一個(gè)小區(qū)域，比如在第二多路分離器層的納米線709與第一多 路分離器層的納米線509的交叉處的小區(qū)域710，充當(dāng)存儲器的單位 存儲元件。
圖8描述了為了互連表示本發(fā)明的一個(gè)實(shí)施例的三維納米級存 儲器中第二多路分離器層的納米線與第二多路分離器層的源電壓線
和地址線而形成的納米線結(jié)，這些結(jié)在圖8中被示為單獨(dú)的層，但 是如上面討論的，這些結(jié)還可以由單獨(dú)的涂層、膜、或其他層，或 者由納米線和/或地址線上的涂層、或者甚至由納米線和/地址線和 源/電壓線的元素和分子部件來實(shí)施。注意，制備的二極管元件的圖 案，比如二極管元件802,暗示著對八個(gè)納米線(在圖7中的702-709 )的每一個(gè)的唯一的可尋址能力.
圖9示出了表示本發(fā)明的一個(gè)實(shí)施例的完整的完全布線的三維 納米級存儲器。如圖9中示出的，源電壓線902和三個(gè)地址線904-
906已經(jīng)被添加，以便充當(dāng)源電壓和三位地址栽體，以便根據(jù)三位輸 入地址選擇納米線.納米線702-709,源電壓線902和地址線904-906連同二極管與連接它們的導(dǎo)電互連結(jié)一起包括表示本發(fā)明的一 個(gè)實(shí)施例的納米級、三維存儲器的第二多路分離器層。還需要指出， 在表示本發(fā)明的一個(gè)實(shí)施例的納米級、三維存儲器中的最高水平處 再次出現(xiàn)接觸310-313.在一些實(shí)施例中，這些連接可以被假定為跨 越納米級、三維存儲器的各層向下直到村底，或者在可替代的實(shí)施 例中，可以位于上表面上，以便允許與外部信號線和接口的互連。 類似的考慮應(yīng)用于接觸306-309.
因此，表示本發(fā)明的一個(gè)實(shí)施例的完整的三維納米級存儲器包括 第一多路分離器層，納米級交叉桿存儲器層和第二多路分離器層， 全部被一個(gè)在另一個(gè)之上地堆疊，以便形成三維裝置.圖10示意性 地示出表示本發(fā)明的一個(gè)實(shí)施例的完整的納米級三維存儲器中的 層，并且示出通過層的示范性的信號通路.信號可以通過納米線結(jié) 1004從較低水平地址線1002傳送至笫一納米線1006、第一多路分 離器層的所有部分。從該第一納米線1006，該信號可以通過單位存 儲元件1008傳送至第二納米線1010，雙穩(wěn)態(tài)位存儲層，以及界面連 接的納米線，其構(gòu)成三維納米級存儲器中的第二層，并且通過第二 二極管結(jié)1012從第二納米線1010傳送至第二多路分離器層的第二 地址線1014。因此，如由在圖10中示出的多段信號通路1016所示 的，除了在具有二維陣列狀尋址的傳統(tǒng)的交叉桿或交叉桿狀裝置中 遇到的二維水平和垂直信號通路以外，非線性信號通路還可以在笫 三、垂直維度上橫過三維納米級存儲器.互連地址線至三維納米級 存儲器裝置中的納米線的納米線的段明顯短于參照圖2討論的二維 納米級存儲器裝置中的，基本上為結(jié)的長度.此外，二極管和互連 狀的電子部件全部出現(xiàn)在第一多路分離器層和第二多路分離器層 中，而存儲器位存儲元件出現(xiàn)在三維納米級多路復(fù)用器的雙穩(wěn)態(tài)位 存儲層中。由于不同類型的結(jié)可與裝置中的不同層隔離，因此可以 避免昂貴的掩蔽和掩模對準(zhǔn)步驟。
本發(fā)明的三維納米級電路和裝置在多個(gè)不同的方面中是三維 的.首先，可以在三個(gè)獨(dú)立的方向上在這些電路和裝置中制備非線 性的信號通路，而不是僅在比如參照圖2討論的納米級存儲器的基
本二維的裝置的兩個(gè)獨(dú)立方向上.例如，在圖2中示出的納米級存 儲器中，信號通路可以被任意構(gòu)造成訪問裝置的平面中的特定位 置，但一旦選擇位置或單位存儲元件，信號就僅在單獨(dú)的垂直通路 段中垂直地通過單位存儲元件傳送.相比之下，如圖10中示出的， 除了特定層的平面中的段之外，信號通路還可以由多個(gè)垂直的段構(gòu) 造。其次，在三維納米級電路和裝置中可以在三個(gè)獨(dú)立的方向上一 起互連納米線結(jié)，而不是在當(dāng)前的基本二維的電路和裝置中在兩個(gè) 方向上。最后，本發(fā)明的三維裝置可以包括任意數(shù)量的功能性不同 的層，每一個(gè)具有與在鄰接層中不同類型的納米線結(jié)或其他納米級 特征.
盡管已經(jīng)根據(jù)具體實(shí)施例描述了本發(fā)明，但并不旨在將本發(fā)明限 制在這些實(shí)施例.在本發(fā)明的精神內(nèi)的修改對本領(lǐng)域技術(shù)人員是顯 而易見的.例如，可以應(yīng)用用于構(gòu)造在上面關(guān)于三維納米級存儲器 討論的三維多層納米級電子裝置的一般方法來構(gòu)造基本上不限數(shù)量 的不同類型的裝置，包括可編程陣列、多路復(fù)用器、多路分離器、 組合邏輯和存儲器電路，以及任何數(shù)量的專用電路和裝置.不同類
型的納米級三維裝置和電路可能需要不同數(shù)量的層，每一層具有不 同的化學(xué)成分、結(jié)構(gòu)、組織和其他可利用的特征。作為一個(gè)具體的 例子，特定類型的納米線，被稱作"切割器線"，可被包括在傳統(tǒng) 的二維納米線交叉桿中，以便允許通過化學(xué)或電子地切割一個(gè)或多 個(gè)切割器線來劃分交叉桿。不幸的是，對給定的應(yīng)用識別合適的切 割器線，以及為了切割切割器線而施加必需的刺激物可以是有問 題，并且會顯著地增大利用切割器線制備的裝置的成本。相比之下， 一個(gè)或多個(gè)切割器線層可被包括在多層、三維納米級裝置中，消除 了對各個(gè)切割器線的精確識別，以及專用的掩蔽和掩模對準(zhǔn)操作的 需要。如上面討論的，可以由幾乎不限數(shù)量的不同材料制備納米線， 亞微米級和微米級地址線，源電壓線和其他部件，所述材料包括基 本金屬，金屬合金，導(dǎo)電聚合物，復(fù)合材料，半導(dǎo)體以及其他導(dǎo)電 或半導(dǎo)電材料和化合物.用于制備納米線的技術(shù)包括自組裝和從表 面轉(zhuǎn)移，在適當(dāng)?shù)奈恢没瘜W(xué)合成，壓印光刻和其他技術(shù)。用于制備 具體類型的納米線結(jié)的技術(shù)包括沉積特定化學(xué)成分的特定層，電子 或化學(xué)地訪問結(jié)以配置具體類型的納米線結(jié)，以及其他技術(shù).也可
以通過改變納米線交叉的幾何形狀和距離來制備不同類型的結(jié)。三 維納米級電路和裝置可被界面連接至較大的電路和裝置，并且被包 括在較大的電路和裝置中，在尺寸上不管是納米級，混合微米級/納 米級，還是傳統(tǒng)的亞微米級或微米級。
為了解釋的目的，前面的描述使用具體的名稱來提供對本發(fā)明的 完全理解。然而，對本領(lǐng)域技術(shù)人員來說顯而易見的是，為了實(shí)踐 本發(fā)明，不需要具體的細(xì)節(jié).為了解釋和描述而提出本發(fā)明的具體 實(shí)施例的前面描述，它們并不旨在是詳盡的或者將本發(fā)明限制于公 開的精確形式。明顯地，考慮到上面的教導(dǎo)，多種修改和變形是可 能的.示出和描述這些實(shí)施例是為了最佳解釋本發(fā)明的原理和它的 實(shí)際應(yīng)用，從而允許本領(lǐng)域的其他技術(shù)人員最佳地利用本發(fā)明和具 有適用于預(yù)期的具體應(yīng)用的多種修改的多種實(shí)施例.本發(fā)明的范圍 旨在由下面的權(quán)利要求及其等價(jià)物來限定。
權(quán)利要求
1、一種三維納米級電子裝置，包括第一功能層，包括納米線(502-509)和第一類型的納米線結(jié)(510)；以及一個(gè)或多個(gè)附加功能層，包括納米線(702-709)和一個(gè)或多個(gè)附加類型的納米線結(jié)(802)，第一功能層和一個(gè)或多個(gè)附加功能層通過納米線、納米線結(jié)、微米級信號線、以及亞微米級信號線的一個(gè)或多個(gè)互連。
2、 權(quán)利要求1的三維納米級電子裝置，其中可以在三個(gè)獨(dú)立的 方向上制備信號通路(1016).
3、 權(quán)利要求1的三維納米級電子裝置，其中第一功能層和該一 個(gè)或多個(gè)附加功能層均包括通過選擇性制備的納米線結(jié)(510， 802 ) 與附加特征互連的多重平行納米線(502-509和702-709 ).
4、 權(quán)利要求3的三維納米級電子裝置，其中所述附加特征包括 下述中的一個(gè)或多個(gè)納米線；微米級線；亞微米級線；接觸(306-313 );以及電子部件，包括晶體管、電阻器、二極管、以及互連.
5、 權(quán)利要求1的三維納米級電子裝置，進(jìn)一步包括第一多路分離器層； 納米線交叉桿存儲器(602 );以及 第二多路分離器層。
6、 權(quán)利要求6的三維納米級電子裝置，進(jìn)一步包括接觸(306-313 )，其允許外部信號和源電壓線與三維納米級電 子裝置互連.
7、 一種用于實(shí)施納米級裝置的方法，該方法包括 制備包括納米線(502-509 )和第一類型的納米線結(jié)(510)的第一功能層；以及對于一個(gè)或多個(gè)附加功能層， 制備包括納米線(702-709 )和一個(gè)或多個(gè)附加類型的納米線結(jié)(802 )的下一功能層，以及提供通過納米線、納米線結(jié)、微米級信號線、以及亞微米級信 號線的一個(gè)或多個(gè)在該下一功能層和前面功能層之間的互連。
8、 權(quán)利要求7的方法，進(jìn)一步包括在每一個(gè)功能層中制備通過 選擇性制備的納米線結(jié)(510， 802 )與附加特征互連的多重平行納 米線(502-509和702-709 ),
9、 權(quán)利要求7的方法，其中納米級裝置是存儲器裝置，并且進(jìn) 一步包括制備第一多路分離器層；在第一多路分離器層上制備納米線交叉桿存儲器(602 );以及在納米線交叉桿存儲器上制備第二多路分離器層，
10、 權(quán)利要求9的方法，進(jìn)一步包括制備允許外部信號和源電壓線與存儲器裝置互連的接觸(306-313),
全文摘要
本發(fā)明的多個(gè)實(shí)施例包括三維的、至少部分為納米級的電子電路和裝置，其中可以在三個(gè)獨(dú)立的方向上路由(1016)信號，并且其中可以在通過內(nèi)部信號線(502-509和702-709)互連的結(jié)(510，802)處制備電子部件。所述三維的、至少部分為納米級的電子電路和裝置包括層，納米線或微米級或亞微米級/納米線結(jié)，其每一個(gè)可被經(jīng)濟(jì)和有效地制備為一種類型的電子部件。本發(fā)明的多個(gè)實(shí)施例包括納米級存儲器，納米級可編程陣列，納米級多路復(fù)用器和多路分離器，以及幾乎不限數(shù)量的專用納米級電路和納米級電子部件。
文檔編號G11C13/02GK101167137SQ200680013948
公開日2008年4月23日 申請日期2006年4月25日 優(yōu)先權(quán)日2005年4月25日
發(fā)明者P·J·屈克斯, R·S·威廉斯 申請人:惠普開發(fā)有限公司