專(zhuān)利名稱：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)條儲(chǔ)裝置，特別是涉及{頓了非易失性的可變電阻元件 的非易失性半導(dǎo)^^儲(chǔ)裝置。
背景技術(shù)：
當(dāng)前，正在推進(jìn)各種各樣的非易失性存儲(chǔ)器(非易失性半導(dǎo),儲(chǔ)裝置)
的研究開(kāi)發(fā)，其中，以將電阻值的差異作為數(shù)據(jù)進(jìn)行讀取的類(lèi)型的MRAM (Magneto—resistance Random Access Memory)、 OUM (Ovonic Universal
Memory)等為f^的PRAM (Phase—change Random Access Memory)和RRAM (Resistance Random Access Memory)具有關(guān)于定標(biāo)沒(méi)有統(tǒng)計(jì)物理學(xué)的界限的優(yōu)點(diǎn)。
一般地，PRAM和RRAM的結(jié)構(gòu)具有一施加某閾值以上的電壓脈沖電阻 值就變化的非易失性的可變電阻元件，都不利用所謂晶體管和二極管的選擇元 件，而用由可變電阻元件構(gòu)成的存儲(chǔ)器單元來(lái)構(gòu)鵬儲(chǔ)器單元陣列。在此，圖2 是示出存儲(chǔ)器單元陣列的一個(gè)結(jié)構(gòu)例的模式圖，存儲(chǔ)器單元陣列100在行方向 和列方向上排列多個(gè)由可變電阻元件103構(gòu)成的存儲(chǔ)器單元，將排列在同一行 上的各可變電阻元件103的一端與字線102連接，將排列在同一列上的可變電 阻元件103的一端與位線101連接。位線101與字線102的電位差一皿某閾 值V，可變電阻元件103的電阻值就變化。
圖13示出了不使用選擇元件而構(gòu)成的存儲(chǔ)器單元陣列200的一例。該存儲(chǔ) 器單元陣列200是在下部電極201上層疊了與下部電極201正交的可變電阻體 202和上部電極203的交叉點(diǎn)型存儲(chǔ)器。能夠縮小不使用選擇元件的部分所占存 儲(chǔ)器單元的面積，能夠?qū)崿F(xiàn)更大容量的存儲(chǔ)器。另外，這樣的交叉點(diǎn)型存儲(chǔ)器 由于結(jié)構(gòu)簡(jiǎn)單，因此容易多層化，育的多實(shí)現(xiàn)集皿更高的存儲(chǔ)器。
專(zhuān)利文獻(xiàn)l:美國(guó)專(zhuān)利第6204139B1號(hào)說(shuō)明書(shū)
專(zhuān)利文獻(xiàn)2:日本特開(kāi)2003—338607號(hào)公報(bào)

發(fā)明內(nèi)容
發(fā)明所要解決的問(wèn)題
存儲(chǔ)器單元內(nèi)的可變電阻元件根據(jù)施加的電壓，其特性變化較大。關(guān)于上 述的RRAM而言，施加至何變電阻元件上的有效電壓越高，電阻值的變化就越 大，電阻對(duì)彼度(脈沖響應(yīng))也提高。
在此，在圖2中示出的存儲(chǔ)器單元陣列中，由于從電源等到各存儲(chǔ)器單元
的布線長(zhǎng)度根據(jù)在存儲(chǔ)器單元陣列內(nèi)的位置而不同，因此布線電阻中有差異。
因此，在寫(xiě)入工作和消去工作(清除(reset)工作)中，在各存儲(chǔ)器單元間， 施加至何變電阻元件上的電壓脈沖的值不同，有可能各可變電阻元件的電阻變 化中產(chǎn)生偏差。特別是如圖13所示，在沒(méi)有選擇元件的情況下，布線電阻所占 的比例變大，由布線長(zhǎng)度的不同所產(chǎn)生的布線電阻的差對(duì)電阻變化所產(chǎn)生的影 響在存儲(chǔ)器單元間變大。另外，在PRAM和RRAM中，因?yàn)閷?xiě)入工作中處于 已溶解的狀態(tài)下等原因，可變電阻元件的電阻值陶氏至擻十 數(shù)百Q(mào)，下降到 大致與布線電阻相同的等級(jí)，布線電阻的差異對(duì)電阻變化的影響特別大。
圖14示出了交叉點(diǎn)型存儲(chǔ)器的概略結(jié)構(gòu)。在各位線B0 B7與各字線W0
W7的各個(gè)交點(diǎn)上存在可變電阻元件，構(gòu)成了存儲(chǔ)器單元。在此，假設(shè)存儲(chǔ)器單 元內(nèi)的可變電阻元件的電阻值為R，從選擇字線和選擇位線的各端部到選擇存 儲(chǔ)器單元的布線電阻的電阻值的總和為Rune，則施加到位線 字線間的電壓 Vmv中的施加到可變電阻元件上的有效電壓Vr就用以下的數(shù)學(xué)式1表示。
VR=R/ (R+R匿)XV麗
在此，假設(shè)布線長(zhǎng)度為L(zhǎng)，為了簡(jiǎn)便，假設(shè)對(duì)布線的每單位長(zhǎng)度的電阻值 與位線、字線一起都為p，則RuNE二pL。然后，布線長(zhǎng)度L在圖14的A點(diǎn)成 為L(zhǎng)=(位線)+ (字線)=(la+lb) + (21a+lb) =31a+21b，在B點(diǎn)成為L(zhǎng) =(61a+lb) + (41a+lb) =101a+21b。從而可知布線長(zhǎng)的B點(diǎn)中的施加到可變 電阻元件上的有效電壓明顯變低。再有，在圖14中，假設(shè)p^0.6Q / um、 la=1.5 um、 lb=15um，電源電壓Vro二4V、 R=100Q，則根據(jù)數(shù)學(xué)式l， A點(diǎn)中的施 加到可變電阻元件上的有效電壓Vra是3.31 V，B點(diǎn)中的有效電壓Vrb是3.15V。
施加至何變電阻元件上的有效電壓的差異特別對(duì)電阻變^I度(脈沖響應(yīng)) 產(chǎn)生很大影響。圖15是示出可變電阻元件的電阻值與施加電壓脈沖的脈沖寬度 的關(guān)系的圖表。從圖表可知，可變電阻元件中存在電阻值的峰值，施加電壓脈沖中有使電阻變化為最大的最佳脈沖寬度。認(rèn)為該脈沖寬度越短，可變電阻元 件的電阻變化越快，作為元件的脈沖響應(yīng)就越快。
圖16 ^:出可變電阻元件的電阻值為峰值時(shí)的施加電壓的脈沖寬度與施 加到可變電阻元件上的有效電壓的關(guān)系的圖表。根據(jù)圖16，在A點(diǎn)中的有效電 壓Vra=3.31V， B點(diǎn)中的有效電壓Vrb二3.15V的情況下，電阻峰值時(shí)的脈沖 寬度分別為154ns、 253ns。能夠理解到很少的電壓差能對(duì)脈沖響應(yīng)產(chǎn)生很大影 響。
圖14中示出的存儲(chǔ)器單元陣列為了說(shuō)明而是小規(guī)模的，可以說(shuō)由布線長(zhǎng)度 的差異所產(chǎn)生的施加至何變電阻元件上的有效電壓的差比較小。但是，例如在 一般的16K位的存儲(chǔ)器單元陣列盼瞎況下，根據(jù)數(shù)學(xué)式l，使用上述的各參數(shù) 迸行計(jì)算，則有效電壓最大3.34V，最小1.15V。其結(jié)果，可變電阻元件的電阻 值為峰值時(shí)的施加電壓脈沖的脈沖寬度分別為144ns、 4.46ms，有產(chǎn)生3萬(wàn)倍以 上的差的問(wèn)題。
本發(fā)明鑒于上述問(wèn)題，其目的在于提供一種矯正由因?yàn)樵诖鎯?chǔ)器單元陣列 內(nèi)的位置差異所產(chǎn)生的布線長(zhǎng)度的差異而弓l起的施加至何變電阻元件上的有效 電壓的不均勻，能夠抑制存儲(chǔ)器單元間的可變電阻元件的電阻變化特性的偏差 的半導(dǎo)##儲(chǔ)裝置。
用于解決問(wèn)題的手段
用于達(dá)到，目的的本發(fā)明涉及的半導(dǎo)##儲(chǔ)裝置具有存儲(chǔ)器單元陣列， 所述存儲(chǔ)器單元陣列在行方向和列方向的至少任一個(gè)方向上排列多個(gè)具有可變 電阻元件的存儲(chǔ)器單元，所述可變電阻元件的電阻根據(jù)電壓脈沖的施加而變化， 可根據(jù)該電阻變化存儲(chǔ)信息，所述存儲(chǔ)器單元陣歹鵬同一行的上述存儲(chǔ)器單元 內(nèi)的一個(gè)端子與共通的字線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子與 共通的位線連接，上述半導(dǎo),儲(chǔ)裝置的第一特征在于，基于選擇存儲(chǔ)器單元 的上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)，調(diào)整施加到上述字線內(nèi)的與± 擇存儲(chǔ) 器單元連接的選擇字線和上述位線內(nèi)的與上,擇存儲(chǔ)器單元連接的選擇位線 的至少某一方的端部上的電壓脈沖的電壓幅值或者脈沖寬度的至少某一方，使 得根據(jù)施加到上述存儲(chǔ)器單元陣列內(nèi)的上述存儲(chǔ)器單元、即成為寫(xiě)入或消去對(duì) 象的Jd^擇存儲(chǔ)器單元的上述可變電阻元件上的電壓脈沖的有效電壓幅值或 脈沖寬度，寫(xiě)入或消去后的上述可變電阻元件的電阻變化與上述存儲(chǔ)器單元陣
列內(nèi)的配置點(diǎn)無(wú)關(guān)，收束在一定范圍內(nèi)。
用于達(dá)到上述目的的本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置具有存儲(chǔ)器單元陣列， 所述存儲(chǔ)器單元陣列在行方向和列方向的至少任一個(gè)方向上排列多個(gè)具有可變 電阻元件的存儲(chǔ)器單元，所述可變電阻元件的電阻根據(jù)電壓脈沖的施加而變化， 可根據(jù)該電阻變化存儲(chǔ)信息，所述存儲(chǔ)器單元陣列將同一行的上述存儲(chǔ)器單元 內(nèi)的一個(gè)端子與共通的字線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子與 共通的位線連接，上述半導(dǎo)1W儲(chǔ)裝置的第二特征在于，基于選擇存儲(chǔ)器單元 的上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)，調(diào)整施加到，字線內(nèi)的與Jim擇存儲(chǔ) 器單元連接的選擇字線和上述位線內(nèi)的與上m擇存儲(chǔ)器單元連接的選擇位線 的至少某一方的端部上的電壓脈沖的電壓幅值，使得施加到上述存儲(chǔ)器單元陣 列內(nèi)的上述存儲(chǔ)器單元、即成為寫(xiě)入、消去或讀出對(duì)象的上,擇存儲(chǔ)器單元 的上述可變電阻元件上的電壓脈沖的有效電壓幅值與上述存儲(chǔ)器單元陣列內(nèi)的 配置點(diǎn)無(wú)關(guān)，收束在一定范圍內(nèi)。
，任一特征的本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第三特征在于，進(jìn)一步在 上述存儲(chǔ)器工作時(shí)，基于上m擇存儲(chǔ)器單元的上述存儲(chǔ)器單元陣列內(nèi)的配置 點(diǎn)，調(diào)整施加到上述字線內(nèi)的不與上,擇存儲(chǔ)器單元連接的非選擇字線的端 部上的電壓和上述位線內(nèi)的不與上述選擇存儲(chǔ)器單元連接的非選擇位線上的電 壓的至少某一方。
此外，上述任一特征的本發(fā)明涉及的半導(dǎo) 儲(chǔ)裝置的第四特征在于，在 假設(shè)上鵬擇字線與±3^擇位線的各端部間的電壓差為VBW，施加到上鵬 擇存儲(chǔ)器單元的，可變電阻元件上的，有效電壓幅值為vR,，可變電阻
元件的電阻值為R，從J^擇字線和上,擇位線的各端部到上m擇存儲(chǔ)
器單元的布線電阻的總和為RUNE的情況下，調(diào)整Jl^電壓差VBw，使得用數(shù)學(xué)
式Vr二R/ (R+Rune) XVBw給予的上述有效電壓幅值VR恒定。
，特征的本發(fā)明涉及的半導(dǎo)##儲(chǔ)裝置的第五特征在于，在進(jìn)一步假設(shè)
電源電壓為VDD，對(duì)于上述存儲(chǔ)器單元陣列內(nèi)的全部的上述存儲(chǔ)器單元共通的 常數(shù)為X的情況下，與(R+Rune)成比例地調(diào)整上述電壓差VBW，使得滿足 數(shù)學(xué)式Vbw二XX (R+Rline) XVdd。
上述第四特征的本發(fā)明涉及的半導(dǎo),儲(chǔ)裝置的第六特征在于，進(jìn)一步具 有用于調(diào)整施加到上m擇字線和上,擇位線的至少某一方的端部上的電壓
脈沖的電壓幅值的電壓調(diào)整電路，上述電壓調(diào)整電路具有小于等于上述存儲(chǔ)器 單元陣列內(nèi)的上述存儲(chǔ)器單元的總數(shù)的多個(gè)開(kāi)關(guān)電路，利用選擇J^il擇字線 和± 擇位線的至少某一方的譯碼信號(hào) 斷控制±^多個(gè)開(kāi)關(guān)電路。
±^第五特征的本發(fā)明涉及的半導(dǎo) 儲(chǔ)裝置的第七特征在于，具有用于 調(diào)整施加到上3^擇字線和上,擇位線的至少某一方的端部上的電壓脈沖的 電壓幅值的電壓調(diào)整電路，上述電壓調(diào)整電路具有小于等于上述存儲(chǔ)器單元陣 列內(nèi)的上述存儲(chǔ)器單元的總數(shù)的多個(gè)開(kāi)關(guān)電路和放大器，禾IJ用選擇上述選擇字 線和±^擇位線的至少某一方的譯碼信號(hào) 斷控制上述多個(gè)開(kāi)關(guān)電路，設(shè)
Y為規(guī)定的常數(shù)，調(diào)整已被控律ij為導(dǎo)通狀態(tài)的上述開(kāi)關(guān)電路的輸出電壓Vp使 得滿足數(shù)學(xué)式V^YX (R+R匿)XVDD， J^放大器放大，輸出電壓V"
得到上述電壓差VBw。
用于達(dá)到，目的的本發(fā)明涉及的半導(dǎo),儲(chǔ)裝置具有存儲(chǔ)器單元陣列， 所述存儲(chǔ)器單元陣列在行方向和列方向的至少任一個(gè)方向上排列多個(gè)具有可變 電阻元件的存儲(chǔ)器單元，所述可變電阻元件的電阻根據(jù)電壓脈沖的施力,變化， 可根據(jù)該電阻變化存儲(chǔ)信息，所述存儲(chǔ)器單元陣列將同一行的上述存儲(chǔ)器單元 內(nèi)的一個(gè)端子與共通的字線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子與 共通的位線連接，上述半導(dǎo)##儲(chǔ)裝置的第八特征在于，基于上述選擇存儲(chǔ)器
單元的上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)，調(diào)整施加到上述字線內(nèi)的與上，擇 存儲(chǔ)器單元連接的選擇字線和上述位線內(nèi)的與上,擇存儲(chǔ)器單元連接的選擇
位線的至少某一方的端部上的電壓脈沖的脈沖寬度，使得根據(jù)施加到上述存儲(chǔ)
器單元陣列內(nèi)的上述存儲(chǔ)器單元、即成為寫(xiě)入或消去對(duì)象的選擇存儲(chǔ)器單元的
上述可變電阻元件上的電壓脈沖的有效脈沖寬度，寫(xiě)入或消去后的上述可變電
阻元件的電阻變化與上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)無(wú)關(guān)，收束在一定范圍內(nèi)。
，特征的本發(fā)明涉及的半導(dǎo)##儲(chǔ)裝置的第九特征在于，利用離散地施
加到上述選擇字線和上述選擇位線的至少某一方的端部上的電壓脈沖的脈沖
數(shù)，來(lái)調(diào)整，脈沖寬度。
，任一特征的本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第十特征在于，上述存儲(chǔ) 器單元陣列進(jìn)一步在行方向和列方向上分別排列多個(gè)上述存儲(chǔ)器單元，將同一
行的，存儲(chǔ)器單元內(nèi)的一個(gè)端子即，可變電阻元件的一端與共通的上述字 線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子即上述可變電阻元件的另一 端與共通的上述位線連接。
發(fā)明效果
由于上述第一，二特征的本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置構(gòu)成為基于選擇 存儲(chǔ)器單元的存儲(chǔ)單元陣列內(nèi)的配置點(diǎn)來(lái)調(diào)整施加的電壓脈沖的電壓幅值，因 此，能夠?qū)⑹┘拥礁鞔鎯?chǔ)器單元的可變電阻元件上的有效電壓收束在一定范圍 內(nèi)，能夠?qū)崿F(xiàn)在各存儲(chǔ)器單元間可變電阻元件的特性的偏差少的存儲(chǔ)器單元陣 列。這樣，育^I多實(shí)現(xiàn)在各存儲(chǔ)器單元間特性的偏差少的半導(dǎo)，儲(chǔ)裝置。
另外，根據(jù)本發(fā)明，由于旨灘將施加至恪存儲(chǔ)器單元的可變電阻元件上的 有效電壓收束在一定范圍內(nèi)，因此，在各存儲(chǔ)器單元中，能夠降低電阻值為峰 值的電壓脈沖的脈沖寬度的偏差。此外，根據(jù)本發(fā)明，由于能夠?qū)⑹┘拥礁鞔?儲(chǔ)器單元的可變電阻元件上的有效電壓收束在一定范圍內(nèi)，因此，旨旨?jí)蚪档透?存儲(chǔ)器單元的高電阻狀態(tài)和低電阻狀態(tài)中的電阻值的偏差。
由于±^第一，八特征的本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置為了調(diào)整寫(xiě)入或 消去時(shí)的有效電壓的差異，構(gòu)成為基于選擇存儲(chǔ)器單元的存儲(chǔ)器單元陣列內(nèi)的 配置點(diǎn)來(lái)調(diào)整施加的電壓脈沖的脈沖寬度，因此，能夠?qū)⒂墒┘拥礁鞔鎯?chǔ)器單 元的可變電阻元件上的有效電壓的差異所產(chǎn)生的寫(xiě)入或消去后的電阻值的差異 收束在一定范圍內(nèi)，能夠?qū)崿F(xiàn)在各存儲(chǔ)器單元間可變電阻元件的特性的偏差少 的存儲(chǔ)器單元陣列。這樣，能夠?qū)崿F(xiàn)在各存儲(chǔ)器單元間特性的偏差少的半導(dǎo)體 存儲(chǔ)裝置。


圖1是示出本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第一實(shí)施方式的概略結(jié)構(gòu)的方 框圖。
圖2是示出本發(fā)明涉及的半導(dǎo)^儲(chǔ)裝置的存儲(chǔ)器單元陣列的概略概要的 說(shuō)明圖。
圖3是示出本發(fā)明涉及的半導(dǎo)##儲(chǔ)裝置的第一實(shí)施方式中的寫(xiě)入工作時(shí) 的存儲(chǔ)器單元陣列內(nèi)的各位線和各字線的電位的關(guān)系的概略電路圖。
圖4是示出本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第一實(shí)施方式中的清除工作時(shí)
的存儲(chǔ)器單元陣列內(nèi)的各位線和各字線的電位的關(guān)系的概略電路圖。
圖5 ^出本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的讀出工作中的存儲(chǔ)器單元陣列 內(nèi)的各位線和各字線的電位的關(guān)系的概略電路圖。
圖6是示出本發(fā)明涉及的半導(dǎo)##儲(chǔ)裝置的其他的概略結(jié)構(gòu)例的方框圖。
圖7是示出現(xiàn)有技術(shù)涉及的半導(dǎo),儲(chǔ)裝置的可變電阻元件的電阻值與施 加電壓的脈沖寬度的關(guān)系的圖表。
圖8 ^出本發(fā)明涉及的半導(dǎo)，儲(chǔ)裝置的可變電阻元件的電阻值與施加 電壓的脈沖寬度的關(guān)系的圖表。
圖9 ^出本發(fā)明涉及的半導(dǎo),儲(chǔ)裝置和現(xiàn)有技術(shù)涉及的半導(dǎo)，儲(chǔ)裝 置中的、能夠分離高電阻狀態(tài)和低電阻狀態(tài)的上限的位數(shù)與施加電壓的脈沖寬 度的關(guān)系的圖表。
圖10是示出本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第二實(shí)施方式的概略結(jié)構(gòu)的
方框圖。
圖11是示出本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第二實(shí)施方式中的寫(xiě)入工作 時(shí)的存儲(chǔ)器單元陣列內(nèi)的各位線和各字線的電位的關(guān)系的概略電路圖。
圖12是示出本發(fā)明涉及的半導(dǎo) 儲(chǔ)裝置的第二實(shí)施方式中的清除工作
時(shí)的存儲(chǔ)器單元陣列內(nèi)的g線和各字線的電位的關(guān)系的概略電路圖。
圖13是示出現(xiàn)有技術(shù)涉及的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器單元陣列的結(jié)構(gòu)的概略 方框圖。
圖14是示出現(xiàn)有技術(shù)涉及的交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器單元陣列的結(jié)構(gòu)的概略 說(shuō)明圖。
圖15 ^出可變電阻元件的電阻值與施加電壓的脈沖寬度的關(guān)系的圖表。
圖16是示出可變電阻元件的電阻值為峰值時(shí)的施加電壓的脈沖寬度與施
加到可變電阻元件上的有效電壓的關(guān)系的圖表。
圖17是示出本發(fā)明涉及的半導(dǎo),儲(chǔ)裝置的第三實(shí)施方式的概略結(jié)構(gòu)的 方框圖。
圖18是在本發(fā)明涉及的半導(dǎo)##儲(chǔ)裝置的第三實(shí)施方式中生成的電壓脈
圖19 ^出本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第四實(shí)施方式的概略結(jié)構(gòu)的 方框圖。
圖20是在本發(fā)明涉及的半導(dǎo)體存儲(chǔ)裝置的第四實(shí)施方式中生成的電壓脈 沖的波形圖。
附圖標(biāo)記的注釋
h本發(fā)明涉及的半導(dǎo),^^置
100:存儲(chǔ)器單元陣列
101:位線
102:字線
103:可變電阻元件
200:存儲(chǔ)器單元陣列
201:下部電極
202:可變電阻體
203:上部電極
601:開(kāi)關(guān)電路群
602:地址譯碼器
603:放大電路
604:放大器
605:列譯碼器
606:fiH畢碼器
607:放大器
608:柳止譯碼器
609:放大器
610:脈沖寬度調(diào)整電路
611:計(jì)數(shù)器電路
612:脈沖生成電路
613:變換器電路
614:NAND電路
610:脈沖寬度調(diào)整電路
620:脈沖數(shù)調(diào)整電路
701:選擇存儲(chǔ)器單元
702:選擇位線
703:選擇字線
901:放大電路
1001:選擇存儲(chǔ)器單元
1002:選擇位線 蘭3:選擇字線 1201:選擇存儲(chǔ)器單元 1202:選擇位線 1203:選擇字線 1204:讀出放大器
具體實(shí)施例方式
以下，基于

本發(fā)明涉及的半導(dǎo),儲(chǔ)裝置(以下適當(dāng)簡(jiǎn)稱為"本 發(fā)明裝置")的實(shí)施方式。 <第一實(shí) ^>
基于圖1 圖5說(shuō)明本發(fā)明裝置的第一實(shí)施方式。在此，圖1 ^出本發(fā)
明裝置的結(jié)構(gòu)的概略方框圖。如圖1所示，本發(fā)明裝置1的結(jié)構(gòu)具有存儲(chǔ)器單
元陣列100、開(kāi)關(guān)電路群601、重寫(xiě)信號(hào)用的地址譯碼器602、列譯碼器605、 fiH畢碼器606和^t也址譯碼器608。
存儲(chǔ)器單元陣列100是與現(xiàn)有技斜目同的電路結(jié)構(gòu)，如圖2所示，在行方 向和列方向的至少一個(gè)方向上排列多個(gè)具有可變電阻元件103的存儲(chǔ)器單元， 所述可變電阻元件103的電阻根據(jù)電壓脈沖的施加而變化，可根據(jù)其電阻的變 化存儲(chǔ)信息，將同一行的存儲(chǔ)器單元內(nèi)的一個(gè)端子與共通的字線102連接，將 同一列的存儲(chǔ)器單元內(nèi)的其它端子與共通的位線101連接。更詳細(xì)的情況如圖2 所示，存儲(chǔ)器單元陣列100的結(jié)構(gòu)在于，在行方向和列方向上分別排列多個(gè)存 儲(chǔ)器單元，將同一行的存儲(chǔ)器單元內(nèi)的一個(gè)端子即可變電阻元件103的一端與 共通的字線102連接，將同一列的存儲(chǔ)器單元內(nèi)的其它端子即可變電阻元件103 另一端與共通的位線101連接。再有，在此，位線101與字線102的電縫一 ffii某閾值Vra，該可變電阻元件103的電阻值就變化。
開(kāi)關(guān)電路群601與作為放大器的放大電路603同時(shí)具有電壓調(diào)整電路的功 能，所述電壓調(diào)整電路的功能用于調(diào)整對(duì)選擇字線和選擇位線的至少某一方的 端部施加的電壓脈沖的電壓幅值，開(kāi)關(guān)電路群601的結(jié)構(gòu)具有少于等于存儲(chǔ)器 單元陣列100的存儲(chǔ)器單元數(shù)的開(kāi)關(guān)電路SW。此外，利用選擇選擇字線和選擇 位線的至少某一方的譯碼信號(hào)M斷控帝眵個(gè)開(kāi)關(guān)電路SW。在本實(shí)施方式中， 由來(lái)自地址譯碼器602的信號(hào)選擇的開(kāi)關(guān)電路SW成為ON (導(dǎo)通)。利用放大
電路603放大開(kāi)關(guān)電路SW的輸出電壓、，得至lj與選擇存儲(chǔ)器單元連接的選擇
字線和選擇位線的各端部間的電壓差vBW。
以下，基于圖3 圖5說(shuō)明本發(fā)明裝置1中的電壓脈沖的調(diào)整。本發(fā)明裝 置1構(gòu)成為，在規(guī)定的存儲(chǔ)器工作時(shí)，基于選擇存儲(chǔ)器單元在存儲(chǔ)器單元陣列 100內(nèi)的配置點(diǎn)，調(diào)整施加到字線102內(nèi)的與選擇存儲(chǔ)器單元連接的選擇字線和 位線101內(nèi)的與選擇存儲(chǔ)器單元連接的選擇位線的至少某一方的端部上的電壓 脈沖的電壓幅值，使得施加到存儲(chǔ)器單元陣列100內(nèi)的存儲(chǔ)器單元、即成為寫(xiě) 入或消去對(duì)象的選擇存儲(chǔ)器單元的可變電阻元件103上的電壓脈沖的有效電壓 幅值與存儲(chǔ)器單元陣列100內(nèi)的配置點(diǎn)無(wú)關(guān)，收束在一定范圍內(nèi)。本實(shí)施方式 的本發(fā)明裝置1進(jìn)一步構(gòu)成為，在存儲(chǔ)器工作時(shí)，基于選擇存儲(chǔ)器單元在存儲(chǔ) 器單元陣列100內(nèi)的配置點(diǎn)，調(diào)整施加到字線102內(nèi)的不與選擇存儲(chǔ)器單元連 接的非選擇字線端部上的電壓和施加到位線101內(nèi)的不與選擇存儲(chǔ)器單元連接 的非選擇位線上的電壓的至少某一方。
再有，在此的規(guī)定的存儲(chǔ)器工作是放大或減小可變電阻元件103的電阻的 寫(xiě)入工作、使可變電阻元件103的電阻變化為寫(xiě)入工作前的狀態(tài)的清除工作、 根據(jù)可變電阻元件103的電阻的狀態(tài)讀出存儲(chǔ)信息的讀出工作的至少某一個(gè)工 作。
首先，基于圖3和圖4說(shuō)明寫(xiě)入工作和清除工作中的電壓調(diào)整。 根據(jù)數(shù)學(xué)式l可知，與不同的布線長(zhǎng)度L無(wú)關(guān)，為了使施加到選擇存儲(chǔ)器 單元的可變電阻元件103上的有效電壓Vr在一定范國(guó)內(nèi)，最好根據(jù)布線長(zhǎng)度L 變更電壓差VBW。即，關(guān)于電壓差VBW、 /Ai^擇字線和選擇位線的各端部到選 擇存儲(chǔ)器單元的布線電阻的合計(jì)Rune和可變電阻元件103的電阻R，最好V麗 a (R+Rune)的關(guān)系成立。在此，假設(shè)對(duì)全部的存儲(chǔ)器單元導(dǎo)入取共通值的加 權(quán)因子X(jué)，設(shè)電源電壓為VoD，貝ij電EMVBw用以下的數(shù)學(xué)式2表示。
VBW=X (R+R薦)XVDD
根據(jù)數(shù)學(xué)式1和數(shù)學(xué)式2， M適當(dāng)?shù)卣{(diào)整加權(quán)因子X(jué)，肖,將有效電壓 V"周整為期望的值。再有，作為加權(quán)因子X(jué)，例如也可以i頓布線電阻的平均 値Ravg，設(shè)定滿足X二Y/ (R+RAVG)的Y。
從而，根據(jù)數(shù)學(xué)式2調(diào)整本實(shí)施方式的幵關(guān)電路SW的輸出K成為V！=
X' (R+R匿)XVDD，用放大電路603放大為Vbw。本實(shí) 式的放大電路603 構(gòu)成為電壓放大開(kāi)關(guān)電路SW的輸出、成為VBw二2V^ X'=X/2。另外，向 放大器604輸入放大電路603的輸出VBW。從放大器604輸出VBW， ffiil列譯 碼器605或fiH莉馬器606向選擇位線或選擇字線的一方輸入。此外，向放大器 607輸入來(lái)自開(kāi)關(guān)電路群601的輸出V!。從放大器607輸出VBW / 2 (二V》， 艦列譯碼器605和^H顆馬器606向非選擇位線和非選擇字線輸入。再有，在 本實(shí)施方式中，在寫(xiě)入工作時(shí)和清除工作時(shí)，讀出工作用的放大器609是非激 活狀態(tài)，其輸出成為懸浮狀態(tài)。
在此，圖3示出了寫(xiě)入工作時(shí)的存儲(chǔ)器單元內(nèi)的各位線和各字線的電位的 關(guān)系。在此，通過(guò)列譯碼器605向選擇位線702輸入放大器604的輸出，選擇 位線702的電位成為VBw。此外，由于選擇字線703的電位為0V，因lt(^擇存 儲(chǔ)器單元701的電位差為電壓差VBw。再有，若Vbw〉Vth，可變電阻元件103 的電阻值就變化。
另外，通過(guò)列譯碼器605和4彌碼器606，向非選擇位線和非選擇字線施 加放大器607的輸出，與選擇位線702連接的非選擇存儲(chǔ)器單元的電壓差成為 Vbw/2二V^再有，在此，調(diào)整V！使得V一Vth，使得除了與選擇位線702連 接的選擇存儲(chǔ)器單元701以外的非選擇存儲(chǔ)器單元的可變電阻元件103的電阻 值不變化。此外，關(guān)于其他的非選擇存儲(chǔ)器單元，由于非選擇位線和非選擇字 線的電位相同，施加電壓等于O，因此可變電阻元件103的電阻值不變化。
圖4示出了清除工作時(shí)(消去工作時(shí))的存儲(chǔ)器單元內(nèi)的各位線和各字線 的電位的關(guān)系。如圖4所示，最好使清除工作時(shí)的各位線和各字線的電位與寫(xiě) 入工作時(shí)選擇位線702的電位和選擇字線703的電位相反。這時(shí)，向選擇存儲(chǔ) 器單元701施加與寫(xiě)入工作時(shí)反極性的電壓。再有，關(guān)于與選擇位線702和選 擇字線703連接的非選擇存儲(chǔ)器單元也施加反極性的電壓，但與寫(xiě)AX作時(shí)同 樣地，若V^Vth，可變電阻元件103的電阻傲就不變化。關(guān)于其他的非選擇存 儲(chǔ)器單元，由于非選擇位線和非選擇字線的電位相同，與寫(xiě)入工作時(shí)同樣地， 施加至恪非選擇存儲(chǔ)器單元上的電壓等于O，因此可變電阻元件103的電阻值不變化。
從而，根據(jù)圖3和圖4可以說(shuō)，若調(diào)整電壓差VBw使得滿足以下的數(shù)學(xué)式 3，就冑^鄰方止存儲(chǔ)器單元的干擾。[數(shù)學(xué)式3]
Vbw / 2<Vth<Vbw
接著，基于圖5說(shuō)明讀出工作中的電壓調(diào)整。
在讀出工作中，利用來(lái)自讀出用的行地址譯碼器608的信號(hào)M斷控制開(kāi) 關(guān)電路群601的多個(gè)開(kāi)關(guān)電路SW。開(kāi)關(guān)電路SW的輸出電壓Vj^用以下的數(shù) 學(xué)式4表示。
VRead:X" (R+Rline) X VDD
在此，X'是加權(quán)因子。M讀出用的放大器609，向行譯碼器606輸入開(kāi) 關(guān)電路SW的輸出電壓V編。再有，在本實(shí)施方式中，讀出工作時(shí)、寫(xiě)入工作 和清除工作用的放大器604和放大器607是非激舌狀態(tài)，其輸出成為懸浮狀態(tài)。
圖5示出了讀出工作時(shí)的存儲(chǔ)器單元陣列100內(nèi)的各位線和字線的電位的 關(guān)系。在此，與選擇存儲(chǔ)器單元1201連接的選擇字線1203的電位為V歸，除 此以外的非選擇字線的電位是O。此外，也包括與選擇存儲(chǔ)器單元1201連接的 選擇位線1202，將全部位線的電位設(shè)定為O。由于流,擇位線1202的電流根 據(jù)選擇存儲(chǔ)器單元1201的可變電阻元件103的電阻值而增減，因此，就利用與 選擇位線1202連接的讀出放大器1204放大電流，讀出數(shù)據(jù)。
在此，若設(shè)定數(shù)學(xué)式4的力口權(quán)因子X(jué)"，使得VRe^VTH，或者設(shè)定VDD為
讀出工作專(zhuān)用，就可以對(duì)于存儲(chǔ)器單元非破壞讀出，不需要讀出后的重新寫(xiě)入。
再有，設(shè)想在讀出工作時(shí)，由在存儲(chǔ)器單元陣列ioo內(nèi)的位置所產(chǎn)生的布
線電阻的差異不給予像在重寫(xiě)工作時(shí)和清除工作時(shí)那樣大的影響。該情況下， 例如如圖6所示，也可以構(gòu)成為設(shè)定行地址譯碼器608的輸出為恒定值Vr^， 不通過(guò)開(kāi)關(guān)電路群601而直接向放大器609輸入。
在此，圖7和圖8示出了具有8條位線和8條字線，在位線與字線的交點(diǎn) 上形臓存儲(chǔ)器單元的64位的存儲(chǔ)器單元陣列100中的、可變電阻元件103的 電阻值與施加電壓的脈沖寬度的關(guān)系。在現(xiàn)有技術(shù)中，如圖7所示，在存儲(chǔ)器 單元間看到可變電阻元件103的電阻值為峰值時(shí)的脈沖寬度中有偏差。對(duì)此， 在本發(fā)明裝置1中，如圖8所示，可以說(shuō)會(huì)灘抑制在存儲(chǔ)器單元間可變電阻元 件103的電阻值為峰值時(shí)的脈沖寬度的偏差。
此外，圖9示出了具有8條位線和4條字線，在位線與字線的交點(diǎn)上形成
著存儲(chǔ)器單元的32位的存儲(chǔ)器單元陣列100中的、能夠分離高電阻狀態(tài)和低電 阻狀態(tài)的上限的位數(shù)與施加電壓的脈沖寬度的關(guān)系。如圖9所示，在現(xiàn)有技術(shù)
中充其量數(shù)百位左右，在施加脈沖寬度3us的電壓脈沖中，不足以在存儲(chǔ)器單 元的口J變電阻元件103中引起電阻變化。對(duì)此，在本發(fā)明裝置l中，用脈沖寬 度3 u s改善為接近5000位。另外，在脈沖寬度10us的情況下，改善為皿 1T位。從而，適用本發(fā)明能夠降低各存儲(chǔ)器單元的高電阻狀態(tài)和低電阻狀態(tài)中 的電阻值的偏差，逸就示出了翻多實(shí)現(xiàn)具有大規(guī)，雜儲(chǔ)器單元陣列100的半導(dǎo) 條儲(chǔ)體。
〈
第二實(shí)施方(
基于圖10 圖12說(shuō)明本發(fā)明裝置1的第二實(shí)施方式。在本實(shí)施方式中， 關(guān)于本發(fā)明裝置1的寫(xiě)入工作和清除工作涉及的結(jié)構(gòu)與上述第一實(shí)施方式不同 的情7鵬行說(shuō)^^。再有，關(guān)于讀出工作，由于與戰(zhàn)第一實(shí)施方式相同，故在 本實(shí)施方式中省略說(shuō)明。
在此，圖10是示出本實(shí)施方式的本發(fā)明裝置1的概略結(jié)構(gòu)的方框圖。在本 實(shí)施方式中，加之±^第一實(shí) 式的結(jié)構(gòu)，還具有放大電路901。更詳細(xì)地說(shuō)， 本實(shí)施方式開(kāi)關(guān)電路SW和放大電路603構(gòu)成為Vbw二3V!。本實(shí)施方式的放大 器607的輸出分支為2個(gè)， 一個(gè)被V！原樣輸入至咧譯碼器605和fiH莉馬器606 中，另一個(gè)被輸入到放大電路901中。放大電路901將i^夂大器607輸出的V, 放大為2Vp向列譯碼器605和fiH畢碼器606輸出。再有，在本實(shí)施方式中，在 寫(xiě)入工作時(shí)和清除工作時(shí)，讀出工作用的放大器609是非激舌狀態(tài)，其輸出成 為懸浮狀態(tài)。在讀出工作時(shí)，寫(xiě)入工作和清除工作用的放大器604和放大器607 是非激舌狀態(tài)，其輸出成為懸浮狀態(tài)。
圖11示出了寫(xiě)入工作時(shí)的存儲(chǔ)器單元內(nèi)的^:線和各字線的電位的關(guān)系。
在此，通過(guò)列譯碼器605向選擇位線1002施加來(lái)自放大器604的輸出VBw，選 擇位線1002的電位是電壓差VBw，選擇字線1003的電位是0V，選擇存儲(chǔ)器單 元IOOI的電位差與第一實(shí)施方式同樣地成為VBw。再有，若Vbw〉Vth，可變電 阻元件103的電阻^E變化。
另外，向非選擇位線輸入放大器607的輸出，非選擇位線的電位成為VBw /3，向非選擇字線輸入放大電路901的輸出，非選擇字線的電位成為2VBw/3。 其結(jié)果，選擇存儲(chǔ)器單元IOOI以外的非選擇存儲(chǔ)器單元的電位差成為VBW/3=V!。再有，若V-Vth，可變電阻元件103的電阻值就不變化。
圖12示出了清除工作時(shí)的存儲(chǔ)器單元內(nèi)的各位線和各字線的電位的關(guān)系，
設(shè)定為選擇位線和選擇位線的電位與寫(xiě)入工作時(shí)相反，非選擇位線和非選擇字 線的電位與寫(xiě)入工作時(shí)相反。因此，向選擇存儲(chǔ)器單元施加與寫(xiě)入工作時(shí)反極 性的電壓。關(guān)于其他的非選擇存儲(chǔ)器單元，施加與寫(xiě)入工作時(shí)反極性的電壓，
但其電壓的大小相同，是Vbw/3二V,。
根據(jù)以上可以說(shuō)，在本實(shí)施方式中，若調(diào)整電壓差vbw使得滿足以下的數(shù)
學(xué)式5，就旨詢鄰方止存儲(chǔ)器單元的干擾。 [數(shù)學(xué)式5] Vbw / 3<Vth<Vbw
接著，數(shù)學(xué)式5與第一實(shí)施方式的數(shù)學(xué)式3相比，用于防止存儲(chǔ)器單元的 干擾的條件變緩，可以說(shuō)數(shù)學(xué)式5是比數(shù)學(xué)式3容易滿足的條件。因此，本實(shí) 施方式的本發(fā)明裝置1在電壓割牛的制約嚴(yán)格的情況下有用。
<第三實(shí)施方^>
基于圖17和圖18說(shuō)明本發(fā)明裝置的第三實(shí)施方式。在此，圖17是示出本 發(fā)明裝置的結(jié)構(gòu)的概略方框圖。如圖17所示，本實(shí)施方式的本發(fā)明裝置1的結(jié) 構(gòu)具有存儲(chǔ)器單元陣列100、脈沖寬度調(diào)整電路610、重寫(xiě)信號(hào)用的地址譯碼器 602、列譯碼器605、 fiH畢碼器606和fi^也址譯碼器608。再有，存儲(chǔ)器單元陣 列100的結(jié)構(gòu)與，各實(shí)施方式相同，故在本實(shí)施方式中省略其說(shuō)明。
脈沖寬度調(diào)整電路610具有調(diào)整施加到選擇字線和選擇位線的至少某一方 的端部上的電壓脈沖的脈沖寬度的功能，其結(jié)構(gòu)具有串聯(lián)了規(guī)定數(shù)量的變換器 的延遲電路、小于等于存儲(chǔ)器單元陣列100的存儲(chǔ)器單元數(shù)的開(kāi)關(guān)電路SW、 NAND電路614和變換器電路613。在此的延遲電路由一對(duì)變換器電路構(gòu)成。 此外，與上述各實(shí)施方式同樣地，利用選擇選擇字線和選擇位線的至少某一方 的譯$別言號(hào) 斷控制多個(gè)開(kāi)關(guān)電路SW。在本實(shí)施方式中，利用來(lái)自地址譯碼 器602的信號(hào)選擇的開(kāi)關(guān)電路SW成為ON。利用開(kāi)關(guān)電路群601的延遲電路的 段數(shù)來(lái)調(diào)整施加到選擇存儲(chǔ)器單元上的電壓脈沖WritePW的脈沖寬度。
在此，圖18示出了本實(shí)施方式的開(kāi)關(guān)電路群610的輸入波形和輸出波形。 如圖18所示，電壓脈沖WritePW構(gòu)造成根據(jù)信號(hào)CE的上升沿而上升，根據(jù)信 號(hào)CE井D的下降沿而下降，ffi31根據(jù)選擇存儲(chǔ)器單元的配置選擇具有適當(dāng)?shù)拿}沖寬度的信號(hào)CE井D，來(lái)調(diào)整電壓脈沖WritePW的脈沖寬度。
以下，基于圖3和圖4，關(guān)于本實(shí)施方式的本發(fā)明裝置1中的電壓脈沖的 脈沖寬度的調(diào)整進(jìn)衍兌明。本發(fā)明裝置1在規(guī)定的存儲(chǔ)器工作時(shí)，即使施加到 存儲(chǔ)器單元陣列100內(nèi)的存儲(chǔ)器單元即成為寫(xiě)入或消去對(duì)象的選擇存儲(chǔ)器單元 的可變電阻元件103上的電壓脈沖的有效電壓幅值不同，也根據(jù)存儲(chǔ)器單元陣 列100內(nèi)的配置點(diǎn)來(lái)調(diào)整電壓脈沖的脈沖寬度，使得寫(xiě)入后的電阻值在規(guī)定的 范圍內(nèi)。本實(shí)施方式的本發(fā)明裝置1構(gòu)成為基于選擇存儲(chǔ)器單元的存儲(chǔ)器單元 陣列100內(nèi)的配置點(diǎn)，調(diào)整施加到與字線102內(nèi)的選擇存儲(chǔ)器單元連接的選擇 字線和與位線101內(nèi)的選擇存儲(chǔ)器單元連接的選擇位線的至少某一方的端部上 的電壓脈沖的脈沖寬度。
首先，基于圖3和圖4，關(guān)于寫(xiě)入工作和清除工作中的脈沖寬度調(diào)整進(jìn)行 說(shuō)明。
在本實(shí)施方式中，由于電壓差VBW恒定，因此，根據(jù)數(shù)學(xué)式l，實(shí)際施加 到存儲(chǔ)器單元上的有效電壓VR根據(jù)布線長(zhǎng)度L的不同和存儲(chǔ)器單元的地方而不 同。為了即使施加到選擇存儲(chǔ)器單元的可變電阻元件103上的有效電壓VR不同， 也使寫(xiě)入或消去后的電阻值在一定范圍內(nèi)，根據(jù)圖16可知，最好按照有效電壓 Vk的值(布線長(zhǎng)度L)來(lái)改變寫(xiě)入脈沖寬度。艮卩，基于圖16的關(guān)系，最好利用 有效電壓VR的值階段性地選擇脈沖寬度。
接著，使用圖3說(shuō)明本實(shí)施方式的寫(xiě)入工作時(shí)的存儲(chǔ)器單元內(nèi)的各位線和 各字線的電位的關(guān)系。在此，禾鵬從變換器電路613輸出的電壓脈沖WritePW， M列譯碼器605選擇選擇位線702，在電壓脈沖WritePW的脈沖寬度的時(shí)間 中向選擇位線702輸入寫(xiě)入電壓VBw。此外，由于選擇字線703的電位為0V， 因此，選擇存儲(chǔ)器單元701的電位差為電壓差VBw。再有，與上述第一實(shí)施方 式同樣地，若Vbw〉Vth，可變電阻元件103的電阻值就變化。
另外，通過(guò)列譯碼器605和fiH畢碼器606，向非選擇位線禾口非選擇字線施 加電壓VBW / 2，與選擇位線702連接的非選擇存儲(chǔ)器單元的電壓差成為VBW / 2-V!。再有，在此，調(diào)整VJ吏得V^VTH，使得除了與選擇位線702連接的選 擇存儲(chǔ)器單元701以外的非選擇存儲(chǔ)器單元的可變電阻元件103的電阻值不變 化。此外，關(guān)于其他的非選擇存儲(chǔ)器單元，由于非選擇位線和非選擇字線的電 位相同，施加電壓等于O，因此可變電阻元件103的電阻值不變化。
接著，使用圖4說(shuō)明本實(shí)施方式的清除工作時(shí)(消去工作時(shí))的存儲(chǔ)器單 元內(nèi)的各位線和各字線的電位的關(guān)系。如圖4所示，最好使清除工作時(shí)的各位
線和各字線的電位與寫(xiě)入工作時(shí)選擇位線702的電位和選擇字線703的電位相 反。這時(shí)，在電壓脈沖WritePW的脈沖寬度的時(shí)間中，向選擇存儲(chǔ)器單元701 施加與寫(xiě)入工作時(shí)反極性的電壓。再有，與上述第一實(shí)施方式同樣地，關(guān)于與 選擇位線702和選擇字線703連接的非選擇存儲(chǔ)器單元也施加反極性的電壓， 但與寫(xiě)入工作時(shí)同樣地，若V-Vth，可變電阻元件103的電阻值就不變化。關(guān) 于其他的非選擇存儲(chǔ)器單元，由于非選擇位線和非選擇字線的電位相同，與寫(xiě) 入工作時(shí)同樣地，施加到各非選擇存儲(chǔ)器單元上的電壓等于O，因此可變電阻元 件103的電阻值不變化。
從而，與第一實(shí)施方式同樣地，根據(jù)圖3和圖4可以說(shuō)，若調(diào)整電壓差VBW 使得滿足數(shù)學(xué)式3，就能夠防止存儲(chǔ)器單元的干擾。
<第四實(shí)施方5^>
基于圖19和圖20，關(guān)于本發(fā)明體1的第四實(shí)施方式進(jìn)行說(shuō)明。在本實(shí) 施方式中，關(guān)于本發(fā)明裝置1的寫(xiě)入工作和清除工作所涉及的結(jié)構(gòu)與上述第三 實(shí)施方式不同的情況進(jìn)fiH兌明。
具體地說(shuō)，在上述第三實(shí)施方式中，用脈沖寬度調(diào)整了由因?yàn)椴季€長(zhǎng)度的 差異所產(chǎn)生的寫(xiě)入時(shí)的有效電壓的不同而引起的寫(xiě)入后的電阻值的偏差，但在 本實(shí)施方式中，通過(guò)改變具有恒定的脈沖寬度的電壓脈沖的脈沖數(shù)來(lái)調(diào)整脈沖 寬度。
在此，圖19是示出本實(shí)施方式的本發(fā)明體1的結(jié)構(gòu)的概略方框圖。如圖 19所示，本發(fā)明裝置1的結(jié)構(gòu)具有存儲(chǔ)器單元陣列100、脈沖數(shù)調(diào)整電路620、 重寫(xiě)信號(hào)用的地址譯碼器602、列譯碼器605、tfi畢碼器606和ftt也址譯碼器608。 再有，存儲(chǔ)器單元陣列100的結(jié)構(gòu)與，各實(shí)施方式相同，故在本實(shí)施方式中 省略其說(shuō)明。
脈沖數(shù)調(diào)整電路620如圖19所示，具有調(diào)整施加到選擇字線和選擇位線的
至少某一方的端部上的電壓脈沖的脈沖數(shù)的功能，其結(jié)構(gòu)具有小于等于存儲(chǔ)器 單元陣列100的存儲(chǔ)器單元數(shù)的開(kāi)關(guān)電路SW、計(jì)數(shù)器電路611和脈沖生成電路 612。再有，在圖19中，為了簡(jiǎn)單說(shuō)明，僅搭載了7種選擇電路。此外，與上 述各實(shí)施方式同樣地，禾擁選擇選擇字線和選擇位線的至少某一方的譯碼信號(hào) 鄉(xiāng)斷控制多個(gè)開(kāi)關(guān)電路SW。在本實(shí)驗(yàn)式中，禾,來(lái)自地址譯碼器602的信 號(hào)選擇的開(kāi)關(guān)電路SW成為ON。利用計(jì)數(shù)器電路611禾tl脈沖生成電路612來(lái)調(diào) 整施加到選擇存儲(chǔ)器單元上的電壓脈沖RPulsc的脈沖數(shù)。
在此，圖20示出了本實(shí)施方式的開(kāi)關(guān)電路群610的輸入波形和輸出波形。 更具體地說(shuō)，示出了向開(kāi)關(guān)電路群610輸入的信號(hào)CL、來(lái)自計(jì)數(shù)器電路611的 信號(hào)Q1 Q3、從開(kāi)關(guān)電路群610輸出的信號(hào)RPulse， M根據(jù)選擇存儲(chǔ)器單元 的配置而選擇具有適當(dāng)?shù)拿}沖數(shù)的信號(hào)RPulse，來(lái)調(diào)整施加到選擇存儲(chǔ)器單元 上的電壓脈沖的脈沖寬度。
以下，基于圖3和圖4，關(guān)于本實(shí)施方式的本發(fā)明裝置1中的電壓脈沖的 脈沖數(shù)的調(diào)整進(jìn)fiH兌明。本發(fā)明裝置1在規(guī)定的存儲(chǔ)器工作時(shí)，即使施加到存 儲(chǔ)器單元陣列100內(nèi)的存儲(chǔ)器單元即成為寫(xiě)入或消去對(duì)象的選擇存儲(chǔ)器單元的 可變電阻元件103上的電壓脈沖的有效電壓幅值不同，也根據(jù)存儲(chǔ)器單元陣列 100內(nèi)的配置點(diǎn)來(lái)調(diào)整電壓脈沖的脈沖數(shù)，使得寫(xiě)入后的電阻值在規(guī)定的范圍 內(nèi)。本實(shí)施方式的本發(fā)明裝置1構(gòu)成為基于選擇存儲(chǔ)器單元的存儲(chǔ)器單元陣列 100內(nèi)的配置點(diǎn)，調(diào)整施加到與字線102內(nèi)的選擇存儲(chǔ)器單元連接的選擇字線和 與位線101內(nèi)的選擇存儲(chǔ)器單元連接的選擇位線的至少某一方的端部上的電壓 脈沖的脈沖數(shù)。
在本實(shí)施方式中，與戰(zhàn)第三實(shí)IW式同樣地，由于電壓差VBw恒定，因
此，根據(jù)數(shù)學(xué)式l，實(shí)際施加到存儲(chǔ)器單元上的有效電壓VR根據(jù)布線長(zhǎng)度L的 不同和存儲(chǔ)器單元的地方而不同。為了即使施加到選擇存儲(chǔ)器單元的可變電阻 元件103上的有效電壓VR不同，也使寫(xiě)入或消去后的電阻值在恒定范圍內(nèi)，根 據(jù)圖16可知，最好按照有效電壓VR的值(布線長(zhǎng)度L)來(lái)改變合計(jì)的寫(xiě)入脈 沖寬度?；趫D16的關(guān)系，最好禾i」用有效電壓VR的值階段性i鵬擇脈沖寬度。 在本實(shí)施方式中，通過(guò)按照有效電壓VR的值選擇具有恒定的脈沖寬度的電壓脈 沖的脈沖數(shù)，來(lái)調(diào)整脈沖寬度。 〈另外的實(shí)施方》
<1>在上述各實(shí)施方式中，關(guān)于具有交叉點(diǎn)結(jié)構(gòu)的存儲(chǔ)器單元陣列的情況 進(jìn)行了說(shuō)明，但對(duì)于例如具有由串聯(lián)了晶體管和二極管等選擇元件和可變電阻 元件的存儲(chǔ)器單元所構(gòu)成的存儲(chǔ)器單元陣列的半導(dǎo)，儲(chǔ)裝置，也能夠適用本 發(fā)明。該情況下，根據(jù)在存儲(chǔ)器單元陣列內(nèi)的位置，位線或源極線的寄生電阻
不同，認(rèn)為可變電阻元件上的電壓受到影響，因此，通過(guò)適用本發(fā)明，肯S夠?qū)?現(xiàn)在各存儲(chǔ)器單元間可變電阻元件的特性的偏差少的存儲(chǔ)器單元陣列。
<2>在上述各實(shí)施方式中，按照選擇存儲(chǔ)器單元的配置調(diào)整了電壓幅值或 脈沖寬度的某一方，但也可以構(gòu)成為調(diào)整電壓幅值和脈沖寬度兩者。
權(quán)利要求
1、一種半導(dǎo)體存儲(chǔ)裝置，具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列在行方向和列方向的至少任一個(gè)方向上排列多個(gè)具有可變電阻元件的存儲(chǔ)器單元，所述可變電阻元件的電阻根據(jù)電壓脈沖的施加而變化，可根據(jù)該電阻變化而存儲(chǔ)信息，所述存儲(chǔ)器單元陣列將同一行的上述存儲(chǔ)器單元內(nèi)的一個(gè)端子與共通的字線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子與共通的位線連接，上述半導(dǎo)體存儲(chǔ)裝置的特征在于，基于選擇存儲(chǔ)器單元的上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)，調(diào)整施加到上述字線內(nèi)的與上述選擇存儲(chǔ)器單元連接的選擇字線和上述位線內(nèi)的與上述選擇存儲(chǔ)器單元連接的選擇位線的至少某一方的端部上的電壓脈沖的電壓幅值或者脈沖寬度的至少某一方，使得根據(jù)施加到上述存儲(chǔ)器單元陣列內(nèi)的上述存儲(chǔ)器單元、即成為寫(xiě)入或消去對(duì)象的上述選擇存儲(chǔ)器單元的上述可變電阻元件上的電壓脈沖的有效電壓幅值或脈沖寬度，寫(xiě)入或消去后的上述可變電阻元件的電阻變化與上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)無(wú)關(guān)，收束在一定范圍內(nèi)。
2、 一種半導(dǎo)條儲(chǔ)裝置，具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列在行方向和列方向的至少任一個(gè)方向上排歹眵個(gè)具有可變電阻元件的存儲(chǔ)器單元， 所述可變電阻元件的電阻根據(jù)電壓脈沖的施加而變化，可根據(jù)該電阻變化存儲(chǔ) 信息，所述存儲(chǔ)器單元陣列將同一行的上述存儲(chǔ)器單元內(nèi)的一個(gè)端子與共通的 字線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子與共通的位線連接，上述 半導(dǎo) 儲(chǔ)裝置的特征在于，基于選擇存儲(chǔ)器單元的雄存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)，調(diào)整施加到上述 字線內(nèi)的與上,擇存儲(chǔ)器單元連接的選擇字線和上述位線內(nèi)的與上,擇存 儲(chǔ)器單元連接的選擇位線的至少某一方的端部上的電壓脈沖的電壓幅值，使得 施加到上述存儲(chǔ)器單元陣列內(nèi)的上述存儲(chǔ)器單元、即成為寫(xiě)入、消去或讀出對(duì) 象的± 擇存儲(chǔ)器單元的上述可變電阻元件上的電壓脈沖的有效電壓幅值與 ，存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)無(wú)關(guān)，收束在一定范圍內(nèi)。
3、 如權(quán)禾腰求1或2所述的半導(dǎo)條儲(chǔ)驢，其特征在于， 在上述存儲(chǔ)器工作時(shí)，基于i^擇存儲(chǔ)器單元的上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)，調(diào)整施加到上述字線內(nèi)的不與上 擇存儲(chǔ)器單元連接的非選擇字線的端部上的電壓和，位線內(nèi)的不與上,擇存儲(chǔ)器單元連接的非選擇位線 上的電壓的至少某一方。
4、 如權(quán)禾腰求1或2所述的半導(dǎo)條儲(chǔ)裝置，其特征在于，在假設(shè)上 擇字線與± 擇位線的各端部間的電壓差為VBW，施加到 ±^擇存儲(chǔ)器單元的，可變電阻元件上的±^有效電壓幅值為VR， ±^可 變電阻元件的電阻值為R，從±^^擇字線和± 擇位線的各端部到±^ 擇存儲(chǔ)器單元的布線電阻的總和為RuNE的情況下，調(diào)整上述電壓差Vew，使得 用數(shù)學(xué)式VR=R/ (R+R匿)XVBW給予的上述有效電壓幅值Vr恒定。
5、 如權(quán)利要求4所述的半導(dǎo)條儲(chǔ)裝置，其特征在于， 在進(jìn)一步假設(shè)電源電壓為Vno,對(duì)于上述存儲(chǔ)器單元陣列內(nèi)的全部的，存儲(chǔ)器單元共通的常數(shù)為X的瞎況下，與(R+Rune)成比例地調(diào)整上述電壓 差Vbw，使得滿足數(shù)學(xué)式Vbw=XX (R+Rline) XV。d。
6、 如權(quán)利要求4所述的半導(dǎo)4稀儲(chǔ)裝置，其特征在于， 具有用于調(diào)整施加到上m擇字線和i^擇位線的至少某一方的端部上的電壓脈沖的電壓幅值的電壓調(diào)整電路，上逸電壓調(diào)整電路具有小于等于，存儲(chǔ)器單元陣列內(nèi)的，存儲(chǔ)器單元的總數(shù)的多個(gè)開(kāi)關(guān)電路，利用選擇±^擇字線和上 擇位線的至少某一方的譯^馬信號(hào)*1斷控制j^多個(gè)開(kāi)關(guān)電路。
7、 如權(quán)利要求5所述的半導(dǎo)，儲(chǔ)裝置，其特征在于， 具有用于調(diào)整施加到上 擇字線和± 擇位線的至少某一方的端部上的電壓脈沖的電壓幅值的電壓調(diào)整電路，，電壓調(diào)整電路具有小于等于j^存儲(chǔ)器單元陣列內(nèi)的，存儲(chǔ)器單元 的總數(shù)的多個(gè)開(kāi)關(guān)電路和放大器，禾,選擇±^^擇字線和上 擇位線的至少某一方的譯蹄言號(hào) 斷控 制，多個(gè)開(kāi)關(guān)電路，設(shè)Y為規(guī)定的常數(shù)，調(diào)整己被控制為導(dǎo)通狀態(tài)的上述開(kāi)關(guān)電路的輸出電壓VI，使得滿足數(shù)學(xué)式V1=Y X (R+Rline)X VDD，上述放大器電壓放大上述輸出電壓Vl，得到上述電壓差V，。
8、 一種半導(dǎo)條儲(chǔ)裝置，具有存儲(chǔ)器單元陣列，所述存儲(chǔ)器單元陣列在行 方向和列方向的至少任一個(gè)方向上排列多個(gè)具有可變電阻元件的存儲(chǔ)器單元， 所述可變電阻元件的電阻根據(jù)電壓脈沖的施加而變化，可根據(jù)該電阻變化存儲(chǔ) 信息，所述存儲(chǔ)器單元陣列將同一行的上述存儲(chǔ)器單元內(nèi)的一個(gè)端子與共通的 字線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子與共通的位線連接，上述 半導(dǎo) 儲(chǔ)裝置的特征在于，基于選擇存儲(chǔ)器單元的上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn)，調(diào)整施加到上述 字線內(nèi)的與上^擇存儲(chǔ)器單元連接的選擇字線和上述位線內(nèi)的與上,擇存 儲(chǔ)器單元連接的選擇位線的至少某一方的端部上的電壓脈沖的脈沖寬度，使得 根據(jù)施加到上述存儲(chǔ)器單元陣列內(nèi)的，存儲(chǔ)器單元、即成為寫(xiě)入或消去對(duì)象 的上m擇存儲(chǔ)器單元的上述可變電阻元件上的電壓脈沖的有效脈沖寬度，寫(xiě) 入或消去后的上述可變電阻元件的電阻變化與上述存儲(chǔ)器單元陣列內(nèi)的配置點(diǎn) 無(wú)關(guān)，收束在一定范圍內(nèi)。
9、 如權(quán)利要求8所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，利用離散地施加到±^擇字線和上 擇位線的至少某一方的端部上的 電壓脈沖的脈沖數(shù)，來(lái)調(diào)整上述脈沖寬度。
10、 如權(quán)利要求l、 2和8的任一項(xiàng)所述的半導(dǎo)傳存儲(chǔ)裝置，其特征在于，上述存儲(chǔ)器單元陣列在行方向和列方向上分另跟咧多個(gè)上述存儲(chǔ)器單元， 將同一行的上述存儲(chǔ)器單元內(nèi)的一個(gè)端子即上述可變電阻元件的一端與共通的 上述字線連接，將同一列的上述存儲(chǔ)器單元內(nèi)的其它端子即上述可變電阻元件 的另一端與共通的，位線連接。
全文摘要
本發(fā)明提供一種矯正由因?yàn)樵诖鎯?chǔ)器單元陣列內(nèi)的位置差異所產(chǎn)生的布線長(zhǎng)度的差異而引起的施加到可變電阻元件上的有效電壓的不均勻，能夠抑制存儲(chǔ)器單元間的可變電阻元件的電阻變化特性的偏差的半導(dǎo)體存儲(chǔ)裝置。本發(fā)明的半導(dǎo)體存儲(chǔ)裝置(1)具有存儲(chǔ)器單元陣列(100)，所述存儲(chǔ)器單元陣列(100)將同一行的存儲(chǔ)器單元與共通的字線連接，將同一列的存儲(chǔ)器單元與共通的位線連接，構(gòu)成具有可變電阻元件的存儲(chǔ)器單元，上述半導(dǎo)體存儲(chǔ)裝置(1)在規(guī)定的存儲(chǔ)器工作時(shí)，基于選擇存儲(chǔ)器單元的存儲(chǔ)器單元陣列(100)內(nèi)的配置點(diǎn)，調(diào)整施加到選擇字線和選擇位線的至少某一方的端部上的電壓脈沖的電壓幅值，使得施加到成為寫(xiě)入或消去對(duì)象的選擇存儲(chǔ)器單元的可變電阻元件上的電壓脈沖的有效電壓幅值與存儲(chǔ)器單元陣列(100)內(nèi)的配置點(diǎn)無(wú)關(guān)，收束在一定范圍內(nèi)。
文檔編號(hào)G11C13/00GK101199023SQ20068002157
公開(kāi)日2008年6月11日 申請(qǐng)日期2006年5月1日 優(yōu)先權(quán)日2005年6月17日
發(fā)明者井上剛至, 島岡篤志, 田尻雅之 申請(qǐng)人:夏普株式會(huì)社