專利名稱：硬盤驅(qū)動(dòng)器的交錯(cuò)起轉(zhuǎn)機(jī)制的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及計(jì)算機(jī)系統(tǒng)；更具體地來(lái)說(shuō)，本發(fā)明涉及與硬盤驅(qū) 動(dòng)器的計(jì)算機(jī)系統(tǒng)交互。
背景技術(shù)：
現(xiàn)代硬盤驅(qū)動(dòng)器所用的大部分功率由主軸電動(dòng)機(jī)所消耗。當(dāng)最 初啟動(dòng)硬盤時(shí)，電動(dòng)機(jī)可能將功率的峰值水平拉高到將磁盤保持旋 轉(zhuǎn)所消耗的功率的兩倍以上。雖然在大多數(shù)情況中即使峰值啟動(dòng)功 率使用并不重要，但是當(dāng)使用嘗試同時(shí)起轉(zhuǎn)(spin-up)的多個(gè)硬盤 時(shí)仍可能有問(wèn)題。這種情況需要足夠的供電來(lái)支撐此初始需求。
作為針對(duì)上述問(wèn)題的 一 種解決方案，在系統(tǒng)中實(shí)現(xiàn)交錯(cuò)起轉(zhuǎn)， 其中主機(jī)系統(tǒng)可以使這些磁盤驅(qū)動(dòng)器順序地起轉(zhuǎn)。交錯(cuò)起轉(zhuǎn)大大地 降低設(shè)計(jì)要求和電源的成本，并且避免電源超載，從而減少電源和 磁盤驅(qū)動(dòng)器損壞的風(fēng)險(xiǎn)。
但是，在傳統(tǒng)主機(jī)總線適配器(HBA)中，大多數(shù)的物理層(phy) 復(fù)位序列狀態(tài)機(jī)在固件中實(shí)現(xiàn)，從而使交錯(cuò)起轉(zhuǎn)歸為固件任務(wù)。啟 用固件處理phy復(fù)位序列和起轉(zhuǎn)的缺點(diǎn)在于，它使主機(jī)CPU增加了 實(shí)時(shí)處理需求，因此降低了性能。而且，因?yàn)橹鳈C(jī)處理器不斷進(jìn)一 步地遠(yuǎn)離控制單元，將越來(lái)越多壓力置于硬件中的復(fù)位序列狀態(tài)機(jī) 的卸載部分或全部復(fù)位序列狀態(tài)機(jī)器上，所以利用固件來(lái)實(shí)現(xiàn)交錯(cuò) 起轉(zhuǎn)將變得不合需要。


附圖以舉例而非限制的形式來(lái)說(shuō)明本發(fā)明，附圖中相似的標(biāo)號(hào) 指示類似的元件，在這些附圖中
圖1是計(jì)算機(jī)系統(tǒng)的一個(gè)實(shí)施例的框圖2說(shuō)明耦合到硬盤驅(qū)動(dòng)器的主機(jī)總線適配器的一個(gè)實(shí)施例；
圖3A和3B是說(shuō)明交錯(cuò)起轉(zhuǎn)的操作的一個(gè)實(shí)施例的流程圖。
具體實(shí)施例方式
描述一種用于硬盤驅(qū)動(dòng)器的交錯(cuò)起轉(zhuǎn)的機(jī)制。在下文對(duì)本發(fā)明 的詳細(xì)描述中，給出了許多特定細(xì)節(jié)以便提供對(duì)本發(fā)明的透徹理解。 但是，對(duì)于本領(lǐng)域技術(shù)人員來(lái)說(shuō)，顯然本發(fā)明可以在沒(méi)有這些特定 細(xì)節(jié)的情況下實(shí)施。在其他實(shí)例中，以框圖形式示出公知的結(jié)構(gòu)和 裝置，而沒(méi)有進(jìn)行詳細(xì)示出，以避免妨礙對(duì)本發(fā)明的理解。
本說(shuō)明書中對(duì)"一個(gè)實(shí)施例'，或"實(shí)施例"的引述表示結(jié)合該 實(shí)施例描述的特定功能部件、結(jié)構(gòu)或特征包含在本發(fā)明的至少一個(gè) 實(shí)施例中。在本說(shuō)明書中的多個(gè)不同位置出現(xiàn)短語(yǔ)"在一個(gè)實(shí)施例 中，，不一定全部指相同的實(shí)施例。
圖1是計(jì)算機(jī)系統(tǒng)100的一個(gè)實(shí)施例的框圖。計(jì)算機(jī)系統(tǒng)100 包括耦合到接口 105的中央處理單元(CPU) 102。在一個(gè)實(shí)施例中， CPU 102是美國(guó)加州圣克拉拉的英特爾公司提供的Pentium⑧系列的 處理器Pentium IV處理器?；蛘?，還可以使用其他CPU。例如， 可以使用多個(gè)處理核來(lái)實(shí)現(xiàn)CPU102。'在其他實(shí)施例中，計(jì)算機(jī)系統(tǒng) IOO可以包括多個(gè)CPU 102。
在另一個(gè)實(shí)施例中，還將芯片組107耦合到接口 105。芯片組107 包括存儲(chǔ)器控制集線器(MCH) 110。 MCH 110可以包括耦合到主 系統(tǒng)存儲(chǔ)器115的存儲(chǔ)器控制器112。主系統(tǒng)存儲(chǔ)器115存儲(chǔ)CPU 102 或系統(tǒng)100中包括的任何其他裝置執(zhí)行的數(shù)據(jù)和指令序列。在一個(gè) 實(shí)施例中，主系統(tǒng)存儲(chǔ)器115包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM); 但是，可以使用其他存儲(chǔ)器類型來(lái)實(shí)現(xiàn)主系統(tǒng)存儲(chǔ)器115。還可以將 附加的裝置耦合到接口 105,例如將多fCPU和/或多個(gè)系統(tǒng)存儲(chǔ)器 耦合到接口 105。
經(jīng)由集線器接口將MCH 110耦合到輸A/輸出控制集線器(ICH )
140。 ICH 140提供至計(jì)算機(jī)系統(tǒng)100內(nèi)的輸入/輸出(I/O)裝置的接 口。 ICH 140可以支持I/O總線(例如外圍組件互連(PCI)、加速圖 形端口 (AGP)、通用串行總線(USB)、低引腳計(jì)數(shù)(LPC)總線或 任何其他類型的I/O總線(未示出))上的標(biāo)準(zhǔn)I/O操作。
根據(jù)一個(gè)實(shí)施例，ICH 140包括主機(jī)總線適配器(HBA) 144。 HBA 144作為控制器用于控制》寸一個(gè)或多個(gè)硬盤驅(qū)動(dòng)器150的訪問(wèn)。 在一個(gè)實(shí)施例中，硬盤驅(qū)動(dòng)器150是串行SCSI (SAS)驅(qū)動(dòng)器。但 是在其他實(shí)施例中，硬盤驅(qū)動(dòng)器150可以是串行ATA (SATA)驅(qū)動(dòng) 器。無(wú)論怎樣，HBA 144能夠4空制SAS或SATA裝置以及其他裝置 類型。
對(duì)于串行SCSI (SSP)驅(qū)動(dòng)器中的起轉(zhuǎn)，主機(jī)系統(tǒng)發(fā)出起停單 元命令(起轉(zhuǎn)啟用)來(lái)允許裝置起轉(zhuǎn)。但是，在接收到元語(yǔ)NOTIFY (啟用起轉(zhuǎn))之前，不允許裝置開始起轉(zhuǎn)。在串行ATA (SATA)裝 置中，裝置在帶外(OOB)序列完成時(shí)自動(dòng)起轉(zhuǎn)。
這種裝置起轉(zhuǎn)的問(wèn)題是計(jì)算機(jī)系統(tǒng)100無(wú)法控制每個(gè)連接裝置 起轉(zhuǎn)。例如，如果HBA具有8個(gè)端口 ，'且如果所有8個(gè)端口都處于 活動(dòng)狀態(tài)，其中所有連接裝置位于相同的封裝中，則同時(shí)起轉(zhuǎn)需要 能夠處理起轉(zhuǎn)時(shí)的峰值電流y的8倍電流的電源。
根據(jù)一個(gè)實(shí)施例，將交錯(cuò)起轉(zhuǎn)機(jī)制結(jié)合于HBA 144的硬件中以 使耦合到HBA 144的磁盤驅(qū)動(dòng)器能夠順序地起轉(zhuǎn)。圖2說(shuō)明耦合到 硬盤驅(qū)動(dòng)器150的HBA 144的一個(gè)實(shí)施例。根據(jù)一個(gè)實(shí)施例，經(jīng)由 8個(gè)端口將HBA 144耦合到硬盤驅(qū)動(dòng)器150內(nèi)的8個(gè)存儲(chǔ)裝置250。
HBA 144包括協(xié)議引擎230，協(xié)議引擎230表示要與SAS/SATA 裝置通信的鏈路層。協(xié)議引擎230包括與8個(gè)端口的每個(gè)端口對(duì)應(yīng) 的鏈路層引擎0-7、可編程令牌分隔器(token spacer) 245和令牌傳 遞邏輯240。鏈路層引擎控制每個(gè)操作SAS鏈路的通信。這種通信 包括標(biāo)識(shí)序列、連接管理和端口層請(qǐng)求的幀傳輸。在一個(gè)實(shí)施例中， 這些鏈路層引擎均包括它們各自的OOB加速協(xié)商邏輯。而且，所有8個(gè)引擎與令牌傳遞邏輯240通信。令牌傳遞邏輯240 是加電時(shí)具有缺省單熱(one hot)編碼值的移位寄存器。根據(jù)一個(gè) 實(shí)施例，移位寄存器包括與每個(gè)鏈路層引擎對(duì)應(yīng)的寄存器SR0-SR7。 可編程令牌分隔器245是計(jì)數(shù)器，其中該計(jì)數(shù)器可以定制編程為等 于兩個(gè)相鄰裝置起轉(zhuǎn)之間的時(shí)間差的值。
在一個(gè)實(shí)施例中，最小值應(yīng)該設(shè)為裝置的最小起轉(zhuǎn)時(shí)間。令牌 分隔器245作為發(fā)往移位寄存器的移位》用信號(hào)來(lái)工作。從鏈路層 引擎0-7傳遞到令牌傳遞邏輯240的控制信號(hào)是enable0-7。
根據(jù)一個(gè)實(shí)施例，鏈路層引擎?zhèn)魉蛦⒂眯盘?hào)以將其相應(yīng)裝置250 起轉(zhuǎn)。只要令牌傳遞邏輯240中關(guān)聯(lián)的寄存器為邏輯1，特定鏈路層 就開始起轉(zhuǎn)的傳輸。例如，只要SR0為邏輯1，鏈路層引擎0就傳 送enable0。此后，將邏輯0移位到SR0，則使邏輯1移位到SR1， 這導(dǎo)致將enable0去激活，并將enablel傳送到其對(duì)應(yīng)的裝置250以 實(shí)現(xiàn)起轉(zhuǎn)。
在另 一個(gè)實(shí)施例中，當(dāng)將鏈路連接到擴(kuò)展器(expander )(未示 出)時(shí)，對(duì)于該特定鏈路，不需要起轉(zhuǎn)，因?yàn)閿U(kuò)展器將自己處理交 錯(cuò)起轉(zhuǎn)，而不會(huì)轉(zhuǎn)發(fā)任何進(jìn)入的Notify (啟用起轉(zhuǎn))元語(yǔ)。因此，當(dāng) 鏈路層檢測(cè)到端口連接到擴(kuò)展器時(shí)，或當(dāng)它檢測(cè)到?jīng)]有裝置連接時(shí)， 鏈路層將向令牌控制邏輯240傳送控制信號(hào)以繞過(guò)對(duì)應(yīng)的移位寄存 器組件。在此情況中，鏈路層可能不會(huì)發(fā)送NOTIFY元語(yǔ)。在一個(gè) 實(shí)施例中，固件可能通過(guò)繞過(guò)對(duì)應(yīng)的移位寄存器組件來(lái)強(qiáng)制屏蔽特 定鏈路。令牌傳遞邏輯240將一次向鏈路層發(fā)送一個(gè)令牌，從而確 保一次一個(gè)起轉(zhuǎn)。
圖3A和3B是說(shuō)明鏈路層引擎處支持交錯(cuò)起轉(zhuǎn)的復(fù)位序列的一 個(gè)實(shí)施例的流程圖。參考圖3A，過(guò)程開始于復(fù)位狀態(tài)302。在判斷 框304,鏈路層引擎確定它是否僅支持SATA模式。如果是的話，鏈 路層引擎進(jìn)入COMRESET狀態(tài)306 ，在此狀態(tài)下它等待 COMINIT/COMRESET交換。
在判斷框308,確定是否支持交錯(cuò)起轉(zhuǎn)。如果支持交錯(cuò)起轉(zhuǎn)，則 在判斷框310，確定是否是第一次進(jìn)入此狀態(tài)。如果是的話，則鏈路 層引擎進(jìn)入SpinupHold狀態(tài)312以等待令牌。當(dāng)獲得令牌時(shí)，鏈路 層引擎返回到COMRESET狀態(tài)306。
如果不是第一次進(jìn)入此狀態(tài)，或不支持交錯(cuò)起轉(zhuǎn)，則鏈路層引 擎進(jìn)入COMWAKE狀態(tài)314。在處理框316,鏈路層引擎使OOB/速 度協(xié)商(Speed Negotiation)的復(fù)位得以完成。然后關(guān)聯(lián)的裝置自動(dòng) 起轉(zhuǎn)。
如果在判斷框304，確定不僅僅支持SATA,則鏈路層引擎進(jìn)入 COMINIT狀態(tài)320。參考圖3B，在交換COMINIT之后進(jìn)入COMSAS 狀態(tài)322。如果COMSAS狀態(tài)322 4企測(cè)到超時(shí)，且假定SATA支持 成立，則將控制返回到判斷框308，在其中確定是否支持交錯(cuò)起轉(zhuǎn)(圖 3A)。
如果COMSAS狀態(tài)322檢測(cè)到發(fā)生超時(shí)且僅支持SAS，則引擎 鏈路層返回到COMINIT狀態(tài)320。否則，交換COMSAS，并進(jìn)入SAS 速度協(xié)商狀態(tài)324。此后，引擎鏈路層進(jìn)入狀態(tài)326，其中交換標(biāo)識(shí) 地址幀。如果存在擴(kuò)展器，則禁用notify (通知)而啟用起轉(zhuǎn)，處理 框336。
否則引擎鏈路層從狀態(tài)326進(jìn)入到直接連接的SAS狀態(tài)328。 在判斷框330，確定引擎鏈路層處是否支持交錯(cuò)起轉(zhuǎn)。如果支持，則 啟用交錯(cuò)起轉(zhuǎn)，處理框332。如果啟用交錯(cuò)起轉(zhuǎn)，則設(shè)置發(fā)往令牌控 制邏輯240的啟用信號(hào)。將在此鏈路上發(fā)送NOTIFY元語(yǔ)。如果不 支持，則禁用交錯(cuò)起轉(zhuǎn)，處理框334。如果交錯(cuò)起轉(zhuǎn)被禁用，則清除 控制信號(hào)。令牌控制邏輯將繞過(guò)該節(jié)點(diǎn)，導(dǎo)致不發(fā)送NOTIFY元語(yǔ)。
上述交錯(cuò)起轉(zhuǎn)機(jī)制大大降低電源需求。此外，該機(jī)制提供獨(dú)立 的串行接口解決方案以支持交錯(cuò)起轉(zhuǎn)功率管理并免除交錯(cuò)起轉(zhuǎn)的固 件控制，而交錯(cuò)起轉(zhuǎn)的固件控制會(huì)增加主機(jī)處理器的實(shí)時(shí)處理要求。 而且，該機(jī)制免除HBA處的本地微處理器的需要，這降低支持交錯(cuò)
起轉(zhuǎn)的設(shè)計(jì)成本。
然而本領(lǐng)域技術(shù)人員在閱讀前文描述之后無(wú)疑將顯見到本發(fā)明 的許多更改和修改，這應(yīng)理解通過(guò)圖示示出并描述的任何特定實(shí)施 例在任何方面都無(wú)意被視為限制。因此，對(duì)多種實(shí)施例細(xì)節(jié)的引述 無(wú)意限制權(quán)利要求的范圍，它們本身僅僅引述視為本發(fā)明的基礎(chǔ)的 那些特征。
權(quán)利要求
1.一種主機(jī)總線適配器(HBA)，包括一個(gè)或多個(gè)鏈路層引擎；一個(gè)或多個(gè)端口，所述一個(gè)或多個(gè)端口的每一個(gè)端口與所述一個(gè)或多個(gè)鏈路層引擎的其中之一關(guān)聯(lián)；以及令牌傳遞邏輯，所述令牌傳遞邏輯具有與所述一個(gè)或多個(gè)鏈路層引擎的每一個(gè)鏈路層引擎關(guān)聯(lián)的移位寄存器，其中只要第一鏈路層引擎檢測(cè)到第一移位寄存器具有第一值，則所述第一鏈路層引擎就啟用耦合到關(guān)聯(lián)的端口的第一存儲(chǔ)裝置來(lái)起轉(zhuǎn)。
2. 如權(quán)利要求1所述的HBA，其特征在于，只要所述第一鏈路 層引擎檢測(cè)到所述第 一移位寄存器具有所述第 一值，則第二鏈路層 引擎檢測(cè)到第二移位寄存器具有笫二值。
3. 如權(quán)利要求2所述的HBA,其特征在于，只要所述第二鏈路 層引擎檢測(cè)到所述第二移位寄存器具有所述第二值，則所述第二鏈 路層引擎禁用耦合到關(guān)聯(lián)的端口的第二存儲(chǔ)裝置。
4. 如權(quán)利要求2所述的HBA，其特征在于，只要所述第二鏈路 層引擎檢測(cè)到所關(guān)聯(lián)的移位寄存器具有所述第 一值，則啟用所述第 二存儲(chǔ)裝置。
5. 如權(quán)利要求2所述的HBA,其特征在于，所述HBA還包括 令牌分隔器，所述令牌分隔器向令牌傳遞邏輯提供值。
6. 如權(quán)利要求5所述的HBA，其特征在于，所述值表示所述第 一裝置的起轉(zhuǎn)與所述第二裝置的起轉(zhuǎn)之間的時(shí)間差。
7. 如權(quán)利要求5所述的HBA，其特征在于，所述值是可編程的。
8. 如權(quán)利要求2所述的HBA，其特征在于，如果將第三端口耦 合到擴(kuò)展器，則第三鏈路層引擎向所述令牌傳遞邏輯傳送控制信號(hào) 以繞過(guò)笫三移位寄存器。
9. 一種方法，包括第一鏈路層引擎檢測(cè)到與所述第一鏈路層引擎關(guān)聯(lián)的第 一移位 寄存器處的第一值；第二鏈路層引擎檢測(cè)到與所述第二鏈路層引擎關(guān)聯(lián)的第二移位 寄存器處的第二值；以及將第 一啟用信號(hào)傳送到與所述第 一鏈路層引擎關(guān)聯(lián)的第 一存儲(chǔ) 裝置以啟動(dòng)所述第 一裝置的起轉(zhuǎn)。
10. 如權(quán)利要求9所述的方法，其特征在于，所述方法還包括 所述第 一鏈路層引擎檢測(cè)到所述第 一移位寄存器的所述第二值；所述第二鏈路層引擎檢測(cè)到所述第二移位寄存器的所述第一 值；以及將第二啟用信號(hào)傳送到與所述第二鏈路層引擎關(guān)聯(lián)的第二存儲(chǔ) 裝置以啟動(dòng)所述第二裝置的起轉(zhuǎn)。
11. 如權(quán)利要求10所述的方法，其特征在于，所述方法還包括 傳送指示所述第 一裝置的起轉(zhuǎn)與所述第二裝置的起轉(zhuǎn)之間的時(shí)間差 的值。
12. 如權(quán)利要求10所述的方法，其特征在于，所述值是可編程的。
13. 如權(quán)利要求IO所述的方法，其特征在于，所述方法還包括 第三鏈路層引擎檢測(cè)到耦合到與所述第三鏈路層引擎關(guān)聯(lián)的端口的擴(kuò)展器；以及第三鏈路層引擎?zhèn)魉涂刂菩盘?hào)以繞過(guò)第三移位寄存器。
14. 一種系統(tǒng)，包括 一個(gè)或多個(gè)存儲(chǔ)裝置；以及主機(jī)總線適配器(HBA)，所述主機(jī)總線適配器(HBA)耦合到 所述一個(gè)或多個(gè)存儲(chǔ)裝置，且具有一個(gè)或多個(gè)端口，所述一個(gè)或多個(gè)端口的每一個(gè)端口耦合到關(guān)聯(lián)的存儲(chǔ)裝置；一個(gè)或多個(gè)鏈路層引擎，所述一個(gè)或多個(gè)鏈路層引擎的每一個(gè)鏈路層引擎與所述一個(gè)或多個(gè)端口的其中之一關(guān)聯(lián)；以及令牌傳遞邏輯，所述令牌傳遞邏輯具有與所述一個(gè)或多個(gè) 鏈路層引擎的每一個(gè)鏈路層引擎關(guān)聯(lián)的移位寄存器，其中只要所述 第 一鏈路層引擎檢測(cè)到所述第 一移位寄存器具有第 一值，則所述第 一鏈路層引擎啟用耦合到關(guān)聯(lián)的端口的第 一存儲(chǔ)裝置來(lái)起轉(zhuǎn)。
15. 如權(quán)利要求14所述的系統(tǒng)，其特征在于，所述HBA包括 第二鏈路層引擎，只要所述笫 一鏈路層引擎檢測(cè)到所述第一移位寄 存器具有所述第一值，則所述笫二鏈路層引擎檢測(cè)到第二移位寄存 器具有第二值。
16. 如權(quán)利要求15所述的系統(tǒng)，其特征在于，只要所述第二鏈 路層引擎檢測(cè)到所關(guān)聯(lián)的移位寄存器具有所述第 一值，則啟用所迷 第二存儲(chǔ)裝置。
17. 如權(quán)利要求14所述的系統(tǒng)，其特征在于，所述HBA還包 括令牌分隔器，所述令牌分隔器向令牌傳遞邏輯提供值。
18. 如權(quán)利要求15所述的系統(tǒng)，其特征在于，所述HBA還包 括第三鏈路層引擎，如果第三端口耦合到擴(kuò)展器，則所述第三鏈路 層引擎向所述令牌傳遞邏輯傳送控制信號(hào)以繞過(guò)第三移位寄存器。
19. 如權(quán)利要求17所述的系統(tǒng)，其特征在于，所述值是可編程的。
20. 如權(quán)利要求17所述的系統(tǒng)，其特征在于，所述值表示所述 第 一裝置的起轉(zhuǎn)與所述第二裝置的起轉(zhuǎn)之間的時(shí)間差。
全文摘要
根據(jù)一個(gè)實(shí)施例，公開一種主機(jī)總線適配器(HBA)。該HBA包括一個(gè)或多個(gè)鏈路層引擎、一個(gè)或多個(gè)端口以及令牌傳遞邏輯，其中一個(gè)或多個(gè)端口的每一個(gè)端口與一個(gè)或多個(gè)鏈路層引擎的其中之一關(guān)聯(lián)，令牌傳遞邏輯具有與一個(gè)或多個(gè)鏈路層引擎的每一個(gè)關(guān)聯(lián)的移位寄存器。只要第一鏈路層引擎檢測(cè)到第一移位寄存器具有第一值，則第一鏈路層引擎啟用耦合到關(guān)聯(lián)的端口的第一存儲(chǔ)裝置來(lái)起轉(zhuǎn)。
文檔編號(hào)G11B19/20GK101208746SQ200680023002
公開日2008年6月25日 申請(qǐng)日期2006年6月28日 優(yōu)先權(quán)日2005年6月28日
發(fā)明者P·塞托, V·迪爾克 申請(qǐng)人:英特爾公司