專利名稱：驗(yàn)證閃存器件的方法
技術(shù)領(lǐng)域：
本專利一般地涉及一種閃存器件，并且更具體地，涉及一種使用頁(yè)面緩沖器來(lái)驗(yàn)證閃存器件的方法，其中可以減少編程或擦除的驗(yàn)證時(shí)間并且可以縮短總驅(qū)動(dòng)時(shí)間。
背景技術(shù)：
近些年，對(duì)這種半導(dǎo)體存儲(chǔ)器件的需求增加，所述半導(dǎo)體存儲(chǔ)器件可以進(jìn)行電編程和擦除并且不需要每隔一段時(shí)間重寫(xiě)數(shù)據(jù)的刷新功能。另外，為了開(kāi)發(fā)具有能夠存儲(chǔ)大量數(shù)據(jù)的大容量的存儲(chǔ)器件，已經(jīng)開(kāi)發(fā)了存儲(chǔ)器單元的高度集成技術(shù)。
為了提高存儲(chǔ)器單元的集成度，NAND閃存器件可以具有多個(gè)單元，將這些單元串聯(lián)以形成一串和共享一個(gè)接觸的兩串。在NAND閃存器件中，通過(guò)控制存儲(chǔ)器單元的閾值電壓同時(shí)借助F-N隧穿將電子注入到浮動(dòng)?xùn)胖袕母?dòng)?xùn)胖蟹懦鲭娮觼?lái)執(zhí)行編程和擦除。
因此，由于浮動(dòng)?xùn)诺碾娮訌牟脸膯卧懦觯圆脸膯卧哂胸?fù)的閾值電壓。由于電子注入到編程單元的浮動(dòng)?xùn)胖?，所以編程的單元具有正的閾值電壓。但是，在NAND閃存器件的情形中，可能由于電荷增益(gain)或電荷損失而出現(xiàn)失敗?？梢詧?zhí)行一些與這些特性有關(guān)的驗(yàn)證。為了驗(yàn)證編程和擦除是否已正常執(zhí)行，使用頁(yè)面緩沖器。
頁(yè)面緩沖器用于從I/O焊盤(pán)接收大量的數(shù)據(jù)并且將所接收的數(shù)據(jù)供給到存儲(chǔ)器單元或者存儲(chǔ)存儲(chǔ)器單元的數(shù)據(jù)且然后輸出所存儲(chǔ)的數(shù)據(jù)。過(guò)去，頁(yè)面緩沖器由單個(gè)寄存器構(gòu)成以臨時(shí)存儲(chǔ)數(shù)據(jù)?，F(xiàn)在，頁(yè)面緩沖器包括雙寄存器，以便在NAND閃存器件中在對(duì)大容量數(shù)據(jù)進(jìn)行編程時(shí)增加編程的速度。
為了對(duì)具有雙寄存器結(jié)構(gòu)的頁(yè)面緩沖器的NAND閃存器件執(zhí)行擦除驗(yàn)證，使用一種列掃描方法通過(guò)施加0V電壓到全部字線來(lái)確定所有單元是否已接通。在這種列掃描方法中，如果一個(gè)單元關(guān)斷則確定為失敗。
為了進(jìn)行擦除驗(yàn)證，以與普通讀取操作相同的方式，通過(guò)包括預(yù)充電、估算和感測(cè)的三個(gè)步驟，在所選位線上執(zhí)行擦除驗(yàn)證。在上述列掃描方法中，通過(guò)將位線分成偶數(shù)位線和奇數(shù)位線來(lái)實(shí)現(xiàn)擦除驗(yàn)證。相應(yīng)地，在偶數(shù)位線被驗(yàn)證之后，驗(yàn)證奇數(shù)位線。因此，通過(guò)兩次驗(yàn)證過(guò)程來(lái)確定是否已執(zhí)行擦除。這導(dǎo)致了長(zhǎng)的擦除驗(yàn)證時(shí)間。
同時(shí)，在多級(jí)單元中，擦除單元的閾值電壓分布對(duì)編程單元的閾值電壓有影響。因此，在已完成擦除的單元上執(zhí)行后置程序(post program)。通過(guò)采用ISPP方法來(lái)執(zhí)行后置程序并且在后置程序之后執(zhí)行擦除驗(yàn)證。因此，如果擦除驗(yàn)證時(shí)間變長(zhǎng)，則延長(zhǎng)了總擦除時(shí)間。
另外，在編程時(shí)，以與上面相同的方式延長(zhǎng)了編程驗(yàn)證時(shí)間。因此，總編程時(shí)間變長(zhǎng)。

發(fā)明內(nèi)容
因此，本專利解決了上述問(wèn)題，并且公開(kāi)了一種驗(yàn)證閃存器件的方法，其中可以縮短驗(yàn)證時(shí)間并縮短總驅(qū)動(dòng)時(shí)間。
本專利還公開(kāi)了一種驗(yàn)證閃存器件的方法，其中對(duì)偶數(shù)位線和奇數(shù)位線同時(shí)進(jìn)行預(yù)充電和估算，且隨后順序地進(jìn)行感測(cè)，因此減少了驗(yàn)證時(shí)間。
本專利還公開(kāi)了一種驗(yàn)證閃存器件的方法，其中通過(guò)對(duì)偶數(shù)位線和奇數(shù)位線同時(shí)進(jìn)行預(yù)充電和估算且隨后順序地對(duì)偶數(shù)位線和奇數(shù)位線進(jìn)行感測(cè)，與現(xiàn)有技術(shù)相比本方法可以將驗(yàn)證時(shí)間減少一半，且因此與現(xiàn)有技術(shù)相比可以將總驅(qū)動(dòng)時(shí)間減少2/3。
根據(jù)本發(fā)明的一方面，提供一種驗(yàn)證閃存器件的方法，包括以下步驟將分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串放電；將電壓施加到分別連接到偶數(shù)位線和奇數(shù)位線的每個(gè)存儲(chǔ)器單元串，從而對(duì)存儲(chǔ)器單元串進(jìn)行預(yù)充電；通過(guò)對(duì)連接到偶數(shù)位線的存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到該偶數(shù)位線的存儲(chǔ)器單元串是否已經(jīng)被擦除；并通過(guò)對(duì)連接到奇數(shù)位線的存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到該奇數(shù)位線的存儲(chǔ)器單元串是否已經(jīng)被擦除。
在此專利中還描述了一種驗(yàn)證閃存器件的方法，包括將分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串放電；將電壓施加到分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串，從而對(duì)存儲(chǔ)器單元串進(jìn)行預(yù)充電；通過(guò)對(duì)連接到偶數(shù)位線的存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到偶數(shù)位線的存儲(chǔ)器單元串是否已經(jīng)被編程，以及通過(guò)對(duì)連接到奇數(shù)位線的存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到奇數(shù)位線的存儲(chǔ)器單元串是否已經(jīng)被編程。
本專利還描述了一種驗(yàn)證閃存器件的方法，其中該閃存器件包括第一晶體管，用于響應(yīng)于第一控制信號(hào)通過(guò)偶數(shù)位線和奇數(shù)位線將驗(yàn)證信號(hào)供給到存儲(chǔ)器單元陣列；第二晶體管，用于響應(yīng)于第二控制信號(hào)通過(guò)偶數(shù)位線和奇數(shù)位線來(lái)連接存儲(chǔ)器單元陣列和第一節(jié)點(diǎn)；第三晶體管，用于響應(yīng)第三控制信號(hào)將電流供給到第一節(jié)點(diǎn)；鎖存器，用于存儲(chǔ)來(lái)自存儲(chǔ)器單元陣列的所選單元的輸出數(shù)據(jù)；第四晶體管，用于根據(jù)第一節(jié)點(diǎn)的電壓電平和第四控制信號(hào)來(lái)控制鎖存器的狀態(tài)。該方法包括響應(yīng)第一控制信號(hào)對(duì)分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串進(jìn)行放電，且同時(shí)，響應(yīng)第三控制信號(hào)將電壓供給到第一節(jié)點(diǎn)，且同時(shí)，響應(yīng)第一電壓電平的第二控制信號(hào)將第一節(jié)點(diǎn)的電壓供給到分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串，從而對(duì)存儲(chǔ)器單元串預(yù)充電；響應(yīng)第二電壓電平的第二控制信號(hào)通過(guò)存儲(chǔ)連接到偶數(shù)位線的存儲(chǔ)器單元串的狀態(tài)來(lái)驗(yàn)證連接到偶數(shù)位線的存儲(chǔ)器單元串是否已被擦除；以及，響應(yīng)第三電壓電平的第二控制信號(hào)通過(guò)存儲(chǔ)連接到奇數(shù)位線的存儲(chǔ)器單元串的狀態(tài)來(lái)驗(yàn)證連接到奇數(shù)位線的存儲(chǔ)器單元串是否已被擦除。
第一控制信號(hào)可以保持為1.6到5.5V的電壓電平或電源電壓Vcc。
第一電壓電平的第二控制信號(hào)可以保持為1.0到5.5V的電壓電平或電源電壓Vcc，第二電壓電平和第三電壓電平的第二控制信號(hào)可以保持為1.0到2.2V的電壓電平，并且第二電壓電平可以保持為與第一電壓電平相同或更高的電壓電平。
可將第二電壓電平的第二控制信號(hào)的施加時(shí)間設(shè)置為比第三電壓電平的第二控制信號(hào)的施加時(shí)間長(zhǎng)。


圖1是根據(jù)本發(fā)明的實(shí)施例的驗(yàn)證NAND閃存器件的方法中使用的頁(yè)面緩沖器的電路圖；以及圖2是頁(yè)面緩沖器的操作波形，用于說(shuō)明根據(jù)本發(fā)明的實(shí)施例的驗(yàn)證NAND閃存器件的方法。
具體實(shí)施例方式
現(xiàn)在將參照附圖描述根據(jù)本專利的各實(shí)施例。因?yàn)檫@些實(shí)施例是為了讓本領(lǐng)域技術(shù)人員能夠理解本專利而提供的，所以它們可以以各種方式進(jìn)行修改并且本專利的范圍不受后面描述的各實(shí)施例限制。
圖1是根據(jù)本發(fā)明的實(shí)施例的驗(yàn)證NAND閃存器件的方法中使用的頁(yè)面緩沖器的電路圖。在圖1中示出了具有主寄存器和高速緩存寄存器的雙寄存器結(jié)構(gòu)的頁(yè)面緩沖器中的主寄存器的電路圖。
參見(jiàn)圖1，位線選擇單元120包括多個(gè)晶體管。分別響應(yīng)于偶數(shù)和奇數(shù)放電信號(hào)DISCHe和DISCHo來(lái)驅(qū)動(dòng)第一和第二NMOS晶體管N101和N102，并相應(yīng)地將驗(yàn)證電壓VIRPWR施加到連接到偶數(shù)位線BLe或奇數(shù)位線BLo的存儲(chǔ)器單元陣列110的存儲(chǔ)器單元串。分別響應(yīng)于偶數(shù)和奇數(shù)位線選擇信號(hào)BSLe和BSLo來(lái)驅(qū)動(dòng)第三和第四NMOS晶體管N103和N104，并相應(yīng)地連接存儲(chǔ)器單元陣列110的位線和感測(cè)節(jié)點(diǎn)SO。
響應(yīng)于預(yù)充電信號(hào)PRECHb來(lái)驅(qū)動(dòng)PMOS晶體管P101，從而將電壓施加到感測(cè)節(jié)點(diǎn)SO。
在回拷貝程序時(shí)，第五NMOS晶體管105響應(yīng)回拷貝信號(hào)COPYBACK而連接感測(cè)節(jié)點(diǎn)SO和鎖存器130的輸出節(jié)點(diǎn)QAb。鎖存器130臨時(shí)存儲(chǔ)從存儲(chǔ)器單元陣列110輸出的輸出數(shù)據(jù)以及外部供給的數(shù)據(jù)。根據(jù)感測(cè)節(jié)點(diǎn)SO的電壓電平來(lái)驅(qū)動(dòng)第六NMOS晶體管N106。響應(yīng)讀取信號(hào)READ_L來(lái)驅(qū)動(dòng)第七NMOS晶體管N107，并因此連接了鎖存器130的輸出節(jié)點(diǎn)QAb和接地端子Vss。
響應(yīng)于信號(hào)DI_L來(lái)驅(qū)動(dòng)第八NMOS晶體管N108，并因此連接了I/O端子YA和鎖存器130的輸出節(jié)點(diǎn)QAb。響應(yīng)信號(hào)nDI_L來(lái)驅(qū)動(dòng)第九NMOS晶體管N109，并因此連接了I/O端子YA和鎖存器130的輸入節(jié)點(diǎn)QA。響應(yīng)重置信號(hào)RESET_L來(lái)驅(qū)動(dòng)第十NMOS晶體管N110并因此重置鎖存器130。在編程操作時(shí)響應(yīng)信號(hào)PROGRAM_L來(lái)驅(qū)動(dòng)第十一NMOS晶體管N111，并因此將待編程的信息發(fā)送到所選位線。
響應(yīng)信號(hào)PBDO_L來(lái)驅(qū)動(dòng)第十二NMOS晶體管N112并且因此輸出編程節(jié)點(diǎn)NA的電壓電平。另外，反向器I101將鎖存器130的輸出節(jié)點(diǎn)QAb的電壓電平反相，并且將反相的電壓電平傳送到編程節(jié)點(diǎn)NA。
圖2是頁(yè)面緩沖器的操作波形，用于說(shuō)明根據(jù)本發(fā)明實(shí)施例的驗(yàn)證NAND閃存器件的方法。下面將參考圖1和2來(lái)描述根據(jù)本發(fā)明實(shí)施例的NAND閃存器件的擦除驗(yàn)證方法。
1)時(shí)段A放電在同一時(shí)間段，同時(shí)施加為1.6V到5.5V的高電平或電源電壓Vcc的偶數(shù)和奇數(shù)放電信號(hào)DISCHe和DISCHo，從而接通第一和第二NMOS晶體管N101和N102。因此，驗(yàn)證信號(hào)VIRPWR的電壓電平通過(guò)第一和第二NMOS晶體管N101和N102供給到位線BLe和BLo。在擦除驗(yàn)證時(shí)驗(yàn)證信號(hào)VIRPWR保持0V的電壓電平。因此，偶數(shù)和奇數(shù)位線BLe和BLo被施加以0V的電壓。另外，重置信號(hào)RESET_L被施加為高電平的脈沖，從而接通第十NMOS晶體管N110。因此，節(jié)點(diǎn)QA變成低電平并且節(jié)點(diǎn)QAb保持高電平。結(jié)果，重置鎖存器130。此時(shí)，全部字線WL0到WL31被施加以0到1V的電壓，并且漏極選擇線DSL和源極選擇線SSL也被施加以0V的電壓。
2)時(shí)段B預(yù)充電當(dāng)偶數(shù)和奇數(shù)放電信號(hào)DISCHe和DISCHo被施加為低電平時(shí)，第一和第二NMOS晶體管N101和N102關(guān)斷。另外，由于將預(yù)充電信號(hào)PRECHb施加為低電平，所以第一PMOS晶體管P101接通。因此，將電源電壓Vcc施加到感測(cè)節(jié)點(diǎn)SO，使得感測(cè)節(jié)點(diǎn)SO保持高電平。另外，將偶數(shù)和奇數(shù)位線選擇信號(hào)BSLe和BSLo施加為1.0到5.5V的電壓電平或者約為電源電壓Vcc的第一電壓V1。因此，偶數(shù)和奇數(shù)位線BLe和BLo被分別施加以第一電壓V1和電壓(V1-Vt)(其中從第一電壓V1減去第三或第四NMOS晶體管N103或N104的閾值電壓Vt)。在此情形中，對(duì)漏極選擇線DSL施加了電壓。
3)時(shí)段C估算由于偶數(shù)和奇數(shù)位線選擇信號(hào)BSLe和BSLo被施加為低電平，所以第三和第四NMOS晶體管N103和N104關(guān)斷。因此，停止了對(duì)偶數(shù)和奇數(shù)位線BLe和BLo的功率供給，并且根據(jù)連接到偶數(shù)和奇數(shù)位線BLe和BLo的存儲(chǔ)器單元的狀態(tài)分別控制偶數(shù)和奇數(shù)位線BLe和BLo的電壓電平。即，如果存儲(chǔ)器單元不處于擦除狀態(tài)，則偶數(shù)或奇數(shù)位線BLe或BLo的電壓電平保持為V1-Vt的電壓電平。但是，如果存儲(chǔ)器單元處于擦除狀態(tài)，則偶數(shù)或奇數(shù)位線BLe和BLo的電壓電平從V1-Vt逐漸減小并且隨后保持為低電平。此時(shí)，由于第一PMOS晶體管P101通過(guò)低電平的預(yù)充電信號(hào)PRECHb而保持接通，所以感測(cè)節(jié)點(diǎn)SO保持高電平。同時(shí)，通過(guò)漏極選擇線DSL和源極選擇線SSL而施加高電平的信號(hào)。單元估算時(shí)段被設(shè)置為保持10μs或更少的時(shí)間。
4)時(shí)段D偶數(shù)單元感測(cè)由于將預(yù)充電信號(hào)PRECHb施加為高電平，所以第一PMOS晶體管P201關(guān)斷。由于將偶數(shù)位線選擇信號(hào)BSLe施加為保持約1.0到2.2V電壓電平的第二電壓V2，所以第三NMOS晶體管N103接通。如果存儲(chǔ)器單元不是擦除單元，則將偶數(shù)位線BLe的電壓電平保持為V1-Vt的電壓電平，并將感測(cè)節(jié)點(diǎn)SO的電壓電平保持為高電平。如果存儲(chǔ)器單元不是擦除單元，則偶數(shù)位線Ble的電壓電平保持為V1-Vt的電壓電平且感測(cè)節(jié)點(diǎn)SO的電壓電平保持為高電平。如果存儲(chǔ)器單元處在擦除狀態(tài)，則偶數(shù)位線Ble的電壓電平逐漸降低且然后保持為低電平。在此狀態(tài)中，如果讀取信號(hào)READ_L被施加為1.0到10μs的高電平脈沖，則當(dāng)存儲(chǔ)器單元不是擦除單元時(shí)感測(cè)節(jié)點(diǎn)SO保持為高電平。因此，響應(yīng)高脈沖的讀取信號(hào)READ_L，第六NMOS晶體管N106接通并且第七NMOS晶體管N107接通。結(jié)果，節(jié)點(diǎn)QAb保持為低電平并且節(jié)點(diǎn)QA保持為高電平。相反，如果存儲(chǔ)器單元是擦除單元，則感測(cè)節(jié)點(diǎn)SO保持為低電平且第七NMOS晶體管N107關(guān)斷。因此，節(jié)點(diǎn)QAb被保持為高電平并且節(jié)點(diǎn)QA保持為低電平。因此，對(duì)節(jié)點(diǎn)QA的電壓電平進(jìn)行檢測(cè)以便感測(cè)偶數(shù)單元的狀態(tài)。
5)時(shí)段E奇數(shù)單元感測(cè)由于將偶數(shù)位線選擇信號(hào)BSLe施加為低電平，所以第三NMOS晶體管N103關(guān)斷。由于將奇數(shù)位線選擇信號(hào)BSLo施加為保持到大約1.0到2.2V電壓電平的第三電壓V3，所以第四NMOS晶體管N104接通。要求第三電壓V3小于或等于第二電壓V2并且第三電壓V3的施加時(shí)間短于第二電壓V2的施加時(shí)間。如果存儲(chǔ)器單元不是擦除單元，則奇數(shù)位線BLo的電壓電平被保持為V1-Vt的電壓電平，并且感測(cè)節(jié)點(diǎn)SO的電壓電平保持為高電平。
但是，如果存儲(chǔ)器單元是處于擦除狀態(tài)，則奇數(shù)位線BLo的電壓電平逐漸減小且隨后保持為低電平，并且感測(cè)節(jié)點(diǎn)SO的電壓電平保持為低電平。在此狀態(tài)中，將讀取信號(hào)READ_L施加為1.0到10μs高電平脈沖。如果存儲(chǔ)器單元不在擦除單元中，則感測(cè)節(jié)點(diǎn)SO保持為高電平。因此，響應(yīng)高脈沖的讀取信號(hào)READ_L，第六NMOS晶體管N106接通并且第七NMOS晶體管N107接通。由于節(jié)點(diǎn)QAb保持為低電平，所以節(jié)點(diǎn)QA保持為高電平。相反，如果存儲(chǔ)器單元是擦除單元，則感測(cè)節(jié)點(diǎn)SO保持為低電平，并且第七NMOS晶體管N107關(guān)斷。因此，節(jié)點(diǎn)QAb保持為高電平并且節(jié)點(diǎn)QA保持為低電平。因此，對(duì)節(jié)點(diǎn)QA的電壓電平進(jìn)行檢測(cè)以便感測(cè)奇數(shù)單元的狀態(tài)。
上面已經(jīng)描述了根據(jù)本發(fā)明實(shí)施例的NAND閃存器件的擦除驗(yàn)證方法。但是，該方法可以以相同方式應(yīng)用到編程驗(yàn)證方法。因此，省略這種方法的詳細(xì)描述。
如上所述，將偶數(shù)位線和奇數(shù)位線同時(shí)預(yù)充電和估算且隨后順序地進(jìn)行感測(cè)。因此，擦除驗(yàn)證時(shí)間與現(xiàn)有技術(shù)相比最多可以減少一半，并且總擦除時(shí)間與現(xiàn)有技術(shù)相比可以減少2/3。因此可以提高器件的操作速度。另外，本發(fā)明可以以相同方式應(yīng)用到編程驗(yàn)證。因此也可以減少編程時(shí)間。
盡管已經(jīng)關(guān)于各實(shí)施例作出前面的描述，應(yīng)該理解，本領(lǐng)域普通技術(shù)人員在不脫離本專利和所附權(quán)利要求的精神和范圍的情況下，可以對(duì)本專利進(jìn)行變化和修改。
主要元件符號(hào)說(shuō)明110存儲(chǔ)器單元陣列120位線選擇單元130鎖存器Ble偶數(shù)位線Blo奇數(shù)位線BLoBSLe偶數(shù)位線選擇信號(hào)BSLo奇數(shù)位線選擇信號(hào)COPYBACK回拷貝信號(hào)DI_L信號(hào)DISChe偶數(shù)放電信號(hào)DISCHo奇數(shù)放電信號(hào)DSL漏極選擇線I101反向器N101第一NMOS晶體管N102第二NMOS晶體管N103第三NMOS晶體管N104第四NMOS晶體管N105第五NMOS晶體管N106第六NMOS晶體管N107第七NMOS晶體管N108第八NMOS晶體管N109第九NMOS晶體管N110第十NMOS晶體管N111第十一NMOS晶體管N112第十NMOS晶體管NA編程節(jié)點(diǎn)
nDI_L信號(hào)P101 PMOS晶體管P201第一PMOS晶體管PRECHb預(yù)充電信號(hào)PROGRAM_L信號(hào)QA輸入節(jié)點(diǎn)QAb輸出節(jié)點(diǎn)READ_L讀取信號(hào)RESET_L重置信號(hào)SO感測(cè)節(jié)點(diǎn)SSL源極選擇線V1第一電壓V2第二電壓V3第三電壓Vcc電源電壓VIRPWR驗(yàn)證信號(hào)Vss接地端子Vt閾值電壓WL0-WL31字線YAI/O端子
權(quán)利要求
1.一種驗(yàn)證閃存器件的方法，包括將分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串放電；將電壓施加到分別連接到所述偶數(shù)位線和所述奇數(shù)位線的所述存儲(chǔ)器單元串，從而對(duì)所述存儲(chǔ)器單元串預(yù)充電；通過(guò)對(duì)連接到所述偶數(shù)位線的所述存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到所述偶數(shù)位線的每個(gè)存儲(chǔ)器單元串是否已經(jīng)被擦除；通過(guò)對(duì)連接到所述奇數(shù)位線的所述存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到所述奇數(shù)位線的每個(gè)存儲(chǔ)器單元串是否已經(jīng)被擦除。
2.一種驗(yàn)證閃存器件的方法，所述閃存器件包括第一晶體管，用于響應(yīng)于第一控制信號(hào)通過(guò)偶數(shù)位線和奇數(shù)位線將驗(yàn)證信號(hào)供給到存儲(chǔ)器單元陣列；第二晶體管，用于響應(yīng)于第二控制信號(hào)通過(guò)所述偶數(shù)位線和奇數(shù)位線來(lái)連接所述存儲(chǔ)器單元陣列和第一節(jié)點(diǎn)；第三晶體管，用于響應(yīng)第三控制信號(hào)將電流供給到所述第一節(jié)點(diǎn)；鎖存器，用于存儲(chǔ)來(lái)自所述存儲(chǔ)器單元陣列的所選單元的輸出數(shù)據(jù)；第四晶體管，用于根據(jù)所述第一節(jié)點(diǎn)的電壓電平和第四控制信號(hào)來(lái)控制所述鎖存器的狀態(tài)，所述方法包括響應(yīng)于所述第一控制信號(hào)對(duì)分別連接到所述偶數(shù)位線和所述奇數(shù)位線的存儲(chǔ)器單元串進(jìn)行放電；響應(yīng)于所述第三控制信號(hào)將電壓供給到所述第一節(jié)點(diǎn)，并且同時(shí)響應(yīng)于第一電壓電平的所述第二控制信號(hào)將所述第一節(jié)點(diǎn)的電壓供給到分別連接到所述偶數(shù)位線和所述奇數(shù)位線的所述存儲(chǔ)器單元串，從而對(duì)所述存儲(chǔ)器單元串進(jìn)行預(yù)充電；響應(yīng)于第二電壓電平的所述第二控制信號(hào)通過(guò)存儲(chǔ)連接到所述偶數(shù)位線的每個(gè)存儲(chǔ)器單元串的狀態(tài)來(lái)驗(yàn)證連接到所述偶數(shù)位線的每個(gè)存儲(chǔ)器單元串是否已被擦除；以及響應(yīng)第三電壓電平的所述第二控制信號(hào)通過(guò)存儲(chǔ)連接到所述奇數(shù)位線的每個(gè)存儲(chǔ)器單元串的狀態(tài)來(lái)驗(yàn)證連接到所述奇數(shù)位線的每個(gè)存儲(chǔ)器單元串是否已被擦除。
3.如權(quán)利要求2的方法，其中所述第一控制信號(hào)保持為1.6到5.5V或電源電壓Vcc的電壓電平。
4.如權(quán)利要求2的方法，其中所述第一電壓電平的所述第二控制信號(hào)保持為1.0到5.5V的電壓電平或電源電壓Vcc。
5.如權(quán)利要求2的方法，其中所述第二電壓電平的所述第二控制信號(hào)保持為1.0到2.2V的電壓電平。
6.如權(quán)利要求2的方法，其中所述第三電壓電平的所述第二控制信號(hào)保持為1.0到2.2V的電壓電平。
7.如權(quán)利要求2的方法，其中所述第二電壓電平保持為大于或等于所述第一電壓電平的電壓電平。
8.如權(quán)利要求2的方法，其中所述第二電壓電平的所述第二控制信號(hào)的施加時(shí)間被設(shè)置為比所述第三電壓電平的所述第二控制信號(hào)的施加時(shí)間長(zhǎng)。
9.一種驗(yàn)證閃存器件的方法，包括將分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串放電；將電壓施加到分別連接到所述偶數(shù)位線和所述奇數(shù)位線的每個(gè)存儲(chǔ)器單元串，從而對(duì)所述存儲(chǔ)器單元串進(jìn)行預(yù)充電；通過(guò)對(duì)連接到所述偶數(shù)位線的每個(gè)存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到所述偶數(shù)位線的每個(gè)存儲(chǔ)器單元串是否已經(jīng)被編程；以及通過(guò)對(duì)連接到所述奇數(shù)位線的每個(gè)存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)來(lái)驗(yàn)證連接到所述奇數(shù)位線的每個(gè)存儲(chǔ)器單元串是否已經(jīng)被編程。
全文摘要
一種驗(yàn)證閃存器件的方法，包括將分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串放電；接著，將電壓施加到分別連接到偶數(shù)位線和奇數(shù)位線的存儲(chǔ)器單元串，從而對(duì)存儲(chǔ)器單元串進(jìn)行預(yù)充電；通過(guò)對(duì)連接到偶數(shù)位線的每個(gè)存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)將連接到偶數(shù)位線的存儲(chǔ)器單元串驗(yàn)證為被擦除；以及通過(guò)對(duì)連接到奇數(shù)位線的存儲(chǔ)器單元串的狀態(tài)進(jìn)行感測(cè)將連接到奇數(shù)位線的每個(gè)存儲(chǔ)器單元串驗(yàn)證為被擦除。
文檔編號(hào)G11C16/04GK101071640SQ20071000752
公開(kāi)日2007年11月14日 申請(qǐng)日期2007年2月1日 優(yōu)先權(quán)日2006年5月10日
發(fā)明者李珉圭 申請(qǐng)人:海力士半導(dǎo)體有限公司