專利名稱:移位寄存器以及使用該移位寄存器的液晶顯示器的制作方法
技術(shù)領(lǐng)域:
本發(fā)明涉及一種移位寄存器和應(yīng)用該移位寄存器的液晶顯示器,特別涉 及一種改善其可靠性和壽命的移位寄存器和應(yīng)用該移位寄存器的液晶顯示 器。
背景技術(shù):
薄膜晶體管液晶顯示器TFT-LCD (Thin film transistor-Liquid crystal display)使LCD進(jìn)入高畫質(zhì)、高彩色顯示的新階段,目前幾乎所有高檔的LCD 中都毫無例外地使用了 TFT有源矩陣。TFT有源矩陣主要包括a-Si(amorphous silicon) TFT有源矩陣和P-Si (poly-silicon) TFT有源矩陣兩種。與P-Si TFT 技術(shù)相比,a-SiTFT技術(shù)雖然其電子遷移率較低,但是并不影響現(xiàn)在的液晶顯 示器的制造,且其技術(shù)上比較成熟,均勻性好,成本較低。
中小尺寸LCD主要應(yīng)用于便攜式產(chǎn)品,因此在技術(shù)性能要求上與大尺寸 LCD有所不同。中小尺寸產(chǎn)品更加強(qiáng)調(diào)顯示器的輕、薄,器件的集成能力、 更好的可靠性,以及低成本。目前,市場對LCD的分辨率也提出了更高要求, 為了使小型化LCD具有高分辨率,減少TFT-LCD驅(qū)動IC的數(shù)目是非常必要 的。通常,當(dāng)LCD的分辨率高于QVGA (240xRGBx320)時,TFT面板需要 超過1000條外部引線。當(dāng)產(chǎn)品分辨率進(jìn)一步增加時,在有限的空間內(nèi)制作更 多的外引線就變得非常困難。以上技術(shù)問題可以通過將驅(qū)動電路(gate driver circuits或source driver circuits)集成在有源矩陣LCD基板上來解決。這種技 術(shù)可以使顯示器成本更低、結(jié)構(gòu)更緊湊、機(jī)械可靠性更高從而使其具有更大 的市場競爭力。
近幾年來,非晶硅柵極驅(qū)動器(amorphous silicon gate driver, ASG)(直
接于可支持像素陣列的同一基底制造的集成電路)取代了用以驅(qū)動液晶顯示 中柵極線的硅晶柵極驅(qū)動電路(silicon-chip gate driver IC)。所述非晶硅柵極 驅(qū)動器可使用較少的外部組成組件,并減少面板上的布線空間,從而降低了 制造成本并優(yōu)化了面板布局。
如圖1所示,移位寄存器被用來驅(qū)動TFT液晶顯示器柵極總線。非晶硅 TFT液晶顯示器的柵極驅(qū)動電路包括具有多級的移位寄存器,該多級中具有 將起始信號耦合到輸入端子的第一級,并且該移位寄存器順序地輸出每一級 的輸出信號。該多級移位寄存器包括用于接收第一時鐘信號和用于控制第一 時鐘信號輸出的奇數(shù)級,和用于接收具有與第一時鐘信號相反相位的第二時 鐘信號和用于控制第二時鐘信號輸出的偶數(shù)級。
而移位寄存器的每一級具有一輸入端(IN), 一輸出端(OUT) , 二個 電壓源端(VS, VD), 一時鐘信號端和一控制端。來自控制總線用來驅(qū)動?xùn)?極線的信號,包括一負(fù)極性電壓VSS, 一正極性電壓VDD, 一起始脈沖信號 VST, 一時鐘信號vck,以及一互補(bǔ)時鐘信號vckb (與vck相位相反)。VDD 施加于每一級的第一電壓源端VD, VSS施加于每一級的第二電壓源端VS, VST施加于移位寄存器中第一級的輸入端。vck以及vckb分別施加于奇數(shù)級 和偶數(shù)級的時鐘信號端。
在有源矩陣薄膜晶體管液晶顯示器中,作為像素開關(guān)的TFT僅在一幀的 的極小一部分時間內(nèi)處于打開狀態(tài),其余時間內(nèi)完全處于關(guān)閉狀態(tài)。所以如 圖2所示,在用來驅(qū)動TFT-LCD的典型移位寄存器中,移位寄存器的每一級 使用上拉TFT (TUP)使得輸出端在特定時刻輸出高電平脈沖,用來維持打 開作為像素開關(guān)的TFT, TUP源極耦接于時鐘信號脈沖,柵極耦接于上拉驅(qū) 動部分,漏極耦接于移位寄存器的輸出端。下拉TFT (TD)的漏極耦接于TUP 的漏極,用來維持輸出端在輸出高電平以后維持在低電平狀態(tài)。TD的源極耦
接于負(fù)極性電壓VSS,柵極耦接于下拉驅(qū)動部分,在一幀的時間內(nèi),在TUP
輸出高電平脈沖以外,輸出端全部由TD來維持在低電平狀態(tài)。其下拉驅(qū)動部
分由一反相器與一薄膜晶體管組成連接于正極性電壓源與負(fù)極性電壓源之
間,用來控制TD的柵極電壓。因此TD的柵極應(yīng)該處于偏壓狀態(tài),以使得 TD在這部分時間內(nèi)全部處于打開狀態(tài)。同時一 TFT的源極耦接于TUP的柵 極,漏極耦接與低電平VSS,使得TUP在接收輸出脈沖之前和輸出脈沖以后 都維持在低電平VSS上。
圖3所示是上述非晶硅柵極移位寄存器的時鐘控制信號和輸入、輸出脈 沖信號的示意圖。outl、 out2、 out3、 out4分別是一幀內(nèi)移位寄存器的第一至 第四級的輸出脈沖。
但是本領(lǐng)域的技術(shù)人員都知道,應(yīng)用于非晶硅TFT的柵極驅(qū)動的移位寄 存器中的薄膜晶體管的柵極若長時間被施加一固定電壓,則非晶硅TFT的閾 值將會發(fā)生漂移。而其閾值電壓的漂移會降低薄膜晶體管的充電電流,從而 影響整個ASG電路的穩(wěn)定性和工作時間。另外,現(xiàn)有的所有電路都只有在一 幀里的兩個時鐘脈沖(或者三個時鐘脈沖)的時間段內(nèi)打開上拉晶體管的柵 極,而一幀中的絕大部分時間CK信號都被截止在上拉晶體管的漏極,該信號 未得到有效的利用;輸入信號的作用一直被用來打開上拉晶體管的柵極,并 使得柵極的高電平在下個時鐘脈沖保持浮動,以輸出CK信號的高電平,實現(xiàn) 移位。
發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種移位寄存器,采用不同的信號輸 入方式和移位控制手段,它能夠有效的抑制移位寄存器中各級的下拉薄膜晶 體管的閾值漂移,具有改善的穩(wěn)定性和較長的壽命,并且在不增加成本的同 時減小體積。本發(fā)明所要解決的另一技術(shù)問題是提供一種液晶顯示裝置,它具有穩(wěn)定 的用于驅(qū)動?xùn)艠O線的非晶硅薄膜晶體管移位寄存器,從而具有良好的穩(wěn)定性 和較長的壽命,并且不增加成本。
為解決上述技術(shù)問題,本發(fā)明的移位寄存器,與高電平電壓源和低電平 電壓源相連,接收第一時鐘信號和第二時鐘信號,該移位寄存器包括彼此相 連的多級,該多級的各級包括輸入端,用以接收輸入信號;輸出端,用以 提供輸出信號;第一切換裝置,與第一時鐘信號、第二時鐘信號和低電平電 壓源相連,用以為輸出端提供高電壓電平或低電壓電平;第二切換裝置,與 低電平電壓源相連,用以與第一切換裝置交替為輸出端提供低電壓電平;以 及控制裝置,與高電平電壓源、低電平電壓源、第一時鐘信號和第二時鐘信 號相連,用以控制第一切換裝置和第二切換裝置。
本發(fā)明的移位寄存器當(dāng)控制裝置輸出低電平時,第一切換裝置為輸出端 提供高電壓電平或低電壓電平;當(dāng)控制裝置輸出高電平時,第二切換裝置為 輸出端提供低電壓電平。
移位寄存器,其中第一切換裝置包括第一切換部分和第一控制部分,第 一控制部分控制第一切換部分輸出高電壓電平,或控制第一切換部分與第一 切換裝置交替輸出低電壓電平。
根據(jù)本發(fā)明的移位寄存器,該第一切換部分具有第一切換端,與第一時 鐘信號相連;第二切換端,與輸出端相連;以及控制端,與第一控制部分相 連,并當(dāng)?shù)谝豢刂撇糠州敵龈唠娖綍r,為輸出端提供第一時鐘信號。
根據(jù)本發(fā)明的移位寄存器,該第二切換裝置包括第一切換端,與輸出端 相連;第二切換端,與低電平電壓源相連;以及控制端,與控制裝置相連, 當(dāng)控制裝置輸出高電壓電平時,為輸出端提供低電壓電平。
根據(jù)本發(fā)明的移位寄存器,該控制裝置包括第三切換單元,具有第一 切換端,與所述高電平電壓源相連,第二切換端,與第五切換單元的控制端
相連,以及控制端,與第二時鐘信號相連;以及第四切換單元,具有第一切 換端,與第五切換單元的控制端相連,第二切換端,與低電平電壓源相連,
以及控制端,接收來自前級的輸入信號;以及第五切換單元,具有第一切換
端,與第一時鐘信號相連,第二切換端,與第一切換裝置和第二切換裝置相 連,以及控制端,與第三切換單元和第四切換單元相連。
根據(jù)本發(fā)明的移位寄存器,該控制裝置還包括第六切換單元,具有第一 切換端,與第一切換裝置和第二切換裝置相連,第二切換端,與低電平電壓 源相連,以及控制端,接收來自前級的輸入信號。
根據(jù)本發(fā)明的移位寄存器,第三切換單元和第四切換單元的寬長比之比
為h 1。
本發(fā)明的優(yōu)點在于通過使用不同的信號輸入方式和移位控制手段,可以 有效抑制移位寄存器中下拉薄膜柵極晶體管的閾值漂移,從而提高其穩(wěn)定性, 增長其壽命,并且在不增加制造成本的同時減小體積。
圖1是現(xiàn)有技術(shù)中移位寄存器的方塊圖。
圖2是現(xiàn)有的移位寄存器的一級的電路結(jié)構(gòu)圖。
圖3是圖2所示現(xiàn)有技術(shù)中時鐘控制信號和輸入、輸出脈沖信號的示意圖。
圖4是本發(fā)明中移位寄存器的一級的一個實施例的電路結(jié)構(gòu)圖。
圖5是本發(fā)明中用以驅(qū)動TFT液晶顯示器柵極總線的移位寄存器的方塊圖。
圖6是本發(fā)明的時序電路圖以及輸出信號和相應(yīng)節(jié)點的電壓示意圖。 圖7是本發(fā)明中移位寄存器的一級的又一個實施例的電路結(jié)構(gòu)圖。 圖8是本發(fā)明對該電路進(jìn)行模擬信號的輸出結(jié)果示意圖。
具體實施例方式
第一實施例
以下根據(jù)附圖對于本發(fā)明優(yōu)選實施例進(jìn)行詳細(xì)描述。
圖4為本發(fā)明所述移位寄存器的一級的電路結(jié)構(gòu)圖。圖5是該移位寄存 器多級結(jié)構(gòu)的方塊圖。圖6是相應(yīng)的時序電路圖。參照圖4,圖5和圖6所示, 本發(fā)明的移位寄存器的一級包括輸入端Out (n—l),輸出端Out(n),第一切 換裝置M1, M6和M7,第二切換裝置M2,以及控制裝置M3, M4和M5。
控制裝置的M3由第二時鐘信號CKb控制,并與高電平電壓源和M5的 控制端相連;M5與第一時鐘信號CK和M2的控制端相連;M4由輸入端Out (n—l)控制,并與M5的控制端和低電平電壓源相連。
第一切換裝置中的M1由M6和M7控制,并與第一時鐘信號CK和輸出 端相連;M6由第二時鐘信號CKb控制,并與CKb和M7相連;M7由控制 裝置控制,并與低電平電壓源相連。
第二切換裝置M2由控制裝置控制,并與輸出端和低電平電壓源相連。
在前級輸入Out (n—l)未輸入高電平前,當(dāng)CK為低電平時,M6導(dǎo)通, 節(jié)點1為高電平,Ml導(dǎo)通,輸出CK1的低電平到Out(n);當(dāng)CK為高電平時, M5浮動在高電平,節(jié)點2為高電平,M7導(dǎo)通,截止M1,并導(dǎo)通M2,為輸 出端Out(n)輸出低電平。從而Ml和M2交替為Out(n)輸出低電平。
當(dāng)前級輸入信號Out (n—l)輸入時,M4導(dǎo)通,M5截止,并且其柵極 保持兩個四種脈沖的低電平,從而節(jié)點2也保持兩個時鐘脈沖的低電平,從 而截止M2和M7;節(jié)點l處浮動在高電平,因此導(dǎo)通M1,從而輸出CK輸 出的高電平。
然后,前級的輸入信號為低電平,Ml和M2交替為Out(n)輸出低電平。 本發(fā)明的移位寄存器利用了 CK信號的低電平,提高了信號的利用率。同
時由于上拉晶體管和下拉晶體管分別交替向Out(n)端輸出低電平,實現(xiàn)了減
少輸出晶體管的柵極偏壓。 第二實施例
如圖7所示為本發(fā)明的又一實施例。在前級輸入信號Out(n-l)到來之前, 當(dāng)CKb為高電平時,M5的柵極為高電平打開;而當(dāng)CKb下降為低電平時, M5的柵極仍浮動在高電平。所以M5的柵極在Out(n-l)信號輸入之前,始終 為高電平狀態(tài)。M7在CK信號的高電平向節(jié)點1輸出低電平,而M6在CKb 信號為高電平時向節(jié)點1輸出高電平;則節(jié)點1在CK高電平和低電平時分別 保持低電平和高電平,使M1在CK為低電平時打開,向Out(n)端輸出低電平。 而節(jié)點2在CK為高電平和低電平時,分別保持高電平和低電平,和節(jié)點1 的信號相反,并使M2在CK為高電平是打開,向Out(n)端輸出低電平。綜上 所述,Out(n)端在上級信號未輸入時,分別由Ml和M2向其交替輸出低電平。
當(dāng)上級輸入信號Out(n-l)輸入后,M5的柵極保持兩個時鐘脈沖的低電平, 則節(jié)點2也將保持兩個始終脈沖的低電平。則在Out(n-l),Out(n)時段,M2保 持截止,節(jié)點1在Out(n-l)時段打開后,在Out(n)時段浮動在高電平,輸出一 個脈沖周期的CK高電平并實現(xiàn)了移位寄存。這里我們注意到,由于M3,M4 以及M5,M8可以結(jié)合成為兩級反相器結(jié)構(gòu),所以在此選取M3和M4的寬長 比之比為1:1即可實現(xiàn)穩(wěn)定輸出,可以更好地實現(xiàn)本發(fā)明的優(yōu)點。在下一個時 鐘脈沖時段,CKb為高電平,由于CK此時輸出低電平,節(jié)點2仍保持低電 平。這個時鐘脈沖時段里仍然是M2截止,Ml打開向Out(n)輸出低電平。
在一幀中以后的時鐘脈沖周期里,上級的輸入信號保持低電平;Ml和 M2保持在CK信號的低電平和高電平交替向Out(n)端輸出低電平。
圖8為該電路的輸出信號的HSPICE模擬。模擬結(jié)果分別顯示了 CK以及 CKb時鐘脈沖信號的波形;節(jié)點l和節(jié)點2的輸出脈沖波形,圖中顯示在Out(n)
時段節(jié)點1的電位產(chǎn)生自舉;以及輸入波形Out(n-l)和該級的輸出波形 OUT(n)。
綜上所述本發(fā)明提供了一種全新信號輸入方式的移位寄存器,并且利用 上拉晶體管的低電平信號和下拉晶體管分別向Out(n)端輸出低電平,減少了 各自的柵極偏壓情況。同時通過電路優(yōu)化,改善了由于需要實現(xiàn)反相所造成 的寬長比比例過大的狀況,減少了漏電流和由此產(chǎn)生的不穩(wěn)定性。
本發(fā)明雖以優(yōu)選實施例公開如上,然其并非用以限定本發(fā)明,任何本領(lǐng) 域技術(shù)人員,在不脫離本發(fā)明的精神和范圍的情況下,可以進(jìn)行更動和修改, 因此本發(fā)明的保護(hù)范圍以所提出的權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種移位寄存器,與高電平電壓源和低電平電壓源相連,并接收第一時鐘信號和第二時鐘信號,所述移位寄存器包括彼此相連的多級,其中,所述多級的各級包括輸入端,用以接收輸入信號;輸出端,用以提供輸出信號;第一切換裝置,與第一時鐘信號、第二時鐘信號和低電平電壓源相連,用以為所述輸出端提供高電壓電平或低電壓電平;第二切換裝置,與低電平電壓源相連,用以與所述第一切換裝置交替為所述輸出端提供低電壓電平;以及控制裝置,與高電平電壓源、低電平電壓源、第一時鐘信號和第二時鐘信號相連,用以控制所述第一切換裝置和所述第二切換裝置。
2. 根據(jù)權(quán)利要求1所述的移位寄存器,其中當(dāng)所述控制裝置輸出低電平時, 所述第一切換裝置為所述輸出端提供高電壓電平或低電壓電平;當(dāng)所述控制 裝置輸出高電平時,所述第二切換裝置為所述輸出端提供低電壓電平。
3. 根據(jù)權(quán)利要求1所述的移位寄存器,其中所述第一切換裝置包括第一切換 部分和第一控制部分,所述第一控制部分控制所述第一切換部分輸出高電壓 電平,或控制所述第一切換部分與所述第一切換裝置交替輸出低電壓電平。
4. 根據(jù)權(quán)利要求3所述的移位寄存器,其中所述第一切換部分具有第一切換端,與所述第一時鐘信號相連; 第二切換端,與所述輸出端相連;以及控制端,與所述第一控制部分相連,并當(dāng)所述第一控制部分輸出高電 平時,為所述輸出端提供所述第一時鐘信號。
5. 根據(jù)權(quán)利要求3所述的移位寄存器,其中所述第一控制部分包括第一切換單元,具有-第一切換端,與所述第二時鐘信號相連;第二切換端,與所述第一切換部分相連; 控制端,與所述第二時鐘信號相連,以及第二切換單元,具有第一切換端,與所述第一切換部分相連; 第二切換端,與所述低電平電壓源相連;以及 控制端,與所述控制裝置相連。
6. 根據(jù)權(quán)利要求1所述的移位寄存器,其中所述第二切換裝置包括第一切換端,與所述輸出端相連; 第二切換端,與所述低電平電壓源相連;以及控制端,與所述控制裝置相連,當(dāng)所述控制裝置輸出高電壓電平時,為 所述輸出端提供低電壓電平。
7. 根據(jù)權(quán)利要求1所述的移位寄存器,其中所述控制裝置包括第三切換單元,具有第一切換端,與所述高電平電壓源相連;第二切換端,與第五切換單元的控制端相連;以及控制端,與所述第二時鐘信號相連;以及 第四切換單元,具有-第一切換端,與所述第五切換單元的控制端相連;第二切換端,與所述低電平電壓源相連;以及控制端,接收來自前級的輸入信號;以及 第五切換單元,具有第一切換端,與所述第一時鐘信號相連;第二切換端,與所述第一切換裝置和所述第二切換裝置相連;以及 控制端,與所述第三切換單元和所述第四切換單元相連。
8. 根據(jù)權(quán)利要求7所述的移位寄存器,所述控制裝置還包括第六切換單元,具有第一切換端,與所述第一切換裝置和所述第二切換裝置相連; 第二切換端,與所述低電平電壓源相連;以及控制端,接收來自前級的輸入信號。
9. 根據(jù)權(quán)利要求8所述的移位寄存器,其中所述第三切換單元和所述第四切換單元的寬長比之比為1: 1。
10. —種具有顯示單元陣列電路的液晶顯示裝置,在基板上形成數(shù)據(jù)驅(qū)動電路和柵極驅(qū)動電路,所述顯示單元陣列中的每個連接到相應(yīng)的數(shù)據(jù)線和柵極 線對,所述柵極驅(qū)動電路包括移位寄存器,該移位寄存器,與高電平電壓源和 低電平電壓源相連,并接收第一時鐘信號和第二時鐘信號,所述移位寄存器 包括彼此相連的多級,其中,所述多級的各級包括輸入端,用以接收輸入信號; 輸出端,用以提供輸出信號;第一切換裝置,與第一時鐘信號、第二時鐘信號和低電平電壓源相連, 用以為所述輸出端提供高電壓電平或低電壓電平;第二切換裝置,與低電平電壓源相連,用以與所述第一切換裝置交替為 所述輸出端提供低電壓電平;以及控制裝置,與高電平電壓源、低電平電壓源、第一時鐘信號和第二時鐘信號 相連,用以控制所述第一切換裝置和所述第二切換裝置。
全文摘要
本發(fā)明提供一種移位寄存器以及使用該移位寄存器的液晶顯示器,該移位寄存器具有用以接收信號的輸入端;用以輸出信號的輸出端;第一切換裝置,與第一時鐘信號相連,為輸出端提供高電壓電平或低電壓電平;第二切換裝置,與低電平電壓源相連,用以與所述第一切換裝置交替為所述輸出端提供低電壓電平;以及控制裝置,與低電平電壓源、高電平電壓源、第一時鐘信號、第二時鐘信號相連,用以控制第一切換裝置和第二切換裝置。
文檔編號G11C19/00GK101339809SQ200710043379
公開日2009年1月7日 申請日期2007年7月2日 優(yōu)先權(quán)日2007年7月2日
發(fā)明者凌志華 陳飛 馬駿 申請人:上海天馬微電子有限公司