專(zhuān)利名稱(chēng)：半導(dǎo)體存儲(chǔ)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)裝置，特別涉及用于防止在由于異物等而使列選擇線或字線斷線時(shí)的誤操作的鉗位電路及2層結(jié)構(gòu)列選擇線。
背景技術(shù)：
圖34是表示一種現(xiàn)有的半導(dǎo)體存儲(chǔ)裝置的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(以下稱(chēng)DRAM)的構(gòu)成的方框圖。
在圖中，1是分割存儲(chǔ)器單元陣列而成的子陣列，2是選擇配置在各個(gè)子陣列1中的字線WL的行解碼器，3是選擇配置在各個(gè)子陣列1中的列選擇線CSL的列解碼器。
圖29是X4構(gòu)成的DRAM，具有由4個(gè)子陣列1構(gòu)成的存儲(chǔ)器單元陣列。在各個(gè)子陣列1具有多個(gè)含有冗長(zhǎng)字線的字線WL對(duì)、多個(gè)含有與其交叉配置的冗長(zhǎng)位線對(duì)的位線對(duì)以及多個(gè)與那些位線對(duì)并行配置并含有傳送用于選擇位線對(duì)的信號(hào)的冗長(zhǎng)列選擇線的列選擇線CSL時(shí)，在字線WL和位線對(duì)的交叉點(diǎn)上，存儲(chǔ)器單元(圖中未示)被分別連接而排列成矩陣狀。
雖然列選擇線CSL的一端與列解碼器3相連接，但另一端斷開(kāi)。因此，在由異物等引起的列選擇線CSL中發(fā)生斷線時(shí)，雖然被轉(zhuǎn)換到冗長(zhǎng)列選擇線，但斷線的另一端處于不定狀態(tài)，發(fā)生了多段選擇而導(dǎo)致了誤操作。
在字線中，雖然字線WL的一端與行解碼器2相連接，但另一端斷開(kāi)。因此，在由異物等引起的字線WL中發(fā)生斷線時(shí)，雖然被轉(zhuǎn)換到冗長(zhǎng)字線，但斷線的另一端處于不定狀態(tài)，發(fā)生了多段選擇而導(dǎo)致了誤操作。

發(fā)明內(nèi)容
本發(fā)明解決了上述現(xiàn)有半導(dǎo)體存儲(chǔ)裝置中的問(wèn)題，第一目的是在由異物等而使列選擇線斷線的情況下，鉗位列選擇線以便使斷線的另一端不處于不定狀態(tài)。
本發(fā)明的第二目的是在接通電源時(shí)得到被鉗位的列選擇線。
本發(fā)明的第三目的是發(fā)生由異物等而引起的斷線時(shí)得到能提供足夠功能的字線。
本發(fā)明的第四目的是使得在被選擇的字線中不流過(guò)貫通電流。
本發(fā)明的第五目的是在由異物等而使字線斷線的情況下，鉗位字線以便使斷線的另一端不處于不定狀態(tài)。
本發(fā)明的第六目的是在接通電源時(shí)得到被鉗位的字線。
在本發(fā)明的半導(dǎo)體存儲(chǔ)裝置中，包括用于選擇存儲(chǔ)器單元陣列的字線的行解碼器，該存儲(chǔ)器單元陣列具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及將非選擇時(shí)的列選擇線固定在預(yù)定電位上的鉗位電路。
鉗位電路具有配置在列選擇線和接地電位之間，在柵極接收高電位信號(hào)而導(dǎo)通的第一晶體管、配置在這個(gè)第一晶體管的柵極和接地電位之間，柵極被連接到列選擇線并且在列選擇線的電位為高電位時(shí)導(dǎo)通的第二晶體管以及配置在第一晶體管的柵極和電源電位之間，在激活列解碼器的控制信號(hào)為非活性時(shí)導(dǎo)通的第三晶體管。
鉗位電路還具有使列選擇線的電位反相的反相器、配置在接地電位和列選擇線之間，在反相器的輸出為高電位時(shí)導(dǎo)通的晶體管。
還包括用于選擇存儲(chǔ)器單元陣列的字線的行解碼器，該存儲(chǔ)器單元陣列具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；這個(gè)列解碼器被設(shè)置在列選擇線的兩端。
還包括用于選擇存儲(chǔ)器單元陣列的字線的行解碼器，該存儲(chǔ)器單元陣列具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；形成兩層列選擇線并在任意處連接兩層的列選擇線間。
還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；形成兩條平行配置的列選擇線并在任意處連接兩條的列選擇線間。
還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及配置在一端被連接到接地電位的高電阻和列選擇線之間并根據(jù)激活列解碼器的控制信號(hào)而導(dǎo)通的晶體管。
還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及受控于行地址控制信號(hào)的輸入，將非選擇時(shí)的字線固定在預(yù)定電位上的鉗位電路。
而且，鉗位電路還具有配置在字線和接地電位之間，在柵極接收高電位信號(hào)而導(dǎo)通的第一晶體管、配置在這個(gè)第一晶體管的柵極和接地電位之間，柵極被連接到字線并且在字線的電位為高電位時(shí)導(dǎo)通的第二晶體管以及配置在第一晶體管的柵極和電源電位之間，在行地址控制信號(hào)為非活性時(shí)導(dǎo)通的第三晶體管。
還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及根據(jù)電源接通時(shí)的復(fù)位信號(hào)將非選擇時(shí)的字線固定在低電位的鉗位電路。
還包括具有被配置在在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及通過(guò)高電阻連接到接地電位并將非選擇時(shí)的字線固定在低電位的鉗位電路。
還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及根據(jù)配置在字線和接地電位之間的晶體管而形成的、將預(yù)定電位設(shè)定到這個(gè)晶體管的柵極上并將非選擇時(shí)的字線固定在低電位的鉗位電路。
還包括具有被配置在多個(gè)位線和多個(gè)含有傳導(dǎo)互補(bǔ)信號(hào)的字線對(duì)的字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及根據(jù)各個(gè)控制信號(hào)把字線對(duì)的各個(gè)字線固定在預(yù)定電位上的鉗位電路。
還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；行解碼器被設(shè)定在字線的兩端。
而且，在能夠?qū)⒈贿B接以選擇存儲(chǔ)器單元的多個(gè)第一信號(hào)線中的少部分轉(zhuǎn)換成具有與第一信號(hào)線功能相同的第二信號(hào)線的半導(dǎo)體存儲(chǔ)裝置中，包括選擇第一信號(hào)線的解碼器、將第一信號(hào)線轉(zhuǎn)換成第二信號(hào)線的轉(zhuǎn)換裝置和由該轉(zhuǎn)換裝置將轉(zhuǎn)換成第二信號(hào)線的第一信號(hào)線固定在預(yù)定電位上的鉗位電路。


圖1是表示本發(fā)明實(shí)施例1的列選擇線的力框圖。
圖2是圖1所示的列選擇線的詳解圖。
圖3是列解碼器的電路圖。
圖4是表示本發(fā)明實(shí)施例1的鉗位電路的電路圖。
圖5是本發(fā)明實(shí)施例1中子陣列的列選擇線斷線時(shí)的數(shù)據(jù)讀出的操作波形圖。
圖6是表示本發(fā)明實(shí)施例2的列選擇線的方框圖。
圖7是表示本發(fā)明實(shí)施例2的半鎖存電路的方框圖。
圖8是表示本發(fā)明實(shí)施例3的列選擇線的方框圖。
圖9是表示本發(fā)明實(shí)施例3的加電復(fù)位電路的電路圖。
圖10是加電復(fù)位電路的操作波形圖。
圖11是表示本發(fā)明實(shí)施例4的列選擇線的方框圖。
圖12是表示本發(fā)明實(shí)施例5的列選擇線的方框圖。
圖13是表示本發(fā)明實(shí)施例6的列選擇線的方框圖。
圖14是表示本發(fā)明實(shí)施例7的2層結(jié)構(gòu)的列選擇線的電路圖。
圖15是實(shí)施例7的2層結(jié)構(gòu)的列選擇線的剖面結(jié)構(gòu)圖及平行配置的列選擇線的斜視圖。
圖16是表示本發(fā)明實(shí)施例8的列選擇線的方框圖。
圖17是表示本發(fā)明實(shí)施例9的字線的方框圖。
圖18是表示行解碼器的電路圖。
圖19是表示實(shí)施例9的鉗位電路的電路圖。
圖20是表示本發(fā)明實(shí)施例11的字線的方框圖。
圖21是表示本發(fā)明實(shí)施例11的半鎖存電路的方框圖。
圖22是表示本發(fā)明實(shí)施例12的字線的方框圖。
圖23是表示本發(fā)明實(shí)施例13的字線的方框圖。
圖24是表示本發(fā)明實(shí)施例14的字線的方框圖。
圖25是表示本發(fā)明實(shí)施例15的主副字線的方框圖。
圖26是本發(fā)明實(shí)施例15的鉗位電路的電路圖。
圖27是本發(fā)明實(shí)施例15的鉗位電路的電路圖。
圖28是表示本發(fā)明實(shí)施例16的字線的方框圖。
圖29是本發(fā)明實(shí)施例17的半導(dǎo)體存儲(chǔ)裝置的一部分的示意圖。
圖30是圖29所示的電壓設(shè)定電路的電路圖。
圖31是圖29所示的電壓設(shè)定電路的另一示例的電路圖。
圖32是圖29所示的電壓設(shè)定電路的另一示例的電路圖。
圖33是本發(fā)明實(shí)施例18的半導(dǎo)體存儲(chǔ)裝置的一部分的示意圖。
圖34是表示一種現(xiàn)有的半導(dǎo)體存儲(chǔ)裝置的構(gòu)成的方框圖。
具體實(shí)施例方式
圖1是表示本發(fā)明實(shí)施例1的列選擇線的方框圖。圖2是其詳解圖。
圖中，1、3是與上述現(xiàn)有裝置相同的裝置，在此省略其說(shuō)明。4是連接在位線對(duì)B、B(條)上的傳感放大器，5是配置在字線WL和位線對(duì)B、B(條)的交點(diǎn)上的存儲(chǔ)器單元，6、7是根據(jù)列選擇線CSL的信號(hào)選擇位線對(duì)的傳輸門(mén)，8是固定列選擇線CSL的鉗位電路。
實(shí)施例1圖1是將鉗位電路8配置在列選擇線CSL兩端的結(jié)構(gòu)。
圖3是列解碼器的電路圖。在此，YI、YJ、YK是從地址產(chǎn)生的預(yù)解碼信號(hào)。
圖4是表示本發(fā)明實(shí)施例1的鉗位電路的電路圖。在圖4中，11是P溝道MOS晶體管(以下簡(jiǎn)稱(chēng)P溝道晶體管)，12是N溝道MOS晶體管(以下簡(jiǎn)稱(chēng)N溝道晶體管)。
圖5是本發(fā)明實(shí)施例1中子陣列的列選擇線斷線時(shí)的數(shù)據(jù)讀出的操作波形圖。
下面對(duì)操作進(jìn)行說(shuō)明。
首先，圖4的鉗位電路在列解碼器啟動(dòng)信號(hào)CDE為非活性狀態(tài)L期間(即CDE(條)為H的期間)，P溝道晶體管11導(dǎo)通，節(jié)點(diǎn)b的電位變成H電平，N溝道晶體管12導(dǎo)通。因此節(jié)點(diǎn)a的電位為L(zhǎng)電平。在信號(hào)CDE變?yōu)榛钚誀顟B(tài)H的時(shí)刻，由于P溝道晶體管11截止，節(jié)點(diǎn)a的電位變?yōu)楸３衷贚電平的狀態(tài)，列選擇線CSL被固定在L電平。
下面利用圖5的操作波形圖來(lái)說(shuō)明圖2所示的子陣列的操作。在進(jìn)入讀出操作前(準(zhǔn)備狀態(tài)時(shí))，列解碼器啟動(dòng)信號(hào)CDE為非活性狀態(tài)L電平，P溝道晶體管11導(dǎo)通，節(jié)點(diǎn)b的電位變成H電平，節(jié)點(diǎn)a的電位被固定在L電平。在進(jìn)入讀出操作時(shí)，列解碼器啟動(dòng)信號(hào)CDE變?yōu)榛钚誀顟B(tài)H電平，P溝道晶體管11截止。而且在此處，行解碼器2所選擇的字線WL2上升，連接在字線WL2的存儲(chǔ)器單元5-21、5-22、5-2n的傳輸門(mén)導(dǎo)通，寫(xiě)入各存儲(chǔ)器單元5的數(shù)據(jù)被讀出到位線對(duì)的一方。接著，在作為N溝道觸發(fā)器的傳感放大器驅(qū)動(dòng)信號(hào)的SAN(條)從Vcc/2變?yōu)镚ND、作為P溝道觸發(fā)器的傳感放大器驅(qū)動(dòng)信號(hào)SAP從Vcc/2變?yōu)閂cc時(shí)，傳感放大器4-1、4-2··被活性化，從而位線對(duì)間的電位差被感知，完成傳感操作。
在圖2的電路中，由于鉗位電路8將斷線的列選擇線CSL1的對(duì)方(CSL1`)固定在L電平，所以在傳輸門(mén)6-1a，6-1b，6-2a，6-2b截止時(shí)，不會(huì)發(fā)生曾發(fā)生在現(xiàn)有的電路中的向I/O線的電位移位或多段選擇。
在列解碼器啟動(dòng)信號(hào)CDE變?yōu)榛钚誀顟B(tài)，列選擇線CSL2被選擇時(shí)，列選擇線CSL2變?yōu)镠電平，傳輸門(mén)6-3a，6-3b，7-3a，7-3b，6-4a，6-4b，7-4a，7-4b導(dǎo)通，位線對(duì)B3、B3(條)，B4、B4(條)，B3`、B3`(條)，B4`、B4`(條)和I/O線被連接，向存儲(chǔ)器單元寫(xiě)入的數(shù)據(jù)被正常地從I/O線向數(shù)據(jù)總線讀出。
圖3的列解碼器在具有在L電平的電位和H電平的電位進(jìn)行解碼的功能時(shí)，具有將未被選擇的列選擇線CSL固定在L電平的電位上的功能。從而，實(shí)施例1將鉗位電路設(shè)置在列選擇線CSL的兩端。
由于鉗位電路8配置在圖1的列選擇線CSL一端，即與列解碼器相反的一側(cè)，列選擇線CSL必然被固定在L電平，所以避免了在列選擇線CSL斷線時(shí)，斷線的對(duì)方處于不定狀態(tài)。雖然最好將鉗位電路8設(shè)置在與列解碼器相反的一側(cè)，但并不僅限于此，也可以設(shè)置在任意多個(gè)地方，這點(diǎn)在以下的實(shí)施例2~4、8中也是一樣的。
實(shí)施例2圖6是表示本發(fā)明實(shí)施例2的列選擇線的方框圖。圖7是表示本發(fā)明實(shí)施例2的半鎖存電路的方框圖。在實(shí)施例2中，如圖6所示，由于半鎖存電路13被設(shè)置在與列解碼器3相反的一側(cè)，故列選擇線CSL被固定在L電平。
圖7示出了半鎖存電路的一個(gè)例子。這個(gè)半鎖存電路由反相器I1和N溝道晶體管14構(gòu)成，在節(jié)點(diǎn)d的電位為L(zhǎng)電平時(shí)，由于反相器I1的輸出變?yōu)镠電平，并且N溝道晶體管14導(dǎo)通，故節(jié)點(diǎn)d的電位變?yōu)楸３衷贚電平的狀態(tài)。因此，列選擇線CSL變?yōu)楸还潭ㄔ贚電平(GND電平)的狀態(tài)。
從而，實(shí)施例2也具有與實(shí)施例1相同的效果。
實(shí)施例3圖8是表示本發(fā)明實(shí)施例3的列選擇線的方框圖。在實(shí)施例3中，如圖8所示，由于將加電復(fù)位電路(圖9)的輸出信號(hào)的加電復(fù)位信號(hào)POR作為輸入的N溝道晶體管15及半鎖存電路13設(shè)置在與列解碼器3相反的一側(cè)，在接通電源時(shí)必然將列選擇線CSL鉗位在L電平。
圖9是表示本發(fā)明實(shí)施例3的加電復(fù)位電路的電路圖。圖9的電路由用電阻R1和電容器C1組成的積分電路17和輸入這個(gè)積分電路17的輸出的反相器I2構(gòu)成。
圖10是加電復(fù)位電路的操作波形圖。在加電復(fù)位電路中，在電源接通時(shí)通過(guò)電阻R1將電荷蓄積到電容器C1，成為圖10中所示的節(jié)點(diǎn)Q的電位。這個(gè)節(jié)點(diǎn)Q的電位達(dá)到閾值電壓時(shí)，加電復(fù)位信號(hào)POR為電源電位Vdd(＝Ext.Vcc)即H電平，達(dá)到閾值電壓后變?yōu)長(zhǎng)電平(GND電平)。
由于在圖8中的節(jié)點(diǎn)P(即圖7的節(jié)點(diǎn)d)的電位為L(zhǎng)電平，所以圖7的半鎖存電路13的反相器I1的輸出為H電平，N溝道晶體管14導(dǎo)通，節(jié)點(diǎn)P的電位變?yōu)楸３衷贚電位的狀態(tài)。
從而，在接通電源時(shí)必然將列選擇線CSL鉗位在L電平。
實(shí)施例4圖11是表示本發(fā)明實(shí)施例4的列選擇線的方框圖。在實(shí)施例4中，如圖11所示，由于將高電阻R2連接在與列解碼器3相反的一側(cè)，即列選擇線CSL的另一端，故被鉗位在L電平。
從而，實(shí)施例4也具有與實(shí)施例1相同的效果。
實(shí)施例5圖12是表示本發(fā)明實(shí)施例5的列選擇線的方框圖。在實(shí)施例5中，如圖12所示，將高電阻R3連接在N溝道晶體管18的電源側(cè)以便于在列解碼器啟動(dòng)信號(hào)CDE為活性狀態(tài)H期間，貫通電流不流過(guò)被選擇的列選擇線CSL。
因此，能夠使貫通電流不流過(guò)被選擇的列選擇線CSL。
由于此實(shí)施例5與其它的實(shí)施例組合使用而增強(qiáng)了列選擇線CSL的信賴(lài)性。
實(shí)施例6圖13是表示本發(fā)明實(shí)施例6的列選擇線的方框圖。在實(shí)施例6中，如圖13所示，將列解碼器3設(shè)置在列選擇線CSL的兩端。
列解碼器3象實(shí)施例1所說(shuō)明的一樣，具有將沒(méi)選擇的列選擇線CSL固定在L電平的功能，從而，實(shí)施例6也具有與實(shí)施例1相同的效果。
實(shí)施例7圖14是表示本發(fā)明實(shí)施例7的2層結(jié)構(gòu)的列選擇線的電路圖。
在圖14的列選擇線CSL為鋁質(zhì)的2層結(jié)構(gòu)時(shí)，可以在任意地方連接這兩層(上下的列選擇線CSL)。
圖15a是2層結(jié)構(gòu)的列選擇線的剖面結(jié)構(gòu)圖。由于2根列選擇線CSL相重疊，寄生容量比現(xiàn)有的1層結(jié)構(gòu)增加了，因此，最好第2層的列選擇線CSL(A)重疊在第1層列選擇線CSL(B)的正上方并且CSL(A)＜＝CSL(B)，以便抑制所產(chǎn)生的電容。由此，由異物等引起的列選擇線CSL的一層發(fā)生斷線而可以向另一列選擇線CSL轉(zhuǎn)換，從而，使斷線的列選擇線CSL變?yōu)椴欢顟B(tài)的多段選擇不會(huì)發(fā)生了。
而且在其他的2層結(jié)構(gòu)中，列選擇線CSL如圖15b所示平行放置，在任意地方由連接器20連接也具有同樣的效果。以上的說(shuō)明是針對(duì)鋁質(zhì)進(jìn)行的，但并不僅限于此。
實(shí)施例8圖16是表示本發(fā)明實(shí)施例8的列選擇線的方框圖。在實(shí)施例8中，如圖16所示，由于將信號(hào)VΦ作為輸入的N溝道晶體管19配置在與列解碼器3相反的一側(cè)，即列選擇線CSL的另一端，故用高電阻將列選擇線CSL鉗位在L電平。
此時(shí)，在輸入信號(hào)VΦ中提供了預(yù)定的電位。實(shí)際上，N溝道晶體管19最好為磨壞導(dǎo)通電平。
實(shí)施例8也具有與實(shí)施例1相同的效果。
在上述各情況下，并不受限于最好將鉗位電路設(shè)置在與列解碼器相反的一側(cè)，并且其個(gè)數(shù)也不受限制。
實(shí)施例9圖17是表示本發(fā)明實(shí)施例9的字線的方框圖。在圖17中，2是與圖29中所示相同的行解碼器，22是設(shè)置在字線WL中的鉗位電路。
如圖17所示，實(shí)施例9將鉗位電路22設(shè)置在與字線WL的行解碼器2相反的一側(cè)。
圖18是表示行解碼器的電路圖。在圖18中，XI、XJ、XK是從地址產(chǎn)生的預(yù)解碼信號(hào)。
圖18的行解碼器在具有在L電平的電位和H電平的電位進(jìn)行解碼的功能時(shí)，具有將未被選擇的字線WL固定在L電平的電位上的功能。
圖19是表示實(shí)施例9的鉗位電路的電路圖。
圖中，23是P溝道晶體管，24是N溝道晶體管。
圖19的鉗位電路在行地址控制信號(hào)RAS為非活性狀態(tài)L期間(即RAS(條)為H的期間)，P溝道晶體管23導(dǎo)通，節(jié)點(diǎn)b1的電位變成H電平，N溝道晶體管24導(dǎo)通。因此節(jié)點(diǎn)a1的電位為L(zhǎng)電平。在信號(hào)RAS變?yōu)榛钚誀顟B(tài)H的時(shí)刻，由于P溝道晶體管23截止，節(jié)點(diǎn)a1的電位變?yōu)楸３衷贚電平的狀態(tài)，字線WL被固定在L電平。
在實(shí)施例9中，由于行解碼器2和鉗位電路22而使得字線WL的兩端被鉗位。
實(shí)施例10由于鉗位電路22設(shè)置在圖17的字線WL一端，即與行解碼器2的相反的一側(cè)，字線WL必然被固定在L電平，所以避免了在字線WL斷線時(shí)，斷線的對(duì)方處于不定狀態(tài)。
雖然最好將鉗位電路22設(shè)置在與行解碼器2相反的一側(cè)，但并不僅限于此，也可以設(shè)置在任意多個(gè)地方，這點(diǎn)在以下的實(shí)施例11~13、15、16中也是一樣的。
實(shí)施例11圖20是表示本發(fā)明實(shí)施例11的字線的方框圖。圖中的25是設(shè)置在與字線WL的行解碼器2相反的一側(cè)的半鎖存電路25。
如圖20的方塊圖所示，由于半鎖存電路25被設(shè)置在與行解碼器2相反的一側(cè)，故字線WLn被固定在L電平。
圖21是表示本發(fā)明實(shí)施例11的半鎖存電路的方框圖。
圖21的半鎖存電路由反相器I2和N溝道晶體管26構(gòu)成，在節(jié)點(diǎn)d1的電位為L(zhǎng)電平時(shí)，由于反相器I2的輸出變?yōu)镠電平，并且N溝道晶體管26導(dǎo)通，故節(jié)點(diǎn)d1的電位變?yōu)楸３衷贚電平的狀態(tài)。
因此，字線WLn變?yōu)楸还潭ㄔ贚電平(GND電平)的狀態(tài)。
從而，具有與實(shí)施例9、10相同的效果。
實(shí)施例12圖22是表示本發(fā)明實(shí)施例12的字線的方框圖。圖中的25是與圖20中所示相同的半鎖存電路，27是輸入加電復(fù)位電路(圖9)的輸出信號(hào)POR的N溝道晶體管。
如圖22所示，由于將輸入加電復(fù)位電路(圖9)的輸出信號(hào)POR的N溝道晶體管27及半鎖存電路25設(shè)置在與行解碼器2相反的一側(cè)，在接通電源時(shí)必然將字線鉗位在L電平。
加電復(fù)位電路的操作與實(shí)施例3所述的相同，半鎖存電路與圖21所示的相同，仍用圖21來(lái)進(jìn)行說(shuō)明。
由于在圖22中的節(jié)點(diǎn)P1(節(jié)點(diǎn)d1)的電位為L(zhǎng)電平，所以反相器I2的輸出為H電平，N溝道晶體管26導(dǎo)通，節(jié)點(diǎn)P1的電位變?yōu)楸３衷贚電位的狀態(tài)。
從而，在接通電源時(shí)必然將字線WLn鉗位在L電平。
實(shí)施例13圖23是表示本發(fā)明實(shí)施例13的字線的方框圖。圖中的R4是設(shè)置在字線和接地之間的高電阻。
如圖23所示，由于將一端接地的高電阻R4連接在與行解碼器2相反的一側(cè)，即字線WL的另一端，故字線WL被鉗位在L電平。
實(shí)施例14圖24是表示本發(fā)明實(shí)施例14的字線的方框圖。
如圖24所示，由于將行解碼器2設(shè)置在字線WL的兩端，則根據(jù)行解碼器的鉗位功能，故字線WL被鉗位。
實(shí)施例15圖25是表示本發(fā)明實(shí)施例15的主副字線的方框圖。在圖中，MWL為主副字線結(jié)構(gòu)中的主字線，SWL是副字線。29是將主字線MWL下拉至低電位的鉗位電路A，30是將主字線MWL上拉至高電位的鉗位電路B。
圖26是對(duì)本發(fā)明實(shí)施例15的主字線MWL鉗位的鉗位電路的電路圖，圖27是對(duì)主字線MWL(條)鉗位的鉗位電路的電路圖。
在使用主副字線的結(jié)構(gòu)時(shí)，由于字線WL的打樁未完成，故如圖25所示，將鉗位電路29、30設(shè)置在與主字線對(duì)MWL、MWL(條)的行解碼器2相反的一側(cè)。因此，由于副字線SWL被鉗位在L電平而避免了斷線的對(duì)方處于不定狀態(tài)。
在圖26的鉗位電路中，在輸入信號(hào)ΦP為活性狀態(tài)L期間(即ΦP為H的期間)，P溝道晶體管33導(dǎo)通，節(jié)點(diǎn)f1的電位變成H電平，N溝道晶體管34導(dǎo)通。因此節(jié)點(diǎn)e1的電位為L(zhǎng)電平。在信號(hào)ΦP(條)變?yōu)榉腔钚誀顟B(tài)H的時(shí)刻，由于P溝道晶體管33截止，節(jié)點(diǎn)e1的電位變?yōu)楸３衷贚電平的狀態(tài)，主字線MWL被下拉至L電平。
在圖27的鉗位電路中，在ΦP為活性狀態(tài)H期間，N溝道晶體管35導(dǎo)通，節(jié)點(diǎn)h1的電位變成L電平，P溝道晶體管36導(dǎo)通。因此節(jié)點(diǎn)g1的電位為H電平。
在信號(hào)ΦP變?yōu)榉腔钚誀顟B(tài)L的時(shí)刻，由于N溝道晶體管35截止，節(jié)點(diǎn)g1的電位變?yōu)楸３衷贖電平的狀態(tài)，主字線MWL(條)被上拉至H電平。
因此，由于副字線SWL被鉗位在L電平，所以斷線的對(duì)方不會(huì)處于不定狀態(tài)。
實(shí)施例16圖28是表示本發(fā)明實(shí)施例16的字線的方框圖。圖中的37是把信號(hào)VR作為輸入的N溝道晶體管。
如圖28所示，由于將信號(hào)VR作為輸入的N溝道晶體管37設(shè)置在行解碼器2的相反側(cè)，即字線WL的另一端，故用高電阻將字線WL鉗位在L電平。此時(shí)，輸入信號(hào)VR的電位為N溝道晶體管37磨壞導(dǎo)通時(shí)的電平。
實(shí)施例17圖29是本發(fā)明實(shí)施例17的半導(dǎo)體存儲(chǔ)裝置的一部分的示意圖。在圖中，40是存儲(chǔ)器單元陣列，41是解碼器，42是由解碼器41選擇的列選擇線和字線等的信號(hào)線，44是配置在信號(hào)線42的解碼器41的相反側(cè)一端、被連接在信號(hào)線42和接地電位之間的N溝道晶體管，45是連接在N溝道晶體管44的柵極、其輸出b被輸入到晶體管44的柵極的電壓設(shè)定電路，N溝道晶體管44和電壓設(shè)定電路45構(gòu)成了鉗位電路。55是冗長(zhǎng)用存儲(chǔ)器單元陣列，56是冗長(zhǎng)用解碼器，57是冗長(zhǎng)用信號(hào)線，冗長(zhǎng)用存儲(chǔ)器單元陣列55和冗長(zhǎng)用解碼器56共同構(gòu)成了冗長(zhǎng)電路。
圖30是圖29所示的電壓設(shè)定電路的電路圖。在圖中，46是一端接地的保險(xiǎn)絲，47是連接在保險(xiǎn)絲46和電源間的高電阻，。在保險(xiǎn)絲斷開(kāi)時(shí)，H電平信號(hào)通過(guò)高電阻47被輸出到輸出端b。
圖31是圖29所示的電壓設(shè)定電路的另一示例的電路圖。在圖中，48是配置在電源和保險(xiǎn)絲46之間、信號(hào)c被輸入到柵極的晶體管。由于將變?yōu)榫w管48磨壞導(dǎo)通左右的電壓或解碼器41為活性時(shí)的H電平的時(shí)鐘信號(hào)作為信號(hào)c輸入，在保險(xiǎn)絲斷開(kāi)時(shí)，H電平信號(hào)被輸出到輸出端b。
圖32是圖29所示的電壓設(shè)定電路的另一示例的電路圖。在圖中，50是配置在電源和保險(xiǎn)絲46之間的P溝道晶體管，51是連接在P溝道晶體管50的柵極上的反相器，反相器51被連接在保險(xiǎn)絲46和P溝道晶體管50的連接點(diǎn)。52是配置在反相器51和電源之間、信號(hào)d被輸入到柵極的晶體管。由于將變?yōu)殡娫唇油〞r(shí)的H電平的脈沖信號(hào)作為信號(hào)d輸入到晶體管52的柵極，在保險(xiǎn)絲斷開(kāi)時(shí)，H電平信號(hào)被輸出到輸出端b。
在如此構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，如圖29所示，由于切斷設(shè)置在由圖中未示的轉(zhuǎn)換裝置轉(zhuǎn)換到冗長(zhǎng)用信號(hào)線57的信號(hào)線42中的電壓設(shè)定電路45中的保險(xiǎn)絲，電壓設(shè)定電路45的輸出b變?yōu)镠電平，晶體管44導(dǎo)通，轉(zhuǎn)換到冗長(zhǎng)用信號(hào)線57的信號(hào)線42被固定在L電平。
因此，在被轉(zhuǎn)換到冗長(zhǎng)用信號(hào)線57的信號(hào)線42也斷線時(shí)，用解碼器41和晶體管44將信號(hào)線42固定在L電平，沒(méi)有處于不定電平的部分，也不會(huì)產(chǎn)生誤操作。
圖30~32中，不切斷保險(xiǎn)絲46時(shí)，輸出b為L(zhǎng)電平，在圖30的電路中規(guī)定使用高電阻47、在圖31的電路中規(guī)定信號(hào)c的輸入方法及在圖32的電路中規(guī)定信號(hào)d的輸入方法是為了降低保險(xiǎn)絲46未切斷時(shí)的電流。
實(shí)施例18圖33是本發(fā)明實(shí)施例18的半導(dǎo)體存儲(chǔ)裝置的一部分的示意圖。在圖中，40~42與圖29所示的相同，從而省略其說(shuō)明。54是設(shè)置在信號(hào)線42的解碼器41的相反側(cè)一端的保險(xiǎn)絲，55是冗長(zhǎng)用存儲(chǔ)器單元陣列，56是冗長(zhǎng)用解碼器，57是冗長(zhǎng)用信號(hào)線，冗長(zhǎng)用存儲(chǔ)器單元陣列55和冗長(zhǎng)用解碼器56共同構(gòu)成了冗長(zhǎng)電路。
在如此構(gòu)成的半導(dǎo)體存儲(chǔ)裝置中，如圖33所示，完全切斷未轉(zhuǎn)換到冗長(zhǎng)用信號(hào)線57的信號(hào)線42的保險(xiǎn)絲54而不切斷被轉(zhuǎn)換的信號(hào)線42的保險(xiǎn)絲54。
因此，在被轉(zhuǎn)換到冗長(zhǎng)信號(hào)線的信號(hào)線42斷線時(shí)，由于解碼器41和保險(xiǎn)絲54而使信號(hào)線42被固定在L電平，沒(méi)有處于不定電平的部分，也不會(huì)產(chǎn)生誤操作。
根據(jù)上述說(shuō)明，本發(fā)明可得到以下效果。
由于包括了用于選擇存儲(chǔ)器單元陣列的字線的行解碼器，該存儲(chǔ)器單元陣列具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及將非選擇時(shí)的列選擇線固定在預(yù)定電位上的鉗位電路，從而得到了在列選擇線斷線時(shí)也不會(huì)誤操作的半導(dǎo)體存儲(chǔ)裝置。
由于鉗位電路具有配置在列選擇線和接地電位之間，在柵極接收高電位信號(hào)而導(dǎo)通的第一晶體管、配置在這個(gè)第一晶體管的柵極和接地電位之間，柵極被連接到列選擇線并且在列選擇線的電位為高電位時(shí)導(dǎo)通的第二晶體管以及配置在第一晶體管的柵極和電源電位之間，在激活列解碼器的控制信號(hào)為非活性時(shí)導(dǎo)通的第三晶體管，所以在非選擇時(shí)能夠確實(shí)固定斷線字的列選擇線。
由于鉗位電路還具有使列選擇線的電位反相的反相器、配置在接地電位和列選擇線之間，在反相器的輸出為高電位時(shí)導(dǎo)通的晶體管，所以由列選擇線本身的電位固定非選擇時(shí)的列選擇線。
由于還包括用于選擇存儲(chǔ)器單元陣列的字線的行解碼器，該存儲(chǔ)器單元陣列具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；并且這個(gè)列解碼器被設(shè)置在列選擇線的兩端，所以能夠得到在兩端對(duì)列選擇線鉗位，不引起多段選擇，無(wú)誤操作的半導(dǎo)體存儲(chǔ)裝置。
由于還包括用于選擇存儲(chǔ)器單元陣列的字線的行解碼器，該存儲(chǔ)器單元陣列具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；形成兩層列選擇線并在任意處連接兩層的列選擇線間，所以能夠覆蓋列選擇線的斷線。
由于還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；形成兩條平行配置的列選擇線并在任意處連接兩條的列選擇線間，所以能夠覆蓋列選擇線的斷線。
由于還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及配置在一端被連接到接地電位的高電阻和列選擇線之間并根據(jù)激活列解碼器的控制信號(hào)而導(dǎo)通的晶體管，所以能夠使被選擇的列選擇線中不流過(guò)貫通電流。
由于還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及受控于行地址控制信號(hào)的輸入，將非選擇時(shí)的字線固定在預(yù)定電位上的鉗位電路，所以能夠得到即使字線斷線也不會(huì)誤操作的半導(dǎo)體存儲(chǔ)裝置。
而且，由于鉗位電路還具有配置在字線和接地電位之間，在柵極接收高電位信號(hào)而導(dǎo)通的第一晶體管、配置在這個(gè)第一晶體管的柵極和接地電位之間，柵極被連接到字線并且在字線的電位為高電位時(shí)導(dǎo)通的第二晶體管以及配置在第一晶體管的柵極和電源電位之間，在行地址控制信號(hào)為非活性時(shí)導(dǎo)通的第三晶體管，所以在非選擇時(shí)能夠確實(shí)固定斷線時(shí)的字線。
由于還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及根據(jù)電源接通時(shí)的復(fù)位信號(hào)將非選擇時(shí)的字線固定在低電位的鉗位電路，所以在電源接通時(shí)必然對(duì)字線進(jìn)行鉗位。
由于還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及通過(guò)高電阻連接到接地電位并將非選擇時(shí)的字線固定在低電位的鉗位電路，所以在非選擇時(shí)對(duì)斷線時(shí)的字線進(jìn)行鉗位。
由于還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及根據(jù)配置在字線和接地電位之間的晶體管而形成的、將預(yù)定電位設(shè)定到這個(gè)晶體管的柵極上并將非選擇時(shí)的字線固定在低電位的鉗位電路，所以在非選擇時(shí)可對(duì)斷線時(shí)的字線進(jìn)行鉗位。
由于還包括具有被配置在多個(gè)位線和多個(gè)含有傳導(dǎo)互補(bǔ)信號(hào)的字線對(duì)的字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；根據(jù)選擇信號(hào)選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及根據(jù)各控制信號(hào)把字線對(duì)的各個(gè)字線固定在預(yù)定電位上的鉗位電路，所以能夠?qū)⒑凶志€對(duì)的字線固定在預(yù)定電位。
由于還包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇字線的行解碼器；選擇位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；行解碼器被設(shè)定在字線的兩端，所以能夠得到在兩端固定字線、不引起多段選擇且無(wú)誤操作的半導(dǎo)體存儲(chǔ)裝置。
而且，由于在能夠?qū)⒈贿B接以選擇存儲(chǔ)器單元的多個(gè)第一信號(hào)線中的至少一部分轉(zhuǎn)換成具有與第一信號(hào)線功能相同的第二信號(hào)線的半導(dǎo)體存儲(chǔ)裝置中，具有由轉(zhuǎn)換裝置將轉(zhuǎn)換成第二信號(hào)線的第一信號(hào)線固定在預(yù)定電位上的鉗位電路，所以能夠?qū)Ρ晦D(zhuǎn)換的第一信號(hào)線進(jìn)行鉗位。
權(quán)利要求
1.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇上述字線的行解碼器；選擇上述位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及配置在一端被連接到接地電位的高電阻和上述列選擇線之間并根據(jù)激活列解碼器的控制信號(hào)而導(dǎo)通的晶體管。
2.權(quán)利要求1所述的半導(dǎo)體存儲(chǔ)裝置，其特征在于，所述高電阻是將所定電位施加給接地電路的晶體管的門(mén)極的狀態(tài)。
3.一種半導(dǎo)體存儲(chǔ)裝置，其特征在于包括具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；用于選擇上述字線的行解碼器；選擇上述位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；以及將非選擇時(shí)的上述列選擇線固定到恒定電位的箝位電路，所述箝位電路由配置于列選擇線與接地電位之間的晶體管形成、在該晶體管的門(mén)極施加所定電位。
全文摘要
一種半導(dǎo)體存儲(chǔ)裝置，其特征在于具有被配置在多個(gè)位線和多個(gè)字線的交點(diǎn)上的存儲(chǔ)器單元的存儲(chǔ)器單元陣列；選擇上述字線的行解碼器；選擇上述位線的位線選擇裝置；用于選擇被連接到這個(gè)位線選擇裝置上的列選擇線并將選擇信號(hào)提供給位線選擇裝置的列解碼器；形成兩層列選擇線并在任意處連接兩層的列選擇線間。
文檔編號(hào)G11C8/10GK101042928SQ20071009360
公開(kāi)日2007年9月26日 申請(qǐng)日期1997年3月1日 優(yōu)先權(quán)日1996年3月1日
發(fā)明者市村徹, 沖本裕美, 林越正紀(jì), 飛田洋一 申請(qǐng)人:三菱電機(jī)株式會(huì)社