專(zhuān)利名稱(chēng)：一種Flash存儲(chǔ)器的功耗控制方法及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及Flash存儲(chǔ)器領(lǐng)域，尤其是關(guān)于一種控制Flash存儲(chǔ)器功耗 的控制方法和系統(tǒng)。
背景技術(shù)：
Flash存儲(chǔ)器分為兩大類(lèi)NOR Flash和NAND Flash。 NAND是 "NOT-NAND"的簡(jiǎn)寫(xiě)，艮口"與非"型Flash; NOR是"NOR-NAND"的簡(jiǎn)寫(xiě)， 即"或非"型Flash。這些名稱(chēng)的由來(lái)與Flash內(nèi)部的實(shí)現(xiàn)方式有關(guān)。
NOR Flash適合于在片上系統(tǒng)(system-on-chip，簡(jiǎn)稱(chēng)為SOC)或者板級(jí) 系統(tǒng)中作為小容量程序存儲(chǔ)器使用，F(xiàn)lash器件自身功耗在整個(gè)系統(tǒng)功耗中 占有較大比重，降低Flash器件的功耗成為一項(xiàng)重要的設(shè)計(jì)目標(biāo)。
另夕卜，NORFlash的接口都有固定的時(shí)序要求，F(xiàn)lash控制器的目的是 在中央處理單元(如CPU或其它主控設(shè)備)的控制下實(shí)現(xiàn)數(shù)據(jù)的正常讀寫(xiě)操 作，即完成中央處理單元讀寫(xiě)時(shí)序到Flash接口時(shí)序的轉(zhuǎn)換，而中央處理 單元的讀寫(xiě)時(shí)鐘可能很快，也可能很慢，所以控制器的實(shí)現(xiàn)方法與控制器 的系統(tǒng)時(shí)鐘有很大的關(guān)系，如何降低設(shè)計(jì)的復(fù)雜度、盡量的簡(jiǎn)化電路設(shè)計(jì)、 提高設(shè)計(jì)的靈活性也成為一項(xiàng)重要的設(shè)計(jì)目標(biāo)。
Flash操作包括擦除操作(erase)、寫(xiě)操作(write or programme)、讀操作 (read)等，對(duì)于擦除操作和寫(xiě)操作，命令時(shí)間所需較長(zhǎng)0is或者ms量級(jí))； 而對(duì)于讀操作，命令時(shí)間所需較短(ns量級(jí))。對(duì)于程序存儲(chǔ)器來(lái)講，擦除 操作和寫(xiě)操作很少發(fā)生，而讀操作則在正常工作時(shí)頻繁的進(jìn)行，F(xiàn)lash主要 的功耗也是由讀操作所產(chǎn)生。
目前的ASIC設(shè)計(jì)或者FPGA設(shè)計(jì)的Flash控制器都是采用同步系統(tǒng)， 即Flash控制器輸出的Flash接口時(shí)序與控制器的系統(tǒng)時(shí)鐘保持同步。同步
設(shè)計(jì)的方法對(duì)于擦除操作和寫(xiě)操作來(lái)說(shuō)沒(méi)有什么問(wèn)題，這是因?yàn)檫@兩個(gè)操 作的命令有效時(shí)間很長(zhǎng)Ois或者ms量級(jí))，即使對(duì)于一個(gè)時(shí)鐘低至 32.768KHz的系統(tǒng)來(lái)講，擦除操作和寫(xiě)操作的命令周期也會(huì)是系統(tǒng)時(shí)鐘的 整數(shù)倍；對(duì)于讀操作來(lái)說(shuō)，如果控制器系統(tǒng)時(shí)鐘較快(接近或者快于讀命令
所需的最短時(shí)間)，那么同步設(shè)計(jì)并沒(méi)有浪費(fèi)讀操作的有效時(shí)間，而如果控 制器系統(tǒng)時(shí)鐘較慢(低于讀命令所需的最短時(shí)間)，那么同步設(shè)計(jì)就會(huì)耗費(fèi) 較長(zhǎng)的讀操作時(shí)間。
對(duì)于采用同步時(shí)鐘設(shè)計(jì)的系統(tǒng)，當(dāng)系統(tǒng)時(shí)鐘較快時(shí)，整個(gè)系統(tǒng)的功耗
較大，對(duì)于單次讀操作來(lái)說(shuō)，由于Flash命令的有效時(shí)間可以控制的比較接 近于讀命令所需的最短時(shí)間，因而此時(shí)Flash存儲(chǔ)器本身的功耗可以控制的 比較?。粸榱私档拖到y(tǒng)功耗， 一般會(huì)選擇盡可能低的系統(tǒng)時(shí)鐘， 一旦系統(tǒng) 時(shí)鐘慢于Flash讀命令所需的最短時(shí)間，那么Flash命令的有效時(shí)間就會(huì)長(zhǎng)于 讀命令所需的最短時(shí)間，對(duì)于單次讀操作來(lái)說(shuō)，此時(shí)Flash存儲(chǔ)器本身的功 耗反而加大了。因而同步時(shí)鐘系統(tǒng)不利于Flash的低功耗設(shè)計(jì)，系統(tǒng)時(shí)鐘越 低，F(xiàn)lash器件本身的功耗反而越大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是，克服現(xiàn)有技術(shù)的不足，提供一種能夠 使Flash存儲(chǔ)器在所有的工作頻率下均能保持較低功耗的Flash存儲(chǔ)器的功 耗控制方法及控制系統(tǒng)。
本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是 一種Flash存儲(chǔ)器的功 耗控制方法，包括如下步驟l)通過(guò)Flash控制器發(fā)送與其時(shí)鐘同步的讀指 令信號(hào)；2)將該讀指令信號(hào)轉(zhuǎn)換為芯片啟動(dòng)信號(hào)，使該芯片啟動(dòng)信號(hào)的脈 寬小于Flash控制器的時(shí)鐘周期，且該芯片啟動(dòng)信號(hào)的脈寬不小于Flash存 儲(chǔ)器的最快訪(fǎng)問(wèn)時(shí)間；3)該芯片啟動(dòng)信號(hào)開(kāi)啟Flash控制器，進(jìn)行Flash存 儲(chǔ)器數(shù)據(jù)的讀取。
所述的步驟2)包括2a)將讀指令信號(hào)延時(shí)；2b)將延時(shí)后的信號(hào)反向 得到反向信號(hào)；2c)將該反向信號(hào)和讀指令信號(hào)與運(yùn)算得到芯片啟動(dòng)信號(hào)。 所述的芯片啟動(dòng)信號(hào)的脈寬等于Flash存儲(chǔ)器的最快訪(fǎng)問(wèn)時(shí)間。 所述的Flash存儲(chǔ)器的讀數(shù)據(jù)信號(hào)的脈寬為Flash控制器的時(shí)鐘周期的 整數(shù)倍。
所述的讀數(shù)據(jù)信號(hào)的脈寬通過(guò)鎖存器拓展為Flash控制器時(shí)鐘周期的 整數(shù)倍。
一種Flash存儲(chǔ)器系統(tǒng)，包括中央處理單元、Flash存儲(chǔ)器及Flash控 制器，該Flash控制器包括Flash控制器主控單元、脈寬轉(zhuǎn)換單元及數(shù)據(jù)暫 存單元，該中央處理單元通過(guò)總線(xiàn)與Flash控制器主控單元連接，F(xiàn)lash控
制器主控單元的輸出與脈寬轉(zhuǎn)換單元的輸入連接，脈寬轉(zhuǎn)換單元的輸出與
Flash存儲(chǔ)器的芯片啟動(dòng)端口連接，F(xiàn)lash存儲(chǔ)器的讀數(shù)據(jù)端口與數(shù)據(jù)暫存 單元的輸入連接，該數(shù)據(jù)暫存單元的輸出與Flash控制器主控單元連接， 中央處理單元通過(guò)Flash控制器主控單元發(fā)出讀指令信號(hào)，脈寬轉(zhuǎn)換單元 響應(yīng)該讀指令信號(hào)并將其轉(zhuǎn)換為芯片啟動(dòng)信號(hào)，使該芯片啟動(dòng)信號(hào)的脈寬 小于Flash控制器的時(shí)鐘脈寬，該芯片啟動(dòng)信號(hào)的脈寬不小于Flash存儲(chǔ)器 自身預(yù)設(shè)的最快訪(fǎng)問(wèn)時(shí)間，F(xiàn)lash存儲(chǔ)器響應(yīng)該芯片啟動(dòng)信號(hào)并開(kāi)啟，開(kāi)始 進(jìn)行數(shù)據(jù)讀取，該數(shù)據(jù)暫存單元接收Flash存儲(chǔ)器的讀數(shù)據(jù)信號(hào)并將該讀 數(shù)據(jù)信號(hào)的脈寬拓展為Flash控制器時(shí)鐘周期的整數(shù)倍。
所述的脈寬轉(zhuǎn)換單元包括順次串接于Flash控制器主控單元和Flash存 儲(chǔ)器之間的延時(shí)單元、反相器單元及與運(yùn)算單元。
所述數(shù)據(jù)暫存單元為鎖存器。
本發(fā)明的有益效果是，控制Flash存儲(chǔ)器開(kāi)閉的芯片啟動(dòng)信號(hào)的脈寬 小于Flash控制器的時(shí)鐘周期，使得不論時(shí)鐘快慢，每次對(duì)Flash存儲(chǔ)器的 讀操作均能保持較低的功耗，從而降低整個(gè)Flash存儲(chǔ)器的功耗。


圖l是本實(shí)施方式的結(jié)構(gòu)框圖2是本實(shí)施方式的CPU的memory總線(xiàn)的讀時(shí)序圖； 圖3是現(xiàn)有的Flash存儲(chǔ)器接口的時(shí)序圖； 圖4是本實(shí)施方式的脈寬轉(zhuǎn)換單元和數(shù)據(jù)暫存單元的結(jié)構(gòu)框圖； 圖5是本實(shí)施方式的脈寬轉(zhuǎn)換單元和數(shù)據(jù)暫存單元的時(shí)序圖； 圖6是本實(shí)施方式Flash存儲(chǔ)器系統(tǒng)的時(shí)序圖。
具體實(shí)施例方式
如圖1所示，本實(shí)施方式Flash存儲(chǔ)器的功耗控制系統(tǒng)包括時(shí)鐘及復(fù)位單 元IOI、中央處理單元104、 Flash控制器106和Flash存儲(chǔ)器115，該Flash控制 器106包括Flash控制器主控單元107、脈寬轉(zhuǎn)換單元lIO及數(shù)據(jù)暫存單元I 11 。 該時(shí)鐘及復(fù)位單元101與中央處理單元104和Flash控制器主控單元107均連 接，該中央處理單元104(如CPU)通過(guò)總線(xiàn)105與Flash控制器主控單元107連 接，該Flash控制器主控單元107的輸出與脈寬轉(zhuǎn)換單元110的輸入連接，該 脈寬轉(zhuǎn)換單元110的輸出與Flash存儲(chǔ)器115的芯片啟動(dòng)端口(即CE端口)連 接，該Flash存儲(chǔ)器115的讀數(shù)據(jù)端口(即RE端口)與數(shù)據(jù)暫存單元lll的輸入 連接，該數(shù)據(jù)暫存單元lll的輸出與Flash控制器主控單元107連接，該Flash 存儲(chǔ)器的其它端口(包括寫(xiě)數(shù)據(jù)端口 、地址端口及其它控制信號(hào)端口)直接與
Flash控制器主控單元107連接。
時(shí)鐘及復(fù)位單元101給Flash控制器106提供時(shí)鐘及復(fù)位信號(hào)103，時(shí)鐘及 復(fù)位單元101還受中央處理單元104的控制，中央處理單元104通過(guò)信號(hào)102 完成對(duì)該時(shí)鐘及復(fù)位單元101的配置，同時(shí)該時(shí)鐘及復(fù)位單元101也會(huì)給中 央處理單元104提供時(shí)鐘和復(fù)位信號(hào)。
中央處理單元104是整個(gè)功耗控制系統(tǒng)的主控，它完成其它單元的寄存 器配置和管理，并通過(guò)總線(xiàn)105完成對(duì)Flash存儲(chǔ)器的讀寫(xiě)操作。
Flash控制器106可以使用ASIC等定制電路實(shí)現(xiàn)，也可以使用FPGA等半 定制電路實(shí)現(xiàn)。脈寬轉(zhuǎn)換單元110將接收的輸入信號(hào)108(該輸入信號(hào)108與 Flash控制器的時(shí)鐘同步)變?yōu)榫哂泄潭}沖寬度的輸出信號(hào)112，該輸出信 號(hào)112作為芯片啟動(dòng)信號(hào)輸出給Flash存儲(chǔ)器115。該脈寬轉(zhuǎn)換單元110可以使 用延時(shí)單元實(shí)現(xiàn)，也可以使用其他方法實(shí)現(xiàn)，只要使芯片啟動(dòng)信號(hào)的脈寬 小于Flash控制器的時(shí)鐘脈寬，且該芯片啟動(dòng)信號(hào)112的脈寬不小于Flash存儲(chǔ) 器自身預(yù)設(shè)的最快訪(fǎng)問(wèn)時(shí)間，較佳的是，該芯片啟動(dòng)信號(hào)112的脈寬固定為 最快訪(fǎng)問(wèn)時(shí)間即可，從而不論Flash控制器的時(shí)鐘快慢。數(shù)據(jù)暫存單元lll 是為了把Flash存儲(chǔ)器的讀數(shù)據(jù)信號(hào)113的脈寬拓寬為是Flash控制器時(shí)鐘周 期整數(shù)倍的輸出信號(hào)109，該數(shù)據(jù)暫存單元113可以使用鎖存器(Latch)，也 可以使用其他方法。Flash控制器還需要輸出其它信號(hào)ri4(如地址、寫(xiě)數(shù)據(jù)、 其他命令信號(hào))到Flash存儲(chǔ)器，這些信號(hào)可以保持和Flash控制器時(shí)鐘同步。
Flash存儲(chǔ)器115是NOR Flash,它可以是SOC系統(tǒng)中內(nèi)嵌的Flash IP, 也可以是板級(jí)系統(tǒng)中的Flash芯片。該Flash存儲(chǔ)器的接口具有芯片啟動(dòng)(CE)
端口、寫(xiě)數(shù)據(jù)端口、讀數(shù)據(jù)端口、地址端口及其它控制信號(hào)端口，芯片啟 動(dòng)端口接收Flash控制器發(fā)出的芯片啟動(dòng)信號(hào)(chip enable信號(hào))，該芯片啟 動(dòng)信號(hào)負(fù)責(zé)激活Flash存儲(chǔ)器內(nèi)部的控制邏輯、輸入buffer、譯碼器、靈敏 放大器等，如果芯片啟動(dòng)置為無(wú)效，那么Flash就處于低功耗狀態(tài)，此時(shí) 功耗極低；如果CE置為有效，那么Flash就處于工作狀態(tài)，此時(shí)功耗較大。 Flash存儲(chǔ)器自身具有預(yù)設(shè)的最快訪(fǎng)問(wèn)時(shí)間(CE access time)。
下面給出該發(fā)明的一個(gè)具體實(shí)現(xiàn)實(shí)例。它包括圖1中所示的所有單元， 這些單元都集成在一個(gè)片上系統(tǒng)中。
CPU采用與通用8051兼容的內(nèi)嵌CPU， Flash控制器采用全定制電路 (ASIC)實(shí)現(xiàn)，F(xiàn)lash存儲(chǔ)器采用內(nèi)嵌式Flash IP 。
CPU總線(xiàn)包括SFR總線(xiàn)和memory總線(xiàn)，SFR總線(xiàn)完成寄存器的配置，
memory總線(xiàn)實(shí)現(xiàn)對(duì)Flash存儲(chǔ)器的讀寫(xiě)操作。Flash控制器的主要功能是 完成CPU的memory總線(xiàn)的讀寫(xiě)時(shí)序到Flash存儲(chǔ)器接口的讀寫(xiě)時(shí)序的轉(zhuǎn) 換?？梢钥吹?，該發(fā)明所述的低功耗設(shè)計(jì)方法主要是針對(duì)讀操作，因而圖 2描述了 CPU memory總線(xiàn)讀操作的時(shí)序，圖3、圖5及圖6均描述了 Flash 讀操作的時(shí)序，而對(duì)于寫(xiě)操作及其他命令操作則沒(méi)有做詳細(xì)描述。
圖2給出了 8051 CPU memory總線(xiàn)的接口時(shí)序，可以看到地址使能信 號(hào)mem—ale、 i賣(mài)使能f言號(hào)mem_psrd—n或mem—rd—n禾口地:feH言號(hào)mem—addr 均與時(shí)鐘CLK保持同步。時(shí)鐘CLK的頻率可能是常用的11MHz、5.5MHz， 也可能處于低頻工作模式32.768KHz。在地址使能信號(hào)mem一ale的下降沿， 地址總線(xiàn)數(shù)據(jù)應(yīng)該被CPU的從設(shè)備鎖存；在讀使能信號(hào)的上升沿，讀數(shù)據(jù) 總線(xiàn)mem—data—in的數(shù)據(jù)會(huì)被CPU鎖存。
圖3給出了一種Nor Flash的簡(jiǎn)化接口時(shí)序。Nor Flash接口不需要時(shí) 鐘信號(hào)，所有的Address、 command等信號(hào)均由Flash控制器產(chǎn)生，在同步 系統(tǒng)設(shè)計(jì)中，要求Address、 command等信號(hào)與控制器的系統(tǒng)時(shí)鐘保持同 步。
如圖3中所示，Taa(Timeof Address Access,地址存取時(shí)間)一般要求 為幾十納秒(ns);而Tca(Time of CE Access, CE信號(hào)存取時(shí)間)也為幾十ns， 該Tea是CE信號(hào)有效(比如由低電平變?yōu)楦唠娖?之后數(shù)據(jù)有效所需要的最 長(zhǎng)時(shí)間，而且Tca〈Taa。也就是說(shuō)，只要芯片啟動(dòng)信號(hào)保持幾十ns的時(shí)間， 讀數(shù)據(jù)信號(hào)Flash_data—in即可成功讀取。
如圖4及圖5所示，輸入信號(hào)CE_in是與Flash控制器時(shí)鐘保持同步 的信號(hào)，它可能很慢(幾百ns或者us量級(jí))；當(dāng)經(jīng)過(guò)一個(gè)由四個(gè)延時(shí)單元組 成的延時(shí)單元陣列402之后，得到經(jīng)過(guò)了延遲的信號(hào)CE—in—dly，延遲的 時(shí)間可以比最快訪(fǎng)問(wèn)時(shí)間Tca(如圖3所示)再長(zhǎng)一些，即留有一定的冗余； CE—in_dly信號(hào)再經(jīng)過(guò)一個(gè)反相器單元變?yōu)樾盘?hào)CE_in—dly—n，該信號(hào) CE_in—dly—n與CE一in信號(hào)與運(yùn)算即得到需要的輸出信號(hào)CE一out，該輸出 信號(hào)CE一out即為Flash存儲(chǔ)器的芯片啟動(dòng)信號(hào)。這種方法的好處是，不論 Flash控制器時(shí)鐘的快慢，脈寬轉(zhuǎn)換單元均能將大于Tea的信號(hào)CE(如圖3 所示)變換為固定脈沖寬度，從而達(dá)到省功耗的目的。
當(dāng)Flash存儲(chǔ)器的芯片啟動(dòng)信號(hào)保持最短脈寬時(shí)，從Flash中讀入的數(shù)據(jù) Flash—data一in的有效時(shí)間也會(huì)比較短，這不利于CPU讀取數(shù)據(jù)，所以有必要 將讀入數(shù)據(jù)的有效時(shí)間拓寬為Flash控制器時(shí)鐘周期的整數(shù)倍。圖4及圖5給
出了一種實(shí)現(xiàn)的方法，它使用鎖存器(Latch)409將Flash—data—in(即圖4中的信 號(hào)408)鎖存，輸出拓寬后的信號(hào)mem—datajn(即圖4中的信號(hào)410)。該鎖存 器的D端用于輸入數(shù)據(jù)信號(hào)Flash—data—in，其G端用于控制信號(hào)lateh—gate輸 入，其Q端用于輸出數(shù)據(jù)信號(hào)，當(dāng)控制信號(hào)有效時(shí)(比如高電平)，D端的輸 入數(shù)據(jù)信號(hào)輸出到Q端；當(dāng)控制信號(hào)無(wú)效時(shí)(比如低電平)，不論D端的輸入 數(shù)據(jù)信號(hào)如何變化，Q端的數(shù)據(jù)被保存，實(shí)現(xiàn)數(shù)據(jù)的鎖存。鎖存器的控制信 號(hào)latchjate(信號(hào)407)來(lái)源與CE—out信號(hào)的實(shí)現(xiàn)方法類(lèi)似，它是信號(hào)406與信 號(hào)401相與的結(jié)果，它的脈寬小于CE—out。
鎖存器的控制信號(hào)latch—gate的有效脈寬最好包含在信號(hào)CE—out的有效 脈寬內(nèi)，更嚴(yán)格的講應(yīng)該包含在信號(hào)flasl^data—in的有效區(qū)間內(nèi)。這是因?yàn)椋?讀Flash存儲(chǔ)器數(shù)據(jù)在CE一out有效之后(由低電平變?yōu)楦唠娖?最多Tca時(shí)間 開(kāi)始有效，然后在CE一out無(wú)效之后(由高電平變?yōu)榈碗娖?之后馬上也變 為無(wú)效。如果latchjate的有效脈寬比CE—out的有效脈寬長(zhǎng)，比如CE一out變 為無(wú)效后latch—gate仍然有效，那么最終鎖存器鎖存到的數(shù)據(jù)即為無(wú)效數(shù)據(jù)。
如圖6所示，address和other command信號(hào)與圖3中的對(duì)應(yīng)信號(hào)一致， CE—out信號(hào)是圖3中的CE信號(hào)經(jīng)過(guò)脈沖轉(zhuǎn)換單元后的輸出，該CE—out信號(hào)的 有效時(shí)間KTca+時(shí)間余量)，圖6中所示的Tca為50ns，設(shè)時(shí)間余量為30ns， 貝IJCE—out的有效吋間為80ns，而圖3中的CE信號(hào)的有效時(shí)間接近200ns，所 以本發(fā)明相對(duì)現(xiàn)有技術(shù)可以大大降低功耗。Flash—data—in信號(hào)是在CEjut 信號(hào)有效之后最長(zhǎng)Tca時(shí)間開(kāi)始有效，在CE—Out無(wú)效之后也變?yōu)闊o(wú)效。 Latchjgate信號(hào)的目的是將flash—data—in數(shù)據(jù)鎖存，它必須在fals、data—in信 號(hào)無(wú)效之前(即CE—out信號(hào)無(wú)效之前)也變?yōu)闊o(wú)效。本實(shí)施方式中，latch_gate 的有效脈寬小于CE一out的有效脈寬，從而可以保證在比較安全的區(qū)間鎖存 flash—data—in數(shù)據(jù)。Mem—data—in信號(hào)是鎖存器鎖存之后的數(shù)據(jù)信號(hào)，它的 有效寬度基本與address禾nother command信號(hào)保持同步，即與Flash控制器的 時(shí)鐘保持同步，方便CPU等主控設(shè)備讀取數(shù)據(jù)；Flash存儲(chǔ)器的最快訪(fǎng)問(wèn)時(shí) 間不能小于Tca,而且為了保證讀操作的可靠性，最快訪(fǎng)問(wèn)時(shí)間還需要留有 一定的余量，即最快訪(fǎng)問(wèn)時(shí)間略大于Tca，比如Tca定義為50ns，最快訪(fǎng)問(wèn)時(shí) 間可以選取為60 80ns。
本發(fā)明中，數(shù)據(jù)暫存單元也可以采用緩存器，如D形觸發(fā)器，該D形觸 發(fā)器有一個(gè)輸入數(shù)據(jù)信號(hào)(D端)、 一個(gè)輸入時(shí)鐘信號(hào)(clk)、 一個(gè)復(fù)位信號(hào)輸 入(reset)及輸出數(shù)據(jù)信號(hào)(Q端)，在時(shí)鐘信號(hào)的上升沿或下降沿，D端輸入的
數(shù)據(jù)就會(huì)傳遞到Q端。該時(shí)鐘信號(hào)dk的開(kāi)關(guān)由控制信號(hào)控制，即將前述的 latch^ate的信號(hào)和輸入時(shí)鐘信號(hào)相與，得到該D形觸發(fā)器的時(shí)鐘信號(hào)，即門(mén) 控時(shí)鐘，為了保證有觸發(fā)沿產(chǎn)生，latchjate的有效日廿間必須長(zhǎng)于與其相與 的時(shí)鐘信號(hào)的周期。
以上內(nèi)容是結(jié)合具體的優(yōu)選實(shí)施方式對(duì)本發(fā)明所作的進(jìn)一步詳細(xì)說(shuō) 明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說(shuō)明。對(duì)于本發(fā)明所屬技術(shù) 領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若 干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種Flash存儲(chǔ)器的功耗控制方法，其特征在于包括如下步驟1)通過(guò)Flash控制器發(fā)送與其時(shí)鐘同步的讀指令信號(hào)；2)將該讀指令信號(hào)轉(zhuǎn)換為芯片啟動(dòng)信號(hào)，使該芯片啟動(dòng)信號(hào)的脈寬小于Flash控制器的時(shí)鐘脈寬，且該芯片啟動(dòng)信號(hào)的脈寬不小于Flash存儲(chǔ)器的最快訪(fǎng)問(wèn)時(shí)間；3)該芯片啟動(dòng)信號(hào)開(kāi)啟Flash控制器，進(jìn)行Flash存儲(chǔ)器數(shù)據(jù)的讀取。
2. 根據(jù)權(quán)利要求1所述的Flash存儲(chǔ)器的功耗控制方法，其特征在于 所述的步驟2)包括2a)將讀指令信號(hào)延時(shí)；2b)將延時(shí)后的信號(hào)反向得到 反向信號(hào)；2c)將該反向信號(hào)和讀指令信號(hào)與運(yùn)算得到芯片啟動(dòng)信號(hào)。
3. 根據(jù)權(quán)利要求1或2所述的Flash存儲(chǔ)器的功耗控制方法，其特征 在于所述的芯片啟動(dòng)信號(hào)的脈寬等于Flash存儲(chǔ)器的最快訪(fǎng)問(wèn)時(shí)間。
4. 根據(jù)權(quán)利要求1或2所述的Flash存儲(chǔ)器的功耗控制方法，其特征 在于所述的Flash存儲(chǔ)器的讀數(shù)據(jù)信號(hào)的脈寬為Flash控制器的時(shí)鐘周期 的整數(shù)倍。
5. 根據(jù)權(quán)利要求4所述的Flash存儲(chǔ)器的功耗控制方法，其特征在于 所述的讀數(shù)據(jù)信號(hào)的脈寬通過(guò)鎖存器拓展為Flash控制器時(shí)鐘周期的整數(shù) 倍。
6. —種Flash存儲(chǔ)器系統(tǒng)，包括中央處理單元，其特征在于還包括 Flash存儲(chǔ)器及Flash控制器，該Flash控制器包括Flash控制器主控單元、 脈寬轉(zhuǎn)換單元及數(shù)據(jù)暫存單元，該中央處理單元通過(guò)總線(xiàn)與Flash控制器 主控單元連接，F(xiàn)lash控制器主控單元的輸出與脈寬轉(zhuǎn)換單元的輸入連接， 脈寬轉(zhuǎn)換單元的輸出與Flash存儲(chǔ)器的芯片啟動(dòng)端口連接，F(xiàn)lash存儲(chǔ)器的 讀數(shù)據(jù)端口與數(shù)據(jù)暫存單元的輸入連接，該數(shù)據(jù)暫存單元的輸出與Flash 控制器主控單元連接，中央處理單元通過(guò)Flash控制器主控單元發(fā)出讀指 令信號(hào)，脈寬轉(zhuǎn)換單元響應(yīng)該讀指令信號(hào)并將其轉(zhuǎn)換為芯片啟動(dòng)信號(hào)，使 該芯片啟動(dòng)信號(hào)的脈寬小于Flash控制器的時(shí)鐘脈寬，該芯片啟動(dòng)信號(hào)的 脈寬不小于Flash存儲(chǔ)器自身預(yù)設(shè)的最快訪(fǎng)問(wèn)時(shí)間，F(xiàn)lash存儲(chǔ)器響應(yīng)該芯 片啟動(dòng)信號(hào)并開(kāi)啟，開(kāi)始進(jìn)行數(shù)據(jù)讀取，該數(shù)據(jù)暫存單元接收Flash存儲(chǔ) 器的讀數(shù)據(jù)信號(hào)并將該讀數(shù)據(jù)信號(hào)的脈寬拓展為Flash控制器時(shí)鐘周期的 整數(shù)倍。
7. 根據(jù)權(quán)利要求6所述的Flash存儲(chǔ)器系統(tǒng)，其特征在于所述的脈 寬轉(zhuǎn)換單元包括順次串接于Flash控制器主控單元和Flash存儲(chǔ)器之間的延 時(shí)單元、反相器單元及與運(yùn)算單元。
8.根據(jù)權(quán)利要求6或7所述的Flash存儲(chǔ)器系統(tǒng)，其特征在于所述 數(shù)據(jù)暫存單元為鎖存器。
全文摘要
本發(fā)明公開(kāi)了一種Flash存儲(chǔ)器的功耗控制方法及控制系統(tǒng)，它包括如下步驟1)通過(guò)Flash控制器發(fā)送與其時(shí)鐘同步的讀指令信號(hào)；2)將該讀指令信號(hào)轉(zhuǎn)換為芯片啟動(dòng)信號(hào)，使該芯片啟動(dòng)信號(hào)的脈寬小于Flash控制器的時(shí)鐘周期，且該芯片啟動(dòng)信號(hào)的脈寬不小于Flash存儲(chǔ)器的最快訪(fǎng)問(wèn)時(shí)間；3)該芯片啟動(dòng)信號(hào)開(kāi)啟Flash控制器，進(jìn)行Flash存儲(chǔ)器數(shù)據(jù)的讀取?？刂艶lash存儲(chǔ)器開(kāi)閉的芯片啟動(dòng)信號(hào)的脈寬小于Flash控制器的時(shí)鐘周期，使得不論時(shí)鐘快慢，每次對(duì)Flash存儲(chǔ)器的讀操作均能保持較低的功耗，從而降低整個(gè)Flash存儲(chǔ)器的功耗。
文檔編號(hào)G11C16/06GK101114521SQ200710094048
公開(kāi)日2008年1月30日 申請(qǐng)日期2007年8月28日 優(yōu)先權(quán)日2007年8月28日
發(fā)明者張明雄, 苗書(shū)立, 琮 趙 申請(qǐng)人:鉅泉光電科技(上海)有限公司