專利名稱：在線測(cè)試期間閃存的并行編程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及對(duì)可編程器進(jìn)行編程，更具體地，涉及在進(jìn)行在線測(cè)試期間對(duì)閃存器件進(jìn)行并行編程。
背景技術(shù)：
由于在后面的制造過(guò)程中才對(duì)部件進(jìn)行編程的本質(zhì)特性，板上編程(onboard programming)通常更加靈活。在后面的過(guò)程中出現(xiàn)產(chǎn)品定制時(shí)，重寫的可能性較少。將可編程器件送出進(jìn)行編程可以造成兩天或十天的延時(shí)。這種延時(shí)導(dǎo)致需要手頭可以得到長(zhǎng)達(dá)十天的預(yù)備要編程的器件。當(dāng)編程出現(xiàn)變化時(shí)，手頭和在流水線上的預(yù)編程器件需要重新編程。在板上對(duì)器件進(jìn)行編程則將這兩天到十天的存貨減少到0，將重新編程的需要減少到僅僅需要對(duì)已經(jīng)生產(chǎn)的PCB重新編程，而對(duì)已經(jīng)生產(chǎn)的PCB重新編程可能在任一情況中都需要。
在板上對(duì)器件編程有幾種選擇。常用的方法是使用在線測(cè)試器(ICT)以下載代碼到器件。在產(chǎn)品產(chǎn)量較大的制造環(huán)境中，下載時(shí)間加上實(shí)際ICT測(cè)試時(shí)間必須在制造過(guò)程的時(shí)間要求之內(nèi)，否則在ICT中就可能形成瓶頸。對(duì)閃存編程速度的改進(jìn)可以消除這種瓶頸。在ICT在要求的時(shí)間幀之內(nèi)完成的編程幾乎是免費(fèi)的，但是在殼體外或者在分離的平臺(tái)上執(zhí)行的編程可以是很昂貴的。當(dāng)已經(jīng)執(zhí)行了在線測(cè)試時(shí)，如果使用ICT完成編程，則費(fèi)用可能接近為0。編程速度對(duì)于實(shí)現(xiàn)接近0的費(fèi)用是非常關(guān)鍵的。
通過(guò)將整個(gè)編程時(shí)間除以在該時(shí)間內(nèi)被編程的器件的數(shù)目，在同一時(shí)間內(nèi)對(duì)幾個(gè)器件進(jìn)行編程的能力縮短了每個(gè)器件的編程時(shí)間。有些ICT系統(tǒng)能夠一次測(cè)試多于一個(gè)器件，例如，有些ICT系統(tǒng)提供將硬件添加至系統(tǒng)從而實(shí)現(xiàn)并行能力的方法。但是這種設(shè)備是非常昂貴的，并且僅限于對(duì)有限數(shù)目個(gè)器件進(jìn)行并行編程。
因此，一種用于在進(jìn)行在線測(cè)試期間對(duì)大量的閃存器件進(jìn)行并行編程的方法是有益的。

發(fā)明內(nèi)容
描述了一種在進(jìn)行在線測(cè)試期間對(duì)閃存器件并行編程的方法和系統(tǒng)。在進(jìn)行在線測(cè)試期間對(duì)閃存器件并行編程的方法包括識(shí)別多個(gè)連接至測(cè)試夾具的印制電路板中的哪一個(gè)具有通過(guò)了在線測(cè)試的閃存器件；以及對(duì)通過(guò)了在線測(cè)試的閃存器件并行編程。識(shí)別多個(gè)連接至測(cè)試夾具的印制電路板中的哪一個(gè)具有通過(guò)在線測(cè)試的閃存器件可包括從在線測(cè)試器接收信號(hào)。
對(duì)通過(guò)在線測(cè)試的閃存器件進(jìn)行編程包括使能所述測(cè)試夾具內(nèi)與具有通過(guò)在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器；禁用所述測(cè)試夾具內(nèi)與具有沒有通過(guò)在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器；以及經(jīng)由使能的緩沖器傳遞來(lái)自所述在線測(cè)試器的編程信息。編程信息可包括對(duì)通過(guò)在線測(cè)試的閃存器件進(jìn)行編程的地址、數(shù)據(jù)、以及控制信號(hào)。
使能緩沖器將所述在線測(cè)試器電連接至對(duì)應(yīng)于使能的緩沖器的印制電路板。禁用緩沖器阻止了相應(yīng)的印制電路板上的閃存器件被編程。此外，禁用緩沖器保護(hù)了所述在線測(cè)試器不受沒有通過(guò)在線測(cè)試的閃存器件的影響。
對(duì)通過(guò)在線測(cè)試的閃存器件并行編程包括連接所述測(cè)試夾具內(nèi)的多個(gè)并行編程器件，所述并行編程器件的數(shù)目與連接至所述測(cè)試夾具的印制電路板的數(shù)目相等。所述并行編程器件提供在線測(cè)試器和多個(gè)印制電路板之間的通信路徑，所述通信路徑有助于對(duì)通過(guò)在線測(cè)試的閃存器件并行編程。
該方法還包括監(jiān)控對(duì)通過(guò)在線測(cè)試的閃存器件并行編程的完成。監(jiān)控并行編程的完成包括監(jiān)控就緒忙碌線，和/或讀取所述閃存器件內(nèi)的狀態(tài)寄存器。
一種在進(jìn)行在線測(cè)試期間對(duì)閃存存儲(chǔ)器并行編程的系統(tǒng)，包括處理器，數(shù)據(jù)存儲(chǔ)器，以及機(jī)器語(yǔ)言指令，存儲(chǔ)在所述數(shù)據(jù)存儲(chǔ)器內(nèi)，可由所述處理器執(zhí)行以從在線測(cè)試器接收用于識(shí)別多個(gè)連接至測(cè)試夾具的印制電路板中的哪一個(gè)具有通過(guò)了在線測(cè)試的閃存器件的信號(hào)，使能所述測(cè)試夾具內(nèi)與具有通過(guò)了在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器，禁用所述測(cè)試夾具內(nèi)與具有沒有通過(guò)在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器；以及經(jīng)由使能的緩沖器傳遞來(lái)自所述在線測(cè)試器的編程信息，以對(duì)通過(guò)了在線測(cè)試的閃存器件并行編程。
另一種在進(jìn)行在線測(cè)試期間對(duì)閃存存儲(chǔ)器并行編程的系統(tǒng)，包括在線測(cè)試器，設(shè)計(jì)為對(duì)多個(gè)印制電路板進(jìn)行在線測(cè)試，其中所述在線測(cè)試器包括在測(cè)試期間連接至多個(gè)印制電路板的測(cè)試夾具；以及多個(gè)電路，設(shè)置在所述測(cè)試夾具內(nèi)，其中所述多個(gè)電路中的每一個(gè)對(duì)應(yīng)于多個(gè)印制電路板中的一個(gè)。此外其中每個(gè)所述電路包括處理器，從所述在線測(cè)試器接收指出所述多個(gè)印制電路板中的哪一個(gè)具有待編程的閃存器件的信號(hào)；以及至少一個(gè)緩沖器，由所述處理器使能所述至少一個(gè)緩沖器，以允許所述在線測(cè)試器對(duì)待編程的閃存器件進(jìn)行編程。所述在線測(cè)試器對(duì)待編程的閃存器件并行編程。
如果所述閃存器件沒有通過(guò)在線測(cè)試，則所述處理器可以禁用所述至少一個(gè)緩沖器。所述至少一個(gè)緩沖器包括地址緩沖器、數(shù)據(jù)緩沖器、以及控制緩沖器。所述處理器可以使能所述至少一個(gè)緩沖器直到對(duì)所述閃存器件的編程完成為止。所述處理器通過(guò)監(jiān)控就緒忙碌線來(lái)確定對(duì)所述閃存器件的編程是否已經(jīng)完成。所述處理器通過(guò)讀取所述閃存器件內(nèi)的狀態(tài)存儲(chǔ)器來(lái)確定對(duì)所述閃存器件的編程是否已經(jīng)完成。每個(gè)所述電路還包括用于與所述在線測(cè)試器進(jìn)行通信的總線，以及用于與相應(yīng)的印制電路板進(jìn)行通信的總線。
對(duì)本領(lǐng)域技術(shù)人員而言，通過(guò)閱讀以下的詳細(xì)說(shuō)明，并適當(dāng)?shù)貐⒖妓礁綀D，本發(fā)明的這些和其它方案和優(yōu)點(diǎn)是顯而易見的。此外，應(yīng)該理解，發(fā)明內(nèi)容部分僅僅是實(shí)例，并非用于限制本發(fā)明所要求保護(hù)的范圍。


以下將結(jié)合附圖對(duì)優(yōu)選實(shí)施例進(jìn)行描述，其中不同附圖中的相似的附圖標(biāo)記表示相似的元件，并且其中圖1為根據(jù)實(shí)例的在線測(cè)試器的框圖；圖2為根據(jù)實(shí)例的電路板的框圖；圖3為根據(jù)實(shí)例的位于測(cè)試夾具(test fixture)內(nèi)的一組并行編程器件的框圖；圖4為根據(jù)另一實(shí)例的位于測(cè)試夾具(test fixture)內(nèi)的一組并行編程器件的方框圖；圖5為根據(jù)實(shí)例的并行編程的框圖；圖6為根據(jù)另一實(shí)例的并行編程的框圖；圖7為根據(jù)另一實(shí)例的并行編程的框圖；圖8為根據(jù)實(shí)例的并行編程器件的框圖。
具體實(shí)施例方式
圖1為在線測(cè)試器(ICT)100的框圖。作為非限制性實(shí)例，ICT 100可以是HP/Agilent 3070。通常，ICT 100包括測(cè)試夾具104、測(cè)試頭106、以及計(jì)算機(jī)108。測(cè)試頭106和計(jì)算機(jī)108的組合有時(shí)被稱為ICT機(jī)，并且可以如圖3所示共同放置測(cè)試頭106和計(jì)算機(jī)108。
ICT 100可以設(shè)計(jì)為測(cè)試印制電路板(PCB)102或者包括不只一個(gè)PCB的電路板面板(circuit board panel)，例如參考圖2說(shuō)明的電路板面板200。例如ICT 100可以測(cè)試PCB 102或者電路板面板200的短路、斷路、最大電流(current draw)、容差(tolerance)、和/或功能。可以為每個(gè)PCB設(shè)計(jì)定制測(cè)試夾具104。
計(jì)算機(jī)108包括處理器，數(shù)據(jù)存儲(chǔ)器，以及在本領(lǐng)域公知的，存儲(chǔ)在數(shù)據(jù)存儲(chǔ)器中并且可由處理器來(lái)執(zhí)行的機(jī)器語(yǔ)言指令。計(jì)算機(jī)108不限于具有任何特定類型的處理器、數(shù)據(jù)存儲(chǔ)器、或指令格式。計(jì)算機(jī)108可以選擇專門用于特定類型的電路板設(shè)計(jì)的測(cè)試應(yīng)用程序。通常，測(cè)試應(yīng)用程序?qū)⑿畔Ⅱ?qū)動(dòng)到測(cè)試頭106。
測(cè)試頭106接收來(lái)自計(jì)算機(jī)108的信息，并通過(guò)驅(qū)動(dòng)測(cè)試頭106上的多個(gè)測(cè)試引腳110來(lái)響應(yīng)，測(cè)試引腳110包括向測(cè)試夾具104提供數(shù)據(jù)和地址信息的測(cè)試引腳110。測(cè)試夾具104包括與至少一些測(cè)試引腳110對(duì)準(zhǔn)的觸點(diǎn)112，這些觸點(diǎn)被引至相應(yīng)的彈性探針114。以這種方式固定彈性探針114，即，在PCB 102或電路板面板200放置在測(cè)試夾具104上時(shí)，彈性探針114與位于PCB 102或電路板面板200的底部表面的各種測(cè)試焊盤(test pad)(未示出)相接觸。這些測(cè)試焊盤被引至與PCB102或電路板面板200相連接的元件的各個(gè)引腳。
計(jì)算機(jī)108內(nèi)的處理器可以是向量處理器，其有助于測(cè)試PCB 102或電路板面板200。向量處理器產(chǎn)生發(fā)送至PCB 102或電路板面板200的輸入，而作為響應(yīng)，向量處理器期望來(lái)自PCB 102和電路板面板200的特定輸出。如果向量處理器接收到期望的輸出，那么這種特定測(cè)試圖案(pattern)可以被認(rèn)為是合格的測(cè)試。否則，向量處理器可以將測(cè)試確定為失敗，這表明PCB102或者電路板面板200是有故障的。在向量處理器向PCB102或者電路板面板200提供了有效的測(cè)試時(shí)，這種類型的處理器不能做出決定。
ICT 100也可以用于對(duì)PCB 102或者電路板面板200上的存儲(chǔ)組件進(jìn)行編程。例如，ICT 100可以用于對(duì)位于PCB 102或者電路板面板200上的閃存器件進(jìn)行編程。通常，ICT 100向閃存器件發(fā)出編程命令，應(yīng)用要編程的地址和數(shù)據(jù)，并隨后輪詢驗(yàn)證編程是否完成。通常，每種閃存器件都具有提供給ICT 100的用于編程的特定指令。
圖2為電路板面板200的方框圖。電路板面板200可以包括多于一個(gè)PCB，例如PCB 202-212。雖然電路板面板200示出了具有六個(gè)PCB 202-212，但是電路板面板200可以具有多于六個(gè)或少于六個(gè)PCB。為了制造效率，PCB202-212通常是制造為一個(gè)電路板面板的相同電路的多個(gè)實(shí)例(instance)。可以在制造和測(cè)試之后，通過(guò)切割或者折斷來(lái)分離PCB 202-212，以提供單個(gè)產(chǎn)品。例如，每個(gè)PCB 202-212可以是調(diào)制解調(diào)器板。
使用并行編程器件是有益的，其對(duì)在位于電路板面板200(例如，在測(cè)單元(UUT))上的PCB上包含的所有閃存器件基本上同時(shí)進(jìn)行編程。多模塊ICT可以具有用于將信號(hào)從特定模塊傳送到模塊所測(cè)試的UUT的總線。特定的閃存可能會(huì)不能通過(guò)一個(gè)或多個(gè)標(biāo)準(zhǔn)ICT測(cè)試，并且不能被編程。不能對(duì)沒有通過(guò)測(cè)試的閃存進(jìn)行編程。因此，如果特定的閃存不能通過(guò)ICT測(cè)試，則并行編程器件應(yīng)該能夠禁止對(duì)這些閃存器件進(jìn)行編程。此外，不能進(jìn)行編程的閃存器件不應(yīng)阻止其它閃存器件的編程。
圖3為示出位于測(cè)試夾具104內(nèi)的一組并行編程器件300的框圖。每個(gè)并行編程器件300為具有小足印的(small footprint)的獨(dú)立器件，其使得并行編程器件300能夠安裝在具有有線探針干涉的測(cè)試夾具104內(nèi)。使用標(biāo)準(zhǔn)連接器、使用直接連接或通過(guò)繞接至測(cè)試夾具104內(nèi)的探針插座的線、或者使用將電路添加至測(cè)試夾具104的其它任意方法都可以將并行編程器件300連接至測(cè)試夾具104。
優(yōu)選地，測(cè)試夾具104設(shè)計(jì)為具有能夠與并行編程器件300連接的附加連接器(未示出)。結(jié)果，可以將并行編程器件300稱為“插件”器件，其可以容易地插入測(cè)試夾具104或從測(cè)試夾具104中移出，而不影響ICT機(jī)的運(yùn)行?？梢杂秒娋€將連接器連接至彈性探針114，彈性探針114被連接至測(cè)試夾具104內(nèi)的觸點(diǎn)112。
圖4為示出一組位于測(cè)試夾具104內(nèi)的并行編程器件300(描述為“并行器件”)的另一視圖的方框圖400。在此實(shí)例中，十個(gè)UUT設(shè)置在300HP/Agilent 3070雙模塊系統(tǒng)內(nèi)，并經(jīng)由并行編程器件并行連接。圖4中的灰色區(qū)域表示測(cè)試夾具104的容量。
雖然圖4描繪了雙模塊系統(tǒng)，但是ICT 100可以是單模塊系統(tǒng)或者具有多于兩個(gè)模塊的系統(tǒng)。圖4中的雙模塊系統(tǒng)示出了并行器件的兩個(gè)(或多個(gè))并行支路。如果必要，可以使并行支路在模塊1和模塊2之間的接地平面(ground plane)分開。如果ICT 100僅包括一個(gè)模塊或計(jì)算機(jī)108，則并行器件可以被并行連接至這個(gè)模塊。
如圖3-圖4所示，單個(gè)并行編程器件300被專門用于每個(gè)UUT。在圖3描繪的實(shí)例中，有四個(gè)并行編程器件300，而在圖4描繪的實(shí)例中，有十個(gè)并行編程器件300。雖然并行編程器件300被描繪為單機(jī)器件，可以理解的是，可以將并行編程器件300封裝在一個(gè)或多個(gè)封包(package)內(nèi)。
在對(duì)閃存進(jìn)行編程的過(guò)程開始之前接合并行編程器件300。單個(gè)的并行編程器件300將從ICT機(jī)的總線上發(fā)出的信號(hào)適當(dāng)?shù)貞?yīng)用到UUT上的閃存上。圖5-圖7提供了對(duì)于并行編程器件300、ICT機(jī)、以及UUT之間通信的多種描述。
圖5為示出了并行編程器件300如何在ICT期間對(duì)閃存進(jìn)行編程的框圖。在此實(shí)例中，來(lái)自ICT機(jī)的輸入信號(hào)被發(fā)送至與UUT1相對(duì)應(yīng)的總線上?？偩€也被連接至與UUT1相連的第一并行編程器件300。隨后經(jīng)由其它相應(yīng)的并行編程器件300，將總線上的信號(hào)連接至其它的UUT。
如果任何一個(gè)閃存(在此實(shí)例中的UUT2、UUT3、或UUT4)沒有通過(guò)ICT測(cè)試和/或不需要進(jìn)行編程，則并行編程器件300不將這個(gè)UUT連接至總線。這防止了對(duì)閃存進(jìn)行編程，并且保護(hù)總線不會(huì)出現(xiàn)可能的短路或與這個(gè)UUT相關(guān)聯(lián)的器件問題。圖6和圖7提供了在一個(gè)閃存沒有通過(guò)在線測(cè)試的情況下，進(jìn)行并行編程的實(shí)例。
圖6為示出當(dāng)UUT 3上的閃存沒有通過(guò)ICT測(cè)試時(shí)，進(jìn)行并行編程的框圖600。與UUT 3相關(guān)聯(lián)的并行編程器件300斷開UUT 3與總線之間的連接，以阻止對(duì)這個(gè)UUT進(jìn)行編程。圖7為示出當(dāng)UUT 1上的閃存沒有通過(guò)ICT測(cè)試時(shí)，進(jìn)行并行編程的框圖700。在此實(shí)例中，ICT機(jī)驅(qū)動(dòng)至UUT 2，UUT2將這些信號(hào)連接至總線。連接至UUT 1的并行編程器件300從總線接收信號(hào)，但是并不將總線連接至UUT 1。
如上所述，并行編程器件300從ICT機(jī)驅(qū)動(dòng)信號(hào)至具有通過(guò)ICT測(cè)試的閃存器件的UUT。如果多于一個(gè)UUT具有沒有通過(guò)ICT測(cè)試的閃存器件，則相應(yīng)的并行編程器件300不驅(qū)動(dòng)信號(hào)至這些UUT。結(jié)果，基于哪一個(gè)閃存器件通過(guò)ICT測(cè)試，存在多種由并行編程器件300進(jìn)行編程的閃存器件的組合。
通常，何時(shí)閃存編程可以進(jìn)入到下一地址和數(shù)據(jù)的決定通過(guò)閃存器件做出的、顯示對(duì)閃存器件的編程已經(jīng)完成的響應(yīng)來(lái)確定。有兩種常用的方法來(lái)確定何時(shí)閃存完成操作(1)使用通常被稱為就緒忙碌信號(hào)的硬件信號(hào)；以及(2)直接讀取閃存器件本身的狀態(tài)寄存器。
為實(shí)現(xiàn)就緒忙碌方法，就緒忙碌線可以在閃存器件進(jìn)行操作時(shí)被拉低，而在操作完成時(shí)回到高狀態(tài)。通過(guò)等待就緒忙碌線回到高狀態(tài)，并行編程器件300可以確定何時(shí)下一次地址和數(shù)據(jù)編程會(huì)出現(xiàn)。并行編程器件300可以包括將所有被編程的閃存器件的就緒/忙碌線連接在一起的邏輯器件。這個(gè)邏輯器件的單個(gè)輸出發(fā)出信號(hào)，表明所有的閃存器件已經(jīng)完成了操作并為下一次操作做好了準(zhǔn)備。
為實(shí)現(xiàn)狀態(tài)寄存器方法，并行編程器件300通過(guò)并入微處理器或邏輯器件來(lái)讀取狀態(tài)寄存器，以與閃存器件通信并隨后通過(guò)與上述就緒忙碌接口相同的接口做出響應(yīng)。當(dāng)每個(gè)編程操作開始時(shí)，處理器可以將連接至就緒忙碌線的相同的線拉低。當(dāng)狀態(tài)寄存器報(bào)告閃存已經(jīng)完成了它的操作時(shí)，微處理器或邏輯器件可以將就緒忙碌線拉高。這基本上向編程源(programmingsource)提供了與就緒/忙碌方法相似的信號(hào)傳輸。
為了給特定閃存器件選擇就緒忙碌方法或狀態(tài)寄存器方法，可以使用硬件上的跳線(jumper)或信號(hào)確定使用上述哪種方法。微處理器或邏輯器件可以處理這個(gè)信號(hào)或跳線的設(shè)置，從而做出響應(yīng)。
圖8為并行處理器件的300的框圖800。并行處理器件300包括微處理器802、數(shù)據(jù)緩沖器804、地址緩沖器806、控制緩沖器808、一級(jí)總線接口810、二級(jí)總線接口812、ICT總線連接器814、以及UUT連接器816。并行處理器件300也可以具有其它組件。
此外，并行處理器件300可以具有提供基本上相同功能的不同設(shè)計(jì)，例如，如果所有的UUT都具有已知的好的閃存器件，那么微處理器802和/或緩沖器804-808就是不必要的了。作為替代，可以使用電線直接連接一級(jí)總線810和二級(jí)總線812。
微處理器802控制并行處理器件300的操作。微處理器802通過(guò)ICT總線連接器814和初級(jí)總線接口810從ICT機(jī)獲取、信號(hào)。這些信號(hào)可以指出并行處理器件300應(yīng)該使能或禁用緩沖器804-808。當(dāng)使能緩沖器804-808時(shí)，微處理器802允許從ICT機(jī)經(jīng)由二級(jí)總線接口812發(fā)出信號(hào)，以對(duì)連接至UUT 816上的閃存器件進(jìn)行編程。微處理器802允許訪問UUT，直到完成對(duì)閃存的并行編程。
通過(guò)并行使用多個(gè)并行處理器件300，ICT機(jī)可以對(duì)閃存并行編程，從而以并行的器件的數(shù)目劃分每個(gè)器件的閃存時(shí)間，雖然理論上對(duì)能夠并行實(shí)現(xiàn)的并行處理器件300的數(shù)目沒有限制，但是由于測(cè)試夾具104可能存在連接和/或空間的限制，可能限制了能夠同時(shí)進(jìn)行編程的閃存的數(shù)目。
一組并行處理器件300允許在基本上同一時(shí)間對(duì)閃存進(jìn)行編程，而不使用附加的來(lái)自ICT機(jī)的資源。使用HP/Agilent 3070雙模塊機(jī)來(lái)說(shuō)明下面的實(shí)例，其中HP/Agilent 3070雙模塊機(jī)能夠并行測(cè)試和閃存兩個(gè)板。如果電路板面板200有10個(gè)板，而每個(gè)器件的閃存時(shí)間是15秒，那么HP/Agilent3070雙模塊機(jī)需要75秒來(lái)對(duì)所有的10個(gè)器件進(jìn)行編程一次對(duì)10個(gè)器件中的兩個(gè)器件進(jìn)行編程。通過(guò)使用測(cè)試夾具104中的并行處理器件300，HP/Agilent 3070能夠在15秒內(nèi)對(duì)所有10個(gè)板并行閃存。結(jié)果，不必將添加附加的模塊添加至HP/Agilent 3070，就能顯著地縮短對(duì)所有閃存器件進(jìn)行編程的時(shí)間。
本發(fā)明并不限于如上所述的總線型方法，也可以使用其它的并行編程方法。例如，ICT機(jī)可以將程序代碼以順序方式傳送至每個(gè)并行編程器件300。這樣，幾個(gè)并行編程器件300可以在幾乎同一時(shí)間對(duì)閃存進(jìn)行編程，雖然編程的開始時(shí)間可以被程序傳送時(shí)間延遲。
應(yīng)該可以理解，所舉的實(shí)施例僅為示例性的，而不應(yīng)看作是對(duì)本發(fā)明的范圍的限制。例如，雖然在此參考HP/Agilent ICT對(duì)閃存編程器300進(jìn)行了描述，但閃存編程器300也可以與其它ICT一起使用，例如由Teradyne、Genrad或其它公司制造的ICT。除非聲明了效果，否則權(quán)利要求書不應(yīng)理解成限制所述的順序或元件。因此，落入所附權(quán)利要求書精神和范圍內(nèi)的所有實(shí)施例及其等效都如同本發(fā)明一樣請(qǐng)求保護(hù)。
權(quán)利要求
1.一種在進(jìn)行在線測(cè)試期間對(duì)閃存存儲(chǔ)器并行編程的方法，包括組合識(shí)別多個(gè)連接至測(cè)試夾具的印制電路板中的哪一個(gè)具有通過(guò)了在線測(cè)試的閃存器件；以及對(duì)通過(guò)了在線測(cè)試的閃存器件并行編程。
2.如權(quán)利要求1所述的方法，其中識(shí)別多個(gè)印制電路板中的哪一個(gè)通過(guò)了在線測(cè)試包括從在線測(cè)試器接收信號(hào)。
3.如權(quán)利要求1所述的方法，其中對(duì)通過(guò)了在線測(cè)試的閃存器件并行編程包括使能所述測(cè)試夾具內(nèi)與具有通過(guò)在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器；禁用所述測(cè)試夾具內(nèi)與具有沒有通過(guò)在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器；以及經(jīng)由使能的緩沖器傳遞來(lái)自所述在線測(cè)試器的編程信息。
4.如權(quán)利要求3所述的方法，其中使能緩沖器將所述在線測(cè)試器電連接至對(duì)應(yīng)于使能的緩沖器的印制電路板。
5.如權(quán)利要求3所述的方法，其中禁用緩沖器防止了相應(yīng)的印制電路板上的閃存器件被編程。
6.如權(quán)利要求3所述的方法，其中禁用緩沖器保護(hù)了所述在線測(cè)試器不受沒有通過(guò)在線測(cè)試的閃存器件的影響。
7.如權(quán)利要求3所述的方法，其中所述編程信息包括對(duì)通過(guò)在線測(cè)試的閃存器件進(jìn)行編程的地址、數(shù)據(jù)、以及控制信號(hào)。
8.如權(quán)利要求1所述的方法，其中對(duì)通過(guò)在線測(cè)試的閃存器件并行編程包括連接所述測(cè)試夾具內(nèi)的多個(gè)并行編程器件，其中所述并行編程器件的數(shù)目與連接至所述測(cè)試夾具的印制電路板的數(shù)目相等。
9.如權(quán)利要求8所述的方法，其中所述并行編程器件提供在線測(cè)試器和多個(gè)印制電路板之間的通信路徑，所述通信路徑有助于對(duì)通過(guò)在線測(cè)試的閃存器件并行編程。
10.如權(quán)利要求1所述的方法，還包括監(jiān)控對(duì)通過(guò)在線測(cè)試的閃存器件并行編程的完成。
11.如權(quán)利要求10所述的方法，其中監(jiān)控并行編程的完成包括監(jiān)控就緒忙碌線。
12.如權(quán)利要求10所述的方法，其中監(jiān)控并行編程的完成包括讀取所述閃存器件內(nèi)的狀態(tài)寄存器。
13.一種在進(jìn)行在線測(cè)試期間對(duì)閃存存儲(chǔ)器并行編程的系統(tǒng)，包括組合處理器；數(shù)據(jù)存儲(chǔ)器；以及機(jī)器語(yǔ)言指令，存儲(chǔ)在所述數(shù)據(jù)存儲(chǔ)器內(nèi)，可由所述處理器執(zhí)行以從在線測(cè)試器接收用于識(shí)別多個(gè)連接至測(cè)試夾具的印制電路板中的哪一個(gè)具有通過(guò)了在線測(cè)試的閃存器件的信號(hào)；使能所述測(cè)試夾具內(nèi)與具有通過(guò)了在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器；禁用所述測(cè)試夾具內(nèi)與具有沒有通過(guò)在線測(cè)試的閃存器件的印制電路板相對(duì)應(yīng)的緩沖器；以及經(jīng)由使能的緩沖器傳遞來(lái)自所述在線測(cè)試器的編程信息，以對(duì)通過(guò)了在線測(cè)試的閃存器件并行編程。
14.一種在進(jìn)行在線測(cè)試期間對(duì)閃存存儲(chǔ)器并行編程的系統(tǒng)，包括組合在線測(cè)試器，設(shè)計(jì)為對(duì)多個(gè)印制電路板進(jìn)行在線測(cè)試，其中所述在線測(cè)試器包括在測(cè)試期間連接至多個(gè)印制電路板的測(cè)試夾具；以及多個(gè)電路，設(shè)置在所述測(cè)試夾具內(nèi)，其中所述多個(gè)電路中的每一個(gè)對(duì)應(yīng)于多個(gè)印制電路板中的一個(gè)，并且其中每個(gè)所述電路包括處理器，從所述在線測(cè)試器接收指出所述多個(gè)印制電路板中的哪一個(gè)具有待編程的閃存器件的信號(hào)；以及至少一個(gè)緩沖器，由所述處理器使能所述至少一個(gè)緩沖器，以允許所述在線測(cè)試器對(duì)待編程的閃存器件進(jìn)行編程；其中所述在線測(cè)試器對(duì)待編程的閃存器件并行編程。
15.如權(quán)利要求14所述的系統(tǒng)，其中如果所述閃存器件沒有通過(guò)在線測(cè)試，則所述處理器可以禁用所述至少一個(gè)緩沖器。
16.如權(quán)利要求14所述的系統(tǒng)，其中所述至少一個(gè)緩沖器包括地址緩沖器、數(shù)據(jù)緩沖器、以及控制緩沖器。
17.如權(quán)利要求14所述的系統(tǒng)，其中所述處理器可以使能至少一個(gè)所述緩沖器直到對(duì)所述閃存器件的編程完成為止。
18.如權(quán)利要求17所述的系統(tǒng)，其中所述處理器通過(guò)監(jiān)控就緒忙碌線來(lái)確定對(duì)所述閃存器件的編程是否已經(jīng)完成。
19.如權(quán)利要求17所述的系統(tǒng)，其中所述處理器通過(guò)讀取所述閃存器件內(nèi)的狀態(tài)存儲(chǔ)器來(lái)確定對(duì)所述閃存器件的編程是否已經(jīng)完成。
20.如權(quán)利要求14所述的系統(tǒng)，其中每個(gè)所述電路還包括用于與所述在線測(cè)試器進(jìn)行通信的總線，以及用于與相應(yīng)的印制電路板進(jìn)行通信的總線。
全文摘要
本發(fā)明描述了一種在進(jìn)行在線測(cè)試期間對(duì)閃存器件并行編程的方法和系統(tǒng)。并行處理器件位于在線測(cè)試器(ICT)的測(cè)試夾具內(nèi)，該在線測(cè)試器用于每個(gè)連接至該測(cè)試夾具的印制電路板(PCB)。并行處理器件控制ICT和PCB之間的通信。并行處理器件有助于對(duì)通過(guò)在線測(cè)試的閃存器件進(jìn)行并行編程。并行處理器件防止對(duì)沒有通過(guò)在線測(cè)試的閃存器件進(jìn)行編程。
文檔編號(hào)G11C16/10GK101079328SQ20071010299
公開日2007年11月28日 申請(qǐng)日期2007年5月8日 優(yōu)先權(quán)日2006年5月4日
發(fā)明者格雷格·阿米登, 薩米勒·阿西姆·阿登米爾, 格雷格·托帕姆 申請(qǐng)人:懷斯特爾技術(shù)有限公司