專利名稱：檢測(cè)偽編程單元的方法和使用其對(duì)偽編程單元編程的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種檢測(cè)非易失存儲(chǔ)器件中偽編程單元(under program cell)的方法和使用該方法對(duì)單元進(jìn)行編程的方法。
背景技術(shù)：
近來(lái)，對(duì)電編程和擦除數(shù)據(jù)以及不要求周期重寫(xiě)數(shù)據(jù)的刷新功能的非 易失存儲(chǔ)器件的要求增加了。非易失存儲(chǔ)器件通常包括存儲(chǔ)單元陣列，其中將用于存儲(chǔ)數(shù)據(jù)的存 儲(chǔ)單元布置成矩陣；以及頁(yè)面緩沖器，其用于將數(shù)據(jù)編程到存儲(chǔ)單元陣列 的特定存儲(chǔ)單元并從存儲(chǔ)單元中讀取數(shù)據(jù)。對(duì)連接到具有 一定數(shù)目存儲(chǔ)單元的單元串的位線的電壓電平進(jìn)行測(cè) 量，從而確定包括在存儲(chǔ)單元陣列中的特定存儲(chǔ)單元是否被編程。為了準(zhǔn)確地確定特定單元是否被編程，要求充分的讀取容限。特別地， 由于與通過(guò)單層單元(SLC )編程方法編程的存儲(chǔ)單元的每一個(gè)相比，通 過(guò)多層單元(MLC)編程方法編程的存儲(chǔ)單元的每一個(gè)具有多種閾值電 壓分配，所以，在閾值電壓分配之間要求充分的讀出容限，盡管使用大于校驗(yàn)基準(zhǔn)電壓的電壓不能對(duì)編程缺陷單元進(jìn)行編程，但 可以校驗(yàn)出通過(guò)根據(jù)存儲(chǔ)單元陣列的特性所產(chǎn)生的源極線跳動(dòng) (bouncing)現(xiàn)象而對(duì)所述單元進(jìn)行了編程。換句話說(shuō)，產(chǎn)生了偽編程單 元。結(jié)果，由于這個(gè)偽編程單元而減少了讀出容限。發(fā)明內(nèi)容本發(fā)明的特點(diǎn)是提供一種檢測(cè)偽編程單元的方法。本發(fā)明的另 一個(gè)特點(diǎn)是提供一種使用檢測(cè)偽編程單元的方法來(lái)對(duì)非 易失存儲(chǔ)器件中的單元進(jìn)行編程的方法。根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、檢測(cè)偽編程單元的方法包括在被 編程的第一存儲(chǔ)單元中檢測(cè)第二存儲(chǔ)單元，其中，第二存儲(chǔ)單元的閾值電 壓高于第一校驗(yàn)電壓；以及在第二存儲(chǔ)單元中檢測(cè)第三存儲(chǔ)單元，其中， 第三存儲(chǔ)單元的閾值電壓小于第二校驗(yàn)電壓。根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、對(duì)非易失存儲(chǔ)器件中的單元進(jìn)行編 程的方法包括對(duì)選擇的存儲(chǔ)單元執(zhí)行編程操作；檢測(cè)被編程的存儲(chǔ)單元 的第一存儲(chǔ)單元，其中，第一存儲(chǔ)單元的閾值電壓高于第一校驗(yàn)電壓；檢 測(cè)第一存儲(chǔ)單元的偽編程單元，其中，偽編程單元的閾值電壓小于第二校 驗(yàn)電壓；以及對(duì)偽編程單元進(jìn)行編程。如上所述，本發(fā)明的方法檢測(cè)偽編程單元。另外，由于對(duì)偽編程單元 執(zhí)行額外的編程操作，所以去除了偽編程單元。因此，增加了讀出容限。


當(dāng)結(jié)合附圖考慮時(shí)，通過(guò)參考下面詳細(xì)的說(shuō)明，本發(fā)明的上述的和其 他特征和優(yōu)點(diǎn)將變得顯而易見(jiàn)，其中圖1是說(shuō)明非易失存儲(chǔ)器件中的普通存儲(chǔ)單元陣列的示圖；圖2A和圖2B4^兌明由源極線的阻抗產(chǎn)生的源極線跳動(dòng)現(xiàn)象的示意圖；圖3是圖解說(shuō)明示出偽編程單元的讀取容限的圖形；圖4是說(shuō)明根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的使用對(duì)偽編程單元進(jìn)行 編程的方法的頁(yè)面緩沖器的電路示意圖；圖5是說(shuō)明根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、對(duì)偽編程單元進(jìn)行編程 的過(guò)程的流程圖；圖6是說(shuō)明根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、與為了檢測(cè)偽編程單元 而在執(zhí)M取操作時(shí)所提供的電壓信號(hào)相關(guān)的波形的時(shí)序圖；以及圖7是說(shuō)明根據(jù)本發(fā)明的另 一個(gè)示例實(shí)施例的、與為了檢測(cè)偽編程單 元而在讀取操作中提供的信號(hào)相關(guān)的波形的時(shí)序圖。
具體實(shí)施方式
下面，將參考附圖詳細(xì)解釋本發(fā)明的優(yōu)選實(shí)施例。圖1是說(shuō)明非易失存儲(chǔ)器件中的普通存儲(chǔ)單元陣列的示意圖。存儲(chǔ)單元陣列包括用于存儲(chǔ)4ft據(jù)的存儲(chǔ)單元、用于選擇地激活存儲(chǔ) 單元的字線WL0到WLn和將數(shù)據(jù)輸入到存儲(chǔ)單元或?qū)?shù)據(jù)從存儲(chǔ)單元 輸出的位線BL0到BLm。將字線WL0到WLn和位線BL0到BLm安排 成矩陣。另外，存儲(chǔ)單元陣列包括具有串聯(lián)耦合在源M擇線SSL和漏極選 擇線DSL之間的存儲(chǔ)單元的多個(gè)單元串。存儲(chǔ)單元的柵極被耦合到字線WL0至WLn。被耦合到相同字線的 一組存儲(chǔ)單元被稱為頁(yè)。另夕卜，存儲(chǔ)單元陣列包括塊，其中，將耦合到位線BL0至BLm的每 一條的單元串并^合到公共源極線。將每一單元串耦合到公共源極線。將每條源極線耦合到與相應(yīng)位線并聯(lián)耦合的金屬旁路線。所述源極線 是n+擴(kuò)散的源極線，并具有高阻抗。因此，由于源極線的高阻抗而產(chǎn)生 噪聲，這影響閾值電壓的控制。圖2A和圖2B是i兌明由源極線的阻抗產(chǎn)生的源極線跳動(dòng)現(xiàn)象的示圖。 在下面的描述中，假定對(duì)選擇的字線的每一頁(yè)面進(jìn)行編程。圖2A示出了初始編程的單元，也就是快編程單元和慢編程單元，該 慢編程單元是沒(méi)有被編程的編程缺陷單元。將快編程單元和慢編程單元耦 合到相同的字線。由于慢編程單元(被指定為"l")還沒(méi)有被編程，所以，慢編程單元 從預(yù)充電電平拔故電到地電壓。通過(guò)源極線的阻抗增加源極線的電壓，并 且增加快編程單元的源極電壓。結(jié)果，由于公共源極線的噪聲而減小了快 編程單元的讀出電流Icell。盡管快編程單元的閾值電壓小于校驗(yàn)電壓,但是由于減小的電流Icell 而使得未進(jìn)行快編程單元的校驗(yàn)。因此，快編程單元被認(rèn)為編程了。結(jié)果， 快編程單元并沒(méi)有被編程。圖2B說(shuō)明了當(dāng)慢編程單元被編程時(shí)，公共源極線的噪聲被降低。由于公共源極線的噪聲被降低，所以，通過(guò)快編程單元的電流Icdl增加。簡(jiǎn)單地說(shuō)，因?yàn)樵礃O線的電壓電平根據(jù)外圍單元的編程狀態(tài)而變化, 因此出現(xiàn)跳動(dòng)現(xiàn)象。結(jié)果，改變了通過(guò)特定單元的電流電平。因此，沒(méi)有 被編程的單元被認(rèn)為進(jìn)行了編程。換句話說(shuō)，產(chǎn)生了偽編程單元。圖3是圖解說(shuō)明示出偽編程單元的讀取容限的圖形。通常，當(dāng)編程單元的閾值電壓大于特定校驗(yàn)電壓時(shí)，編程單元被認(rèn)為 進(jìn)行了編程。另夕卜，在執(zhí)行編程操作后，在讀取特定單元中存儲(chǔ)的數(shù)據(jù)的 過(guò)程中施加讀取電壓被。該讀取電壓比校驗(yàn)電壓小特定電平。所述讀取容限是指校驗(yàn)電壓和讀取電壓之間的差值。當(dāng)讀取容限得到 充分保證時(shí)，就可以更準(zhǔn)確地讀取給定單元中存儲(chǔ)的數(shù)據(jù)。然而，例如，當(dāng)由于上面描述的跳動(dòng)現(xiàn)象而產(chǎn)生偽編程單元時(shí)，讀取 容限就減小。為了解決這個(gè)問(wèn)題，本發(fā)明的方法檢測(cè)偽編程單元，并對(duì)檢測(cè)的偽編 程單元執(zhí)行隨后的編程操作，以使得偽編程單元的閾值電壓增加到大于校 驗(yàn)電壓的電壓。換句話說(shuō)，本發(fā)明提供了通過(guò)對(duì)偽編程單元的隨后編程而 增加讀取容限的編程方法。圖4是說(shuō)明根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、使用對(duì)偽編程單元進(jìn)行 編程的方法的頁(yè)面緩沖器的電路的示圖。在圖4中，頁(yè)面緩沖器400包括位線選擇電路410、位線讀出電路 420、讀出結(jié)點(diǎn)預(yù)充電電路430和寄存器440.位線選擇電路410具有N-MOS晶體管N416和N-MOS晶體管N418, 其中，N-MOS晶體管N416響應(yīng)第一位線選#^信號(hào)BSLe而將偶數(shù)位線 BLe耦合到位線讀出電路420，而N-MOS晶體管N418響應(yīng)第二位線選 擇信號(hào)BSLo而將奇數(shù)位線BLo耦合到位線讀出電路420。此后，根據(jù)相 應(yīng)的位線選擇信號(hào)BSLe或BSLo的電壓電平，將位線BLe或BLo選擇 地耦合到位線讀出電路420。另外，位線選擇電路410包括N-MOS晶體管N412和N-MOS晶體 管N414，其中，N-MOS晶體管N412響應(yīng)第一放電信號(hào)DISCHe而將偶 數(shù)位線BLe耦合到控制信號(hào)輸入端，而N-MOS晶體管N414響應(yīng)第二放 電信號(hào)DISCHo而將奇數(shù)位線BLo耦合到控制信號(hào)輸入端。將具有特定 電平的控制信號(hào)VIRPWR提供到控制信號(hào)輸入端。所以，根據(jù)控制信號(hào)VIRPER的電壓電平，將位線BLe或位線BLo預(yù)充電到高電平或放電到 低電平.位線讀出電路420響應(yīng)于高電平的位線讀出信號(hào)PBSENSE而將位線 BLe或位線BLo耦合到讀出結(jié)點(diǎn)SO,測(cè)量位線BLe或BLo的電壓電平， 以及根據(jù)測(cè)量的電壓電平而將特定單元中存儲(chǔ)的數(shù)據(jù)的電壓電平施加到 讀出結(jié)點(diǎn)SO。讀出信號(hào)PBSENSE具有第一電壓VI或小于第一電壓VI 的第二電壓V2。在本發(fā)明的一個(gè)示例實(shí)施例中，頁(yè)面緩沖器400可以不包括位線讀出 器電路420,而是可以直接將位線選擇電路410耦合到讀出結(jié)點(diǎn)SO。頁(yè) 面緩沖器400可以執(zhí)行與上述的操作類似的操作。換句話說(shuō)，將具有第一 電壓VI的位線選擇信號(hào)BSLe或具有第二電壓V2的位線選"^信號(hào)BSLo 施加到相應(yīng)的N-MOS晶體管N416或N418。因此，位線BLe或BLo的 電壓電平被測(cè)量，使得特定單元中存儲(chǔ)的數(shù)據(jù)的電壓電平祐L施加到讀出結(jié) 點(diǎn)SO。讀出結(jié)點(diǎn)預(yù)充電電路430將讀出結(jié)點(diǎn)SO耦合到電源電壓，從而將讀 出結(jié)點(diǎn)SO預(yù)充電到高電平電壓。而且，讀出結(jié)點(diǎn)預(yù)充電電路430還包括P-MOS晶體管P430， P-MOS 晶體管P430響應(yīng)具有低電平的預(yù)充電信號(hào)PRECH一N而將讀出結(jié)點(diǎn)SO 耦合到電源電壓。寄存器440包括具有兩個(gè)反相器IV442和IV444的鎖存器；N-MOS 晶體管N448,其響應(yīng)讀出結(jié)點(diǎn)SO的電壓電平而被激活，并將電源電壓 提供給鎖存器；N-MOS晶體管N446，其被耦合在笫一結(jié)點(diǎn)QA和N-MOS 晶體管N448之間，并響應(yīng)第一讀取信號(hào)READA一N而被激活；以及 N-MOS晶體管N444,其^L耦合在笫二結(jié)點(diǎn)QAb和N-MOS晶體管N448 之間，并響應(yīng)笫二讀卑_信號(hào)READA而被激活。其后，將詳細(xì)說(shuō)明根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、通過(guò)使用頁(yè)面緩 沖器400來(lái)對(duì)偽編程單元進(jìn)行編程的過(guò)程。圖5是說(shuō)明根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、對(duì)偽編程單元進(jìn)行編程 的過(guò)程的流程圖。在步驟S510，根據(jù)頁(yè)面緩沖器400的寄存器440中存儲(chǔ)的數(shù)據(jù)來(lái)執(zhí) 行編程操作。編程操作的執(zhí)行依賴于包括在寄存器440中的鎖存器的第一結(jié)點(diǎn)QA中存儲(chǔ)的數(shù)據(jù)。當(dāng)將在低電平的數(shù)據(jù)"0"存儲(chǔ)在第一結(jié)點(diǎn)QA時(shí)，與數(shù)據(jù)"0"相對(duì) 應(yīng)的笫一單元被認(rèn)為是編程缺陷單元。因此，對(duì)第一單元執(zhí)行編程IMt。然而，當(dāng)將在高電平的數(shù)據(jù)"r存儲(chǔ)在第一結(jié)點(diǎn)QA時(shí)，與數(shù)據(jù)"r相 對(duì)應(yīng)的第二單元被認(rèn)為是編程禁止單元。因此，第二單元不被編程。上述編程操作與非易失存儲(chǔ)器件中的傳統(tǒng)編程操作相同。因此，省略 對(duì)傳統(tǒng)編程操作的任何進(jìn)一步說(shuō)明。在步驟S520中，執(zhí)行編程校驗(yàn)操作以校驗(yàn)單元是否被編程操作有效地編程。編程校驗(yàn)操作利用讀出結(jié)點(diǎn)so的電壓電平根據(jù)給定單元的編程而變 化的事實(shí)。當(dāng)單元被編程時(shí)，讀出結(jié)點(diǎn)so的電壓電平維持高電平，而在 單元不被編程時(shí)具有4氐電平。寄存器440中包括的晶體管N448的激活依賴于讀出結(jié)點(diǎn)SO的電壓 電平。將第二讀取信號(hào)READA以高電平提供到N-MOS晶體管N444。由于在單元被編程時(shí)讀出結(jié)點(diǎn)SO的電壓電平處于高電平，所以， N-MOS晶體管N448被激活。而且，由于N-MOS晶體管N444根據(jù)第二 讀取信號(hào)READA被激活，所以，將處于高電平的數(shù)據(jù)存儲(chǔ)在第一結(jié)點(diǎn) QA中。換句話說(shuō)，在步驟S510中的、以低電平存儲(chǔ)在第一結(jié)點(diǎn)QA中 的數(shù)據(jù)被改變成處于高電平的lt據(jù)。然而，當(dāng)單元沒(méi)有被編程時(shí)，即使該單元是編程缺陷單元(即，在步 驟S510中，將處于低電平的數(shù)據(jù)存儲(chǔ)在第一結(jié)點(diǎn)QA中)，讀出結(jié)點(diǎn)SO 的電壓電平處于低電平。因此，N-MOS晶體管N448不被激活。這樣， 將在第一結(jié)點(diǎn)QA中存儲(chǔ)的數(shù)據(jù)維持在低電平。當(dāng)單元是編程禁止單元(即，在步驟S510中，當(dāng)將處于高電平的數(shù) 據(jù)存儲(chǔ)在第一結(jié)點(diǎn)QA中時(shí))時(shí)，該單元不被編程。因此，讀出結(jié)點(diǎn)SO 的電壓電平處于低電平。這樣，N-MOS晶體管N448不被激活。結(jié)果， 將第一結(jié)點(diǎn)QA中存儲(chǔ)的數(shù)據(jù)維持在高電平。簡(jiǎn)而言之，當(dāng)根據(jù)編程校驗(yàn)操作來(lái)編程單元時(shí)，將處于高電平的數(shù)據(jù) 存儲(chǔ)在第一結(jié)點(diǎn)QA中。另外，當(dāng)單元是編程禁止單元時(shí)，將處于高電平 的數(shù)據(jù)存儲(chǔ)在第一結(jié)點(diǎn)QA中。然而，當(dāng)單元是編程缺陷單元而沒(méi)被編程 時(shí)，將處于低電平的數(shù)據(jù)存儲(chǔ)在第一結(jié)點(diǎn)QA中。在步驟S530中，當(dāng)所有數(shù)據(jù)以高電平被存儲(chǔ)在第一點(diǎn)QA中時(shí)，完 成編程操作和編程校驗(yàn)操作。然而，當(dāng)將特定數(shù)據(jù)以低電平而存儲(chǔ)在第一 結(jié)點(diǎn)QA中時(shí)，再次執(zhí)行編程操作.在步驟S532中，根據(jù)遞增步長(zhǎng)脈沖編程(其后，被稱為"ISPP") 方法，以增加的電平來(lái)施加編程電壓。在步驟S540中，當(dāng)完成編程校驗(yàn)操作后，執(zhí)行檢測(cè)偽編程單元的過(guò)程。檢測(cè)偽編程單元的過(guò)程包括:將編程禁止單元與閾值電壓高于讀取基 準(zhǔn)電壓的第一單元分離；以及檢測(cè)第一單元中的第二單元。第二單元的閾 值電壓小于校驗(yàn)基準(zhǔn)電壓。圖6是說(shuō)明根據(jù)本發(fā)明的一個(gè)示例實(shí)施例的、與為了檢測(cè)偽編程單元 而在執(zhí)M取操作時(shí)所提供的電壓信號(hào)相關(guān)的波形的時(shí)序圖。(1) Tl間隔在將具有要被讀取的特定單元的單元串耦合到位線之前，位線M電。1^#，使能偶M電信號(hào)DISCHe—給定時(shí)間段。因此，N-MOS晶 體管N412被激活。由于偏置電壓VIRPWR處于低電平，所以，將偶數(shù) 位線BLe放電到低電平電壓。另外，使能奇數(shù)放電信號(hào)DISCHo。因此，N-MOS晶體管N414被 激活。結(jié)果，奇數(shù)位線BLo乾改電到低電平電壓。(2 ) T2間隔將具有高電平的電壓Vread施加到漏極選擇線DSL。因此，將具有 要被讀取的單元的單元串耦合到相應(yīng)的位線。將處于高電平的電壓Vread施加到源極選擇線SSL。因此，將具有 存儲(chǔ)單元陣列的特定單元的單元串耦合到公共源極線。結(jié)果，在相應(yīng)的位 線和公共源極線之間形成電流通路。在圖6中，在T3間隔期間施加電壓 Vread,但可以在T2間隔期間施加。將讀取基準(zhǔn)電壓Vrd施加到與選擇的單元相關(guān)的字線，而將處于高 電平的電壓Vread提供到與不被選擇的單元相關(guān)的字線。在圖6中，讀取基準(zhǔn)電壓是OV。然而，由于在MLC編程方法中存在各種讀取基準(zhǔn)電壓，所以施加與特定字線相對(duì)應(yīng)的讀取基準(zhǔn)電壓. 接下來(lái)，耦合到特定單元的位線被預(yù)充電到高電平，通過(guò)頁(yè)面緩沖器400的讀出結(jié)點(diǎn)預(yù)充電電路430，將讀出結(jié)點(diǎn)SO預(yù) 充電到電源電壓的電平，另外，將具有第一電壓VI的位線讀出信號(hào) PBSENSE提供到位線讀出電路420的位線讀出晶體管N420。因此，預(yù) 充電到高電平的讀出結(jié)點(diǎn)SO被耦合到相應(yīng)的位線。位線BLe或BLo與讀出結(jié)點(diǎn)SO的耦^l賴于位線選擇信號(hào)BSLe 或BSLo。例如，當(dāng)將偶數(shù)位線BLe耦合到讀出結(jié)點(diǎn)SO時(shí)，偶數(shù)位線選 擇信號(hào)BSLe以高電平被提供。結(jié)果，將位線BLe或BLo預(yù)充電到特定 特定電壓電平(Vl-Vt)。(3) T3間隔將電壓Vread以高電平施加到源極選擇線SSL。因此，將具有存儲(chǔ)單 元陣列的特定單元的單元串耦合到公共源極線。結(jié)果，在相應(yīng)的位線和公 共源極線之間形成電流通路。如上面所提及的，在T3間隔期間施加電壓 Vread，但泉T2間隔期間可以提供電壓Vread。隨后，根據(jù)相應(yīng)的位線的電壓電平來(lái)測(cè)量要被讀取的特定單元的編程。為了測(cè)量特定單元的編程，將位線選#^信號(hào)BSLe或BSLo的電平從 高電平轉(zhuǎn)換到低電平。因此，在給定時(shí)間段，相應(yīng)的位線不被耦合到讀出 結(jié)點(diǎn)SO。在給定的時(shí)間段，耦合到單元的位線的電壓電平根據(jù)特定單元 的編程而改變.因此，當(dāng)特定單元被編程時(shí)，將相應(yīng)位線的電壓電平維持在高電平。 然而，當(dāng)特定單元不被編程時(shí)，將相應(yīng)位線的電壓電平降到低電平。隨后，在T4間隔之前，將預(yù)充電信號(hào)PRECH—N的電平從低電平轉(zhuǎn) 換到高電平。因此，將讀出結(jié)點(diǎn)SO和電源電壓去壓合。(4 ) T4間隔根據(jù)位線BLe或BLo的電壓電平來(lái)讀出在特定單元中存儲(chǔ)的數(shù)據(jù)。 然后，將讀出數(shù)據(jù)存儲(chǔ)在寄存器440中。為了讀出在特定單元中存儲(chǔ)的數(shù)據(jù)，將處于低電平的位線讀出信號(hào) PBSENSE轉(zhuǎn)換成小于第一電壓VI的第二電壓V2。因此，將相應(yīng)的位線 耦合到讀出結(jié)點(diǎn)SO—給定時(shí)間段。因此，晶體管N420根據(jù)位線的電壓電平而被激活或被去活。換句話說(shuō)，當(dāng)位線的電壓電平小于電壓差(V2-Vt) 時(shí)，晶體管N420被激活。結(jié)果，位線被耦合到讀出結(jié)點(diǎn)SO。因此，在 位線和讀出結(jié)點(diǎn)SO之間共享充電。此后，讀出結(jié)點(diǎn)SO的電壓電平被降 低。然而，當(dāng)位線的電壓電平高于電壓差(V2-Vt)時(shí)，晶體管N420被 去活。結(jié)果，不耦合位線到讀出結(jié)點(diǎn)SO。因此，維持讀出結(jié)點(diǎn)SO的電 壓電平。所以，讀出結(jié)點(diǎn)SO的電壓電平依賴于位線的電壓電平。由于在 相應(yīng)的單元被編程時(shí)，將讀出結(jié)點(diǎn)SO的電壓電平維持在高電平，所以， 寄存器440的晶體管N448被激活。由于處于高電平的第一讀取信號(hào)READA一N被提供到寄存器440的 N-MOS晶體管N446,所以，當(dāng)單元被編程時(shí)，將處于低電平的數(shù)據(jù)存儲(chǔ) 在第一結(jié)點(diǎn)QA中。由于將偽編程單元編程到大于讀取基準(zhǔn)電壓的電壓， 所以，所以處于低電平的數(shù)據(jù)如同被編程的單元那樣被存儲(chǔ)在第一結(jié)點(diǎn) QA'當(dāng)單元被擦除時(shí)，將處于高電平的數(shù)據(jù)存儲(chǔ)在第一結(jié)點(diǎn)QA。 (5 ) T5間隔執(zhí)行將第二單元與第一單元分開(kāi)的步驟。第一單元的閾值電壓大于讀 取基準(zhǔn)電壓，并且，第二單元的閾值電壓小于校驗(yàn)基準(zhǔn)電壓。為了執(zhí)行第二單元與第一單元分開(kāi)的步驟,對(duì)耦合到要被讀取的單元 的字線施加高于讀取基準(zhǔn)電壓的校驗(yàn)基準(zhǔn)電壓，并且，將高電平電壓提供 給其他的字線。換句話說(shuō)，將校驗(yàn)基準(zhǔn)電壓Vver而不是讀取基準(zhǔn)電壓施 加到選擇的字線。這是用于檢測(cè)偽編程單元。偽編程單元的閾值電壓高于 讀取基準(zhǔn)電壓，但卻小于校驗(yàn)基準(zhǔn)電壓Vver。將位線讀出信號(hào)PBSENSE從高電平轉(zhuǎn)換到低電平。因此，相應(yīng)的位 線不被耦合到讀出結(jié)點(diǎn)SO —定時(shí)間段中。耦合到特定單元的位線的電壓 電平依賴于單元的編程而改變。換句話說(shuō)，當(dāng)單元被編程到大于校驗(yàn)基準(zhǔn)電壓Vver的電壓時(shí)，將位 線的電壓電平維持在高電平。然而，當(dāng)單元被編程到小于校驗(yàn)基準(zhǔn)電壓 Vver的電壓時(shí)，將位線的電壓電平減小到低電平。在下一個(gè)間隔T6中，將預(yù)充電信號(hào)PRECH一N轉(zhuǎn)換到低電平。因此， 將讀出結(jié)點(diǎn)SO預(yù)充電到高電平。(6 ) T6間隔根據(jù)位線BLe和BLo的電壓電平來(lái)讀出在特定單元中存儲(chǔ)的數(shù)據(jù). 然后，將讀出的數(shù)據(jù)存儲(chǔ)在寄存器440。為了讀出在特定單元中存儲(chǔ)的數(shù)據(jù)，將處于低電平的位線讀出信號(hào) PBSENSE轉(zhuǎn)換成小于第一電壓VI的笫二電壓V2。因此，相應(yīng)的位線被 耦合到讀出結(jié)點(diǎn)SO—給定的時(shí)間段。所以，晶體管N420根據(jù)位線的電 壓電平而被激活或被去活。換句話說(shuō)，當(dāng)位線的電壓電平小于電壓差 (V2-Vt)時(shí)，晶體管N420被激活。結(jié)果，將位線耦合到讀出結(jié)點(diǎn)SO。 因此，在位線和讀出結(jié)點(diǎn)SO之間共享充電。此后，讀出結(jié)點(diǎn)SO的電壓 電平被降低。然而，當(dāng)位線的電壓電平高于電壓差(V2-Vt)時(shí)，晶體管N420被 去活。結(jié)果，位線不被耦合到讀出結(jié)點(diǎn)SO。因此，維持讀出結(jié)點(diǎn)SO的 電壓電平，所以，讀出結(jié)點(diǎn)SO的電壓電平依賴于位線的電壓電平。由于 在相應(yīng)的單元被編程時(shí)讀出結(jié)點(diǎn)SO的電壓電平被維持在高電平，所以， 寄存器440的晶體管N448被激活。然而，由于偽編程單元的閾值電壓或編程禁止單元的閾值電壓小于校 驗(yàn)基準(zhǔn)電壓Vver，所以，讀出結(jié)點(diǎn)SO的電壓電平是低電平.結(jié)果，寄 存器440的N-MOS晶體管N448保持去活。由于處于高電平的第二讀取信號(hào)READA被提供給寄存器440的 N-MOS晶體管N444,所以，當(dāng)相應(yīng)的單元被編程時(shí)，將處于高電平的數(shù) 據(jù)存儲(chǔ)在第一結(jié)點(diǎn)QA中，然而，由于，偽編程單元的閾值電壓小于校驗(yàn)基準(zhǔn)電壓Vver，所以， 將在T4間隔中存儲(chǔ)的數(shù)據(jù)維持在低電平。在編程禁止單元中，將在T4間隔中存儲(chǔ)的數(shù)據(jù)維持在高電平。簡(jiǎn)要地說(shuō)，將處于低電平的數(shù)據(jù)存儲(chǔ)在偽編程單元中的第一結(jié)點(diǎn)QA 中。然而，對(duì)于正常編程的單元或編程禁止單元來(lái)講，將處于高電平的數(shù) 據(jù)存儲(chǔ)在的第一結(jié)點(diǎn)QA中。圖7是說(shuō)明根據(jù)本發(fā)明的另 一個(gè)示例實(shí)施例的、與為了檢測(cè)偽編程單 元而在讀取^^作中所提供的信號(hào)相關(guān)的波形的時(shí)序圖。圖7中的波形與圖 6中的波形類似。將本實(shí)施例的方法用于沒(méi)有位線讀出電路420的頁(yè)面緩 沖器中。在圖7的具體實(shí)施例中，將第一電壓V1或第二電壓V2提供給 位線選擇電路410的位線選擇晶體管N416或N418。(1) Tl間隔在將具有要被讀取的特定單元的單元串輛合到位線之前，使位線放電。使能偶數(shù)放電信號(hào)DISCHe—給定的時(shí)間段。因此，N-MOS 晶體管N412被激活。由于偏置電壓VIRPWP處于低電平，所以，使偶 數(shù)位線BLe放電到低電平電壓。另外，使能奇數(shù)放電信號(hào)DISCHo。因此，N-MOS晶體管N414被 激活。結(jié)果，奇數(shù)位線BLo枕故電到低電平電壓。(2 ) T2間隔將電壓Vread以高電平施加到漏極選擇線DSL。這樣，將具有要被 讀取的單元的單元串耦合到相應(yīng)的位線。將電壓Vread以高電平施加到源極選擇線SSL。這樣，將具有存儲(chǔ) 單元陣列的特定單元的單元串耦合到公共源極線。結(jié)果，在相應(yīng)位線和公 共源極線之間形成電流通路。在圖7中，在T3間隔期間施加電壓Vread， 但可以在T2間隔期間施加。將讀取、基準(zhǔn)電壓Vrd施加到與所選單元相關(guān)的字線，而將電壓Vread 以高電平提供到與沒(méi)被選擇的單元相關(guān)的字線。在圖7中，讀取基準(zhǔn)電壓是OV。然而，由于在MLC編程方法中存 在各種讀取基準(zhǔn)電壓，所以，施加與特定字線相對(duì)應(yīng)的讀取基準(zhǔn)電壓。接下來(lái)，將耦合到特定單元的位線預(yù)充電到高電平.通過(guò)頁(yè)面緩沖器400的讀出結(jié)點(diǎn)預(yù)充電電路430，將讀出結(jié)點(diǎn)SO預(yù) 充電到電源電壓的電平。因此，具有第一電壓VI的位線選"^信號(hào)BSLe 或BSLo被提供到位線選擇電路410的位線選擇晶體管N412或N414。因 此，將被預(yù)充電到高電平的讀出結(jié)點(diǎn)SO耦合到相應(yīng)的位線。因此，將位 線BLe或BLo預(yù)充電到特定電壓電平(Vl-Vt)。(3) T3間隔將電壓Vread以高電平施加到源極選擇線SSL。因此，將具有存儲(chǔ) 單元陣列的特定單元的單元串耦合到公共源極線。結(jié)果，在相應(yīng)位線和公 共源極線之間形成電流通路。如上所述，在T3間隔期間施加電壓Vread， 但可以在T2間隔期間提供電壓Vread。隨后，根據(jù)相應(yīng)位線的電壓電平來(lái)測(cè)量要被讀取的特定單元的編程。為了測(cè)量特定單元的編程，位線選擇信號(hào)BSLe或BSLo的電平從高 電平轉(zhuǎn)換到低電平。因此，在給定時(shí)間段期間，使相應(yīng)位線不耦合到讀出 結(jié)點(diǎn)SO。在給定時(shí)間段期間，耦合到單元的位線的電壓電平根據(jù)特定單 元的編程而改變。因此，當(dāng)特定單元被編程時(shí)，將相應(yīng)位線的電壓電平維持在高電平。 然而，當(dāng)對(duì)特定單元編程時(shí)，將相應(yīng)位線的電壓電平降低到低電平。隨后，在T4間隔之前，預(yù)充電信號(hào)PRECH_N的電平從低電平轉(zhuǎn)換 到高電平。這樣，讀出結(jié)點(diǎn)SO和電源電壓被去^合。(4 ) T4間隔根據(jù)位線BLe或BLo的電壓電平來(lái)讀出在特定單元中存儲(chǔ)的數(shù)據(jù)。 然后，將讀出的數(shù)據(jù)存儲(chǔ)在寄存器440中。為了讀出在特定單元中存儲(chǔ)的數(shù)據(jù)，將處于低電平的位線選擇信號(hào) BSLe和BSLo轉(zhuǎn)換成小于第一電壓VI的第二電壓V2。因此，將相應(yīng)的 位線耦合到讀出結(jié)點(diǎn)SO—給定時(shí)間段。因此，晶體管N412或N414根 據(jù)位線的電壓電平而被激活或被去活。換句話說(shuō)，當(dāng)位線的電壓電平小于 電壓差(V2-Vt)時(shí)，晶體管N412或晶體管N414被激活。結(jié)果，將位線 耦合到讀出結(jié)點(diǎn)SO。因此，在位線和讀出結(jié)點(diǎn)SO之間共享充電。因此， 讀出結(jié)點(diǎn)SO的電壓電平被降低。然而，當(dāng)位線的電壓電平高于電壓差(V2-Vt)時(shí)，晶體管N412或 晶體管N414被去活。結(jié)果，4吏位線不耦合到讀出結(jié)點(diǎn)SO。因此，讀出 結(jié)點(diǎn)SO的電壓電平被維持。相應(yīng)地，讀出結(jié)點(diǎn)SO的電壓電平依賴于位 線的電壓電平。由于在相應(yīng)單元被編程時(shí)讀出結(jié)點(diǎn)SO的電壓電平被維持 在高電平，所以，寄存器440的晶體管N448被激活。由于處于高電平的第一讀取信號(hào)READA—N被提供到寄存器440的 N-MOS晶體管N446，所以，當(dāng)所述單元被編程時(shí)，處于低電平的數(shù)據(jù)被 存儲(chǔ)在第一點(diǎn)QA。由于偽編程單元被編程到大于讀取基準(zhǔn)電壓的電壓， 所以，將處于低電平的數(shù)據(jù)如編程的單元那樣被存儲(chǔ)在第一點(diǎn)QA中。然而，當(dāng)單元被擦除時(shí)，將處于高電平的數(shù)據(jù)存儲(chǔ)在第一點(diǎn)QA。(5) T5間隔執(zhí)行第 一單元與第二單元分離的步驟。第 一單元的閾值電壓大于讀取基準(zhǔn)電壓，而第二單元的閾值電壓小于校驗(yàn)基準(zhǔn)電壓。為了執(zhí)行第一單元與第二單元的分離步驟，對(duì)耦合到要^ML讀取的單元的字線施加高于讀取基準(zhǔn)電壓的校^^基準(zhǔn)電壓，并且，將處于高電平的電壓提供到其他字線。換句話說(shuō)，將校驗(yàn)基準(zhǔn)電壓Vver施加到選擇的字線， 而不是讀取基準(zhǔn)電壓。這用于檢測(cè)偽編程單元。偽編程單元的閾值電壓高 于讀取基準(zhǔn)電壓，但小于校驗(yàn)基準(zhǔn)電壓Vver。位線選擇信號(hào)BSLe或BSLo從高電平轉(zhuǎn)換到低電平。因此，在特定 時(shí)間段使相應(yīng)的位線不耦合到讀出結(jié)點(diǎn)SO。耦合到特定單元的位線的電 壓電平依賴于單元的編程而改變。換句話說(shuō)，當(dāng)對(duì)于大于校驗(yàn)基準(zhǔn)電壓Vver的電壓?jiǎn)卧痪幊虝r(shí)，位 線的電壓電平被維持在高電平。然而，當(dāng)對(duì)于小于校驗(yàn)基準(zhǔn)電壓Vver的 電壓?jiǎn)卧痪幊虝r(shí)，將位線的電壓電平降低到低電平。在下一個(gè)間隔T6中，將預(yù)充電信號(hào)PRECH一N轉(zhuǎn)換到低電平。因此， 將讀出結(jié)點(diǎn)SO預(yù)充電到高電平。(6) T6間隔根據(jù)位線BLe或BLo的電壓電平來(lái)讀出在特定單元中存儲(chǔ)的數(shù)據(jù)。 然后，將讀出的數(shù)據(jù)存儲(chǔ)在寄存器440中。為了讀出在特定單元中存儲(chǔ)的數(shù)據(jù)，將處于低電平的位線選擇信號(hào) BSLe或BSLo轉(zhuǎn)換成小于第一電壓VI的第二電壓V2。因此，將相應(yīng)的 位線耦合到讀出結(jié)點(diǎn)SO —給定時(shí)間段。相應(yīng)地，晶體管N412或N414 根據(jù)位線的電壓電平而被激活或被去活。換句話說(shuō)，當(dāng)位線的電壓電平小 于電壓差(V2-Vt)時(shí)，晶體管N420被激活。結(jié)果，將位線耦合到讀出 結(jié)點(diǎn)SO。這樣，在位線和讀出結(jié)點(diǎn)SO之間共享充電。因此，讀出結(jié)點(diǎn) SO的電壓電平被降4氐。然而，當(dāng)位線的電壓電平高于電壓差(V2-Vt)時(shí)，晶體管N412或 N414被去活。結(jié)果，位線不被耦合到讀出結(jié)點(diǎn)SO。因此，維持讀出結(jié)點(diǎn) SO的電壓電平。相應(yīng)地，讀出結(jié)點(diǎn)SO的電壓電平依賴于位線的電壓電平。由于在相 應(yīng)單元被編程時(shí)讀出結(jié)點(diǎn)SO的電壓電平被維持在高電平，所以，寄存器 440的晶體管N448被激活。然而，由于偽編程單元的閾值電壓或編程禁止單元的閾值電壓小于校驗(yàn)基準(zhǔn)電壓Vver，所以，讀出結(jié)點(diǎn)SO的電壓電平是處于低電平。結(jié)果， 寄存器440的N-MOS晶體管N448保持去活狀態(tài)。由于處于高電平的第二讀取信號(hào)READA被提供到寄存器440的 N-MOS晶體管N444，所以，當(dāng)相應(yīng)單元被編程時(shí)，處于高電平的數(shù)據(jù)被 存儲(chǔ)在第一點(diǎn)QA。然而，由于偽編程單元的閾值電壓小于校驗(yàn)基準(zhǔn)電壓Vver，所以， 在T4間隔中存儲(chǔ)的數(shù)據(jù)被維持在低電平。在編程禁止單元中，在T4間隔中存儲(chǔ)的數(shù)據(jù)被維持在高電平。簡(jiǎn)要地說(shuō)，將處于低電平的數(shù)據(jù)存儲(chǔ)在偽編程單元中的第一結(jié)點(diǎn) QA。然而，將處于高電平的數(shù)據(jù)存儲(chǔ)在正常編程的單元或編程禁止單元 的第一結(jié)點(diǎn)QA中。參考圖5，在步驟S540中，通過(guò)參考圖6或圖7所描述的實(shí)施例來(lái) 檢測(cè)偽編程單元。在步驟S550，僅僅編程偽編程單元。編程^Mt與步驟S510中所描述的編程操作類似。將處于低電平的數(shù)據(jù)"0"存儲(chǔ)在偽編程單元的第一點(diǎn)QA中，然而， 將處于高電平的數(shù)據(jù)"1"存儲(chǔ)在正常編程的單元或編程禁止單元的第一 點(diǎn)QA中。換句話說(shuō)，通過(guò)數(shù)據(jù)存儲(chǔ)狀態(tài)將偽編程單元與正常編程的單元或編程 禁止單元分開(kāi)。因此，僅僅對(duì)通過(guò)上述過(guò)程分開(kāi)的偽編程單元執(zhí)行編程操 作。在步驟S560中，在編程操作完成之后執(zhí)行編程校驗(yàn)操作。編程校驗(yàn)操作與在步驟S520、步猓S530和步驟S532中描述的類似。當(dāng)才艮據(jù)偽編程單元的編程正常完成編程操作時(shí)(即當(dāng)偽編程單元的 閾值電壓高于校j^基準(zhǔn)電壓時(shí))，在耦合到相應(yīng)單元的頁(yè)面緩沖器400的 第一點(diǎn)QA中存儲(chǔ)處于高電平的數(shù)據(jù)"1"。當(dāng)所有數(shù)據(jù)被變成高電平時(shí)， 就完成了編程操作。本說(shuō)明書(shū)中任何提及"一個(gè)實(shí)施例"、"某個(gè)是實(shí)施例"、"示例實(shí)施例" 等意味著結(jié)合實(shí)施例而被描述的特定特征、結(jié)構(gòu)或特性被包括在本發(fā)明的 至少一個(gè)實(shí)施例中。在本說(shuō)明書(shū)中各處出現(xiàn)的此類表達(dá)并非一定都是指同一個(gè)實(shí)施例。而且，當(dāng)結(jié)^何實(shí)施例來(lái)描述特定特征、結(jié)構(gòu)或特性時(shí)， 應(yīng)當(dāng)承認(rèn)，那仍然落在本領(lǐng)域技術(shù)人員能夠結(jié)合其他實(shí)施例來(lái)實(shí)現(xiàn)此類特 征、結(jié)構(gòu)或特性的范圍之內(nèi)。盡管已經(jīng)參考幾個(gè)說(shuō)明性實(shí)施例描述了本發(fā)明的實(shí)施方式，應(yīng)當(dāng)理 解，本領(lǐng)域技術(shù)人員可以進(jìn)行各種其他修改和設(shè)計(jì)各種實(shí)施例，而仍然落 入這里公開(kāi)的原理的精神和范圍之內(nèi)。更具體地說(shuō)，在4^>開(kāi)、附圖和所 附權(quán)利要求的范圍之內(nèi)，可以在組件部分和/或主題組合安排的安排中進(jìn) 行各種變化和修改。除了在組件部分和/或安排中的變化和修改之外，替 換使用對(duì)本領(lǐng)域技術(shù)人員來(lái)說(shuō)也將是明顯的。
權(quán)利要求
1. 一種檢測(cè)偽編程單元的方法，該方法包括檢測(cè)被編程的第一存儲(chǔ)單元中的第二存儲(chǔ)單元，其中，所述第二存儲(chǔ)單元的閾值電壓高于第一校驗(yàn)電壓；以及在所述第二存儲(chǔ)單元中檢測(cè)第三存儲(chǔ)單元，其中，所述第三存儲(chǔ)單元的閾值電壓小于第二校驗(yàn)電壓。
2. 如權(quán)利要求l所述的方法，其中，檢測(cè)所述第二存儲(chǔ)單元包括 對(duì)耦合到將被讀取的特定單元的字線施加所述第 一校驗(yàn)電壓； 將耦合到所述單元的位線預(yù)充電到高電平；根據(jù)所述位線的電壓電平的變化來(lái)測(cè)量將被讀取的所述單元的編程； 根據(jù)所述位線的所述電壓電平來(lái)讀出在所述單元中存儲(chǔ)的數(shù)據(jù)；以及 將所述讀出的數(shù)據(jù)存儲(chǔ)在寄存器中。
3. 如權(quán)利要求2所述的方法，其中，對(duì)所述位線進(jìn)行預(yù)充電包括通過(guò)頁(yè)面緩沖器的預(yù)充電電路將讀出結(jié)點(diǎn)預(yù)充電到所述高電平；以及將第一電壓施加到位線讀出電路的位線讀出晶體管，從而將預(yù)充電到 所述高電平的所述讀出結(jié)點(diǎn)耦合到給定的位線。
4. 如權(quán)利要求2所述的方法，其中，對(duì)所述位線進(jìn)行預(yù)充電包括 通過(guò)頁(yè)面緩沖器的預(yù)充電電路將讀出結(jié)點(diǎn)預(yù)充電到所述高電平；以及將第一電壓施加到位線選擇電路的位線選擇晶體管，從而將預(yù)充電到 所述高電平的所述讀出結(jié)點(diǎn)耦合到特定位線。
5. 如權(quán)利要求2所述的方法，其中，對(duì)所述讀出的數(shù)據(jù)進(jìn)行存儲(chǔ)包括將小于所述第一電壓的第二電壓施加到位線讀出電路的位線讀出晶 體管；根據(jù)所述位線的電壓電平來(lái)確定所述位線讀出晶體管的激活；當(dāng)所述位線讀出晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到低電平；當(dāng)所述位線讀出晶體管被去活時(shí)，使所述預(yù)充電的讀出結(jié)點(diǎn)維持在所述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的電壓電平來(lái)確定在所述寄存器的給定結(jié)點(diǎn)中存 儲(chǔ)的數(shù)據(jù)電平。
6. 如權(quán)利要求2所述的方法，其中，對(duì)所述讀出的數(shù)據(jù)進(jìn)行存儲(chǔ)包括將小于第一電壓的第二電壓施加到位線選擇電路的位線選擇晶體管；根據(jù)所述位線的電壓電平來(lái)確定所述位線選擇晶體管的激活；當(dāng)所述位線選擇晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到低電平；當(dāng)所述位線選擇晶體管被激活時(shí)，使所述預(yù)充電的讀出結(jié)點(diǎn)維持在所 述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的所述電壓電平來(lái)確定在所述寄存器的給定結(jié)點(diǎn) 中存儲(chǔ)的數(shù)據(jù)電平。
7. 如權(quán)利要求l所述的方法，其中，檢測(cè)所述第二存儲(chǔ)單元中的所 述第三存儲(chǔ)單元包括對(duì)耦合到將被讀取的特定單元的字線施加高于所述第 一校驗(yàn)電壓的 所述第二校驗(yàn)電壓；將讀出結(jié)點(diǎn)預(yù)充電到高電平；根據(jù)所述位線的電壓電平來(lái)測(cè)量所述單元的編程；根據(jù)所述位線的所述電壓電平來(lái)讀出在所述單元中存儲(chǔ)的數(shù)據(jù)；以及將所述讀出的數(shù)據(jù)存儲(chǔ)在寄存器中。
8. 如權(quán)利要求7所述的方法，其中，在所述寄存器中存儲(chǔ)所述讀出 的數(shù)據(jù)包括將小于第一電壓的第二電壓施加到位線讀出電路的位線讀出晶體管；根據(jù)所述位線的所述電壓電平來(lái)確定所述位線讀出晶體管的激活；當(dāng)所述位線讀出晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到l氐電平；當(dāng)所述位線讀出晶體管被去活時(shí)，使所述預(yù)充電的讀出結(jié)點(diǎn)維持在所 述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的所述電壓電平來(lái)確定在所述寄存器的給定結(jié)點(diǎn) 中存儲(chǔ)的數(shù)據(jù)電平。
9. 如權(quán)利要求8所述的方法，其中，當(dāng)所述單元是偽編考呈單元時(shí)， 將所述讀出結(jié)點(diǎn)放電到所述低電平；而當(dāng)所述單元是編程禁止單元或被編 程到大于所述第二校驗(yàn)電壓的電壓時(shí)，使所述讀出結(jié)點(diǎn)維持在所述高電 平。
10. 如權(quán)利要求7所述的方法，其中，在所述寄存器中存儲(chǔ)所述讀出 的數(shù)據(jù)包括將小于第一電壓的第二電壓施加到位線選擇電路的位線選擇晶體管；根據(jù)所述位線的所述電壓電平來(lái)確定所述位線選擇晶體管的激活；當(dāng)所述位線選擇晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到低電平；當(dāng)所述位線選擇晶體管被去活時(shí)，使所述預(yù)充電的讀出結(jié)點(diǎn)維持在所 述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的所述電壓電平來(lái)確定在所述寄存器的特定結(jié)點(diǎn) 中存儲(chǔ)的數(shù)據(jù)電平。
11. 如權(quán)利要求10所述的方法，其中，當(dāng)所述單元是偽編程單元時(shí)， 將所述讀出結(jié)點(diǎn)放電到所述低電平；而當(dāng)所述單元是編程禁止單元或被編 程到大于所述第二校驗(yàn)電壓的電壓時(shí)，使所述讀出結(jié)點(diǎn)維持在所述高電 平。
12. —種對(duì)非易失存儲(chǔ)器件中的單元進(jìn)行編程的方法，所述方法包括 對(duì)選擇的存儲(chǔ)單元執(zhí)行編程操作；檢測(cè)所述被編程的存儲(chǔ)單元的第一存儲(chǔ)單元，其中，所述第一存儲(chǔ)單 元的閾值電壓高于第一校驗(yàn)電壓；檢測(cè)所述第一存儲(chǔ)單元的偽編程單元，其中，所述偽編程單元的閾值 電壓小于第二校驗(yàn)電壓；以及對(duì)所述偽編程單元進(jìn)行編程。
13. 如權(quán)利要求12所述的方法，其中，當(dāng)所述單元^i偽編程單元時(shí) 的寄存器的給定結(jié)點(diǎn)中存儲(chǔ)的數(shù)據(jù)與當(dāng)所述單元不是偽編程單元時(shí)的所 述寄存器的所述結(jié)點(diǎn)中存儲(chǔ)的數(shù)據(jù)相反。
14. 如權(quán)利要求12所述的方法，其中，檢測(cè)所述第一存儲(chǔ)單元包括 對(duì)耦合到將被讀取的特定單元的字線施加所述第 一校驗(yàn)電壓； 將耦合到所述單元的位線預(yù)充電到高電平； 根據(jù)所述位線的電壓電平來(lái)測(cè)量所述單元的編程； 根據(jù)所述位線的所述電壓電平來(lái)讀出在所述單元中存儲(chǔ)的數(shù)據(jù)；以及 將所述讀出的數(shù)據(jù)存儲(chǔ)在寄存器中。
15. 如權(quán)利要求14所述的方法，其中，對(duì)所述位線進(jìn)行預(yù)充電包括通過(guò)頁(yè)面緩沖器的預(yù)充電電路將讀出結(jié)點(diǎn)預(yù)充電到所述高電平；以及將第一電壓施加到位線讀出電路的位線讀出晶體管，從而將預(yù)充電到 所述高電平的所述讀出結(jié)點(diǎn)耦合到給定的位線。
16. 如權(quán)利要求14所述的方法，其中，對(duì)所述位線進(jìn)行預(yù)充電包括通過(guò)頁(yè)面緩沖器的預(yù)充電電路將讀出結(jié)點(diǎn)預(yù)充電到所述高電平；以及將第一電壓施加到位線選擇電路的位線選擇晶體管，從而將預(yù)充電到 所述高電平的所述讀出結(jié)點(diǎn)耦合到特定位線。
17，如權(quán)利要求14所述的方法，其中，對(duì)所述讀出的數(shù)據(jù)進(jìn)行存儲(chǔ) 包括將小于所述第一電壓的第二電壓施加到位線讀出電路的位線讀出晶 體管；根據(jù)所述位線的電壓電平來(lái)確定所述位線讀出晶體管的激活；當(dāng)所述位線讀出晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到低電平；當(dāng)所述位線讀出晶體管被去活時(shí)，4吏所述預(yù)充電的讀出結(jié)點(diǎn)維持在所 述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的電壓電平來(lái)確定在所述寄存器的給定結(jié)點(diǎn)中存 儲(chǔ)的^:據(jù)電平。
18.如權(quán)利要求14所述的方法，其中，對(duì)所述讀出的數(shù)據(jù)進(jìn)行存儲(chǔ) 包括將小于所述第一電壓的第二電壓施加到位線選擇電路的位線選擇晶 體管；根據(jù)所述位線的電壓電平來(lái)確定所述位線選擇晶體管的激活；當(dāng)所述位線選擇晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到低電平；當(dāng)所述位線選擇晶體管被去活時(shí)，使所述預(yù)充電的讀出結(jié)點(diǎn)維持在所 述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的電壓電平來(lái)確定在所述寄存器的給定結(jié)點(diǎn)中存 儲(chǔ)的lt據(jù)電平。
19. 如權(quán)利要求12所述的方法，其中，檢測(cè)所述偽編程單元包括對(duì)耦合到將被讀取的特定單元的字線施加高于所述第 一校驗(yàn)電壓的 所述第二校驗(yàn)電壓；將讀出結(jié)點(diǎn)預(yù)充電到高電平；根據(jù)所述位線的電壓電平來(lái)測(cè)量所述單元的編程；根據(jù)所述位線的所述電壓電平來(lái)讀出在所述單元中存儲(chǔ)的數(shù)據(jù)；以及將所述讀出的數(shù)據(jù)存儲(chǔ)在寄存器中。
20. 如權(quán)利要求19所述的方法，其中，在所述寄存器中存儲(chǔ)所述讀 出的數(shù)振包括將小于第一電壓的第二電壓施加到位線讀出電路的位線讀出晶體管；根據(jù)所述位線的所述電壓電平來(lái)確定所述位線讀出晶體管的激活；當(dāng)所述位線讀出晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到低電平；當(dāng)所述位線讀出晶體管被去活時(shí)，使所述預(yù)充電的讀出結(jié)點(diǎn)維持在所 述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的所述電壓電平來(lái)確定在所述寄存器的給定結(jié)點(diǎn) 中存儲(chǔ)的數(shù)據(jù)電平。
21. 如權(quán)利要求20所述的方法，其中，當(dāng)所述單元是偽編考呈單元時(shí) 將所述讀出結(jié)點(diǎn)放電到所述低電平，而當(dāng)所述單元是編程禁止單元或被編 程到大于所述笫二校驗(yàn)電壓的電壓時(shí)，使所述讀出結(jié)點(diǎn)維持在所述高電 平。
22. 如權(quán)利要求19所述的方法，其中，在所述寄存器中存儲(chǔ)所述讀出的數(shù)據(jù)包括將小于第一電壓的第二電壓施加到位線選擇電路的位線選擇晶體管；根據(jù)所述位線的所述電壓電平來(lái)確定所述位線選擇晶體管的激活；當(dāng)所述位線選擇晶體管被激活時(shí)，將預(yù)充電到所述高電平的所述讀出 結(jié)點(diǎn)放電到低電平；當(dāng)所述位線選擇晶體管被去活時(shí)，使所述預(yù)充電的讀出結(jié)點(diǎn)維持在所 述高電平；以及根據(jù)所述讀出結(jié)點(diǎn)的所述電壓電平來(lái)確定在所述寄存器的特定結(jié)點(diǎn) 中存儲(chǔ)的數(shù)據(jù)電平。
23.如權(quán)利要求22所述的方法，其中，當(dāng)所述單元是偽編程單元時(shí)， 將所述讀出結(jié)點(diǎn)放電到低電平，而當(dāng)所述單元是編程禁止單元或被編程到 大于所述第二校驗(yàn)電壓的電壓時(shí)，將所述讀出結(jié)點(diǎn)維持在所述高電平。
全文摘要
一種檢測(cè)偽編程單元的方法包括檢測(cè)被編程的第一存儲(chǔ)單元中的第二存儲(chǔ)單元。第二存儲(chǔ)單元的閾值電壓高于第一校驗(yàn)電壓。在第二存儲(chǔ)單元中檢測(cè)第三存儲(chǔ)單元。第三存儲(chǔ)單元的閾值電壓小于第二校驗(yàn)電壓。一種對(duì)非易失存儲(chǔ)器件中的單元進(jìn)行編程的方法包括對(duì)選擇的存儲(chǔ)單元執(zhí)行編程操作。在執(zhí)行編程操作的存儲(chǔ)單元中檢測(cè)第一存儲(chǔ)單元。第一存儲(chǔ)單元的閾值電壓高于第一校驗(yàn)電壓。在第一存儲(chǔ)單元中檢測(cè)偽編程單元。偽編程單元的閾值電壓小于第二校驗(yàn)電壓。進(jìn)而，對(duì)偽編程單元進(jìn)行編程。
文檔編號(hào)G11C16/34GK101266839SQ200710129990
公開(kāi)日2008年9月17日 申請(qǐng)日期2007年7月20日 優(yōu)先權(quán)日2007年3月14日
發(fā)明者樸鎮(zhèn)壽 申請(qǐng)人:海力士半導(dǎo)體有限公司