存儲器設(shè)備、存儲器控制器和存儲器系統(tǒng)的制作方法

文檔序號：6778881閱讀：109來源：國知局

導(dǎo)航： X技術(shù)> 最新專利>信息存儲應(yīng)用技術(shù)

專利名稱：存儲器設(shè)備、存儲器控制器和存儲器系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于記錄包括數(shù)字圖像數(shù)據(jù)在內(nèi)的二維陣列式(two-
dimensionally arrayed)數(shù)據(jù)的存儲器設(shè)備，該存儲器設(shè)備的存儲器控制器以及存儲器系統(tǒng)。具體而言，本發(fā)明涉及用于增大指示每單位時間可處理的數(shù)據(jù)項的數(shù)目的有效帶寬的存儲器設(shè)備、存儲器控制器和存儲器系統(tǒng)。
背景技術(shù)：
用于記錄像數(shù)字圖像數(shù)據(jù)這樣的二維陣列式數(shù)據(jù)的存儲器設(shè)備的市場規(guī)模已經(jīng)隨著通過數(shù)字廣播或因特網(wǎng)進行的視頻分發(fā)的流行而逐漸增長。數(shù)字圖像數(shù)據(jù)是通過利用多個比特構(gòu)成像素的灰度級信息(例如8比特的 256個灰度級級別)來獲得的一組數(shù)據(jù)。例如，用于高清晰度廣播的圖像數(shù)據(jù)的一幀由1920x1040個像素構(gòu)成。此圖像數(shù)據(jù)的每一幀被根據(jù)預(yù)定的映射方法布置在圖像存儲器內(nèi)的地址空間中。
基于目前流行的同步DRAM (SDRAM)的配置和操作，這種存儲器映射被定義成使得能夠進行最高效的訪問。例如，SDRAM具有多個存儲體(bank)，并且每個存儲體具有多條字線和位線、處于字線和位線交點處的多個存儲器單元以及與位線相對應(yīng)的傳感放大器(sense amplifier)。多個存儲體可獨立地執(zhí)行激活操作(active operation) 。 SDRAM中執(zhí)行的激活操作是用于選擇字線并基于行地址激活相應(yīng)的傳感放大器的一系列操作。此外，SDRAM中執(zhí)行的讀操作是用于基于列地址向輸入/輸出端子輸出位線電勢作為讀數(shù)據(jù)的一系列操作，其中位線電勢被傳感放大器放大，而寫操作是用于將所選的寫數(shù)據(jù)輸入到基于列地址選擇的位線的一系列操作，其中寫數(shù)據(jù)是從輸入/輸出存儲器輸入的。
SDRAM的存儲器內(nèi)的地址空間由多個頁區(qū)域構(gòu)成，其中每個頁區(qū)域可由一個存儲體地址和一個行地址來選擇，并且每個頁區(qū)域具有可由列地
址選擇的一組比特或一組字節(jié)。由列地址選擇的字節(jié)群組(或比特群組) 經(jīng)由多個輸入/輸出端子輸入/輸出。
根據(jù)公知的映射方法，對于頁區(qū)域內(nèi)能由列地址選擇的字節(jié)群組(或比特群組)中的每個字節(jié)(或比特)，數(shù)字圖像數(shù)據(jù)中有一個像素與之相關(guān)聯(lián)。此外，根據(jù)該映射方法，SDRAM的每個存儲體能夠獨立地執(zhí)行激活操作和讀或?qū)懖僮?，從而與數(shù)字圖像數(shù)據(jù)的像素布置相關(guān)聯(lián)的多個頁區(qū) 域被布置成使得在圖像上彼此垂直和水平相鄰的頁區(qū)域分別對應(yīng)于不同的
存儲體地址。例如，如果SDRAM由四個存儲體構(gòu)成，那么與存儲體地址 BA=0,1相對應(yīng)的頁區(qū)域被交替布置在奇數(shù)行中，而與存儲體地址BA=2，3 相對應(yīng)的頁區(qū)域被交替布置在偶數(shù)行中。通過以這種方式布置頁區(qū)域，當(dāng) 讀或?qū)憟D像數(shù)據(jù)的一幀時，不同的存儲體可交替地并且暫時重疊地執(zhí)行激活操作和讀或?qū)懖僮鳎谑亲鳛槊繂挝粫r間可處理的像素數(shù)目的帶寬可顯著增大。
專利文獻1和2描述了通過允許對用于存儲圖像數(shù)據(jù)的半導(dǎo)體存儲器中的多個行同時進行訪問來提高訪問效率的技術(shù)。日本未實審專利公布No. 2001-312885 [專利文獻2]日本未實審專利公布No. H08-18067
發(fā)明內(nèi)容
用于存儲數(shù)字圖像數(shù)據(jù)等等的存儲器設(shè)備需要水平訪問，其中圖像數(shù)據(jù)的寫和讀是按像素矩陣的布置順序來執(zhí)行的；以及矩形訪問，其中閣像數(shù)據(jù)的寫和讀是在像素矩陣的部分矩形區(qū)域上執(zhí)行的。水平訪問對應(yīng)于通過反復(fù)執(zhí)行圖像數(shù)據(jù)的水平掃描來寫或讀圖像數(shù)據(jù)的一幀的光柵掃描操作。此外，矩形訪問對應(yīng)于用于在執(zhí)行(例如MPEG文件的)編碼操作吋讀取圖像數(shù)據(jù)的小矩形塊以獲得運動向量的操作，或者對應(yīng)于用于在利用解碼操作再現(xiàn)圖像時讀和寫圖像數(shù)據(jù)的一塊的操作。
但是，由于像素的圖像數(shù)據(jù)被利用上述映射方法存儲在存儲器的地址空間中，因此問題在于在進行矩形訪問時有效帶寬減小了。首先，在被存
儲體地址和行地址選擇的頁區(qū)域中，一組字節(jié)，即多個字節(jié)(或多個比特)被列地址同時訪問。但是，在將要利用矩形訪問來訪問的矩形區(qū)域不匹配被列地址選擇的多個字節(jié)(或多個比特)的情況下，當(dāng)利用 -個列地址進行訪問時不必要的輸入/輸出數(shù)據(jù)會被生成。其次，在將要利用矩形訪問來訪問的矩形圖像區(qū)域不匹配地址空間內(nèi)的頁區(qū)域的情況下，需要對超過頁區(qū)域邊界的多個頁區(qū)域進行訪問，因此要求復(fù)雜的存儲器控制。
如果作為訪問目標(biāo)的矩形圖像區(qū)域不匹配頁區(qū)域以及被列地址選擇的多個字節(jié)(或多個比特)，則上述第一和第二問題導(dǎo)致更復(fù)雜的存儲器控制和有效帶寬的進一步減小。
因此，本發(fā)明的一個目的是提供一種解決在對存儲器設(shè)備的矩形訪問中導(dǎo)致的上述問題的存儲器設(shè)備、該存儲器設(shè)備的存儲器控制器和存儲器系統(tǒng)。
為了實現(xiàn)上述目的，本發(fā)明的第一方面是一種存儲器設(shè)備，它具有具有多個存儲器單位區(qū)域的存儲器單元陣列，其中每個存儲器單位區(qū) 域由地址選擇；
多個輸入/輸出端子；以及
提供在存儲器單元陣列和多個輸入/輸出端子之間的輸入/輸出單元，
其中每個存儲器單位區(qū)域中存儲有分別與多個輸入/輸出端子相對應(yīng)的
多個字節(jié)或比特數(shù)據(jù)項，并且
基于輸入地址和字節(jié)或比特的組合信息，存儲器單元陣列和輸入/輸出
單元響應(yīng)于第一操作代碼訪問存儲在與輸入地址相對應(yīng)的第一存儲器單位區(qū)域和與第一存儲器單位區(qū)域相鄰的第二存儲器單位區(qū)域中的多個字節(jié)或
比特，然后從被訪問的第一和第二存儲器單位區(qū)域內(nèi)的多個字節(jié)或比特中，將基于組合信息的多個字節(jié)或比特的組合與多個輸入/輸出端子關(guān)聯(lián)起來。
根據(jù)上述第一方面，存儲器設(shè)備可以響應(yīng)于與輸入地址一起提供的第一操作代碼，基于輸入地址和組合信息同時輸入/輸出多個字節(jié)(或多個比特)的任何組合的數(shù)據(jù)，因而存儲器設(shè)備可防止超過存儲器單位區(qū)域邊界
的矩形訪問中有效帶寬的減小。
為了實現(xiàn)上述目的，根據(jù)本發(fā)明的第二方面，存儲器系統(tǒng)具有第一方面的存儲器設(shè)備；以及存儲器控制器，該存儲器控制器提供第一操作代碼、地址、以及關(guān)于字節(jié)或比特的組合的組合信息，并且訪問存儲器設(shè)備的第一和第二存儲器單位區(qū)域內(nèi)的多個字節(jié)或比特。
為了實現(xiàn)上述目的，根據(jù)本發(fā)明的第三方面，用于控制第一方面的存儲器設(shè)備的存儲器控制器將第一操作代碼、地址和關(guān)于字節(jié)或比特的組合的組合信息提供給存儲器設(shè)備，以便訪問存儲器設(shè)備的第一和第二存儲器單位區(qū)域內(nèi)的多個字節(jié)或比特。
即使存儲器設(shè)備中要被訪問的訪問目標(biāo)區(qū)域未與由輸入地址選擇的存儲器單位區(qū)域?qū)R，也可利用關(guān)于字節(jié)或比特的組合的組合信息來訪問兩個相鄰存儲器單位區(qū)域內(nèi)的多個字節(jié)或比特的任何組合。

圖1是示出根據(jù)本實施例的圖像存儲器的存儲器映射的圖。
圖2是示出圖像存儲器中的兩種訪問的圖。圖3是示出水平訪問的問題的圖。圖4是示出矩形訪問的第一問題的圖。圖5是示出矩形訪問的第二問題的圖。圖6是示出本實施例中執(zhí)行的整體操作的圖。圖7是示出本實施例的整體操作的另一示例的圖。圖8是根據(jù)本實施例的圖像處理系統(tǒng)的配置圖。圖9是根據(jù)本實施例的圖像存儲器的配置圖。圖10是用于說明字節(jié)邊界(byteboundary)功能的圖。圖11是字節(jié)邊界功能的定時圖。圖12是用于說明用于不同映射的字節(jié)邊界功能的圖。圖13是用于說明圖12所示的大端排序(big endian)和小端排序 (little endian)的圖。圖14是用于說明專用存儲器映射中的字節(jié)邊界功能的圖。
圖15是用于說明圖14所示的專用存儲器映射的圖。
圖16是示出矩形訪問中的字節(jié)邊界功能的定時圖。
圖17是用于實現(xiàn)字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。
圖18是示出字節(jié)邊界功能的圖。
圖19是實現(xiàn)簡化字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。圖20是用于說明實現(xiàn)圖19所示的簡化字節(jié)邊界功能的圖像處理系統(tǒng) 的圖。
圖21是示出具有字節(jié)邊界功能的存儲器的示意性配置的圖。圖22是示出具有字節(jié)邊界功能的圖像存儲器的第一示例的圖。圖23是用于說明圖22所示的操作的圖。
圖24是示出具有字節(jié)邊界功能的圖像存儲器的第二示例的圖。圖25是用于說明圖24所示的操作的圖。
圖26是示出具有字節(jié)邊界功能的圖像存儲器的第二示例的修改示例
(1) 的操作的圖。
圖27是示出具有字節(jié)邊界功能的圖像存儲器的第二示例的修改示例
(2) 的操作的圖。
圖28是示出具有字節(jié)邊界功能的圖像存儲器的第二示例的修改示例
(3) 的操作的圖。圖29是示出具有字節(jié)邊界功能的圖像存儲器的第三示例的圖。圖30是用于說明圖29所示的操作的圖。
圖31是示出具有字節(jié)邊界功能的圖像存儲器的輸入/輸出端子的聯(lián)系
手段的圖。
圖32是示出圖31所示的操作的圖。
圖33是示出用于控制具有字節(jié)邊界功能的圖像存儲器的輸入/輸出端
子的聯(lián)系手段的圖。
圖34是示出圖33所示的操作的圖。
圖35是具有字節(jié)邊界功能并能夠?qū)ε判蜃鞒鲰憫?yīng)的圖像存儲器的配置圖(1)。
圖36是具有字節(jié)邊界功能并能夠?qū)ε判蜃鞒鲰憫?yīng)的圖像存儲器的配置圖(2)。
圖37是具有字節(jié)邊界功能并能夠?qū)ε判蜃鞒鲰憫?yīng)的圖像存儲器的配置圖(3)。
圖38是圖37所示的DDR存儲器的上行(UP)模式的操作定時圖。圖39是圖37所示的DDR存儲器的下行(DOWN)模式的操作定時圖。
圖40是用于說明指定字節(jié)邊界功能的邊界的方法的圖。圖41是用于示出起始字節(jié)SB和偏移值SV的轉(zhuǎn)換電路的圖。圖42是用于說明利用字節(jié)邊界功能的自動矩形訪問的圖。圖43是自動矩形訪問的定時圖。
圖44是自動矩形訪問中所需的內(nèi)部列地址計算器的配置圖。
圖45是示出當(dāng)由字節(jié)邊界功能所進行的訪問到達頁區(qū)域的末尾時執(zhí) 行的存儲器操作的示例的圖。
圖46是示出當(dāng)由字節(jié)邊界功能所進行的訪問到達頁區(qū)域的末尾時執(zhí) 行的存儲器操作的另一示例的圖。
圖47是示出當(dāng)由字節(jié)邊界功能所進行的訪問到達頁區(qū)域的末尾時執(zhí) 行的存儲器操作的另一示例的圖。
圖48是用于說明字節(jié)邊界功能的其他應(yīng)用的圖。
圖49是用于說明字節(jié)邊界功能的其他應(yīng)用的圖。
圖50是用于說明字節(jié)邊界功能的其他應(yīng)用的圖。
圖51是圖像處理系統(tǒng)的配置圖。
圖52是示出存儲器控制部分(存儲器控制器)的輸入和輸出信號的圖。
圖5 3是用于說明作為幀圖像內(nèi)的讀取目標(biāo)的參考圖像區(qū)域的圖。圖54是存儲器控制器的詳細配置圖。
圖55是用于說明由參考圖像讀取控制器514中的互預(yù)測部分513執(zhí)行的計算的圖。
圖56是示出由參考圖像讀取控制器514中的互預(yù)測部分513執(zhí)行的計算的示例的圖。
圖57是示出存儲器映射的示例的圖。
圖58是示出存儲器映射12中的頁區(qū)域14的配置的圖。
圖59是示出參考圖像區(qū)域在存儲器映射圖上的布置的圖，該參考圖
像區(qū)域在圖56中示出。
圖60是示出參考圖像區(qū)域在存儲器映射圖上的另一布置的圖。圖61是針對沒有字節(jié)邊界功能的存儲器的存儲器控制器的定時圖。圖62是針對具有字節(jié)邊界功能的存儲器的存儲器控制器的定時圖。圖63是針對沒有字節(jié)邊界功能和多存儲體訪問功能的存儲器的存儲
器控制器的定時圖。
圖64是針對具有多存儲體訪問功能和字節(jié)邊界功能的存儲器的存儲
器控制器的定時圖。
圖65是存儲器控制器的控制操作的流程圖。圖66是存儲器控制器的控制操作的流程圖。
具體實施例方式
現(xiàn)在參考附圖描述本發(fā)明的實施例。但是，本發(fā)明的技術(shù)領(lǐng)域并不局限于這些實施例，因而覆蓋了專利權(quán)利要求及其等同物中描述的主題。 [圖像存儲器的存儲器映射和映射存儲器中涉及的問題] 圖1示出根據(jù)本實施例的圖像存儲器的存儲器映射。在圖1中，具有顯示設(shè)備10的圖像處理系統(tǒng)中的顯示圖像數(shù)據(jù)被存儲在圖像存儲器15 中。顯示圖像數(shù)據(jù)由關(guān)于每個像素的亮度信號Y和色差信號Ca和Cb以及每個像素的RGB灰度級信號的數(shù)據(jù)構(gòu)成，其中每個信號例如由8比特(1 字節(jié))數(shù)據(jù)構(gòu)成。
同時，圖像存儲器15 —般由諸如SDRAM這樣的高容量高速度半導(dǎo) 體存儲器設(shè)備構(gòu)成，在這種半導(dǎo)體存儲器設(shè)備中，集成電路形成在半導(dǎo)體襯底上。這種圖像存儲器由多個存儲體BankO至3 (圖1所示的四個存儲體)構(gòu)成，其中每個Bank 0-3具有多個塊BLK-O，并且每個塊具有多條字線WL、位線BL以及位于字線和位線的交點處的存儲器單元MC。每個存
儲器單元由柵極連接到字線的MOS晶體管(未示出)和連接到晶體管的電容器構(gòu)成。在圖1所示的示例中，四個存儲體分別與存儲體地址BA 0
至3相關(guān)聯(lián)，字線與行地址RA0至7相關(guān)聯(lián)，位線與列地址CA 0至127 相關(guān)聯(lián)。存儲體內(nèi)的字線由存儲體地址BA和行地址RA的組合選擇，字線由列地址CA選擇。4個字節(jié)的數(shù)據(jù)項BY 0至3由存儲體地址BA、行地址RA和列地址CA訪問。由于1字節(jié)由8個比特構(gòu)成，因此4個字節(jié) 的數(shù)據(jù)項，即4x8=32比特數(shù)據(jù)在一次訪問中與存儲器的輸入/輸出端子相關(guān)聯(lián)，然后執(zhí)行讀或?qū)憽?一般來說，上述1字節(jié)數(shù)據(jù)(8比特數(shù)據(jù))對應(yīng) 于一個像素的信號。通過在一次訪問中輸入/輸出4字節(jié)數(shù)據(jù)項，指示針對圖像數(shù)據(jù)每單位時間可訪問的像素數(shù)目的帶寬可得以增大。
根據(jù)用于顯示圖像數(shù)據(jù)的存儲器映射12，其中每一個由存儲體地址 BA和行地址RA指定的頁區(qū)域14按行和列放置。如放大區(qū)域14TE屮所示，一個頁區(qū)域14具有由列地址CAO至127指定的128個存儲器單位區(qū) 域，每個存儲器單位區(qū)域存儲了 4個字節(jié)的數(shù)據(jù)項BY 0至3。 4個字節(jié)的數(shù)據(jù)項BY 0至3經(jīng)由存儲器的總共32個輸入/輸出端子，即經(jīng)由輸入/輸出端子DQ 0至7、 DQ 8至15、 DQ 16至23和DQ 24至31被輸入Z輸出。每個字節(jié)的8比特數(shù)據(jù)對應(yīng)于一個像素的信號數(shù)據(jù)。
存儲器映射圖12適合于以高速操作諸如SDRAM這樣的由多個存儲體構(gòu)成的圖像存儲器15。響應(yīng)于與存儲體地址BA和行地址RA —起提供的激活命令，SDRAM執(zhí)行以下激活操作驅(qū)動所選存儲體內(nèi)所選字線，將存儲在存儲器單元中的數(shù)據(jù)讀到位線中，激活與位線相關(guān)聯(lián)的傳感放大器以放大位線電勢，然后響應(yīng)于與列地址CA —起提供的讀命令，執(zhí)行用于從所選位線讀取數(shù)據(jù)的讀操作?；蛘?，在執(zhí)行激活操作之后，SDRAM 響應(yīng)于與列地址CA和寫數(shù)據(jù)一起提供的寫命令，執(zhí)行將寫數(shù)據(jù)寫入所選位線中的寫操作。利用預(yù)充電命令的預(yù)充電操作在讀操作或?qū)懖僮髦蟊?執(zhí)行，然后激活操作和讀或?qū)懖僮鞅辉俅螆?zhí)行。這樣，在SDRAM中，每個存儲體可獨立地執(zhí)行激活操作、讀操作和寫操作。
根據(jù)圖1所示的存儲器映射圖12，不同的存儲體地址BA 0至3被指派給彼此垂直和水平相鄰的頁區(qū)域14。具體而言，存儲體地址BAO和
被交替布置在存儲器映射圖12中的奇數(shù)行中，而存儲體地址BA 2和3被
交替布置在偶數(shù)行中。此外，行地址RA 0至7在存儲器映射圖12的光柵方向(行方向)上被反復(fù)遞增2，并且存儲器映射圖12中的每一行在每四個行地址RA0至3和RA4至7后巻繞。
通過采用用于在不使具有相同存儲體的頁區(qū)域在行方向或列方向上彼此相鄰的情況下分配圖像上的頁區(qū)域的存儲器映射，可以在利用兩個存儲體同時執(zhí)行激活操作和讀/寫操作的同時對圖像存儲器進行水平訪問，從而訪問效率可得以提高，其中水平訪問是對圖像存儲器進行的代表性訪問，即其中頁區(qū)域14在行方向上移動并且一個頁區(qū)域被選擇的訪問。這同樣適用于圖像存儲器在垂直方向上被訪問的情況。
圖2示出圖像存儲器中的兩種訪問。圖2 (A)所示的水平訪問是通常發(fā)生在輸入/輸出視頻幀圖像時的訪問，并且對應(yīng)于用于從左上到右下在水平方向20上訪問圖像的光柵掃描。另一方面，圖2 (B)所示的矩形訪問是通常發(fā)生在壓縮或擴展MPEG圖像等等時的訪問，并且對應(yīng)于用于在具有任意縱橫比的矩形22內(nèi)在箭頭24的方向上從左上到右下訪問圖像的操作。矩形區(qū)域22對應(yīng)于作為用于提取MPEG圖像的運動向量的目標(biāo)的塊等等。
一般來說，在使用圖像存儲器的圖像系統(tǒng)中，傳送作為幀存儲器的閣像存儲器的傳送速率被設(shè)置為快于圖像顯示操作的速度，以便在通過水平訪問圖像存儲器而讀取的圖像數(shù)據(jù)被顯示在屏幕上的同時，新的幀數(shù)據(jù)被利用矩形訪問創(chuàng)建，并且該幀數(shù)據(jù)被連續(xù)創(chuàng)建和輸出。因此，水平訪問和矩形訪問在實際圖像系統(tǒng)中都被進行。
在水平訪問中，掃描是在水平方向20上執(zhí)行的，因而存儲器訪問可在同時激活相鄰存儲體的同時高效地進行。另一方面，在矩形訪問中，不會使得要訪問的矩形區(qū)域22的位置超出單個存儲體和存儲體內(nèi)的頁區(qū) 域，從而可通過執(zhí)行用于指定存儲體地址BA和行地址RA的單次激活操作來訪問矩形區(qū)域22內(nèi)的數(shù)據(jù)，因而可執(zhí)行高效的存儲器訪問，就像水平訪問那樣。
圖3示出水平訪問的問題。圖3示出了在上述存儲器映射圖12中在水平方向20上進行的水平訪問的定時圖30。在此定時圖中，在水平訪問
(圖中的20)存儲器映射圖12的第四行中的頁區(qū)域時(BA0/RA4、 BA 1/RA4、 BA 0/RA5、 BA 1/RA 5)，自動刷新命令A(yù)REF被生成。定時圖 30示出了命令CMD、時鐘CLK、存儲體地址BA、行地址RA、列地址 CA和輸入/輸出端子DQ。
作為前提，突發(fā)長度BL被設(shè)置為4。當(dāng)對具有BA 0/RA 4的頁區(qū)域執(zhí)行激活操作并且利用讀命令RD 33發(fā)布指令以讀取具有BA OZCA 0的頁區(qū)域時，四個32比特數(shù)據(jù)項在預(yù)定的等待時間(在圖中是四個時鐘)之后在四個時鐘周期中相繼從輸入/輸出端子DQ輸出。具體而言，頁區(qū)域 BA 0/RA4內(nèi)相應(yīng)列地址CA 0至3中的四個32比特數(shù)據(jù)項中的每一個被相繼輸出四次。此突發(fā)操作作為標(biāo)準(zhǔn)是SDRAM所必需的。上述操作暗示圖1中放大的頁區(qū)域14E內(nèi)的列地址CA 0至3中的每一個的每個4字節(jié) (32比特)數(shù)據(jù)項被相繼輸出四次。
接下來，頁區(qū)域BA 1/RA 4的4個字節(jié)的數(shù)據(jù)項利用激活命令A(yù)CT 34和讀命令RD35被輸出。類似地，頁區(qū)域BA0/RA5的4個字節(jié)的數(shù)據(jù) 項利用激活命令A(yù)CT 36和讀命令RD 37被輸出，并且頁區(qū)域BA 1/RA 5 的4個字節(jié)的數(shù)據(jù)項利用激活命令A(yù)CT 38和讀命令RD 39被輸出。
此時，當(dāng)用于指定行地址RA的自動刷新命令A(yù)REF 40被生成時，配置圖像存儲器的SDRAM存儲器并行地對所有并入的存儲體即存儲體BA 0 至3執(zhí)行刷新操作。具體而言，相應(yīng)的四個存儲體內(nèi)的相應(yīng)的行地址RA6 的字線被同時驅(qū)動，相應(yīng)的傳感放大器被激活，重寫被執(zhí)行，然后預(yù)充電操作被執(zhí)行。該刷新操作是對圖3所示的存儲器映射圖12內(nèi)的四個頁區(qū) 域31執(zhí)行的。因此，在刷新操作時段tREF期間，水平訪問(箭頭20)暫時停止。在刷新操作時段tREF之后，下一頁區(qū)域BA0/RA6被利用激活命令A(yù)CT41和讀命令RD (未示出)再次訪問，從而水平訪問被重新啟動。
由于刷新操作是利用刷新命令A(yù)REF對四個存儲體同時執(zhí)行的，因此當(dāng)在進行水平訪問的同時生成刷新命令時，水平訪問被暫時停止，因而有效帶寬變窄。這是水平訪問中發(fā)生的問題。
圖4示出矩形訪問的第一問題。圖4 (A)示出水平訪問的示例，圖4
(B)示出矩形訪問的示例。兩個示例都是超過由列地址CA選擇的存儲
器單位區(qū)域(4字節(jié)區(qū)域)45的邊界的訪問。如上所述，根據(jù)公知的存儲器映射圖，由存儲體地址BA和行地址RA指定的頁區(qū)域14被分割成由列地址CA 0至27選擇的多個存儲器單位區(qū)域45，并且四個字節(jié)的數(shù)據(jù)項 BY 0至3被單個列地址CA同時訪問。每個字節(jié)的8比特數(shù)據(jù)對應(yīng)于一個像素的信號。
因此，雖然水平訪問是相對較經(jīng)濟地進行的，但在矩形訪問中卻會發(fā) 生不必要的數(shù)據(jù)輸入/輸出，因而有效帶寬減小。
在圖4 (A)所示的水平訪問中，當(dāng)訪問區(qū)域22A時，在用于指定貞' 區(qū)域BA 0/RA0的激活命令A(yù)CT之后，對于列地址CA 0至3發(fā)布四個讀命令RD，并且列地址CA 0至3中的每一個的4字節(jié)的數(shù)據(jù)項BY 0至3 被相繼輸入/輸出。在這種情況下，區(qū)域22A包含從列地址CA 0的字節(jié) BY2和3到列地址CA3的字節(jié)BY0和1的片段。因此，在與列地址CA 0相對應(yīng)的4字節(jié)數(shù)據(jù)的輸入/輸出DQ中，字節(jié)BYO和1的數(shù)據(jù)項是不需要的，而在與列地址CA 3相對應(yīng)的4字節(jié)數(shù)據(jù)的輸入/輸出DQ中，字節(jié) BY 2和3的數(shù)據(jù)項也是不需要的。因此，有效輸出數(shù)據(jù)的量是12字節(jié)/16 字節(jié)。
另一方面，在圖4 (B)所示的矩形訪問中，當(dāng)訪問矩形區(qū)域22B 時，在用于指定頁區(qū)域BA 0/RAO的激活命令A(yù)CT之后，對于列地址CA 0、 1、 4、 5、 8和9發(fā)布六個讀命令RD，并且列地址CA 0、 1、 4、 5、 8 和9中的每一個的4字節(jié)的數(shù)據(jù)項BY0至3被相繼輸入/輸出。但是，矩形區(qū)域22B不匹配由列地址選擇的存儲器單位區(qū)域(4字節(jié)區(qū)域)45的邊界并且超過了 4字節(jié)區(qū)域的邊界，因而4字節(jié)的數(shù)據(jù)項BY 0至3中的每一個中有一半是不必要的數(shù)據(jù)。具體而言，有效輸出數(shù)據(jù)量是12字節(jié)Z24 字節(jié)。圖4 (B)示出了最壞情況。
如上所述，即使要被訪問的數(shù)據(jù)具有相同數(shù)目的字節(jié)，在矩形訪問中，需要通過發(fā)送讀命令RD六次來輸入/輸出24字節(jié)的數(shù)據(jù)，而在水平訪問中，通過發(fā)送讀命令RD四次就可輸入/輸出16字節(jié)的數(shù)據(jù)。因此，在超過由單個列地址選擇的4字節(jié)區(qū)域(存儲器單位區(qū)域)45的邊界的矩
形訪問中，有效帶寬減小了。這是矩形訪問的第一問題。
圖5示出矩形訪問的第二問題。矩形訪問是對任意矩形區(qū)域進行的訪
問，有時超過相鄰頁區(qū)域14的邊界14BOU。圖5示出矩形區(qū)域22 (A) 是同一頁區(qū)域BA1/RA6內(nèi)的16字節(jié)區(qū)域的情況，以及矩形區(qū)域22 (B) 是覆蓋四個相鄰頁區(qū)域BA 3/RA 2、 BA 2/RA 3、 BA 1/RA6和BA 0/RA 7 的16字節(jié)區(qū)域的情況。
在矩形區(qū)域22 (A)的情況下，可通過對頁區(qū)域BA 1ZRA6發(fā)布激活命令A(yù)CT (圖中的50) —次并對列地址CA 6、 7、 10和11發(fā)布讀命令 RD (圖中的52)四次來輸入/輸出16字節(jié)的數(shù)據(jù)，如定時圖中所示。
另一方面，在矩形區(qū)域22 (B)的情況下，只有對頁區(qū)域BA 3/RA 2、 BA2/RA3、 BA 1/RA 6和BA 0/RA 7發(fā)布激活命令A(yù)CT (圖中的54) 四次并對列地址CA 127 (BA 3) 、 CA 124 (BA 2) 、 CA 3 (BA 1)和 CA0 (BA0)發(fā)布讀命令RD (圖中的56)四次，才能輸入/輸出14字節(jié) 的數(shù)據(jù)，如定時圖中所示。具體而言，在矩形區(qū)域22包括相鄰頁區(qū)域的情況下，激活操作被發(fā)布若干次以對不同存儲體執(zhí)行激活操作，并且讀命令RD或?qū)懨頦R必須針對相應(yīng)存儲體內(nèi)的列地址發(fā)布。因此，每單位時間能夠訪問的數(shù)據(jù)量減少了，并且有效帶寬變窄了。
在圖5所示的矩形區(qū)域22 (B)在由列地址選擇的存儲器單位區(qū)域(4 字節(jié)區(qū)域)的中間被分割的情況下，圖4中所示的第一問題同時發(fā)生，因而需要多個激活命令(第二問題)，并且在與讀命令相對應(yīng)的輸入/輸出數(shù) 據(jù)DQ中包含有不必要的數(shù)據(jù)(第一問題)，導(dǎo)致有效帶寬的減小。
如上所述，當(dāng)在圖像存儲器中采用利用SDRAM的結(jié)構(gòu)特性的存儲器映射的情況下，存在以下問題第一問題，即由于在執(zhí)行水平訪問時發(fā)生刷新命令而引起水平訪問被停止；第二問題，即當(dāng)矩形訪問區(qū)域超過由列地址選擇的存儲器單位區(qū)域(4字節(jié)數(shù)據(jù))的邊界時生成不必要的輸入/輸出數(shù)據(jù)；以及第三問題，即當(dāng)矩形訪問區(qū)域超過由存儲體地址指定的頁區(qū) 域的邊界時需要發(fā)布多個存儲體激活命令。
以下將簡要描述用于解決這些問題的配置和操作。本實施例是為了解決由刷新操作導(dǎo)致的訪問中止，由矩形訪問導(dǎo)致的訪問效率降低以及其他問題，其中，首先，在水平訪問時刷新操作可與訪問操作一起在后臺執(zhí)行，其次，在矩形訪問時實現(xiàn)了高效訪問偏離或超過由列地址選擇的存儲器單位(4字節(jié)區(qū)域)的區(qū)域的功能，第三，實現(xiàn)了高效訪問超過頁區(qū)域的邊界并包含多個頁區(qū)域的矩形區(qū)域的功能。
圖6示出本實施例中執(zhí)行的整體操作。如上所述，在利用圖像存儲器的圖像系統(tǒng)中，水平訪問和矩形訪問都被生成。圖6所示的示例是這樣一
個示例，在該示例中，對存儲器映射圖12的第一行中具有存儲體地址BA 0和BA 1的頁區(qū)域的水平訪問20-1、對第二行中的頁區(qū)域BA2/RA2的矩形訪問22和對第二行中具有存儲體地址BA 2和BA 3的頁區(qū)域的水平訪問20-2被順序生成。在矩形訪問22中，訪問是對一頁區(qū)域BA 2/RA 2內(nèi) 超過存儲器單位區(qū)域(4字節(jié)區(qū)域)45的矩形區(qū)域進行的。
在這種情況下，在矩形訪問中，訪問是在存儲器的任意存儲體中生成的，而在水平訪問中，訪問僅在某個時間段內(nèi)在預(yù)定存儲體中生成。例如，在存儲器映射圖12的第一行中的水平訪問中，僅在存儲體BAO和1 中生成訪問，而在第二行中的存儲體BA 2和3中則沒有生成訪問。另一方面，在第二行中的水平訪問中，僅在存儲體BA 2和3中生成訪問，而在第一行中的存儲體BAO和1中則沒有生成訪問。
因此，在水平訪問20-l中，用于指定在未來一段時間中其中不生成訪問的存儲體的后臺刷新命令BREN在存儲器訪問進行之前被發(fā)布，并且其中不生成訪問的存儲體的信息SA:2/3被通知給存儲器。具體而言，在由后臺刷新命令BREN指定的存儲體SA中允許后續(xù)的自動刷新操作。因此，對于被應(yīng)用刷新操作的存儲體SA二2,3，不允許正常訪問。
在圖6所示的水平訪問20-1中，用于允許執(zhí)行后續(xù)刷新操作的刷新存儲體信息SA (圖中的61)與后臺刷新命令BREN (圖中的60) —起發(fā) 布，隨后利用激活命令A(yù)CT對頁區(qū)域BA O/RA 0執(zhí)行激活操作，然后列地址CA 0的4字節(jié)的數(shù)據(jù)項BY 0至3通過讀命令RD (BA 0， CAO)被輸出到輸入/輸出端子DQ。類似地，利用激活命令A(yù)CT對頁區(qū)域BA 1/RA 0執(zhí)行激活操作，然后列地址CA 0的4字節(jié)的數(shù)據(jù)項BY 0至3通過
讀命令RD (BA 1， CA0)被輸出到輸入/輸出端子DQ。但是，圖6和咯了對與BL = 4相對應(yīng)的四個4字節(jié)數(shù)據(jù)項的輸出的圖示。
在該水平訪問20-1的時段期間，當(dāng)由圖像存儲器內(nèi)的后臺刷新命令 BREN激活的自動刷新請求(未示出)被發(fā)布時，刷新操作在存儲體BA2 和3上開始。但是，在水平訪問中，訪問僅在存儲體BA 0和1中生成，并且不同的存儲體可在SDRAM中獨立地執(zhí)行激活操作，因而可以防止水平訪問被對存儲體BA 2和3執(zhí)行的刷新操作所干擾和停止。
接下來，在圖6所示的矩形訪問中，矩形區(qū)域22處于同一頁區(qū)域BA 2/RA中，并且包含2個字節(jié)BY 2和3 (即列地址CA 0的后一半)和2個字節(jié)BY 0和1 (即列地址CA 1的前一半)。在這種情況下，根據(jù) SDRAM的一般讀命令，讀命令RD需要對列地址CA 0和1發(fā)布兩次。
但是，在本實施例中，讀命令RD (圖中的62)被發(fā)布給列地址C八O (圖中的63)，并且關(guān)于訪問的字節(jié)組合信息SB (圖中的64)被提供，從而與字節(jié)組合信息SB相對應(yīng)的4個字節(jié)可自動地被與輸入/輸出端子 DQ關(guān)聯(lián)起來。在上述示例中，意味著2個字節(jié)后的字節(jié)的字節(jié)偏移信息 SB = 2被指定為字節(jié)組合信息SB，從而，在列地址CA 0的4個字節(jié)的數(shù) 據(jù)項中，2個字節(jié)之后的字節(jié)BY 2禾n 3的數(shù)據(jù)項被自動與相鄰的列地址 CA1的4個字節(jié)的數(shù)據(jù)項中的前兩個字節(jié)BY0和1的數(shù)據(jù)項一起輸出。
在圖6所示的矩形訪問中，在針對頁區(qū)域BA 2/RA 2的激活命令A(yù)CT 被發(fā)布之后，用于指定BA2/CA0 (圖中的63)的讀命令RD62與字節(jié)組合信息SB = 2 (圖中的64) —起被發(fā)布。該字節(jié)組合信息SB = 2指示4 個字節(jié)的數(shù)據(jù)項的組合，其中包括4字節(jié)區(qū)域內(nèi)的前2個字節(jié)之后的字節(jié) BY 2。換言之，該字節(jié)組合信息SB = 2指示4字節(jié)區(qū)域的第一字節(jié)位S (起始字節(jié))是BY2。響應(yīng)于此，圖像存儲器將列地址CA 0的4個字節(jié) 的數(shù)據(jù)項的前2個字節(jié)之后(或從起始字節(jié)BY 2起)的字節(jié)BY 2和3的數(shù)據(jù)項以及列地址CA 1的字節(jié)BY 0和1的數(shù)據(jù)項與4字節(jié)的輸入/輸出端子DQ關(guān)聯(lián)起來，以便向其輸出。存儲器控制器不需要向列地址CA 0和1 發(fā)布讀命令RD兩次。此外，只有所需的數(shù)據(jù)被輸出到輸入/輸出端子DQ 的所有4個字節(jié)，因而不必要的數(shù)據(jù)不被輸出，訪問效率提高了。此外，當(dāng)指定BA 2/CA 4的讀命令RD與組合信息SB = 2 —起被發(fā)布時，圖像存儲器輸出由列地址CA 4和5的2字節(jié)數(shù)據(jù)構(gòu)成的4字節(jié)數(shù) 據(jù)。當(dāng)指定BA2/CA8的讀命令RD與組合信息SB二2—起被發(fā)布時，圖像存儲器輸出由列地址CA 8和9的2字節(jié)數(shù)據(jù)構(gòu)成的4字節(jié)數(shù)據(jù)。當(dāng)指定BA 2/CA 12的讀命令RD與組合信息SB = 2 —起被發(fā)布時，圖像存儲器輸出由列地址CA 12和13的2字節(jié)數(shù)據(jù)構(gòu)成的4字節(jié)數(shù)據(jù)。
結(jié)果，即使矩形訪問區(qū)域22包括八個列地址CA0、 1、 4、 5、 8、 9、 12和13的存儲器單位區(qū)域(四字節(jié)區(qū)域)，也只需要向列地址CA 0、 4、 8和12發(fā)布讀命令RD四次，并且不必要的數(shù)據(jù)不被輸出到輸入/輸出端子，因而訪問效率可提高兩倍。
在矩形訪問之后的水平訪問20-2中，由于存儲器映射圖12的第二行中的頁區(qū)域被訪問，因而在一段時間內(nèi)在存儲體BA0和1中不生成正常訪問。因此，正如上述說明中所述，SA = 1與后臺刷新命令BREN (圖中的65) —起被指定，作為關(guān)于其中可執(zhí)行刷新操作的存儲體(圖屮的 66)的存儲體信息SA，并且在存儲體BA 0和1中允許與對后續(xù)存儲體 BA 2和3的正常訪問并行地執(zhí)行自動刷新操作。
如上所述，水平訪問20-1和20-2允許自動刷新操作在正常訪問進行時在后臺進行，但是矩形訪問不允許后臺自動刷新操作。結(jié)果，在水平訪問20-1中，正常訪問操作可與存儲體BA 2和3中的刷新操作并行地在存儲體BA 0和1中執(zhí)行，而在水平訪問20-2中，正常訪問操作可與存儲體 BA 0和1中的刷新操作并行地在存儲體BA 2和3中執(zhí)行。因此，可以防止水平訪問被刷新操作干擾，并且可以防止有效帶寬減小。
此外，在矩形訪問中，禁止后臺刷新操作。因此，可以防止對任意區(qū) 域進行的矩形訪問被刷新操作停止。因此，可以完全防止有效帶寬減小。
另外，在矩形訪問中，字節(jié)組合信息SB是與讀命令一起指定的，從而通過將任意字節(jié)與作為起始區(qū)域的讀命令的列地址CA相組合而獲得的組合字節(jié)數(shù)據(jù)可被輸出到4字節(jié)的輸入/輸出端子DQ。字節(jié)組合信息SB 也可在激活命令之前與用于設(shè)置模式寄存器的命令一起被指定。
圖7示出本實施例的整體操作的另一示例。該示例是這樣-一個示例，
在該示例中，對存儲器映射圖的第一行中的頁區(qū)域的水平訪問20-1、矩形
訪問22和對存儲器映射圖的第二行中的頁區(qū)域的水平訪問20-2被順序執(zhí) 行。在矩形訪問22中，矩形區(qū)域22超過了頁區(qū)域的邊界14BOU并且包含四個頁區(qū)域BA3/RA2、 BA2/RA3、 BA 1/RA 6和BA 0ZRA7。
與圖6 —樣，在水平訪問20-1和20-2中，刷新存儲體信息SA與后臺刷新命令BREN—起被發(fā)布，從而在目標(biāo)存儲體中允許了后續(xù)的自動刷新操作，并且防止了水平訪問被刷新操作所干擾。在對具有多個區(qū)域(即多個存儲體)的矩形區(qū)域22的矩形訪問中，多存儲體信息SA'與激活命令 ACT —起被發(fā)布，作為關(guān)于同時經(jīng)歷激活操作的存儲體的存儲體信息。響應(yīng)于此，圖像存儲器同時對由多存儲體信息SA'指定的并且具有與激活命令A(yù)CT—起發(fā)布的地址信息BA, RA的左上存儲體的多個存儲體的頁區(qū)域執(zhí)行激活操作。結(jié)果，響應(yīng)于一個激活命令A(yù)CT,可同時對多個存儲體執(zhí) 行激活操作。然后，對于每個存儲體的讀命令RD與存儲體地址BA和列地址CA —起被發(fā)布，從而由每個存儲體的列地址CA選擇的存儲器單位區(qū)域(4存儲體區(qū)域)的四存儲體數(shù)據(jù)項可被輸出到輸入/輸出端子DQ。
在圖7所示的矩形訪問的示例中，用于指定左上片段中的頁區(qū)域的地址信息項BA 3和RA 2 (圖中的71)與激活命令A(yù)CT (圖中的70) 起被發(fā)布，并且同時多存儲體信息SA' = 0-3 (圖中的72)被發(fā)布。響應(yīng)于此，圖像存儲器同時對四個存儲體BA 3、 BA 2、 BA 1禾B BA 0執(zhí)行激活操作，這四個存儲體是由多存儲體信息SA'指定的，其中將左上頁區(qū)域的存儲體BA 3置于前面；并且順序輸出由后續(xù)的四個讀命令RD指定的存儲體BA/列CA的4個字節(jié)的數(shù)據(jù)項。這同樣適用于寫命令。在圖中，BA 3/CA 127、 BA 2/CA 124、 BA 1/CA 3和BA 0/CA 0響應(yīng)于四個讀命令被提供，并且這些存儲器區(qū)域的4個字節(jié)的數(shù)據(jù)項被輸出。
如果多存儲體信息SA'指示"橫向的兩個存儲體"，則與由激活命令 ACT提供的存儲體地址BA相對應(yīng)的左上存儲體右側(cè)的存儲體也同時經(jīng)歷激活操作。如果多存儲體信息SA'指示"垂直方向的兩個存儲體"，則位于左上存儲體下方的存儲體也同時經(jīng)歷激活操作。類似地，如果多存儲體信息SA'指示"橫向和垂直方向的四個存儲體"，則位于左上存儲體的右
側(cè)、下方和右下方的四個存儲體也同時經(jīng)歷激活操作。因此，為了自動地對多個存儲體執(zhí)行激活操作，優(yōu)選在寄存器等等中預(yù)先設(shè)置指示存儲器映射圖的相應(yīng)行中的行地址RA如何布置或者具體而言指示行地址按什么單位巻繞的信息(行地址步長信息)。
在圖7所示的矩形訪問方法中，當(dāng)除了激活命令A(yù)CT處的多存儲體信息SA'外，圖6中描述的字節(jié)組合信息SB也與讀命令RD —起被發(fā)布時，超過頁區(qū)域14的邊界14BOU并被列地址CA選擇的存儲器單位區(qū)域 (四存儲體區(qū)域)的部分字節(jié)組合可自動地與輸入/輸出端子DQ相關(guān)聯(lián)。
圖8是根據(jù)本實施例的圖像處理系統(tǒng)的配置圖。圖像處理系統(tǒng)由與存儲器控制器相對應(yīng)的圖像處理芯片80和用于存儲作為圖像處理的目標(biāo)的圖像數(shù)據(jù)的圖像存儲器芯片86構(gòu)成。圖像處理芯片80和存儲器芯片86分別是其中集成電路被形成在單個半導(dǎo)體襯底上的半導(dǎo)體芯片。
圖像處理芯片80具有用于執(zhí)行圖像處理的圖像處理控制器81，例如對例如MPEG的圖像壓縮和擴展作出響應(yīng)的編碼器或解碼器；以及存儲器控制器82，用于響應(yīng)于從圖像處理控制器81發(fā)布的包括圖像區(qū)域規(guī)格的存儲器訪問請求控制對圖像存儲器芯片86的訪問。存儲器控制器82具有用于控制水平訪問中的后臺刷新操作的后臺刷新控制器84;用于控制矩形訪問中對存儲器單位區(qū)域(4字節(jié)區(qū)域)中的任意字節(jié)組合的訪問的字節(jié)邊界控制器85;以及用于控制矩形訪問中對多個區(qū)域的訪問的多存儲體激活控制器83。通過執(zhí)行這些控制操作，每個操作中所需的命令、存儲體地址、行地址、列地址、字節(jié)組合信息SB、刷新存儲體信息SA、多存儲體信息SA'等等被發(fā)布到圖像存儲器86。
圖像存儲器86具有存儲器核心92內(nèi)的多個存儲體Bank 0至3，并且還具有用于主要控制激活操作的行控制器87、用于控制讀或?qū)懖僮鞯牧锌?制器90以及后臺刷新控制器89，這些控制器對存儲器核心92執(zhí)行控制。行控制器87具有多存儲體激活控制器88，列控制器90具有字節(jié)邊界控制器91。行解碼器RowDec、列解碼器ColDec、存儲器區(qū)域MA、傳感放大器群組SA和用于將存儲器區(qū)域MA與輸入/輸出端子DQ關(guān)聯(lián)起來的輸入/ 輸出單元93被設(shè)置在存儲體Bank 0至3中的每一個中。
圖9是根據(jù)本實施例的圖像存儲器的配置圖。在存儲器芯片86中，
輸入/輸出端子群組93不僅具有時鐘CLK，還具有由RAS、 CAS、 WE和 CS構(gòu)成的命令端子，存儲體地址端子BA 0和BA 1，刷新存儲體信息端子SA 0和SA 1，多個地址端子Add，具有預(yù)定數(shù)目的比特的字節(jié)組合信息端子SB，具有預(yù)定數(shù)目的比特的數(shù)據(jù)輸入/輸出端子DQ，以及多存儲體信息端子SA'(未示出)。
應(yīng)當(dāng)注意，在上述字節(jié)邊界功能、多存儲體訪問功能和后臺刷新功能中所需的端子SB、 SA'和SA可利用公共的專用引腳來實現(xiàn)。這些信息項與不同的命令一起提供，因而專用引腳處的輸入數(shù)據(jù)可響應(yīng)于提供的命令被設(shè)置到相應(yīng)的寄存器。
另外，這些端子SB、 SA'和SA可利用未使用的端子來實現(xiàn)。例如，在行地址在地址端子Add 0至12處輸入并且列地址在地址端子Add 0至9 處輸入的情況下，在列地址被輸入時地址端子Add 10至12就未被使用。因此，控制數(shù)據(jù)SB、 SA'和SA可從輸入列地址時未使用的地址端子Add 10至12輸入。
外部端子群組93分別經(jīng)由緩沖器94連接到內(nèi)部電路。上述命令群組被輸入到命令控制器95，并且與命令相對應(yīng)的控制信號被提供給內(nèi)部電路。另外，響應(yīng)于模式寄存器設(shè)置命令，命令控制器95基于提供到地址引腳Add的設(shè)置數(shù)據(jù)將預(yù)定的設(shè)置值設(shè)置到模式寄存器96。由模式寄存器96設(shè)置的設(shè)置信息被提供到內(nèi)部電路。行控制器87具有多存儲體激活所需的多存儲體激活控制器88和行地址計算器97。激活脈沖被從多存儲體激活控制器88提供到要激活的存儲體。此外，要激活的行地址被從行地址計算器97提供到每個存儲體。存儲體Bank 0至3是利用指定存儲體內(nèi)將被刷新的行地址的刷新行地址指定器98提供的。刷新行地址指定器 98例如具有用于生成在自動生成刷新命令時所需的行地址的刷新計數(shù)器。存儲體的內(nèi)部配置如上所述。
下面，順序地參考圖6和圖7中圖示的字節(jié)邊界功能、多存儲體激活功能和后臺刷新功能詳細描述圖像存儲器和存儲器控制器。
字節(jié)邊界》圖10是用于說明字節(jié)邊界功能的圖。該圖示出了某個存儲體內(nèi)由行地址RA和列地址CA選擇的字節(jié)群組(或比特群組)。如上所述，在該
示例中，4字節(jié)的數(shù)據(jù)區(qū)域(存儲器單位區(qū)域)被行地址RA和列地址CA 選擇，并且與輸入/輸出端子DQ0至31的32個比特相關(guān)聯(lián)。因此，行地址RA和列地址CA交點中的數(shù)字，即"0123"，分別指示字節(jié)BY 0、 BY1、 BY2和BY3。另外，數(shù)據(jù)區(qū)域的容量可為4比特而不是4字節(jié)。在這種情況下，4比特的數(shù)據(jù)區(qū)域(存儲器單位區(qū)域)被行地址RA和列地址CA選擇，并與輸入/輸出端子DQ 0至3的4個比特相關(guān)聯(lián)。為了簡化，以下是4字節(jié)數(shù)據(jù)區(qū)域的示例。
圖10 (A)是一個傳統(tǒng)示例，其中4字節(jié)的數(shù)據(jù)區(qū)域由行地址RA和列地址CA唯一確定，并且4字節(jié)數(shù)據(jù)區(qū)域(存儲器單位區(qū)域)IOO和IOI 中每一個的32個比特始終與輸入/輸出端子DQ 0至31相關(guān)聯(lián)。
另一方面，圖10 (B)示出了本實施例，其中由行地址RA和列地址 CA指定的4字節(jié)區(qū)域被置于前面，并且字節(jié)的任何組合都被與輸入/輸出端子DQ0至31關(guān)聯(lián)起來。在圖中，由RA:0和CA-0選擇的4字節(jié)區(qū) 域100完全與輸入/輸出端子DQ 0至31相關(guān)聯(lián)。另一方面，從由RA = 2 和CA = 1選擇的4字節(jié)區(qū)域的兩字節(jié)偏移之后的第三字節(jié)開始的4字節(jié)區(qū) 域102與輸入/輸出端子DQ 0至31相關(guān)聯(lián)。在這種情況下，用于確定由 RA = 2和CA = 1選擇的4字節(jié)區(qū)域的哪一個字節(jié)要被置于前面的第一信息(起始字節(jié))以及關(guān)于4個字節(jié)在從前面字節(jié)起在遞增方向或遞減方向上連續(xù)布置或在遞增方向或遞減方向上每隔一個字節(jié)布置的字節(jié)順序的第二信息(大端排序和小端排序)與讀命令或?qū)懨钜黄鸨惶峁?br> 然后，圖像存儲器的輸入/輸出單元基于由第一和第二信息組成的字節(jié) 組合信息從與一頁內(nèi)的不同列地址CA相對應(yīng)的字節(jié)數(shù)據(jù)中提取總共4個字節(jié)，并將該4個字節(jié)與輸入/輸出端子DQ0至31關(guān)聯(lián)起來。然后，所需的4字節(jié)數(shù)據(jù)從32比特輸入/輸出端子DQ輸入/輸出一次。
圖11是字節(jié)邊界功能的定時圖。該示例示出了訪問存儲器映射圖12 內(nèi)的4字節(jié)區(qū)域102的示例。首先，激活命令A(yù)CT (圖中的110)與存儲體地址BA = 0和行地址RA = 2 —起被提供，相應(yīng)的頁區(qū)域隨后經(jīng)歷激活
操作，讀命令RD (圖中的111)與存儲體地址BA = 0和列地址CA = 1 (圖中的112) —起被提供，并且作為字節(jié)組合信息113，指示字節(jié)偏移量或起始字節(jié)的第一信息SB = 2 (圖中的114)與指示組合樣式的第二信息BMP-UP (圖中的115) —起被提供。
圖像存儲器基于字節(jié)組合信息SB = 2和BMR = UP，以由DQ 16-23、 DQ 24-31、 DQ 0-7和DQ 8-15所示的方式，將作為由列地址CA = 1選擇的4字節(jié)區(qū)域的后一半的2字節(jié)數(shù)據(jù)(BY 2， 3)與作為由列地址CA = 2 選擇的4字節(jié)區(qū)域的前一半的2字節(jié)數(shù)據(jù)(BYO， 1)關(guān)聯(lián)起來。該關(guān)聯(lián)是在輸入/輸出單元93中由圖9所示的字節(jié)邊界控制器91執(zhí)行的。因此，即使在數(shù)據(jù)具有不同列地址的情況下，也可通過提供讀命令RD —次來將采取任何組合的4字節(jié)數(shù)據(jù)與輸入/輸出端子DQ關(guān)聯(lián)起來。這同樣適用于寫命令。
在圖11中，雖然由行地址RA和列地址CA選擇的4字節(jié)區(qū)域是4比特區(qū)域，但也可以應(yīng)用同樣的字節(jié)邊界功能。在這種情況下，4比特區(qū)域的4比特數(shù)據(jù)與輸入/輸出端子DQ 0至3相關(guān)聯(lián)。
圖12是用于說明用于不同映射的字節(jié)邊界功能的圖。在圖12中，為了簡化，要由行地址RA和列地址CA選擇的存儲器單位區(qū)域由4比特構(gòu) 成。圖12的左側(cè)示出了表明圖像的像素和存儲器空間之間的關(guān)系的存儲器映射12-1和12-2，圖12中的中央示出了存儲器的邏輯空間15-1和15-2，圖12的右側(cè)示出了與圖12的左側(cè)和中央相對應(yīng)的定時圖。
指示由行地址RA和列地址CA選擇的4比特區(qū)域內(nèi)的4個比特的"0 至3"被示出在存儲器邏輯空間15-1和15-2中的每一個內(nèi)，并且分別對應(yīng) 于輸入/輸出端子DQ 0至3。另外，指示與圖像的像素相對應(yīng)的每個存儲器邏輯空間內(nèi)的4個比特的"0至3"被示出在左側(cè)的存儲器映射12-1和 12-2中的每一個內(nèi)。具體而言，該存儲器映射表明圖像的每個像素是如何與存儲器的輸入/輸出端子DQ 0至3中的每一個相關(guān)聯(lián)的。
在圖像系統(tǒng)中，系統(tǒng)設(shè)計者可自由地將一個圖像像素與利用一定的地址BA、 RA和CA同時訪問的任何4比特輸入/輸出端子DQ 0至3關(guān)聯(lián)起來。映射12-1是將圖中從左到右布置的四個像素映射到在與地址的遞增方
向(從左到右)相同的方向上布置的輸入/輸出端子DQ 0至3的示例，并
且該映射被稱為"大端排序"。另一方面，映射12-2是將四個像素映射到在與地址的遞增方向相反的方向上布置的輸入/輸出端子DQ 0至3的示例，并且該映射被稱為"小端排序"。
在映射12-1和映射12-2中，矩形訪問在圖像左上角的第6像素到第9 像素之間的四個像素123和127中生成。但是，這種映射是以與存儲器內(nèi) 4個比特的方向相反的方向來執(zhí)行的，因而需要不同的訪問。具體而言，在映射12-1的情況下，必須按CA = 1內(nèi)的DQ1、 CA = 1內(nèi)的DQ2、 CA =1內(nèi)的DQ3和CA = 2內(nèi)的DQ0的順序針對圖像中從左到右布置的像素輸入/輸出數(shù)據(jù)，如箭頭120所示。另一方面，在映射12-2的情況下，必須按CA二 1內(nèi)的DQ2、 CA= 1內(nèi)的DQ1、 CA = 1內(nèi)的DQ0和CA-2內(nèi) 的DQ3的順序針對圖像中從左到右布置的像素輸入/輸出數(shù)據(jù)，如箭頭 124所示。
比特組合信息項SB、 BMR被設(shè)置以便對這樣的不同類型的映射作出響應(yīng)。具體而言，在映射12-1的情況下，如圖中的121所示，由BA = 0 禾口 CA = 1構(gòu)成的起始地址和由SB = 1和BMR = UP構(gòu)成的比特組合信息與讀命令RD —起被發(fā)布，并且響應(yīng)于該發(fā)布，CA = 1的3個比特即DQ 1、 2和3以及CA二2的DQ0被同時輸出，如圖中122所示。
另一方面，在映射12-2的情況下，如圖中的125所示，由BA = 0和 CA = 1構(gòu)成的起始地址和由SB = 1和BMR = DOWN構(gòu)成的比特組合信息與讀命令RD —起被發(fā)布，并且響應(yīng)于該發(fā)布，CA = 1的3個比特即DQ 0、 1和2以及CA^2的DQ3被同時輸出，如圖中126所示。
這樣，比特組合信息SB和BMR是根據(jù)諸如大端排序和小端排序之類的不同的存儲器映射來指定的，從而圖像存儲器可響應(yīng)于系統(tǒng)側(cè)的存儲器映射同時輸入/輸出4個比特。通過增加這種比特組合信息的類型，可對各種映射類型實現(xiàn)靈活的4比特訪問。
圖13是用于說明圖12所示的大端排序和小端排序的圖。圖13在右側(cè) 和左側(cè)示出了圖像處理系統(tǒng)，其使用了輸入/輸出比特寬度由4個比特組成的存儲器，其中左側(cè)是使用存儲器的輸入/輸出端子DQ的方向即DQ 0至 3作為前向方向的大端排序系統(tǒng)，而右側(cè)是使用存儲器的DQ的方向即DQ
3至DQ 0作為前向方向的小端排序系統(tǒng)。
屏幕中的像素位置(XO至X 11)指示同一屏幕中的物理位置。每個像素位置具有的"關(guān)于每個像素的信息"在兩個系統(tǒng)中都被標(biāo)注為"A" 至"L"，這意味著兩個系統(tǒng)都顯示相同的圖像。
在大端排序系統(tǒng)中，像素位置X 0至3與存儲器的地址CA 0的DQ 0 至3相關(guān)聯(lián)，像素位置X 4至7與存儲器的地址CA 1的DQ 0至3相關(guān) 聯(lián)，像素位置X8至11與存儲器的地址CA2的DQ0至3相關(guān)聯(lián)。.
另一方面，在小端排序系統(tǒng)中，像素位置X 0至3與存儲器的地址 CA 0的DQ 3至0相關(guān)聯(lián)，像素位置X 4至7與存儲器的地址CA 1的DQ 3至0相關(guān)聯(lián)，像素位置X 8至11與存儲器的地址CA 2的DQ 3至0相關(guān) 聯(lián)。
具體而言，當(dāng)比較兩個系統(tǒng)時，在大端排序中圖像處理系統(tǒng)內(nèi)的像素 X 0至3中的每一個與輸入/輸出端子T 0至3中的每一個之間的關(guān)系與小端排序中的是相反的。因此，像素位置XO的像素信息"A"在大端排序系統(tǒng)和小端排序系統(tǒng)中被存儲在不同的存儲器單元的物理位置(CA 0的DQ 0和CA0的DQ3)中。
在這里，在圖像處理系統(tǒng)生成對像素位置X 5至8的像素信息"F-G-H-I"的矩形訪問(圖中的130)的情況下，在大端排序系統(tǒng)和小端排序系統(tǒng)中存儲器必須訪問不同存儲器單元的物理位置132和134。因此，需要被提供給存儲器的信息項的最低限度量是三個信息項，即關(guān)于系統(tǒng)是大端排序(UP)還是小端排序(DOWN)的信息BMR，以某個比特作為起始點的地址CA，以及作為地址內(nèi)的起始點的比特的位置信息SB。
當(dāng)利用地址RA、 CA訪問的存儲器單位區(qū)域是4字節(jié)區(qū)域(字節(jié)群組)時，大端排序和小端排序是相同的。圖14是用于說明專用存儲器映射中的字節(jié)邊界功能的圖。與圖12—樣，圖14在左側(cè)示出了存儲器映射 12，在中央示出了存儲器邏輯空間15，在右側(cè)示出了相應(yīng)的定時圖。
在圖中，左側(cè)的存儲器映射12分別示出了存儲器的哪個比特被分配給幀圖像內(nèi)的每個像素。在該示例中，一個像素由2比特的信息構(gòu)成。例
如，偶數(shù)比特保存關(guān)于亮度的數(shù)據(jù)，而奇數(shù)比特保存關(guān)于色差的數(shù)據(jù)。
分組-1是指只收集從第二像素到第五像素的像素的亮度信息(偶數(shù)比特)的矩形訪問，分組-2是指只收集從左上角的第二像素到第五像素的像素的色差信息(奇數(shù)比特)的矩形訪問。在這種情況下，雖然兩個分組-1/2都是對圖像左上角的第二像素到第五像素進行的矩形訪問，但是由于
由箭頭140示出的亮度(偶數(shù)比特)和由箭頭144示出的色差(奇數(shù)比
特)之間的差異，在定時圖中示出的從圖像處理系統(tǒng)到存儲器和輸入/輸出
端子DQ的訪問如下。分組-l:對于利用CA=0/SB=2、 BMR=AL (指定每隔一個比特收集4個比特)的訪問(圖中的141) ， CA = 1的DQ 0、 CA =2的DQ 0、 CA = 0的DQ 2和CA = 1的DQ 2分別與輸入/輸出端子DQ 0至3相關(guān)聯(lián)(圖中的142)。分組-2:對于利用CA=0/SB=3、 BMR-AL (指定每隔一個比特收集4個比特)的訪問(圖中的145) ， CA = 2的 DQ 1 、 CA = 1的DQ 1和3以及CA = 0的DQ 3分別與輸入/輸出端子DQ 0至3相關(guān)聯(lián)(圖中的146)。
這樣，相同的DQ (例如分組-l中的DQO和DQ2)在不同列地址的4 比特區(qū)域內(nèi)被同時訪問，因而用于將數(shù)據(jù)傳送到輸入/輸出端子DQ的輸入 /輸出單元需要執(zhí)行為某些數(shù)據(jù)切換端子的處理，即，使用不同DQ的數(shù)據(jù) 總線的處理。
圖15是用于說明圖14所示的專用存儲器映射的圖。圖15示出了使用輸入/輸出比特寬度由4個比特組成的存儲器的圖像處理系統(tǒng)，并且具體示出了使用存儲器的偶數(shù)DQ作為關(guān)于每個像素的亮度信息并使用奇數(shù)DQ 作為關(guān)于每個像素的色差信息的圖像處理系統(tǒng)。圖15 (A)示出了只有亮度信息被訪問的情況，而圖15 (B)示出了只有色差信息被訪問的情況。
屏幕上的像素位置(X 0至5)指示左側(cè)和右側(cè)屏幕上的相同物理位置。像素位置分別保存"A、 C、 E、 G、 I、 K"作為"亮度信息"，并分別保存"B、 D、 F、 H、 J、 L"作為"色差信息"。
在這里，在圖像處理系統(tǒng)生成對像素位置X 1至4的亮度信息"C-E-G-I"的矩形訪問151的情況下，存儲器必須只訪問偶數(shù)DQ (圖中的 153)，如圖15 (A)所示。在圖像處理系統(tǒng)生成對色差信息"D-F-H-J" 的矩形訪問152的情況下，存儲器必須只訪問奇數(shù)DQ (圖中的154)，如圖15 (B)所示。
為了進行這種訪問存儲器需要接收的最低限度信息項是三個信息項，
即指示系統(tǒng)是否采取將亮度信息保存在偶數(shù)DQ中并將色差信息保存在奇數(shù)DQ中的方法(是否需要每隔一個DQ進行訪問)的信息 (BMR=AL)，以某個比特作為起始點的地址(CA)，以及作為地址的4 比特區(qū)域中的起始點的比特的位置信息(SB)。列地址CA和比特組合信息SB和BMR已在圖14中說明。
在這種情況下，由于利用不同的地址訪問了相同的DQ (例如分組-1 中的DQ0和DQ2)，因此用于將數(shù)據(jù)傳送到輸入/輸出端子的輸入/輸出單元需要執(zhí)行切換端子的處理以便使用不同DQ的數(shù)據(jù)總線。因此，由白圈和黑圈示出的多個開關(guān)被設(shè)置在存儲器中，并且這些開關(guān)是基于上述信息 SB和MBR來控制的。
圖16是示出矩形訪問中的字節(jié)邊界功能的定時圖。該矩形訪問是訪問圖6所示的矩形區(qū)域22的示例。如上所述，在矩形訪問中，為了從由列地址CA選擇的存儲器單位區(qū)域(4字節(jié)區(qū)域或4比特區(qū)域)內(nèi)的任意字節(jié)位置(或比特位置)讀取字節(jié)數(shù)據(jù)(比特數(shù)據(jù))的任意組合，需要第一信息SB和第二信息BMR，即字節(jié)組合信息166。
圖16 (A)是字節(jié)組合信息項SB和BMR與讀命令RD—起提供的示例。存儲體地址BA = 2和行地址RA = 2與激活命令A(yù)CT (圖中的161) 一起提供，并且指示起始字節(jié)(起始比特)的位置的第一信息SB:2 (圖中的164)和指示字節(jié)(比特)組合的第二信息BMR = V (圖中的165) 連同存儲體地址BA = 2和列地址CA = 0與下一個讀命令RD (圖中的 162) —起提供。因此，圖6所示的矩形區(qū)域22的前4個字節(jié)(4個比特)被輸出到輸入/輸出端子DQ。矩形區(qū)域22的4個字節(jié)(4個比特)的其余三個組合也由相同的存儲體地址BA、列地址CA和字節(jié)組合信息項 SB和BMR指定。
在圖16 (B)中，在字節(jié)組合信息項SB和BMR中，第二信息BMR (圖中的165)在寄存器訪問模式中在激活命令A(yù)CT被發(fā)布之前與模式寄
存器設(shè)置命令EMRS (圖中的167) —起提供，并且該第二信息BMR被記錄在模式寄存器中。在后續(xù)的矩形訪問中，基于該第二信息BMR進行列訪問。除了第二信息BMR夕卜，該矩形訪問中的激活命令A(yù)CT (圖中的 161)和讀命令RD (圖中的162)與圖16 (A)中所示的相同。
上述第二信息BMR = V可能具有關(guān)于大端排序(V = UP)、小端排序(V = DOWN)以及亮度信息被存儲在偶數(shù)DQ中而色差信息被存儲在奇數(shù)DQ中(V = AL)的情況的各種信息。
按圖16的(A)和(B)的任何方法，圖像系統(tǒng)可在矩形訪問中實現(xiàn) 字節(jié)邊界功能。
圖17是用于實現(xiàn)字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。與圖8 — 樣，用于控制圖像存儲器86的存儲器控制器82被設(shè)置在圖像存儲器86 中。地址信息BA、 RA和CA，由指示由地址信息選擇的4字節(jié)區(qū)域(或 4比特區(qū)域)內(nèi)的起始字節(jié)(起始比特)的第一信息SB和指示字節(jié)組合的第二信息BMR構(gòu)成的字節(jié)組合信息(比特組合信息)166，以及操作命令 ACT、 RD和EMRS被從存儲器控制器82提供到圖像存儲器86。
如上所述，在定時圖(A)中，讀命令RD或?qū)懨頦T (未示出)是與字節(jié)組合信息SB和BMR (圖中的166) —起提供的。另外，在定時圖 (B)中，模式寄存器設(shè)置命令EMRS (圖中的167)是與第二信息BMR 一起提供的，而讀命令RD或?qū)懨頦T (未示出)是與第一信息SB—起提供的。
圖18示出字節(jié)邊界功能。該圖示出了與圖6相同的矩形訪問。圖10 之后的圖說明了由列地址CA選擇的4比特存儲器單位區(qū)域的示例。但是，在如上所述的存儲器單位區(qū)域由4個字節(jié)組成的情況下，仍能通過字節(jié)邊界功能進行矩形訪問。圖18示出了這種情況。
在圖18所示的示例中，存儲體地址BA、列地址CA以及由第一信息 SB和第二信息BMR構(gòu)成的字節(jié)組合信息166與讀命令RD (圖中的 167) —起被發(fā)布，以便有效地訪問頁區(qū)域14 (BA-0, RA = 0)內(nèi)的矩形訪問22。響應(yīng)于該發(fā)布，矩形區(qū)域22內(nèi)的4個字節(jié)的數(shù)據(jù)項BY 0至3 被同時輸出到輸入/輸出端子DQ。在寫命令WT的情況下執(zhí)行同樣的操
作。具體而言，響應(yīng)于第一讀命令RD， CA1、 CA1、 CA0禾n CA0內(nèi)的字節(jié)數(shù)據(jù)項分別與輸入/輸出端子DQ的四個4字節(jié)端子BY 0至3相關(guān)聯(lián)，并且響應(yīng)于下一讀命令RD， CA5、 CA5、 CA4和CA4內(nèi)的字節(jié)數(shù)據(jù)項分別與輸入/輸出端子DQ的四個4字節(jié)端子BY 0至3相關(guān)聯(lián)。響應(yīng)于其余讀命令RD的每個列地址和每個輸入/輸出端子之間的關(guān)系如圖所示。
這樣，即使在輸入/輸出端子DQ的寬度是4個比特或32個比特(4個字節(jié))的情況下，仍能實現(xiàn)比特邊界或字節(jié)邊界功能。
圖19是實現(xiàn)簡化字節(jié)邊界功能的圖像處理系統(tǒng)的配置圖。如上所述，在系統(tǒng)設(shè)計中，可以選擇兩種存儲器映射類型(即大端排序和小端排序)中的任何一種。因此，在上述實施例，對于小端排序指定BMR = UP 而對于小端排序指定BMR = DOWN，作為字節(jié)組合信息的第二信息 BMR，以便即使在進行逐字節(jié)偏移的矩形訪問時圖像的每個像素也可與存儲器空間內(nèi)的一個字節(jié)位置相關(guān)聯(lián)。
在圖19所示的示例中，在存儲器映射12中的系統(tǒng)被設(shè)計為具有與小端排序相對應(yīng)的配置的情況下，即使可對存儲器空間15中的系統(tǒng)執(zhí)行僅用于大端排序的字節(jié)邊界功能，整個系統(tǒng)也可通過在圖像存儲器86和存儲器控制器82之間設(shè)置用于切換輸入/輸出端子的切換裝置190來實現(xiàn)用于小端排序的字節(jié)邊界功能。
具體而言，在系統(tǒng)側(cè)的存儲器映射被設(shè)計用于小端排序的情況下，提供了切換裝置190來將圖像存儲器86中的輸入/輸出端子0至3切換到存儲器控制器82中的3至0。結(jié)果，對于圖像存儲器，系統(tǒng)側(cè)看起來是在對大端排序作出響應(yīng)。因此，即使系統(tǒng)被配置為具有僅針對第二信息BMR = UP的存儲器，也可以實現(xiàn)用于小端排序的字節(jié)邊界功能。
圖20是用于說明實現(xiàn)圖19所示的簡化字節(jié)邊界功能的圖像處理系統(tǒng) 的圖。圖20 (1)示出圖像處理系統(tǒng)80和圖像存儲器86經(jīng)由連接輸入/輸出端子T 0至3而不切換它們的連接單元200彼此相連的示例。圖20 (2)示出圖像處理系統(tǒng)80和圖像存儲器86經(jīng)由切換輸入/輸出端子的連接單元190彼此相連的示例。在任一種情況下，圖像存儲器86都具有僅用于大端排序的字節(jié)邊界功能，而圖像處理系統(tǒng)80是小端排序型的，它
為了關(guān)聯(lián)4比特數(shù)據(jù)(輸入/輸出比特寬度)而將像素位置X 0至3關(guān)聯(lián)到
輸入/輸出端子T3至0。
在圖20 (1)中，在以地址(A)為單位進行訪問的情況下，屏幕上的像素位置(X 0至7)與存儲器側(cè)的地址(CA) —一關(guān)聯(lián)(XO至3和 CA = 0， X4至7和CA^1)，因而不存在問題。但是，在信號SB被指定為以比特(B)為單位進行訪問的情況下，在只存在與大端排序相對應(yīng) 的比特邊界功能(只有BMR = UP)的存儲器中，像素位置的偏移(X 1 至4 (BCDE)，圖中的200)不匹配存儲器單元的物理位置的偏移
(CBAH，圖中的201)，因而錯誤的數(shù)據(jù)CBAH被傳送。在這種情況下，存儲器單元上的BCDE可利用與小端排序相對應(yīng)的比特邊界功能
(BMR = DOWN)來輸出。但是，如果在存儲器中提供了對大端排序和小端排序都能作出響應(yīng)的比特邊界功能，則會導(dǎo)致成本增加。
因此，如圖20 (2)所示，提供了用于交叉連接系統(tǒng)側(cè)和存儲器側(cè)的輸入/輸出端子的連接單元190，以便圖像上的像素X 0至3對應(yīng)于存儲器單元上的DQ 0至3，從而用于小端排序的圖像處理系統(tǒng)80在存儲器86看來就是一個用于大端排序的系統(tǒng)。因此，像素位置的偏移200與存儲器單元的物理位置的偏移202相匹配，因而即使為了對大端排序作出響應(yīng)而在偏移比特的同時進行訪問，也能傳送正常數(shù)據(jù)BCDE。
如上所述，通過利用能夠執(zhí)行交叉轉(zhuǎn)換以切換連接系統(tǒng)和存儲器的端子的連接單元190，即使在存儲器具有用于大端排序的比特邊界(或字節(jié) 邊界)功能的情況下，也可在圖像處理系統(tǒng)中實現(xiàn)用于小端排序的比特邊界(或字節(jié)邊界)功能。此外，在具有用于大端排序和小端排序兩者的比特邊界(字節(jié)邊界)功能的存儲器的情況下，存儲器和系統(tǒng)可經(jīng)由進行連接而不切換端子的連接單元200彼此相連。
圖21是示出具有字節(jié)邊界功能的存儲器的示意性配置的圖。該存儲器配置了具有至少一個或任意數(shù)目(Nb)個比特的比特群組，并且具有輸入/輸出端子(NbxN)，它是比特的任意數(shù)目(Nb)的倍數(shù)(N)，即兩倍或更多倍。數(shù)目高于預(yù)定倍數(shù)(N)的多個比特群組(Ng)配置了整個存儲區(qū)域(Nb x Ng)。能夠選擇多個比特群組(Ng)中的任何一個的地址信息與第一操作代碼同步地被接收。由地址信息選擇的一個比特群組被視為起始點，并且與倍數(shù)(N)相同數(shù)目的比特群組根據(jù)預(yù)定規(guī)則被選擇。與所選比特群組相對應(yīng)的多個比特(Nb X N)經(jīng)由輸入/輸出端子 (NbxN)同時遞送和接收存儲的信息。
上述任意數(shù)目的比特(Nb)意味著包括比特單位和字節(jié)單位兩者的概念，并且根據(jù)上述實施例Nb = 8 (1字節(jié))被設(shè)置。另外，倍數(shù)(N)說明任意數(shù)目的比特(Nb)的多倍的數(shù)據(jù)項是從一個地址訪問的，并且Nb x N對應(yīng)于輸入/輸出端子的數(shù)目。根據(jù)上述實施例N = 4被設(shè)置，因而倍數(shù)對應(yīng)于輸入/輸出端子，其數(shù)目等于4字節(jié)。更具體地說，輸入/輸出端子的數(shù)目是NbxN，因而輸入/輸出端子的數(shù)目=32 (=8x4)。
另外，指示多個(Ng)比特群組的Ng是存儲器具有的所有比特或字節(jié)(Nb個比特的群組)的群組的數(shù)目，并且等于將整個存儲區(qū)域的容量除以Nb而獲得的數(shù)字。通常，數(shù)目Ng遠大于作為一次輸入/輸出的比特群組的數(shù)目的倍數(shù)(N)。例如，在64兆比特存儲器的情況下，如果Nb =1，則Ng二64M，而如果Nb:8，那么Ng = 8M。根據(jù)前述示例，當(dāng)考慮64兆比特存儲器時，如果Nb二8，貝ijNg:8M。根據(jù)前述示例，能夠選擇任何一個比特群組的地址信息是指示作為地址(BA、 RA、 CA)的起始點的比特的信息(SB)，其中由地址(BA、 RA、 CA)限制到4個字節(jié) 的數(shù)據(jù)被指示作為起始點的字節(jié)的信息(SB)限于以某個字節(jié)作為起始點。
根據(jù)某個規(guī)則選擇與倍數(shù)(N)相同數(shù)目的比特群組意味著根據(jù)前述示例多個字節(jié)根據(jù)關(guān)于與起始字節(jié)同時被選擇的字節(jié)的組合的信息 (BMR)被選擇。由于N = 4，因此當(dāng)BMR = UP時，上行方向上的連續(xù) 4個字節(jié)可從任意字節(jié)開始被同時訪問。
圖像處理系統(tǒng)經(jīng)由32比特(=Nb x N)輸入/輸出端子訪問由能夠選擇任何一個比特群組(根據(jù)前述示例是1個字節(jié))的信息(BA、 RA、 CA)、關(guān)于作為起始點的字節(jié)的信息(SB)和關(guān)于被同時訪問的字節(jié)的組合的信息(BMR)選擇的4個字節(jié)。
圖21所示的存儲器設(shè)備的存儲器的量是64比特。因此，存在八個
(Ng = 8) Nb-8的比特群組。地址(BA、 RA、 CA)和起始字節(jié)(SB) 由總共3個比特構(gòu)成，因而一個比特群組是從Ng = 8個比特群組中選擇出來的。此外，被同時訪問的比特群組(N-4)是由組合信息(BMR)來確定的。因此，在圖21所示的示例中，第二群組由地址(BA、 RA、 CA)和起始字節(jié)(SB)選擇，并且第二群組之后的四個群組(群組2至群組5 )利用組合信息BMR = UP從輸入/輸出端子被同時訪問。
如果在同樣的64比特存儲器中地址被遞增1，則比特單位為4 (Nb = 4)的比特群組的數(shù)目是16 (Ng= 16)，并且如果輸入/輸出端子保持為 NbxN = 32，那么預(yù)定的倍數(shù)則變成了8 (N = 8)，因而七個其他的比特群組被組合信息BMR選擇。
接下來詳細描述具有字節(jié)邊界功能的圖像存儲器的配置。根據(jù)字節(jié)邊界功能，超出存儲器單位區(qū)域(4字節(jié)區(qū)域)的4字節(jié)數(shù)據(jù)可被選擇，其中存儲器單位區(qū)域由列地址選擇。因此，用于輸入/輸出4字節(jié)所需數(shù)據(jù)的功能被添加到存儲器。下面，為了簡化，描述了只有第一信息(SB)(稱為"起始字節(jié)"或"起始比特")被提供作為字節(jié)組合信息的示例。第二信息BMR只是UP的示例。
首先，描述在存儲器側(cè)執(zhí)行的列控制的若干具體示例。
圖22示出具有字節(jié)邊界功能的圖像存儲器的第一示例。圖23是用于說明圖22中的操作的圖。
如圖22所示，與圖9所示的圖像存儲器相同的組件被應(yīng)用以相同的標(biāo)號。地址信號A被多重系統(tǒng)輸入。行地址RA被鎖存到行地址緩沖器 94R中，并且列地址CA被鎖存到列地址緩沖器94C中。行控制器87將行地址RA提供到所選存儲器存儲體92的行解碼器223。列緩沖器94C內(nèi)的列地址CA也被提供到所選存儲器存儲體的列解碼器222。
存儲器存儲體92被劃分成字節(jié)區(qū)域0至3，這是四個存儲器塊。每個字節(jié)區(qū)域具有存儲器單元陣列224、第二放大器225、一對數(shù)據(jù)鎖存器226 和227以及數(shù)據(jù)總線開關(guān)228，并且在一次訪問中輸入/輸出一個字節(jié)(8
比特)的數(shù)據(jù)?？偣?2個比特(4個字節(jié))的數(shù)據(jù)被從四字節(jié)區(qū)域中輸入
/輸出到I/O總線。I/O總線經(jīng)由緩沖器連接到輸入/輸出端子DQ 0至31的 32個比特。應(yīng)當(dāng)注意，圖22只示出了一個存儲器存儲體92，而剩余的三個存儲器存儲體被省略了。
列控制器90具有用于控制操作列解碼器222的定時的列定時控制器 220，以及用于控制數(shù)據(jù)鎖存電路226和227以及數(shù)據(jù)總線開關(guān)228的數(shù)據(jù) 鎖存選擇器221。數(shù)據(jù)鎖存選擇器221響應(yīng)于列地址CA和起始字節(jié)SB控制字節(jié)區(qū)域0至3中的每一個內(nèi)的數(shù)據(jù)鎖存電路226和227以及數(shù)據(jù)總線開關(guān)228。
如圖23所示，假定行地址RA 0的頁區(qū)域內(nèi)從列地址CA 0的第二字節(jié)到列地址CA 1的第一字節(jié)的4字節(jié)數(shù)據(jù)被訪問。因此，確立起始字節(jié) SB = 1。
圖23所示的存儲器芯片86示出了存儲器空間和輸入/輸出端子DQ之間的關(guān)系。在圖23中，由列地址CA—次選擇的存儲器單位區(qū)域的4字節(jié) 數(shù)據(jù)項由Q 00至15指示。具體而言，4字節(jié)數(shù)據(jù)項Q 00至03由列地址 CA 0選擇，而4字節(jié)數(shù)據(jù)項Q 04至07由列地址CA 1選擇。
圖23的右側(cè)示出了定時圖。首先存儲體地址(未示出)和行地址RA 0與激活命令A(yù)CT—起被提供，使得相應(yīng)存儲體內(nèi)的字線被驅(qū)動，然后傳感放大器被激活。然后，列地址CA 0和作為存儲體組合信息的起始字節(jié) 信號SB = 1與讀命令RD —起被提供。響應(yīng)于此，所選存儲器存儲體92 內(nèi)的列解碼器222以時間共享方式將與列地址CA 0相對應(yīng)的內(nèi)部解碼信號222D和與通過將CA 0遞增1而獲得的CA 1相對應(yīng)的內(nèi)部解碼信號 222D輸出到四字節(jié)區(qū)域0至3。分別與CA 0禾n CA 1相對應(yīng)的兩個1字節(jié) 數(shù)據(jù)項被緩存到每個字節(jié)區(qū)域中的數(shù)據(jù)鎖存電路226和227。然后，數(shù)據(jù) 總線開關(guān)228把根據(jù)每字節(jié)區(qū)域中CA 0和SB 1的組合而選擇的1字節(jié)數(shù) 據(jù)項中的任何一個從數(shù)據(jù)鎖存電路226和227輸出到I/O總線。具體而言，CA0的數(shù)據(jù)項Q01、 Q02和Q03以及CA1的數(shù)據(jù)項Q04被輸出到 1/0總線。當(dāng)執(zhí)行寫操作時，1字節(jié)數(shù)據(jù)被從I/O總線輸入到任一個數(shù)據(jù)鎖存電路中。具體而言，列解碼器在一次訪問中選擇相當(dāng)于每個字節(jié)區(qū)域中的一個字節(jié)的列線(位線)。當(dāng)執(zhí)行讀操作時，相當(dāng)于1字節(jié)的數(shù)據(jù)從每個字節(jié)
區(qū)域的存儲器單元陣列224被選擇，然后被第二放大器225放大并被緩存到數(shù)據(jù)鎖存電路226和227。此時，由相同列地址CA映射的存儲器單元在每個字節(jié)區(qū)域中被訪問。為了實現(xiàn)跨越列地址能夠選擇的存儲器單位區(qū) 域(四字節(jié)區(qū)域)的邊界進行的字節(jié)邊界訪問，列解碼器222在結(jié)束第一訪問之后再次選擇列線。該列線的地址是CA1，這是前一地址CAO之后的地址。從存儲器單元陣列224讀取的1字節(jié)數(shù)據(jù)被第二放大器放大，并被緩存到與第一訪問不同的數(shù)據(jù)鎖存電路227。
因此，在數(shù)據(jù)鎖存電路226和227中存在其大小是輸入/輸出端子I)Q 在一次訪問中所需的4字節(jié)數(shù)據(jù)的兩倍的8字節(jié)數(shù)據(jù)項，因而數(shù)據(jù)總線開關(guān)228從緩存到每個字節(jié)區(qū)域的數(shù)據(jù)鎖存電路的2字節(jié)數(shù)據(jù)中選擇1字節(jié) 數(shù)據(jù)，即一半數(shù)據(jù)，并將該數(shù)據(jù)傳送到I/O總線。數(shù)據(jù)鎖存選擇器221響應(yīng)于列地址CA0和起始字節(jié)信號SB = 1控制每個字節(jié)區(qū)域內(nèi)的數(shù)據(jù)鎖存電路226和227上的緩存操作和數(shù)據(jù)總線開關(guān)228上的切換操作。因此，與不同的列地址CA 0和CA 1相對應(yīng)的字節(jié)數(shù)據(jù)可從每個字節(jié)區(qū)域被傳送到I/0總線。
結(jié)果，如圖23所示，4字節(jié)數(shù)據(jù)項Q 04、 Q 01、 Q 02和Q 03經(jīng)由 1/0總線分別被傳送到輸入/輸出端子DQ。這樣，輸入/輸出單元93由第二放大器225、數(shù)據(jù)鎖存電路226和227以及數(shù)據(jù)總線開關(guān)228配置而成。
圖24示出具有字節(jié)邊界功能的圖像存儲器的第二示例。圖25是用于說明圖24所示的操作的圖。
圖24所示的配置與圖22的不同之處在于在存儲器存儲體92內(nèi)的每個字節(jié)區(qū)域0至3中，存儲器單元陣列被劃分成兩個陣列224-0和224-1，并且在每個陣列中提供了第二放大器225和數(shù)據(jù)鎖存電路226和227。一對存儲器單元陣列224-0和224-1對應(yīng)于偶數(shù)列地址CA (CA
=0)和奇數(shù) 列地址CA (CA
-1)。列解碼器222不以時間共享的方式從給定的列地址CA 0輸出CA 0和CA 1的解碼信號，而是將兩個解碼信號222D0和 222D1同時輸出到該對存儲器單元陣列224-0和224-1。響應(yīng)于此，該對存
儲器單元陣列各自向數(shù)據(jù)鎖存電路226和227輸出l字節(jié)數(shù)據(jù)。因此，字節(jié)區(qū)域同時緩存所提供的列地址CA和通過將該列地址CA遞增1而獲得的列地址的2字節(jié)數(shù)據(jù)。然后，數(shù)據(jù)鎖存選擇器221響應(yīng)于列地址CA和起始字節(jié)信號SB控制數(shù)據(jù)總線開關(guān)228的切換，并且將所需的1字節(jié)數(shù) 據(jù)傳送到輸入/輸出總線。四個字節(jié)區(qū)域中的每一個輸出1字節(jié)數(shù)據(jù)，因而總共4字節(jié)數(shù)據(jù)被從輸入/輸出端子DQ輸出。
在寫命令的情況下，提供到輸入/輸出端子DQ的4字節(jié)數(shù)據(jù)經(jīng)由響應(yīng) 于列地址CA和起始字節(jié)信號SB被切換和控制的數(shù)據(jù)總線開關(guān)228被存儲到兩個數(shù)據(jù)鎖存電路226或227中，然后被寫入到兩個存儲器單元陣列 224-0或224-1。
圖25示出當(dāng)起始字節(jié)信號SB = 1并且突發(fā)長度BL = 4時執(zhí)行的操作。列地址CA 0和起始字節(jié)信號SB = 1與讀命令RD —起被提供，并且當(dāng)突發(fā)長度BL = 4被模式寄存器設(shè)置時，列解碼器222將與列地址CA 0 和CA 1相對應(yīng)的解碼信號222D0、 222D1同時提供到字節(jié)區(qū)域0至3中的每一個，其中列地址CA 1是通過將列地址CA 0遞增1而獲得的。響應(yīng)于此，每個字節(jié)區(qū)域的一對存儲器單元陣列224-0和224-1各自經(jīng)由第二放大器225向數(shù)據(jù)鎖存電路226和227輸出1字節(jié)數(shù)據(jù)。因此，從每個字節(jié) 區(qū)域緩存2字節(jié)數(shù)據(jù)。然后，基于列地址CA和起始字節(jié)信號SB，數(shù)據(jù)鎖存選擇器221向數(shù)據(jù)總線開關(guān)228提供用于選擇每個字節(jié)區(qū)域中的數(shù)據(jù)鎖存電路中的任何一個的數(shù)據(jù)(四個字節(jié)區(qū)域中的1比特，即總共4比特) 的控制信號S221，然后控制數(shù)據(jù)總線開關(guān)內(nèi)的切換操作。結(jié)果，4字節(jié)數(shù) 據(jù)項Q 04和Q 01至03在第一周期中被傳送到I/O總線。
在圖25中，由于突發(fā)長度BL = 4，因此列解碼器222響應(yīng)于由列定時控制器220執(zhí)行的控制發(fā)布與列地址CA 2、 CA 3相對應(yīng)的解碼信號 222D0和222D1，以便進一步將8字節(jié)數(shù)據(jù)緩存到數(shù)據(jù)鎖存電路226和 227。由于數(shù)據(jù)鎖存電路226和227也需要保存CA 0和CA 1的8字節(jié)數(shù) 據(jù)，因此每個數(shù)據(jù)鎖存電路被配置為能夠保存2字節(jié)數(shù)據(jù)。結(jié)果，新的8 字節(jié)數(shù)據(jù)Q 08至15被鎖存到數(shù)據(jù)鎖存電路。然后，數(shù)據(jù)總線開關(guān)228向輸入/輸出總線傳送前一時鐘周期中保存的8字節(jié)數(shù)據(jù)Q 00至07和當(dāng)前時
鐘周期中保存的8字節(jié)數(shù)據(jù)Q 08至15中的4字節(jié)數(shù)據(jù)Q 05至08。因此，在這種情況下數(shù)據(jù)鎖存選擇器221的選擇信號S221由8個比特(每個字節(jié)區(qū)域中2個比特)組成。
在下一時鐘周期中，列解碼器222發(fā)布與列地址CA 4和CA 5相對應(yīng) 的解碼信號222D0和222D1 ，并且進一步將8字節(jié)數(shù)據(jù)Q 16至Q 23緩存到數(shù)據(jù)鎖存電路。然后，數(shù)據(jù)總線開關(guān)228傳送4字節(jié)數(shù)據(jù)Q 09至12。在下一時鐘周期中，數(shù)據(jù)總線開關(guān)228將4字節(jié)數(shù)據(jù)Q 13至16傳送到輸入/輸出總線。此時，不必緩存來自存儲器單元陣列的新的8字節(jié)數(shù)據(jù)。
如上所述，寫操作被執(zhí)行，以使得如果突發(fā)長度BL為4，則4字節(jié) 數(shù)據(jù)在四個周期中被提供到輸入/輸出端子DQ，然后經(jīng)由數(shù)據(jù)總線幵關(guān) 228被存儲在數(shù)據(jù)鎖存電路226和227中。然后，響應(yīng)于來自列解碼器222 的列地址CA0、 1、 CA2、 3和CA4、 5的解碼信號，總共16字節(jié)數(shù)據(jù)在三個周期中被寫入存儲器單元陣列。
圖26示出具有字節(jié)邊界功能的圖像存儲器的第二示例的修改示例 (1)的操作。在圖25所示的示例中，字節(jié)區(qū)域0至3中的每一個將2字節(jié)數(shù)據(jù)緩存到一對數(shù)據(jù)鎖存電路226和227。但是，在圖26所示的修改示例中，在讀命令RD之后的第一列控制中，列解碼器222同時發(fā)布列地址 CA 0禾B CA 1的內(nèi)部解碼信號222D0和222D1 ，并且每個字節(jié)區(qū)域同時將 2字節(jié)數(shù)據(jù)緩存到該對數(shù)據(jù)鎖存電路。然后，在后續(xù)緩存操作中，列解碼器222交替發(fā)布偶數(shù)(CA 2、 CA 4)的內(nèi)部解碼信號222D0和奇數(shù)(CA 3)的內(nèi)部解碼信號222Dl，并且每個字節(jié)區(qū)域交替地將1字節(jié)數(shù)據(jù)緩存到該對數(shù)據(jù)鎖存電路226和227。
具體而言，8字節(jié)數(shù)據(jù)Q 00至07首先被緩存，然后4字節(jié)數(shù)據(jù)Q 08 至11、 Q 12至15以及Q 16至19被緩存到數(shù)據(jù)鎖存電路。然后，數(shù)據(jù)總線開關(guān)228將要傳送的4字節(jié)數(shù)據(jù)DQ 1至4、 Q 05至08、 Q 09至12和Q 13至16順序傳送到輸入/輸出總線。在這種情況下，數(shù)據(jù)鎖存選擇器221 的選擇信號S221也由8個比特(每個字節(jié)區(qū)域中2個比特)組成。如上所述，在讀操作中，存儲器單元陣列利用列地址的解碼信號在四個周期中將數(shù)據(jù)緩存到數(shù)據(jù)鎖存電路，并且從數(shù)據(jù)鎖存電路對輸入/輸出總線的數(shù)據(jù)
傳送操作也在四個周期中執(zhí)行。
在寫操作的情況下，同樣，4字節(jié)數(shù)據(jù)在四個周期中被提供到輸入/輸
出端子DQ，并且在四個周期中經(jīng)由數(shù)據(jù)總線開關(guān)228被存儲在數(shù)據(jù)鎖存電路226和227中。然后，響應(yīng)于來自列解碼器222的列地址CA 0/1、 CA 2、 CA 3和CA 4的解碼信號，總共16字節(jié)數(shù)據(jù)在四個周期中被寫入存儲器單元陣列。
圖27示出具有字節(jié)邊界功能的圖像存儲器的第二示例的修改示例 (2)的操作。該示例被應(yīng)用到DDR (雙數(shù)據(jù)速率)。DDR的SDRAM在時鐘CLK的上升沿和拖尾沿都執(zhí)行從DQ端子的數(shù)據(jù)輸入和輸出。具體而言，4字節(jié)數(shù)據(jù)Q 05至08在上升沿被輸入/輸出，而4字節(jié)數(shù)據(jù)Q 09至 12在拖尾沿被輸入/輸出。
由于這樣一來輸入/輸出速率被加倍，因此必須使存儲器中需要被緩存的數(shù)據(jù)量加倍。在圖27所示的示例中，16字節(jié)數(shù)據(jù)Q 00至03、 Q 04至 07、 Q08至ll和Q 12至15在讀命令RD之后的第一緩存周期中被同時緩存到數(shù)據(jù)鎖存電路，并且16字節(jié)數(shù)據(jù)中的4個字節(jié)即Q 05至08在時鐘的上升沿被傳送到I/O總線，而接下來的4字節(jié)數(shù)據(jù)Q 09至12在時鐘的拖尾沿被傳送到I/0總線。
為了實現(xiàn)圖27所示的對16字節(jié)數(shù)據(jù)的這種集體緩存，在圖24所示的每個字節(jié)區(qū)域0至3內(nèi)，存儲器被劃分成四個存儲器單元陣列，并且在每個陣列中提供了第二放大器和數(shù)據(jù)鎖存電路。然后，在每個字節(jié)區(qū)域中，列解碼器222響應(yīng)于起始列地址CA 1將相應(yīng)的列地址CA 0至3的內(nèi)部解碼信號提供給四個存儲器單元陣列，然后4字節(jié)數(shù)據(jù)被緩存到四個數(shù)據(jù)鎖存電路。然后，由數(shù)據(jù)總線開關(guān)228選擇的數(shù)據(jù)鎖存電路的l字節(jié)數(shù)據(jù)被數(shù)據(jù)緩存選擇信號S221從四個數(shù)據(jù)鎖存電路傳送到輸入/輸出總線。在圖中，核心總線對應(yīng)于存儲器單元陣列的輸入/輸出總線，并且核心總線的數(shù) 據(jù)被緩存到數(shù)據(jù)鎖存電路。
應(yīng)當(dāng)注意，圖27所示的示例是在不考慮輸入列地址CA的LSB (CA[O])的情況下配置的，并且在輸入列地址CA 0或CA 1的情況下與列地址CA 0至3相對應(yīng)的數(shù)據(jù)項始終被訪問。具體而言，不論輸入列地
址是被指定為奇數(shù)還是偶數(shù)，要被配對的列地址都是固定的。
此外，在下一時鐘周期中，列解碼器222向四個存儲器單元陣列發(fā)布
列地址CA 4至7的內(nèi)部解碼信號，并且還將4字節(jié)數(shù)據(jù)緩存到四個數(shù)據(jù) 鎖存電路。因此，16字節(jié)數(shù)據(jù)Q16至31被鎖存到數(shù)據(jù)鎖存電路，并且16 字節(jié)數(shù)據(jù)中所選的4字節(jié)數(shù)據(jù)即Q 13至16以及4字節(jié)數(shù)據(jù)Q 17至20分別在時鐘的上升沿和拖尾沿被輸出。
在寫操作中，寫數(shù)據(jù)在與上述方向相反的方向上經(jīng)由數(shù)據(jù)鎖存電路從輸入/輸出端子DQ被寫入存儲器單元陣列中。
在圖27的情況下，同樣，數(shù)據(jù)鎖存選擇信號S221是由每個字節(jié)區(qū)域中的2個比特即總共8個比特組成的控制信號。這種數(shù)據(jù)鎖存選擇信號是由列控制器90內(nèi)的數(shù)據(jù)鎖存選擇器220響應(yīng)于列地址CA和起始字節(jié)信號 SB而生成的。
圖28示出具有字節(jié)邊界功能的圖像存儲器的第二示例的修改示例 (3)的操作。與圖27—樣，圖28是與DDR相對應(yīng)的操作示例，并且與圖27的差異在于在列方向上將要同時訪問的列地址的組合根據(jù)輸入列地址CA是被指定為奇數(shù)還是偶數(shù)而有所不同。具體而言，與通過將輸入列地址CA遞增1、 2和3而獲得的CA相對應(yīng)的數(shù)據(jù)項被同時訪問。換言之，在輸入列地址CA 1的情況下，CA 1、 CA 2、 CA 3和CA 4的數(shù)據(jù)項被訪問。具體而言，列解碼器監(jiān)視輸入列地址CA的LSB (CA[O])以確定要同時訪問的列地址。
如圖28所示，列解碼器針對輸入列地址CA 1生成CA 1至4的內(nèi)部解碼信號22D 0至3，然后每個字節(jié)區(qū)域的4字節(jié)數(shù)據(jù)即總16字節(jié)數(shù)據(jù)被緩存到數(shù)據(jù)鎖存電路。然后，CA 5至8的內(nèi)部解碼信號222D 0至3在下一時鐘周期中被生成，并且6字節(jié)數(shù)據(jù)被緩存。因此，要緩存的16字節(jié) 數(shù)據(jù)是通過偏移圖27中的4個字節(jié)來獲得的。
因此，圖28所示的讀操作和寫操作可按與圖27相同的存儲器配置實現(xiàn)。
圖29示出具有字節(jié)邊界功能的圖像存儲器的第三示例。另外，圖30 是用于說明圖29所示的操作的圖。在第三示例中，通過在一次列訪問中訪問字節(jié)區(qū)域0至3中的每一個，將字節(jié)邊界功能要輸入/輸出的4字節(jié)數(shù)
據(jù)Q 01至04傳送到準(zhǔn)送自輸入/輸出總線。具體而言，與上述第一和第二示例不同，為了訪問與相鄰列地址的存儲器單位區(qū)域相對應(yīng)的4字節(jié)數(shù) 據(jù)，不從相鄰列地址的多個存儲器單位區(qū)域緩存8字節(jié)數(shù)據(jù)或16字節(jié)數(shù) 據(jù)。
如圖29所示，列控制器90具有列地址控制器290，并且向存儲器存儲體92內(nèi)的字節(jié)區(qū)域0至3中的每一個內(nèi)的列偏移器電路291提供指示是否要將列地址CA偏移1的偏移控制信號S290。每個字節(jié)區(qū)域具有列偏移器291，用于對列偏移器的輸出進行解碼的列解碼器222、用于利用內(nèi)部解碼信號222D輸入/輸出1字節(jié)數(shù)據(jù)的存儲器單元陣列224、第二放大器、數(shù)據(jù)鎖存電路226以及數(shù)據(jù)總線開關(guān)228。每個字節(jié)區(qū)域內(nèi)的列偏移器291響應(yīng)于偏移控制信號S290通過將列地址CA偏移或不偏移1來將列地址輸出到列解碼器222。數(shù)據(jù)鎖存電路226只需要保存1字節(jié)數(shù)據(jù)。因此，數(shù)據(jù)總線開關(guān)228始終選擇數(shù)據(jù)鎖存電路226內(nèi)的1字節(jié)數(shù)據(jù)并將該數(shù)據(jù)傳送到I/0總線。
根據(jù)示出操作的圖30，列地址控制器290響應(yīng)于輸入列地址CA 0和起始字節(jié)信號SB對字節(jié)區(qū)域0的列偏移器291執(zhí)行控制以便將列地址CA 0偏移1以生成CA 1，并且還對其他字節(jié)區(qū)域1至3的列偏移器執(zhí)行控制以便不將列地址CA 0偏移1。結(jié)果，在字節(jié)區(qū)域0中，1字節(jié)數(shù)據(jù)Q 04 基于與列地址CA 1相對應(yīng)的內(nèi)部解碼信號222D被訪問，并且被鎖存到數(shù) 據(jù)鎖存電路226。另外，在其他字節(jié)區(qū)域1至3中，1字節(jié)數(shù)據(jù)Q 01、 Q 02和Q 03分別基于與列地址CA O相對應(yīng)的內(nèi)部解碼信號222D被訪問，并且被鎖存到數(shù)據(jù)鎖存電路226。
如上所述，在圖29和圖30所示的第三示例中，列地址具有復(fù)雜的配置，這是因為列地址是在與要訪問的4字節(jié)數(shù)據(jù)相關(guān)聯(lián)的存儲器內(nèi)部生成的，但是對大于4字節(jié)數(shù)據(jù)的字節(jié)數(shù)據(jù)的緩存操作可被消除。因此，輸入/ 輸出單元93中的配置可得以簡化，并且存儲器存儲體內(nèi)的功率消耗可得以降低。
在讀操作中，與從每個字節(jié)區(qū)域中的列解碼器222提供的列地址相對
應(yīng)的1字節(jié)數(shù)據(jù)被輸出到數(shù)據(jù)鎖存電路226，然后經(jīng)由數(shù)據(jù)總線開關(guān)228 被傳送到輸入/輸出端子DQ。在寫操作中，輸入到輸入/輸出端子DQ的4 字節(jié)數(shù)據(jù)經(jīng)由每個字節(jié)區(qū)域中的數(shù)據(jù)總線開關(guān)228被鎖存到數(shù)據(jù)鎖存電路 226。然后，鎖存的數(shù)據(jù)從每個字節(jié)區(qū)域中的列解碼器222中被寫入到與列地址相對應(yīng)的存儲器。
在由列地址選擇的存儲器單位區(qū)域由4比特構(gòu)成的情況下，圖22所示的存儲體內(nèi)的四個字節(jié)區(qū)域被配置為4比特區(qū)域，并且數(shù)據(jù)的多個組合或一個組合按比特單位1從每個比特區(qū)域被訪問。
接下來，描述控制圖像存儲器內(nèi)的輸入/輸出端子DQ和存儲器單元陣列內(nèi)的總線或數(shù)據(jù)鎖存電路之間的聯(lián)系的示例。
圖31示出到具有字節(jié)邊界功能的圖像存儲器的輸入/輸出端子的聯(lián)系手段。圖32示出圖31的操作。在到輸入/輸出端子的聯(lián)系手段中，如圖 32所示，與存儲器空間內(nèi)的列地址CA相對應(yīng)的4字節(jié)數(shù)據(jù)始終與一組輸入/輸出端子DQ[7:0]至DQ[31:24]相關(guān)聯(lián)，并且其間的關(guān)系不會動態(tài)地切換。具體而言，輸入/輸出端子DQ和存儲器內(nèi)的總線(存儲器單元陣列 224的輸入/輸出總線)之間的每個關(guān)系(分配聯(lián)系)始終是固定的，而不受起始字節(jié)信號SB的影響。因此，即使起始字節(jié)信號SB在寫入時和讀取時是不同的，在寫入時要輸入的輸入/輸出端子DQ也與在讀取時要輸出的輸入/輸出端子DQ相同。
圖31示出了當(dāng)訪問延伸跨越由列地址CA選擇的4字節(jié)區(qū)域的4字節(jié) 數(shù)據(jù)時連接DQ端子的方法。該圖假定了從列地址CA 0的4字節(jié)區(qū)域中的Bytel (Q01)執(zhí)行的讀操作(SB=1)。
在輸入/輸出端子DQ不被切換的情況下，作為Byte 1的數(shù)據(jù)存儲的數(shù) 據(jù)被輸出到與Byte 1相對應(yīng)的DQ端子，而不依賴于起始字節(jié)信號SB。因此，存儲器單元陣列224和輸入/輸出緩沖器941/0之間的連接始終被固定地分配。因此，執(zhí)行對起始字節(jié)信號SB的指定只是為了確定存儲器單元陣列224中的列地址CA的哪條總線應(yīng)當(dāng)被連接到輸入/輸出緩沖器 941/0,
圖31所示的示例是與圖22所示的第一示例和圖24所示的第二示例相
對應(yīng)的配置示例，其中字節(jié)區(qū)域0至3中的每一個被分配到一對區(qū)域(奇數(shù)列地址CA[O]-O和偶數(shù)列地址CA[O;hl)。具體而言，與圖24—樣，存在與兩個列地址CA (即奇數(shù)列地址和偶數(shù)列地址)相對應(yīng)的存儲器單元區(qū)域，并且該存儲器單元區(qū)域被進一步劃分成四個字節(jié)區(qū)域。字節(jié)區(qū)域 Byte 0區(qū)域至Byte 3區(qū)域包括列解碼器到數(shù)據(jù)鎖存電路。在讀操作的情況下，大小為一次訪問所需數(shù)據(jù)的兩倍的數(shù)據(jù)被從字節(jié)區(qū)域輸出，并且數(shù)據(jù) 的一半即4字節(jié)數(shù)據(jù)在數(shù)據(jù)總線開關(guān)228的一組開關(guān)(圖中的八個方塊) 中的每一個處被連接到輸入/輸出緩沖器941/0。
這樣，如果輸入/輸出端子DQ不被切換，那么從存儲器單元的Byte 1 區(qū)域輸出的數(shù)據(jù)Q 01肯定會連接到與輸入/輸出緩沖器941/0的Byte 1相對應(yīng)的輸入/輸出端子DQ[15:8]。因此，利用字節(jié)開始信號SB對數(shù)據(jù)總線開關(guān)228的控制意味著對把輸入/輸出緩沖器941/0連接到與兩個列地址 CA相對應(yīng)的區(qū)域的數(shù)據(jù)鎖存電路中的任何一個的控制。
圖24所示的相應(yīng)的四個字節(jié)區(qū)域0至3內(nèi)的數(shù)據(jù)總線開關(guān)228被總體示為圖31的數(shù)據(jù)總線開關(guān)228。因此，每個字節(jié)區(qū)域的數(shù)據(jù)總線開關(guān)228 由與圖31內(nèi)的相同輸入/輸出端子DQ相對應(yīng)的一對開關(guān)構(gòu)成。
圖33示出到具有字節(jié)邊界功能的圖像存儲器的輸入/輸出端子的聯(lián)系手段。圖34示出圖33所示的操作。在到輸入/輸出端子的聯(lián)系手段中，如圖34所示，與存儲器空間內(nèi)的列地址CA相對應(yīng)的4字節(jié)數(shù)據(jù)從根據(jù)起始字節(jié)信號SB的起始字節(jié)幵始，順序地與輸入/輸出端子群組DQ〔7:0]至 DQ[31:24灘關(guān)聯(lián)，并且存儲器單元陣列224和輸入/輸出端子DQ的每個群組之間的關(guān)系被動態(tài)地切換。具體而言，輸入/輸出端子DQ和存儲器的總線之間的每個關(guān)系(分配聯(lián)系)被起始字節(jié)信號SB所影響，因而發(fā)生改變。因此，如果起始字節(jié)信號SB在寫入時和讀取時不同，那么在寫入時要輸入的輸入/輸出端子DQ則與在讀取時要輸出的輸入/輸出端子DQ不同。
從圖34清楚可見，在起始字節(jié)SB = 1的情況下，存儲器內(nèi)的數(shù)據(jù)項 Q 01至04與輸入/輸出端子群組DQ[7:0]至DQ[31:24]相關(guān)聯(lián)。具體而言，存儲器單元陣列內(nèi)的總線或數(shù)據(jù)鎖存電路與輸入/輸出端子群組之間的聯(lián)系
被配置成使得起始字節(jié)數(shù)據(jù)與輸入/輸出端子DQ[7:0]相關(guān)聯(lián)，而剩余的3 字節(jié)數(shù)據(jù)根據(jù)起始字節(jié)信號SB順序地與剩余的輸入/輸出端子DQ相關(guān) 聯(lián)。因此，圖33所示的數(shù)據(jù)總線開關(guān)228具有一組輸入/輸出總線I/O總線，存儲器單元陣列224的總線或數(shù)據(jù)鎖存電路，以及所有交點位置處的開關(guān)。這些開關(guān)的群組受到數(shù)據(jù)鎖存選擇器221利用數(shù)據(jù)鎖存選擇信號 S221進行的接通/斷開(ON/OFF)控制，從而上述動態(tài)關(guān)聯(lián)可得以實現(xiàn)。
這樣，根據(jù)起始字節(jié)信號SB針對存儲器單元陣列內(nèi)的總線或數(shù)據(jù)鎖存電路切換輸入/輸出端子DQ。具體而言，從存儲器單元陣列內(nèi)的字節(jié)區(qū) 域Byte 1輸出的字節(jié)數(shù)據(jù)Q 01在SB= "1"時被連接到與輸入/輸出緩沖器 941/0的Byte 0相對應(yīng)的DQ[7:0]，并且如果SB= "1"則還被連接到 DQ[15:8]。字節(jié)區(qū)域Byte 1的字節(jié)數(shù)據(jù)Q05在SB= "3"時連接到 DQ[23:16]，并且在SB= "2"時還連接到DQ[31:24]。具體而言，圖33所示的處于閉合狀態(tài)的四個開關(guān)的位置根據(jù)起始字節(jié)信號SB被向右偏移。
接下來，參考對與輸入/輸出端子的聯(lián)系的控制描述對大端排序和小端排序之間的聯(lián)系的控制。
圖35是具有字節(jié)邊界功能并能夠與排序相對應(yīng)的圖像存儲器的配置圖(1)。在該示例中，與參考圖19和圖20描述的圖像存儲器一樣，存儲器核心350內(nèi)的配置僅與大端排序(上行模式)相對應(yīng)。具體而言，只描述了字節(jié)邊界操作中從與起始字節(jié)信號SB相對應(yīng)的字節(jié)位置起在上行模式下訪問4字節(jié)數(shù)據(jù)的功能。即使在這種情況下，數(shù)據(jù)總線開關(guān)228的開關(guān)群組也被控制，從而，用于大端排序的圖像系統(tǒng)和用于小端排序的圖像系統(tǒng)都能實現(xiàn)適當(dāng)數(shù)據(jù)的輸入和輸出。
在圖中，模式寄存器96被提供以第二信息BMR，作為指示上行模式或下行模式的字節(jié)組合信息，并且模式被設(shè)置為任何一種模式。但是，具有圖29所示的列解碼器、存儲器單元陣列和第二放大器等等的存儲器核心350只對上行模式控制作出響應(yīng)。具體而言，列控制電路只具有上行模式控制器351，而不具有下行模式控制器。
圖35 (A)示出了上行模式的數(shù)據(jù)總線開關(guān)228。具體而言，在上行
模式(即大端排序)的情況下，存儲器核心350被上行模式控制器351控
制為上行模式。因此，數(shù)據(jù)總線開關(guān)228將數(shù)據(jù)鎖存電路226的4字節(jié)數(shù) 據(jù)即Byte 0至3直接連接到輸入/輸出緩沖器941/0。具體而言，存儲器核心350核心數(shù)據(jù)總線cdbOOz至cdb31z被直接連接到I/O數(shù)據(jù)總線pdbOOz 至pdb31z。
另一方面，圖35 (B)示出了下行模式下的數(shù)據(jù)總線開關(guān)228。具體而言，在下行模式(即小端排序)的情況下，存儲器核心350被上行模式控制器351控制為上行模式，但數(shù)據(jù)總線開關(guān)228卻將數(shù)據(jù)鎖存電路226 的4字節(jié)數(shù)據(jù)即Byte 0、 1、 2和3與輸入/輸出緩沖器941/0的4字節(jié)數(shù)據(jù) 即Byte 3、 2、 l和0關(guān)聯(lián)起來。在這種情況下，核心總線cdbxxz和I/O總線pdbxxz以字節(jié)為單位互換。
在示出數(shù)據(jù)總線開關(guān)228的圖35 (B)中的示例中，在圖像存儲器86 內(nèi)提供了與圖19和20所示的輸入/輸出端子的切換裝置190相同的裝置。這樣，存儲器核心被配置成能夠?qū)Υ蠖伺判蚧蛐《伺判蜃鞒鲰憫?yīng)，并且上述數(shù)據(jù)總線開關(guān)228被提供來根據(jù)下行模式或上行模式互換其開關(guān)，從而圖像存儲器能夠?qū)煞N排序作出響應(yīng)。
圖36是具有字節(jié)邊界功能并能夠與排序相對應(yīng)的圖像存儲器的配置圖(2)。與圖35 —樣，該圖像存儲器具有僅能夠與上行模式控制相對應(yīng) 的存儲器核心配置，并且數(shù)據(jù)總線開關(guān)228根據(jù)在模式寄存器96中設(shè)置的第二信息BMR = UP/DOWN被切換，從而圖像存儲器可對兩種模式作出響應(yīng)。與圖35的差異在于數(shù)據(jù)總線開關(guān)228所執(zhí)行的數(shù)據(jù)切換被執(zhí)行成使得MSB (DQ 31)和LSB (DQ 00)被互換。具體而言，除了 4個字節(jié)外，每個字節(jié)中的8比特數(shù)據(jù)也被改變了。
圖37是具有字節(jié)邊界功能并能夠與排序相對應(yīng)的圖像存儲器的配置圖(3)。該圖像存儲器對應(yīng)于圖29所示的圖像存儲器，其中相應(yīng)的存儲器核心350內(nèi)的相應(yīng)的四個字節(jié)區(qū)域的列地址的組合被控制為響應(yīng)于操作模式而改變，并且從與起始字節(jié)信號SB相對應(yīng)的字節(jié)起在上行方向或下行方向上延伸的4字節(jié)數(shù)據(jù)從四個存儲器陣列被輸入/輸出。
例如，當(dāng)如圖30所示的列地址CA0和起始字節(jié)SB^1時，四個字節(jié)
區(qū)域Byte 0至3的內(nèi)部列地址在上行模式下分別變?yōu)镃A 1、 CA 0、 CA 0 和CA 0，并且數(shù)據(jù)項Q 04、 Q 01、 Q 02和Q 03從4字節(jié)的輸入/輸出端子DQ輸入/輸出。另一方面，在下行模式的情況下，列地址分別變?yōu)镃A 0、 CA0、 CA1和CA1，并且數(shù)據(jù)項QOO、 Q01、 Q06和Q07從4字節(jié) 的輸入/輸出端子DQ輸入/輸出。
這樣，要被提供給相應(yīng)存儲器核心內(nèi)的四個字節(jié)區(qū)域Byte 0至3的列地址被列偏移器291根據(jù)上行模式或下行模式而切換。然后，由起始字節(jié) 信號SB和模式信號BMR唯一確定的列地址的組合經(jīng)由列偏移器291被提供到每個存儲器核心350的每個字節(jié)區(qū)域。該列偏移器291根據(jù)上行模式Z 下行模式Up/Down選擇需要切換的兩個列地址之一，這兩個列地址是從來自列地址控制器90A的四個列地址caby0z至caby3z中選擇出來的。具體而言，在字節(jié)區(qū)域Byte 0中，cabyOz或caby3z被選擇。在字節(jié)區(qū)域Byte 1 中，cabylz或caby2z被選擇。在字節(jié)區(qū)域Byte 2中，cabylz或caby2z被選擇。另外，在字節(jié)區(qū)域Byte3中，cabyOz或caby3z被選擇。
在單數(shù)據(jù)速率(SDR)的情況下，4字節(jié)數(shù)據(jù)只能在一次訪問中被訪問，因而如參考圖29所述，保存在與每個字節(jié)區(qū)域相對應(yīng)的數(shù)據(jù)鎖存電路中的1字節(jié)數(shù)據(jù)可直接被傳送到輸入/輸出總線。
另一方面，在雙數(shù)據(jù)速率(DDR)的情況下，8字節(jié)數(shù)據(jù)的4個字節(jié) 需要在一次訪問中被輸入/輸出。因此，在圖29所示的配置中，字節(jié)區(qū)域 Byte 0至3中的每一個被提供以一塊偶數(shù)列地址(CA
KI)和一塊奇數(shù) 列地址(CA
-1)，然后由起始字節(jié)信號SB和模式信號BMR唯一確定的列地址的組合被從列偏移器291提供到該對塊，并且所需的4字節(jié)數(shù)據(jù) 被數(shù)據(jù)總線開關(guān)228選擇并被傳送到輸入/輸出總線I/O總線。在這種情況下，數(shù)據(jù)總線開關(guān)228內(nèi)的每個開關(guān)響應(yīng)于從數(shù)據(jù)鎖存選擇器221發(fā)送來的控制信號dabyaz至d油ydz選擇偶數(shù)塊或奇數(shù)塊的數(shù)據(jù)，并且將所選數(shù) 據(jù)傳送到輸入/輸出總線I/O總線。因此，數(shù)據(jù)總線的列地址daby0z至 daby3z被從列地址控制器90B提供到數(shù)據(jù)鎖存選擇器221，數(shù)據(jù)鎖存選擇器221根據(jù)上行模式/下行模式Up/Down選擇需要切換的兩個字節(jié)之一，或者四個字節(jié)區(qū)域。切換候選的組合與上述列偏移器291相同。
如圖37所示，通過控制列地址的組合，數(shù)據(jù)總線開關(guān)228內(nèi)的開關(guān)
數(shù)目可得以減少。具體而言，在圖35和36所示的數(shù)據(jù)總線開關(guān)中，當(dāng)輸入/輸出端子DQ的數(shù)目是N個字節(jié)時，需要2NW個開關(guān)。但是，通過控制列地址的組合，如圖37所示，在列偏移器291和數(shù)據(jù)總線開關(guān)228中分別需要2N個開關(guān)，因而總共需要4N個開關(guān)。因此，開關(guān)數(shù)目可以減少到圖35和36所示的開關(guān)數(shù)目的1/4。
圖38是圖37所示的DDR存儲器的上行模式的操作定時圖。在該示例中，列地址是CA 1且起始字節(jié)信號SB是1，并且存儲在大端排序的存儲器86中的數(shù)據(jù)項DQ 05至08被讀出。具體而言，數(shù)據(jù)項Q00至19和與存儲器86內(nèi)的列地址相對應(yīng)的輸入/輸出端子DQ之間的關(guān)系如圖所示。
如上所述，在DDR存儲器的情況下，存儲器單元陣列內(nèi)的每個字節(jié) 區(qū)域具有一塊偶數(shù)列地址(CA
=0)和一塊奇數(shù)列地址(CA[O]-l)，然后列地址的受控組合caby被提供到這些塊，并且用于切換數(shù)據(jù)總線的列地址的受控組合daby被提供到數(shù)據(jù)總線開關(guān)228。
具體而言，CA 1被輸入作為基準(zhǔn)列地址CA。與該輸入一起，提供到字節(jié)區(qū)域Byte 0至3中的每一個內(nèi)的偶數(shù)塊(CA[O]- "0")和奇數(shù)塊 (CA
="1")的列地址CA被控制。列地址CA 2的列線在偶數(shù)塊的區(qū) 域(CA
="0")中被激活。列地址CA3的列線在字節(jié)區(qū)域ByteO中被激活，列地址CA l的列線在奇數(shù)塊的區(qū)域(CA[O]- "1")中的字節(jié)區(qū)域 Bytel、 2和3中被激活。
結(jié)果，數(shù)據(jù)項Q 05至12被輸出到存儲器核心的核心總線。具體而言，數(shù)據(jù)項Q 08至11被輸出到偶數(shù)塊的核心總線，而數(shù)據(jù)項Q 5至7以及Q 12被輸出到奇數(shù)塊的核心總線。
在DDR存儲器中，必須將該8字節(jié)數(shù)據(jù)中的4字節(jié)數(shù)據(jù)傳送到1/0總線。在這里，基于起始字節(jié)信號SB和列地址CA，數(shù)據(jù)總線開關(guān)僅選擇字節(jié)區(qū)域ByteO中的偶數(shù)塊(CA
="0")的數(shù)據(jù)。結(jié)果，數(shù)據(jù)項Q 05至 08可被輸出到輸入/輸出端子DQ。
在這里，在偶數(shù)塊區(qū)域和奇數(shù)塊區(qū)域(CA
= "0" / "1")中的每
一個中，內(nèi)部列地址cabyaz選擇caby0z，內(nèi)部列地址cabybz選擇 cabylz， cabycz選擇caby2z，并且cabydz選擇caby3z。類似地，在偶數(shù)塊區(qū)域和奇數(shù)塊區(qū)域(CA[O]- "0" / "1")中的每一個中，數(shù)據(jù)總線的列地址dabyaz選擇daby0z。類似地，dabybz選擇dabylz， dabycz選擇 daby2z ，并且dabydz選擇daby3 z 。
圖39是圖37所示的DDR存儲器的下行模式的操作定時圖。在該示例中，列地址是CA 1且起始字節(jié)信號SB是2，并且存儲在小端排序的存儲器86中的數(shù)據(jù)項DQ 05至08被讀出。具體而言，數(shù)據(jù)項Q00至19和與存儲器86內(nèi)的列地址相對應(yīng)的輸入/輸出端子DQ之間的關(guān)系如圖所示。與圖38的差異在于4字節(jié)數(shù)據(jù)和輸入/輸出端子DQ之間的關(guān)系與圖 38所示的相反。
在這種情況下，CA 1被輸入作為基準(zhǔn)列地址CA。與該輸入一起，提供到字節(jié)區(qū)域Byte 0至3中的每一個內(nèi)的偶數(shù)塊(CA
= "0")和奇數(shù) 塊(CA
= "1")的列地址CA被控制。列地址CA 2的列線在偶數(shù)塊 (CA
="0")中被激活。列地址CA3的列線在字節(jié)區(qū)域Byte3中被激活，列地址CA 1的列線在奇數(shù)塊(CA
= "1")中的字節(jié)區(qū)域Byte 2、 i和0中被激活。
結(jié)果，數(shù)據(jù)項Q 05至12被輸出到存儲器核心的核心總線。具體而言，數(shù)據(jù)項Q 08至11被輸出到偶數(shù)塊的核心總線，而數(shù)據(jù)項Q 5至7以及Q 12被輸出到奇數(shù)塊的核心總線。
在DDR存儲器中，必須將該8字節(jié)數(shù)據(jù)中的4字節(jié)數(shù)據(jù)傳送到I/O總線。在這里，基于起始字節(jié)信號SB和列地址CA，數(shù)據(jù)總線開關(guān)僅選擇字節(jié)區(qū)域Byte 3中的偶數(shù)塊(CA
= "0")的數(shù)據(jù)Q 08，并且對于余下的字節(jié)區(qū)域選擇奇數(shù)塊的數(shù)據(jù)項Q 05至07。因此，4字節(jié)數(shù)據(jù)項Q 05至08 可被輸出到輸入/輸出端子DQ。
在這里，在偶數(shù)塊區(qū)域和奇數(shù)塊區(qū)域(CA[O]- "0" / "1")中的每一個中，內(nèi)部列地址cabyaz選擇caby3z，內(nèi)部列地址cabybz選擇 caby2z， cabycz選擇cabylz，并且cabydz選擇cabyOz。類似地，在偶數(shù)塊區(qū)域和奇數(shù)塊區(qū)域(CA[O]- "0" / "1")中的每一個中，數(shù)據(jù)總線的列
地址dabyaz選擇daby3z。類似地，dabybz選擇daby2z， dabycz選擇 daby 1 z ，并且dabydz選擇daby0z 。
如上所述，當(dāng)比較圖39中的下行模式與圖38中的上行模式時，cabyz 和dabyz在字節(jié)區(qū)域Byte 0和Byte 3之間以及字節(jié)區(qū)域Byte 1和Byte 2之間被切換，從而模式可對應(yīng)于采取兩類排序(大端排序和小端排序)的字節(jié)數(shù)據(jù)項的布置。圖40是用于說明指定字節(jié)邊界功能的邊界的方法的圖。在該圖中，在跨越列地址CA[7:0]=#n和弁n+l的相鄰四個字節(jié)區(qū)域的邊界進行訪問的字節(jié)邊界功能中，考慮了基于起始字節(jié)SB執(zhí)行邊界指定方法的情況和基于偏移值SV執(zhí)行邊界指定方法的情況。起始字節(jié)SB=N 意味著從字節(jié)N起跨4個字節(jié)進行訪問，偏移值SV=N意味著從相對于列地址的4字節(jié)區(qū)域的邊界偏移N個字節(jié)的位置起跨4個字節(jié)進行訪問。
在這種情況下，起始字節(jié)SB和偏移值SV在上行模式和下行模式中根據(jù)兩種排序模式而變化。具體而言，在上行模式的情況下，由于字節(jié)數(shù) 據(jù)項是以Byte 0至3的方式布置的，因此SB和SV相同。但是，在下行模式的情況下，字節(jié)數(shù)據(jù)項是以Byte3至0的方式布置的，因而SB和SV 不同且處于相反關(guān)系。
因此，在圖像存儲器只具有起始字節(jié)信號SB端子而內(nèi)部結(jié)構(gòu)根據(jù)偏移值SV被控制的情況下，必須根據(jù)模式是上行模式還是下行模式來決定是不顛倒還是顛倒起始字節(jié)信號SB以獲得偏移值SV。這同樣適用于圖像存儲器只具有偏移值SV端子而內(nèi)部結(jié)構(gòu)根據(jù)起始字節(jié)SB被控制的情況。
圖41示出起始字節(jié)SB和偏移值SV的轉(zhuǎn)換電路。轉(zhuǎn)換電路410由2 個比特410
、 410[1]組成，并且由CMOS傳輸門412和413以及反相器 414和415構(gòu)成。起始字節(jié)信號SB根據(jù)指示上行模式或下行模式的計數(shù)型信號不被顛倒或顛倒以獲得偏移值SV。如轉(zhuǎn)換電路410的真值表411所示，在上行模式的情況下SB不被顛倒以變?yōu)镾V，但在下行模式的情況下 SB被顛倒以變?yōu)镾V。
如圖1所示，在用于將圖像存儲器的存儲器空間與圖像的像素關(guān)聯(lián)起
來的存儲器映射12和14E中，在由存儲體地址BA和行地址RA選擇的頁區(qū)域14內(nèi)，根據(jù)圖像中的像素矩陣的布置執(zhí)行映射以便以預(yù)定的巻繞寬度(CA Wrap)巻繞由列地址CA選擇的存儲器單位區(qū)域(4字節(jié)區(qū) 域)。在圖1所示的示例中，列地址CA在頁區(qū)域14內(nèi)以4為單位被巻繞。即，列地址的巻繞寬度CA Wrap是4。列地址的該巻繞寬度也被稱為列地址的"步長"。
通過以預(yù)定的巻繞寬度巻繞由列地址選擇的存儲器單位區(qū)域的這種映射，在圖像存儲器中頻繁進行的矩形訪問的效率可得以提高。具體而言，在頁區(qū)域經(jīng)歷利用激活命令的激活操作的同時，讀命令和寫命令根據(jù)要訪問的矩形區(qū)域被反復(fù)發(fā)布，從而可對同一頁區(qū)域內(nèi)的矩形區(qū)域進行訪問。由于可通過執(zhí)行激活操作一次對同一頁區(qū)域內(nèi)的矩形區(qū)域進行訪問，因此可進行高效的訪問。
如圖16所示，在這種矩形訪問中，必須反復(fù)發(fā)布讀命令RD、存儲體地址BA、列地址CA和起始字節(jié)信號SB。但是，如果存儲器的映射信息或者更具體而言頁區(qū)域的列地址CA的巻繞寬度(CA Wrap)已知，則可以提供矩形區(qū)域的起始列地址CA、矩形寬度和矩形大小，以便圖像存儲器能夠在內(nèi)部自動發(fā)布要訪問的列地址，從而矩形區(qū)域的圖像數(shù)據(jù)可被訪問。在這種情況下，讀命令和列地址可被發(fā)布一次，因而不必像圖16中那樣多次發(fā)布它們。
圖42是用于說明利用字節(jié)邊界功能的自動矩形訪問的圖。在該示例中，要訪問的數(shù)據(jù)區(qū)域由存儲器映射421中的箭頭示出。在該存儲器映射中，列地址CA在頁區(qū)域14內(nèi)以8為單位被巻繞。因而，列地址巻繞寬度 CA Wrap是8。因此，頁區(qū)域14右端的列地址CA是#07、 #0F、 #17和 #1F (十六進制)，并且?guī)喞@寬度CA Wrap是8。另外，要被訪問的矩形區(qū)域的起始地址CA是CA = #B,起始字節(jié)SB = 2，矩形區(qū)域的寬度 Rwidth-2個時鐘(4個字節(jié)x2個時鐘-8個字節(jié))，并且矩形區(qū)域的大小是突發(fā)長度BL-8 (4x8 = 32)。因此，矩形區(qū)域的高度是BL/Rwidth =4。
圖43是自動矩形訪問的定時圖。圖44是自動矩形訪問中所需的內(nèi)部列地址計算器的配置圖。為了執(zhí)行圖42所示的矩形訪問，列地址CA =
弁0B/糾C、 #OC/#OD、 #13/#14、 #14/#15、 #1B/#1C、 #1C/#1D、 #23/#24和弁24辨25可在存儲器內(nèi)響應(yīng)于提供的列地址CA-甜B(yǎng)和SB-2被發(fā)布。具體而言，在第一訪問中，Byte 2和3訪問CA = #0B，而Byte 0和1訪問 CA = #0C。在第二訪問中，列地址CA前進1，因而Byte2和3訪問CA二 #0C，而ByteO和l訪問CA = #OD。在該示例中，由于矩形寬度RWidth = 2，因此第三訪問是對巻繞的列地址CA = #13和#14進行的，而不是列地址CA被偏移l之后的位置。因此，必須根據(jù)列地址巻繞寬度CA Wrap和矩形寬度Rwidth計算第三列地址。當(dāng)利用Byte 2和3考慮該第三地址時，要訪問的第三CA是基于當(dāng)前列地址CA-柳C (=12 (十進制))、 CA Wrap = 8以及RWidth = 2利用圖43所示的公式(CA + CA Wrap -Rwidth+1)以CA-12 + 8 — 2+1=19 (十進制)=#13 (十六進制)的形式獲得的。圖44示出列控制器90內(nèi)的列地址計算器。該計算器具有列地址計數(shù)器440，其同歩于與時鐘定時同步的內(nèi)部時鐘pclenz將從外部提供的列地址CA和巻繞的列地址CA (Wrap)遞增1;計算機441，其將 CA Wrap與列地址計數(shù)器的計數(shù)值相加并減去RWidth;開關(guān)442，用于在矩形區(qū)域被巻繞時選擇計算機441的輸出；矩形寬度計數(shù)器444，其對同步時鐘pclenz計數(shù)并且在訪問期間在水平訪問上對計數(shù)值進行計數(shù)；以及比較器445，其檢測到矩形寬度計數(shù)器444的水平計數(shù)值wi她z與矩形寬度Rwidth相匹配，并且為開關(guān)442生成切換信號wrapz。
參考圖43所示的定時圖進行說明。首先，假定矩形區(qū)域大小在模式寄存器中被設(shè)置為突發(fā)長度BL = 8，并且頁區(qū)域內(nèi)列地址CA的巻繞寬度 CAWrap-8也被設(shè)置在模式寄存器中。然后，起始列地址CA = #0B、起始字節(jié)SB = 2和要訪問的矩形區(qū)域的矩形寬度Rwidth = 2在激活命令之后與讀命令430 —起被提供。響應(yīng)于此，定時時鐘pdenz與時鐘同步地被生成，矩形寬度計數(shù)器444隨后在訪問期間在水平方向上對計數(shù)值widthz進行上行計數(shù)，并且列地址計數(shù)器440從起始列地址CA = #0B開始進行上行計數(shù)。
針對第一訪問發(fā)布的內(nèi)部列地址caz[7:0]是CA =柳B/抑C，如圖43所示。在第二訪問中，響應(yīng)于通過利用列地址計數(shù)器440將caz = #B遞增1 而獲得的列地址caz[7:0] = #C， #0C/#0D被輸出。在第三訪問中，矩形區(qū) 域需要以矩形寬度為單位被巻繞，因而計算機441的計算值被開關(guān)442選擇，列地址caz[7:0]-弁03被輸出，并且在響應(yīng)于該輸出執(zhí)行巻繞之后，列地址CA = #13/#14被生成。在第四訪問中，弁14/#15被生成。在第五訪問中，矩形區(qū)域被巻繞并且糾B辨1C被生成。然后，#1C/#1D、 #23/#24和 #24/#25被類似地生成。
與該自動矩形訪問相對應(yīng)的圖像存儲器的配置例如在圖29中示出，其中與字節(jié)邊界功能相對應(yīng)的四個列地址的組合被提供到四個字節(jié)區(qū)域 Byte 0至3。具體而言，圖43所示的內(nèi)部列地址caz的組合被提供到每個字節(jié)區(qū)域中的列解碼器。結(jié)果，這些列地址的數(shù)據(jù)項分別被從四個字節(jié)區(qū) 域輸出。
在上述示例中，矩形訪問時的矩形寬度Rwidth是與讀命令一起提供的，但是矩形寬度Rwidth可預(yù)先利用模式寄存器設(shè)置命令設(shè)置在模式寄存器中?；蛘?，矩形大小BL和矩形寬度Rwidth可與讀命令一起提供。列地址的巻繞寬度CA Wmp由圖像系統(tǒng)預(yù)先設(shè)置，因而巻繞寬度CA Wrap最好利用模式寄存器設(shè)置命令來設(shè)置。
這樣，在矩形訪問的情況下，如果提供了作為起始點的列地址CA、矩形寬度Rwidth和矩形大小(BL)，那么就可基于預(yù)先設(shè)置的列地址的巻繞寬度CA Wrap自動生成要訪問的內(nèi)部列地址。因此，可通過發(fā)布讀命令一次來進行矩形訪問。
字節(jié)邊界功能可高效地訪問跨越由列地址選擇的存儲器單位區(qū)域(4 字節(jié)區(qū)域)的邊界的預(yù)定字節(jié)(4個字節(jié))的數(shù)據(jù)。但是，在執(zhí)行跨頁區(qū) 域邊界的矩形訪問的情況下，相鄰頁區(qū)域需要利用另一激活命令再次經(jīng)歷激活操作。
圖45示出當(dāng)由字節(jié)邊界功能所進行的訪問到達頁區(qū)域的末尾時執(zhí)行的存儲器操作的示例。該圖示出了頁區(qū)域由列地址CA[7:0]=弁00至弁FF和右端的CA = #FF構(gòu)成的示例。在這種情況下，當(dāng)圖中箭頭所示的4字節(jié)
數(shù)據(jù)項被利用字節(jié)邊界功能訪問時，當(dāng)SB = 0時這4字節(jié)數(shù)據(jù)可在上行模
式中輸出，但是當(dāng)SB = 1、 2和3時，左端的字節(jié)數(shù)據(jù)可在在頁區(qū)域右端掉轉(zhuǎn)(turn at the right end)之后被訪問。具體而言，在該示例中，在同一頁區(qū)域內(nèi)再次執(zhí)行訪問，而不執(zhí)行新的激活操作。另一方面，在下行模式的情況下，當(dāng)SB = 0、 1和2時必須在左端掉轉(zhuǎn)以移動到右端(巻繞， Wrap)，僅當(dāng)SB-3時才不需要執(zhí)行掉轉(zhuǎn)。
如果進行上述訪問，則不必要的數(shù)據(jù)會被輸出。為了從上一頁區(qū)域的末尾對相鄰頁區(qū)域進行訪問，必須發(fā)布新的激活操作對相鄰頁區(qū)域執(zhí)行激活操作。
圖46示出當(dāng)由字節(jié)邊界功能所進行的訪問到達頁區(qū)域的末尾時執(zhí)行的存儲器操作的另一示例。在該示例中，突發(fā)長度BL被設(shè)置為8。當(dāng)確立BL = 8時，每個存儲體內(nèi)的突發(fā)計數(shù)器利用BL = 8的計數(shù)器寬度對內(nèi) 部列地址反復(fù)計數(shù)。具體而言，在圖46所示的示例中，由突發(fā)計數(shù)器生成的內(nèi)部列地址由寬度8的CA-存k8至弁kF (16比特符號)構(gòu)成。即使在其中訪問區(qū)域被這種計數(shù)器劃分成使用突發(fā)長度BL作為基準(zhǔn)的矩形區(qū)域的存儲器的情況下，當(dāng)如圖45中那樣在突發(fā)長度區(qū)域CA = #k8至妝F的右端使用字節(jié)邊界功能時，就會產(chǎn)生與圖45相同的問題。在圖46所示的示例中，在上行模式時巻繞發(fā)生在SB = 1、 2和3時，而在下行模式時巻繞發(fā)生在SB-0、 l和2時。因此，不必要的數(shù)據(jù)被輸出。
圖47示出當(dāng)由字節(jié)邊界功能所進行的訪問到達頁區(qū)域的末尾時執(zhí)行的存儲器操作的另一示例。在該示例中，字節(jié)邊界功能是利用參考圖7描述的矩形訪問中的多存儲體訪問功能實現(xiàn)的。具體而言，行地址RA-存n 由激活命令A(yù)CT指定。如果在讀命令RD被發(fā)布時作為基準(zhǔn)點的列地址 CA是頁區(qū)域右端的CA = #FF，那么就超過頁區(qū)域的邊界PB進行訪問，如箭頭所示。
具體而言，在上行模式中，當(dāng)SB-1、 2和3時，對RA-紐的頁區(qū) 域內(nèi)的CA = #FF的字節(jié)數(shù)據(jù)以及RA = #n + 1的頁區(qū)域內(nèi)的CA = #00的字節(jié)數(shù)據(jù)進行訪問。在下行模式中，當(dāng)SB-0、 l和2時，對RA^弁n的頁區(qū)域內(nèi)的CA = #FF的字節(jié)數(shù)據(jù)以及RA = #n + 1的頁區(qū)域內(nèi)的CA = #00的
字節(jié)數(shù)據(jù)進行訪問。在這種情況下，需要對相鄰頁區(qū)域進行訪問，因而具
有與激活命令A(yù)CT —起提供的行地址RA = #n的頁區(qū)域被激活，并且響應(yīng) 于與讀命令RD —起提供的列地址CA =弁FF和起始字節(jié)信號SB = 2，具有相鄰行地址RA = #n + 1的頁區(qū)域被激活。從而，多個存儲體內(nèi)的字線響應(yīng)于一個激活命令A(yù)CT而被激活。
當(dāng)執(zhí)行控制以使得多個存儲體被同時激活時，所需區(qū)域的數(shù)據(jù)可被經(jīng) 濟地輸入/輸出，即使在頁區(qū)域末尾處需要字節(jié)邊界功能時也是如此。
在將圖像數(shù)據(jù)存儲到存儲器并訪問與任意像素相對應(yīng)的數(shù)據(jù)時，字節(jié) 邊界功能可高效地輸入/輸出數(shù)據(jù)。在除圖像存儲器之外的其他應(yīng)用中，字節(jié)邊界功能也具有同樣的益處。
圖48至圖50是用于說明字節(jié)邊界功能的其他應(yīng)用的圖。圖48和49 對應(yīng)于傳統(tǒng)示例，圖50對應(yīng)于本實施例。根據(jù)存儲器的配置。多個字節(jié) 區(qū)域被分配到同一列地址CA，并且在一次訪問中對分配到同一列地址CA 的多個字節(jié)數(shù)據(jù)項進行訪問。在這種結(jié)構(gòu)中，當(dāng)處理分配到同一列地址 CA的固定字節(jié)大小(字配置)的數(shù)據(jù)時，可高效地訪問存儲器。
但是，存在系統(tǒng)要處理的數(shù)據(jù)的大小小于存儲器的字配置的大小的情況。作為對這種情況的對策，有一種進行填充(padding)以便使字配置大小或更小的數(shù)據(jù)不會延伸跨越多個列地址CA區(qū)域的方法。在圖48所示的示例中，存儲器的字配置被設(shè)置為4字節(jié)(見圖中的483)，并且要處理的數(shù)據(jù)的大小單位可能是1字節(jié)(圖中280的格式A) 、 2字節(jié)(同一處的格式B)或4字節(jié)(同一處的格式C)。因此，通過將數(shù)據(jù)存儲在Byte O是基準(zhǔn)點的位置中，防止了 4字節(jié)數(shù)據(jù)延伸跨越列地址CA。 2字節(jié)數(shù)據(jù) 被存儲在Byte 0和Byte 2是基準(zhǔn)點的位置中。1字節(jié)數(shù)據(jù)可被存儲在Byte 0、 Bytel、 Byte2和Byte3中任何一個是基準(zhǔn)點的位置中。
假定存在這樣的情況，即大小為2字節(jié)、4字節(jié)、1字節(jié)、2字節(jié)、2 字節(jié)和1字節(jié)的數(shù)據(jù)0至5被連續(xù)存儲在存儲器中，就像圖中所示的寫數(shù) 據(jù)482那樣。在這種情況下，通過執(zhí)行如圖中481那樣的寫操作，在存儲器內(nèi)的若干字節(jié)區(qū)域中執(zhí)行了填充，如圖中483所示，并且實際上總共有4字節(jié)的區(qū)域未被用于存儲數(shù)據(jù)。在這種情況下，存儲器的量未被有效使用。但是，通過利用列地址CA以4字節(jié)為單位輸出數(shù)據(jù)，每個數(shù)據(jù)項可在一次列地址訪問中被讀取，因而讀取速度增大了。
但是，為了消除上述的冗余存儲容量，可以在不執(zhí)行填充的情況下將
數(shù)據(jù)項連續(xù)存儲在存儲器的字節(jié)區(qū)域中。例如，如圖49中491所示，數(shù) 據(jù)在三個周期中利用寫命令WR被寫入，然后數(shù)據(jù)可被存儲在存儲器內(nèi)的字節(jié)區(qū)域中，如圖中493所示。
通過以圖49所示的方式寫入數(shù)據(jù)，可以有效地利用存儲器的存儲容量。但是，在數(shù)據(jù)被跨越不同的列地址區(qū)域存儲的情況下，例如數(shù)據(jù)3中的2字節(jié)數(shù)據(jù)項B03和B13或者數(shù)據(jù)1中的4字節(jié)數(shù)據(jù)項C01至31，在傳統(tǒng)存儲器中讀和寫無法在一次訪問中執(zhí)行，因而需要進行兩次訪問。如圖中491所示，讀命令RD需要被發(fā)布兩次以讀取數(shù)據(jù)4，從而降低了訪問效率。
因此，如圖50中500所示，通過發(fā)布讀命令RD—次并利用字節(jié)邊界功能指定起始字節(jié)信號SB = 3，延伸跨越不同的列地址的數(shù)據(jù)3 (B03和 B13)可被訪問。因此，具有字節(jié)邊界功能的存儲器可實現(xiàn)存儲器可用性的改善，而不會降低訪問性能。
接下來描述用于字節(jié)邊界功能的存儲器控制器。圖像處理系統(tǒng)是參考圖8描述的，其中圖像處理控制器81和存儲器控制部分(存儲器控制器)82被包括在圖像處理系統(tǒng)內(nèi)的圖像處理芯片80中。
圖51是圖像處理系統(tǒng)的配置圖。與圖8 —樣，圖像處理系統(tǒng)由圖像處理控制器81、存儲器控制器82和圖像存儲器86構(gòu)成。圖像處理控制器 81被配置為執(zhí)行例如MPEG解碼處理。圖像處理部分81具有熵解碼處理器510，經(jīng)編碼和壓縮的流數(shù)據(jù)STM被輸入其中；逆量化和逆DCT處理器511,用于基于DCT系數(shù)DCT-F執(zhí)行數(shù)據(jù)處理；內(nèi)預(yù)測部分512;互預(yù)測部分513，用于使存儲器控制器82基于運動向量MV和宏塊劃分信息 MBdiv讀取參考圖像；以及過程選擇部分515。存儲器控制器82執(zhí)行存儲器控制，包括圖像處理控制器81和圖像存儲器86之間的命令和地址的發(fā)
布。從過程選擇部分515輸出的經(jīng)解碼的圖像數(shù)據(jù)D-IMG被存儲器控制器82存儲到圖像存儲器86中。另外，互預(yù)測部分513的參考圖像讀取控制器514經(jīng)由存儲器控制器82從圖像存儲器86獲取參考圖像的數(shù)據(jù)R-IMG，并且將參考圖像的數(shù)據(jù)發(fā)送到過程選擇部分515。
MPEG解碼器基于根據(jù)運動向量從存儲器讀取的過去圖像或未來圖像內(nèi)的參考圖像R-IMG并且基于參考圖像和當(dāng)前圖像數(shù)據(jù)之間的差別數(shù)據(jù)對當(dāng)前圖像數(shù)據(jù)進行解碼。因此，頻繁地執(zhí)行這樣一個操作，其中位于運動向量位置的矩形參考圖像被從暫時存儲在圖像存儲器86中的圖像讀出。在該矩形訪問控制中，通過使用具有字節(jié)邊界功能的圖像存儲器86和與字節(jié)邊界功能相對應(yīng)的存儲器控制器82，可提高訪問效率。
圖52示出存儲器控制部分(存儲器控制器)的輸入和輸出信號。圖 53是用于說明作為幀圖像內(nèi)的讀取目標(biāo)的參考圖像區(qū)域的圖。在幀圖像 FM-IMG中，左上方表示像素坐標(biāo)的原點(0， 0)。為了指定矩形參考圖像RIMG的區(qū)域，需要矩形左上的坐標(biāo)(POSX， POSY)以及長度和寬度的大小SIZEY和SIZEX。因此，圖像處理部分內(nèi)的參考圖像讀取控制器 514將指定參考圖像RIMG的區(qū)域的上述信息項(POSX， POSY)、 SIZEY和SIZEX提供給存儲器控制器82。此外，直接存儲器訪問控制信號DMA-CON在參考圖像讀取控制器514和存儲器控制器82之間被輸入/ 輸出。
另一方面，存儲器控制器82基于指定參考圖像區(qū)域的信息項 (POSX， POSY) 、 SIZEY和SIZEX計算存儲器空間內(nèi)的地址Add (存儲體地址、行地址、列地址)，并將命令CMD、地址Add、多存儲體訪問信息SA'、起始字節(jié)信號SB、寫數(shù)據(jù)Data等等提供給存儲器86。另外，存儲器控制器82接收從存儲器86讀取的讀數(shù)據(jù)Data。
圖54是存儲器控制器的詳細配置圖。存儲器控制器82具有接口控制器541-1至N和地址/命令生成部分542-1至N，其中接口控制器541-1至 N接收要訪問的圖像區(qū)域的信息項POSX、 POSY、 SIZEX和SIZEY以及來自如上述圖像處理控制器中那樣請求訪問存儲器的訪問請求源塊81-1至 81-N的寫數(shù)據(jù)Data，地址/命令生成部分542-1至N經(jīng)由這些接口部分接
收上述參考圖像信息項并且生成地址和命令。這些接口控制器和地址/命令生成部分應(yīng)當(dāng)由仲裁電路540來激活或仲裁。被仲裁電路540選擇和激活
的地址/命令生成部分542經(jīng)由選擇器SEL將命令CMD、地址Add (存儲體地址、行地址、列地址)、多存儲體訪問信息SA'、起始字節(jié)信號SB 等等發(fā)布給存儲器86。因此，對于被仲裁選擇的訪問請求源塊，存儲器控制器82控制對存儲器86進行的訪問并且讀數(shù)據(jù)或?qū)憯?shù)據(jù)。另外，存儲器控制器82以所需頻率向存儲器作出刷新請求。
由存儲器控制器82發(fā)布的命令CMD例如包括模式寄存器設(shè)置命令、激活命令、讀命令、寫命令、預(yù)充電命令、刷新命令和正常SDRAM中所需的其他命令。此外，在存儲器控制器82內(nèi)的設(shè)置寄存器543中，設(shè)置了幀圖像FM-IMG的左上像素的地址、存儲器映射信息和關(guān)于存儲器86 中提供的功能的信息。存儲器中提供的功能是多存儲體訪問功能、切換與排序相對應(yīng)的數(shù)據(jù)布置的功能以及其他功能。存儲器中提供的功能的存在性(控制目標(biāo))在設(shè)置寄存器543中設(shè)置。
圖55是用于說明由參考圖像讀取控制器514中的互預(yù)測部分513執(zhí)行的計算的圖。在MPEG圖像的情況下，宏塊MB是處理的單位。宏塊MB 由16 x 16像素的亮度數(shù)據(jù)以及8 x 8像素的色差(Cb， Cr)數(shù)據(jù)(Y:U:V =4:2:0)構(gòu)成。包括通過將宏塊MB—分為四而獲得的8 x 8像素的亮度數(shù) 據(jù)的1/4宏塊QMB是用于處理運動向量MV和參考圖像RIMG的單位。當(dāng)當(dāng)前被處理的宏塊MB的左上坐標(biāo)是(MBaddrx， MBaddry)，其宏塊劃分信息是Mbdivx、 Mbdivy，并且運動向量是MV = (MVx， MVy) 時，計算處理器515利用圖中所示的計算公式來獲得參考圖像RIMG的左上坐標(biāo)(POSX， POSY)、寬度SIZEX和高度SIZEY。該寬度SIZEX被設(shè)置為在對存儲器的一次訪問中輸入/輸出的字節(jié)數(shù)目的倍數(shù)，并且高度 SIZEY被設(shè)置為垂直方向上的像素數(shù)目。
按上述方式計算的參考圖像指定信息(POSX， POSY) 、 SIZEY和 SIZEX從參考圖像控制器514被輸出到存儲器控制器82，并且基于參考圖像指定信息、存儲器映射信息和設(shè)置寄存器542中設(shè)置的幀區(qū)域中的左上地址，存儲器控制器82內(nèi)的命令/地址生成部分542生成矩形訪問中所需
的存儲器空間的地址。
圖56示出由參考圖像讀取控制器514中的互預(yù)測部分513執(zhí)行的計算的示例。這是圖55的具體示例。首先，宏塊MB的左上坐標(biāo)是 (MBaddrx， MBaddry) = (0和0)，宏塊劃分信息是Mbdivx、 Mbdivy = 8，并且運動向量MV= (MVx， MVy) = (13禾tl 4)，因而參考圖像 RIMG的左上坐標(biāo)(POSX， POSY)、寬度SIZEX和高度SIZEY在下列計算中獲得
POSX-0 + 8 + 13 = 21
POSY = 0 + 8 + 4 = 12
SIZEX-8, SIZEY =8
參考圖像RIMG的矩形區(qū)域不符合由列地址選擇的4字節(jié)區(qū)域的單位。為了使該矩形區(qū)域符合4字節(jié)區(qū)域的單位，需要訪問具有左上坐標(biāo) (20和12)、寬度12和高度8的區(qū)域，例如圖56中的放大區(qū)域E-RIMG。但是，通過使用字節(jié)邊界功能，可跨越4字節(jié)單位的邊界進行具有字節(jié)單位的訪問。這樣，當(dāng)對諸如MPEG圖像這樣的參考圖像數(shù)據(jù)進行訪問時，字節(jié)邊界功能對提高訪問效率作出了貢獻。
圖57示出存儲器映射的示例。與圖l所示的存儲器映射12—樣，圖像的像素和存儲器空間內(nèi)的頁區(qū)域14就像在存儲器映射12中那樣與彼此關(guān)聯(lián)，并且相鄰的頁區(qū)域被部署為具有不同的存儲體地址BA。頁區(qū)域14 是由存儲體地址BA和行地址RA選擇的區(qū)域，并且每個頁區(qū)域14由分別由列地址選擇的多個存儲器單位區(qū)域(4字節(jié)區(qū)域)構(gòu)成。在圖57所示的示例中，每個頁區(qū)域14是用于存儲64像素x 16像素的圖像數(shù)據(jù)的單位。
圖58示出存儲器映射12中的頁區(qū)域14的配置。由存儲體BANK0內(nèi) 的行地址RA 0指定的頁區(qū)域14具有由列地址CA 0至255指示的存儲器單位區(qū)域。每個列地址選擇4個字節(jié)，并且每個列地址CA的巻繞寬度 (步長寬度)是16。因此，頁區(qū)域14具有64 (=4x16)個字節(jié)的寬度和 16 (=256/16)個字節(jié)的高度。 '
圖59示出圖56所示的參考圖像區(qū)域在存儲器映射圖上的布置。如圖 59所示，參考圖像區(qū)域RIMG具有左上坐標(biāo)(21和12)、寬度8和高度
8，因而對應(yīng)于寬度為8字節(jié)且高度為8字節(jié)的存儲器區(qū)域，該存儲器區(qū)
域從作為前導(dǎo)地址的列地址CA5中的字節(jié)BY l開始形成。具體而言，矩形訪問區(qū)域中的左端591相對于從列地址CA獲得的邊界590偏移1個字節(jié)(圖中的592)。因此，存儲體地址BA 0和行地址RA 0與激活命令 ACT —起被發(fā)布到具有上述字節(jié)邊界功能的存儲器，并且起始列地址CA 5、 CA6至117和CA118以及起始字節(jié)信號SB-1與讀命令RD (或?qū)懨?令WR) —起被連續(xù)發(fā)布。另外，對于具有圖42至44所示的自動內(nèi)部列地址生成功能的存儲器，列地址巻繞寬度CAWrap-16被設(shè)置，并且起始列地址CA 5、起始字節(jié)信號SB = 1、矩形寬度Rwi她=2以及突發(fā)長度 BL-16與讀命令RD (或?qū)懨頦R) —起被發(fā)布。
圖60示出參考圖像區(qū)域在存儲器映射圖上的另一布置。在該圖中，參考圖像區(qū)域RIMG延伸跨越相鄰頁區(qū)域14-0和14-1。具體而言，參考圖像區(qū)域RIMG超過了頁區(qū)域的邊界600。在這種情況下，如果存儲器具有圖7所述的多存儲體訪問功能，那么通過發(fā)布多存儲體訪問信息SA'，就可利用激活命令一次來進行訪問。在存儲器不具有多存儲體訪問功能的情況下，需要向存儲體BANK0和1多次發(fā)布激活命令來進行訪問。因此，存儲器控制器需要預(yù)先在寄存器中設(shè)置要控制的圖像存儲器是否具有多存儲體訪問功能，然后對圖像存儲器的訪問控制需要響應(yīng)于該設(shè)置信息被改變。
圖61是針對沒有字節(jié)邊界功能的存儲器的存儲器控制器的定時圖。這是對圖59所示的參考圖像RIMG的訪問示例。傳統(tǒng)的SDRAM不具有字節(jié)邊界功能。在這種情況下，存儲器控制器必須執(zhí)行圖61所示的控制。
在圖61中，示出了在參考圖像讀取控制器和存儲器控制器之間交換的信號610以及在存儲器控制器和圖像存儲器之間交換的信號611。如上所述，參考圖像讀取控制器514將關(guān)于左上坐標(biāo)POSX、 POSY、寬度 SIZEX和高度SIZEY的信息與對存儲器的訪問請求REQ —起發(fā)送到存儲器控制器，存儲器控制器隨后響應(yīng)于發(fā)送的信息返回確認(rèn)信號ACK。假定存儲器映射信息和幀圖像的左上原點的地址預(yù)先在設(shè)置寄存器中設(shè)置。響應(yīng)于該訪問請求REQ，存儲器控制器向圖像存儲器發(fā)布激活命令
ACT、存儲體地址BA = 0和行地址RA = 0，并且致使存儲器執(zhí)行激活操作。然后，存儲器控制器同步于時鐘CLK發(fā)布讀命令RD、存儲體地址 BA-0和列地址CA5、 6、 7至117、 118、 119 (24次)，并且24次接收 4字節(jié)數(shù)據(jù)。然后，存儲器控制器將選通信號STB的電平改變?yōu)镠電平，并且將接收到的數(shù)據(jù)發(fā)送到讀取控制器。.
圖62是針對具有字節(jié)邊界功能的存儲器的存儲器控制器的定時圖。該圖示出了對圖59所示的參考圖像RIMG的訪問示例，并且控制是在存儲器具有字節(jié)邊界功能時執(zhí)行的。在該圖中，示出了在參考圖像讀取控制器和存儲器控制器之間交換的信號620以及在存儲器控制器和圖像存儲器之間交換的信號621。
在這種情況下，與圖61所示相同的信號被從參考圖像讀取控制器發(fā) 送到存儲器控制器。存儲器控制器向圖像存儲器發(fā)布激活命令A(yù)CT、存儲體地址BA = 0和行地址RA = 0，并且致使存儲器執(zhí)行激活操作。然后，存儲器控制器發(fā)布讀命令RD、存儲體地址BA = 0、列地址CA = 5、 6至 117、 118 (16次)和起始字節(jié)信號SB-Ol，并且16次接收4字節(jié)數(shù)據(jù)。此外，存儲器控制器將選通信號STB的電平改變?yōu)镠電平，并且將接收到的64字節(jié)數(shù)據(jù)發(fā)送到讀取控制器。由于存儲器具有字節(jié)邊界功能，因此讀命令可以只被發(fā)布16次，從而提高了訪問效率。
另外，雖然未示出，但是在具有圖42至44所示的自動內(nèi)部列地址生成功能的存儲器中，列地址巻繞寬度CAWrap-16可被預(yù)先設(shè)置，并且起始列地址CA5、起始字節(jié)信號SB^01、矩形寬度Rwidth-2和突發(fā)長度 BL-16可與讀命令RD—起被發(fā)布。響應(yīng)于該發(fā)布，圖像存儲器在內(nèi)部自動生成列地址，并且在16個周期中輸出矩形區(qū)域的4字節(jié)數(shù)據(jù)。存儲器控制器連續(xù)16次接收4字節(jié)數(shù)據(jù)。
圖63是針對沒有字節(jié)邊界功能和多存儲體訪問功能的存儲器的存儲器控制器的定時圖。該示例是圖60所示的參考圖像RIMG被訪問的示例，并且示出了對不具有多存儲體訪問功能的圖像存儲器執(zhí)行的控制。在圖中，示出了在參考圖像讀取控制器和存儲器控制器之間交換的信號630
以及在存儲器控制器和圖像存儲器之間交換的信號631。
如圖45所示，沒有多存儲體功能的存儲器無法訪問跨越存儲體邊界
的區(qū)域。因此，在這種情況下，存儲器控制器發(fā)布激活命令A(yù)CT、 BA-0 禾口 RA = 0以使頁區(qū)域14-0執(zhí)行激活操作，還發(fā)布讀命令RD、存儲體地址 BA = 0和列地址CA = 15至127，并且接收8字節(jié)的數(shù)據(jù)。此外，存儲器控制器發(fā)布激活命令A(yù)CT、 BA = 1和RA = 0以使頁區(qū)域14-1執(zhí)行激活操作，還發(fā)布讀命令RD、存儲體地址BA = 1和列地址CA = 0、 1至112和 113，并且接收16字節(jié)的數(shù)據(jù)。存儲器控制器隨后將接收到的24字節(jié)數(shù) 據(jù)發(fā)送到參考圖像讀取控制器。
圖64是針對具有多存儲體訪問功能和字節(jié)邊界功能的存儲器的存儲器控制器的定時圖。該圖也是圖60所示的參考圖像RIMG被訪問的示例。在圖中，示出了在參考圖像讀取控制器和存儲器控制器之間交換的信號640以及在存儲器控制器和圖像存儲器之間交換的信號641。
存儲器控制器與激活命令A(yù)CT —起發(fā)布存儲體地址BA = 0、行地址 RA = 0以及多存儲體訪問信息SA' = 10 (表明對橫向的兩個相鄰存儲體的訪問)。響應(yīng)于該發(fā)布，圖像存儲器對存儲體BA二O執(zhí)行激活操作。存儲器控制器隨后與讀命令RD —起順序發(fā)布起始字節(jié)信號SB = 01 、存儲體地址BA和列地址CA。響應(yīng)于該列地址CA = 15，圖像存儲器對BA == 1 的存儲體執(zhí)行激活操作。存儲器控制器響應(yīng)于發(fā)布了 16次的讀命令RD接收16字節(jié)數(shù)據(jù)。此外，存儲器控制器將接收到的16字節(jié)數(shù)據(jù)發(fā)送到參考圖像讀取控制器。
這樣，即使在數(shù)據(jù)跨不同存儲體邊界的情況下，存儲器控制器也可向具有多存儲體訪問功能的存儲器發(fā)布激活命令一次。
圖65是存儲器控制器的控制操作的流程圖。首先，主機CPU在存儲器控制器內(nèi)的設(shè)置寄存器中設(shè)置多存儲體激活功能的開啟/關(guān)閉(Sl)。參考圖像讀取控制器基于運動向量信息、宏塊劃分信息和目標(biāo)宏塊信息計算參考圖像塊的坐標(biāo)(POSX， POSY)和大小(SIZEX， SIZEY) (S2)，并且將矩形訪問請求與用于矩形訪問的矩形訪問參數(shù)一起發(fā)布給存儲器控制器(S3)。
存儲器控制器基于這些矩形參數(shù)(POSX， POSY) (SIZEX， SIZEY)以及在設(shè)置寄存器中設(shè)置的存儲器映射圖信息和關(guān)于幀圖像地址的信息計算在進行矩形訪問將要發(fā)布的BA、 RA、 CA、 SB和SA' (S4)。當(dāng)多存儲體激活功能開啟時(S5中的"是")，存儲器控制器接收讀數(shù)據(jù)，同時將BA、 RA和SA'與激活命令A(yù)CT—起發(fā)布，并且還將 BA、 CA和SB與讀命令RD—起發(fā)布(S6、 S7和S8)。在寫操作的情況下，存儲器控制器輸出寫數(shù)據(jù)，同時將BA、 CA和SB與寫命令WR而不是讀命令一起順序發(fā)布。
此外，當(dāng)多存儲體激活功能關(guān)閉時(S5中的"否")，存儲器控制器檢查被請求的矩形是否延伸跨越了頁區(qū)域(即存儲體)(S9)。如果矩形沒有延伸跨越存儲體(S9中的"否")，那么存儲器控制器接收讀數(shù)據(jù)，同時將BA和RA與激活命令A(yù)CT—起發(fā)布，并且還將BA、 CA和SB與讀命令RD—起發(fā)布(SIO、 11和12)。在寫操作的情況下，存儲器控制器輸出寫數(shù)據(jù)，同時將BA、 CA和SB與寫命令WR而不是讀命令一起順序發(fā)布。
此外，如果矩形延伸跨越存儲體(S9中的"是")，那么字節(jié)邊界功能就不能被使用，因此存儲器控制器計算圖56所示的放大矩形區(qū)域E-RIMG的坐標(biāo)POSX和寬度SIZEX，并且計算與計算出的坐標(biāo)和寬度相對應(yīng)的左上坐標(biāo)的地址BA、 RA和CA (S13)。然后，存儲器控制器接收讀數(shù)據(jù)，同時將BA和RA與激活命令A(yù)CT—起向放大矩形區(qū)域發(fā)布，并且還將BA和CA與讀命令RD —起向放大矩形區(qū)域發(fā)布(S15、 16和 17)。然后，一旦對存儲體內(nèi)的左上坐標(biāo)的讀取完成(S17中的"是"和 S14中的"是")，則生成預(yù)充電命令一次。然后，對下一存儲體生成激活命令，并且接收讀數(shù)據(jù)，同時將BA和CA與讀命令RD —起順序發(fā)布 (S19、 S16和17)。一旦存儲體內(nèi)的所有數(shù)據(jù)項都被接收(S17中的 "是")并且對所有數(shù)據(jù)項的讀取都完成(S18)，存儲器控制則結(jié)束。
應(yīng)當(dāng)注意，當(dāng)在存儲器控制器的設(shè)置寄存器中字節(jié)邊界功能被設(shè)置為關(guān)閉時，存儲器控制器通過執(zhí)行圖65的配置S13至S18來發(fā)布激活命令、讀命令和所需的地址，與圖61—樣。
這樣，存儲器控制器可將字節(jié)邊界功能的開啟和關(guān)閉以及多存儲體激活功能的開啟和關(guān)閉設(shè)置到內(nèi)置的設(shè)置寄存器中，并且根據(jù)要控制的圖像存儲器的功能適當(dāng)?shù)匕l(fā)布所需的命令和地址以及多存儲體信息、起始字節(jié) 信息和諸如上行模式、下行模式和交替之類的字節(jié)組合信息。
圖66是存儲器控制器的控制操作的流程圖。在該示例中，存儲器控
制器能夠設(shè)置要控制的圖像存儲器是否具有圖35和36所示的根據(jù)排序切換輸入/輸出數(shù)據(jù)的功能。首先，主機CPU將圖像存儲器內(nèi)的輸出數(shù)據(jù)重布置功能的存在性設(shè)置到存儲器控制器的設(shè)置寄存器中(S20)。參考圖像讀取控制器隨后基于運動向量信息、宏塊劃分信息和目標(biāo)宏塊信息計算參考圖像圖像塊的坐標(biāo)(POSX和POSY)以及大小(SIZEX和SIZEY)
(S21)，并且將矩形訪問請求與矩形訪問的矩形訪問參數(shù)一起發(fā)布到存儲器控制器(S22)。
接下來，存儲器控制器基于這些矩形參數(shù)(POSX和POSY)
(SIZEX和SIZEY)以及在設(shè)置寄存器中設(shè)置的存儲器映射圖信息和關(guān)于幀圖像地址的信息計算在進行矩形訪問時要發(fā)布的BA、 RA、 CA、 SB和 SA' (S23)。然后，當(dāng)輸出數(shù)據(jù)重布置功能被設(shè)置為開啟時(S24中的
"是")，存儲器控制器將存儲體地址BA、行地址RA和多存儲體信息 SA'與激活命令一起發(fā)布，并且還將存儲體地址BA、列地址CA和起始字節(jié)信息SB與讀命令一起發(fā)布(S25)。然后，存儲器控制器反復(fù)發(fā)布讀命令、BA、 CA和SB，直到對所有數(shù)據(jù)項的讀取都已完成為止(S26和 S27)。
另一方面，當(dāng)輸出數(shù)據(jù)重置功能被設(shè)置為關(guān)閉時(S24中的 "否")，存儲器控制器將存儲體地址BA、行地址RA和多存儲體信息 SA'與激活命令一起發(fā)布，并且還將存儲體地址BA、列地址CA和起始字節(jié)信息SB與讀命令一起發(fā)布(S25)。然后，存儲器控制器反復(fù)發(fā)布讀命令、BA、 CA和SB，直到對所有數(shù)據(jù)項的讀取都已完成為止，并且重新布置數(shù)據(jù)項以便使接收到的數(shù)據(jù)項按原始圖像數(shù)據(jù)項的順序布置(S28、 S29和S30)。
上述圖65和66可根據(jù)設(shè)置寄存器中的設(shè)置項被適當(dāng)?shù)亟M合。
應(yīng)當(dāng)注意，本實施例說明了存儲這樣的數(shù)字圖像數(shù)據(jù)的圖像存儲器的示例，在這種數(shù)字圖像數(shù)據(jù)中，二維地布置有多個像素的圖像數(shù)據(jù)項。但是，本發(fā)明不僅可應(yīng)用到用于存儲圖像數(shù)據(jù)的圖像存儲器，還可應(yīng)用到基于預(yù)定的映射規(guī)則存儲除圖像數(shù)據(jù)外的其他二維布置數(shù)據(jù)的存儲器設(shè)備。當(dāng)存儲的數(shù)據(jù)項被二維地布置時，在二維布置數(shù)據(jù)內(nèi)的任意矩形區(qū)域被訪問的情況下，有時延伸跨越多個存儲器單位區(qū)域的數(shù)據(jù)需要被訪問。在這種情況下也可應(yīng)用本發(fā)明。
本申請基于2006年12月22日遞交的在先日本專利申請No. 2006-345415并要求其優(yōu)先權(quán)，這里通過引用將該申請的全部內(nèi)容并入。
權(quán)利要求
1. 一種存儲器設(shè)備，包括具有多個存儲器單位區(qū)域的存儲器單元陣列，其中每個存儲器單位區(qū)域由地址選擇；多個輸入/輸出端子；以及提供在所述存儲器單元陣列和所述多個輸入/輸出端子之間的輸入/輸出單元，其中每個所述存儲器單位區(qū)域中存儲有分別與所述多個輸入/輸出端子相對應(yīng)的多個字節(jié)或比特數(shù)據(jù)項，并且基于輸入地址和所述字節(jié)或比特的組合信息，所述存儲器單元陣列和所述輸入/輸出單元響應(yīng)于第一操作代碼訪問存儲在與所述輸入地址相對應(yīng)的第一存儲器單位區(qū)域和與所述第一存儲器單位區(qū)域相鄰的第二存儲器單位區(qū)域中的多個字節(jié)或比特，然后從被訪問的第一和第二存儲器單位區(qū)域內(nèi)的所述多個字節(jié)或比特中，將基于所述組合信息的所述多個字節(jié)或比特的組合與所述多個輸入/輸出端子關(guān)聯(lián)起來。
2. 如權(quán)利要求1所述的存儲器設(shè)備，其中所述地址包括行地址和列地址；所述存儲器單元陣列具有多個頁區(qū)域，每個頁區(qū)域由所述行地址選擇，所述頁區(qū)域具有所述多個存儲器單位區(qū)域，每個存儲器單位區(qū)域由所述列地址選擇；激活命令和讀或?qū)懨畋惶峁?，所述讀或?qū)懨钍撬龅谝徊僮鞔?碼；并且被所述行地址選擇的頁區(qū)域響應(yīng)于所述激活命令執(zhí)行激活操作，并且，響應(yīng)于所述讀或?qū)懨?，從與所述列地址相對應(yīng)的所述第一存儲器單位區(qū)域和與所述第一存儲器單位區(qū)域相鄰的第二存儲器單位區(qū)域內(nèi)的所述多個字節(jié)或比特中，基于所述組合信息的所述多個字節(jié)或比特的組合被與所述多個輸入/輸出端子關(guān)聯(lián)起來。
3. 如權(quán)利要求2所述的存儲器設(shè)備，其中二維陣列式數(shù)據(jù)項根據(jù)預(yù)定的映射規(guī)則分別被存儲在所述多個存儲器單位區(qū)域中；所述存儲器單元陣列具有多個存儲體，每個存儲體具有各自具有所述多個存儲器單位區(qū)域的所述多個頁區(qū)域；并且用于選擇所述存儲體的存儲體地址和所述行地址與所述激活命令一起被提供，并且所述存儲體地址、所述列地址和所述組合信息與所述讀或?qū)?命令一起被提供。
4. 如權(quán)利要求3所述的存儲器設(shè)備，其中所述組合信息包括指示每個所述存儲器單位區(qū)域內(nèi)的起始字節(jié)或起始比特的第一信息和指示所述映射規(guī)則的第二信息；并且所述第一信息和所述第二信息與所述讀或?qū)懨钜黄鸨惶峁?br> 5. 如權(quán)利要求3所述的存儲器設(shè)備，其中所述組合信息包括指示每個所述存儲器單位區(qū)域內(nèi)的起始字節(jié)或起始比特的第一信息和指示所述映射規(guī)則的第二信息；所述第一信息與所述讀或?qū)懨钜黄鸨惶峁?；所述第二信息與所述激活命令之前的模式寄存器設(shè)置命令一起被提供；并且所述第二信息被設(shè)置在模式寄存器中。
6. 如權(quán)利要求1所述的存儲器設(shè)備，其中二維陣列式數(shù)據(jù)項根據(jù)預(yù)定的映射規(guī)則分別被存儲在所述多個存儲器單位區(qū)域中；所述組合信息包括指示每個所述存儲器單位區(qū)域內(nèi)的起始字節(jié)或起始比特的第一信息和指示所述映射規(guī)則的第二信息；并且指示所述映射規(guī)則的所述第二信息包括具有大端排序、小端排序和奇數(shù)/偶數(shù)顛倒規(guī)則的一組映射規(guī)則中的任何一種，在所述大端排序中，所述二維陣列式數(shù)據(jù)項的順序與布置在所述存儲器單位區(qū)域內(nèi)的數(shù)據(jù)項的順序相同，在所述小端排序中，所述二維陣列式數(shù)據(jù)項的順序與布置在所述存儲器單位區(qū)域內(nèi)的數(shù)據(jù)項的順序相反，在所述奇數(shù)/偶數(shù)顛倒規(guī)則中，二維陣列式奇數(shù)數(shù)據(jù)項和偶數(shù)數(shù)據(jù)項的順序與布置在所述存儲器單位區(qū)域內(nèi)的奇數(shù)數(shù)據(jù)項和偶數(shù)數(shù)據(jù)項的順序不同。
7. 如權(quán)利要求1所述的存儲器設(shè)備，其中所述存儲器單元陣列具有多個存儲體，每個存儲體具有各自具有所述多個存儲器單位區(qū)域的所述多個頁區(qū)域；所述地址包括存儲體地址、行地址和列地址；每個所述頁區(qū)域由所述存儲體地址和所述行地址選擇，而每個所述存儲器單位區(qū)域由所述存儲體地址和所述列地址選擇；所述激活命令和所述讀或?qū)懨畋蛔鳛椴僮鞔a提供，所述第一操作代碼是所述讀或?qū)懨?；用于選擇存儲體的所述存儲體地址和所述行地址與所述激活命令一起被提供，響應(yīng)于此，被所述存儲體地址和所述行地址選擇的頁區(qū)域執(zhí)行激活操作；并且所述存儲體地址、所述列地址和所述組合信息與所述讀或?qū)懨钜黄?被提供，響應(yīng)于此，從與所述存儲體地址和列地址相對應(yīng)的所述第一存儲器單位區(qū)域內(nèi)和與所述第一存儲器單位區(qū)域相鄰的所述第二存儲器單位區(qū) 域內(nèi)的所述多個字節(jié)或比特中，基于所述組合信息的所述多個字節(jié)或比特的組合被與所述多個輸入/輸出端子關(guān)聯(lián)起來。
8. 如權(quán)利要求1所述的存儲器設(shè)備，其中所述存儲器單元陣列被劃分成多個存儲體，并且每個存儲體內(nèi)的存儲器單元陣列具有多個頁區(qū)域，每個頁區(qū)域具有所述多個存儲器單位區(qū)域；所述地址包括存儲體地址、行地址和列地址；每個所述頁區(qū)域由所述存儲體地址和所述行地址選擇，而每個所述存儲器單位區(qū)域由所述存儲體地址和所述列地址選擇；所述存儲體具有所述存儲器單元陣列、列解碼器、行解碼器和所述輸入/輸出單元；并且所述輸入/輸出單元具有用于鎖存對所述存儲器單元陣列訪問的數(shù)據(jù)的數(shù)據(jù)鎖存電路，以及用于基于所述組合信息選擇所述數(shù)據(jù)鎖存電路內(nèi)的數(shù) 據(jù)的數(shù)據(jù)總線開關(guān)電路。
9. 如權(quán)利要求8所述的存儲器設(shè)備，其中所述列解碼器響應(yīng)于所述讀或?qū)懨铐樞虻厣商峁┑牧械刂返牡谝?解碼信號和與所述提供的列地址相鄰的列地址的第二解碼信號，與所述第一解碼信號相對應(yīng)的數(shù)據(jù)被存儲在第一數(shù)據(jù)鎖存電路中，與所述第二解碼信號相對應(yīng)的數(shù)據(jù)被存儲在第二數(shù)據(jù)鎖存電路中；在所述讀命令的情況下，被所述數(shù)據(jù)總線開關(guān)電路選擇的所述第一和第二數(shù)據(jù)鎖存電路內(nèi)的數(shù)據(jù)項被輸出到所述輸入/輸出端子；并且在所述寫命令的情況下，輸入到所述輸入/輸出端子的數(shù)據(jù)項被存儲在被所述數(shù)據(jù)總線開關(guān)電路選擇的所述第一和第二數(shù)據(jù)鎖存電路中。
10. 如權(quán)利要求8所述的存儲器設(shè)備，其中所述列解碼器響應(yīng)于所述讀或?qū)懨铐樞虻厣商峁┑牧械刂返牡谝?解碼信號和與所述提供的列地址相鄰的列地址的第二解碼信號，與所述第一解碼信號相對應(yīng)的數(shù)據(jù)被存儲在第一數(shù)據(jù)鎖存電路中，與所述第二解碼信號相對應(yīng)的數(shù)據(jù)被存儲在第二數(shù)據(jù)鎖存電路中；在所述讀命令的情況下，被所述數(shù)據(jù)總線開關(guān)電路選擇的所述第一和第二數(shù)據(jù)鎖存電路內(nèi)的數(shù)據(jù)項被輸出到所述輸入/輸出端子；并且在所述寫命令的情況下，輸入到所述輸入/輸出端子的數(shù)據(jù)項被存儲在被所述數(shù)據(jù)總線開關(guān)電路選擇的所述第一和第二數(shù)據(jù)鎖存電路中。
11. 如權(quán)利要求IO所述的存儲器設(shè)備，其中所述列解碼器不僅生成所述第一和第二解碼信號，還同時生成更多相鄰列地址的第三和第四解碼信號，并且與所述第三和第四解碼信號相對應(yīng) 的數(shù)據(jù)項被存儲在第三和第四數(shù)據(jù)鎖存電路中；在所述讀命令的情況下，被所述數(shù)據(jù)總線開關(guān)電路選擇的所述第一、第二、第三和第四數(shù)據(jù)鎖存電路內(nèi)的數(shù)據(jù)項被輸出到所述輸入/輸出端子；并且在所述寫命令的情況下，輸入到所述輸入/輸出端子的數(shù)據(jù)項被存儲在被所述數(shù)據(jù)總線開關(guān)電路選擇的所述第一和第二數(shù)據(jù)鎖存電路中。
12. 如權(quán)利要求8所述的存儲器設(shè)備，其中所述存儲器單元陣列被劃分成多個字節(jié)或比特區(qū)域，每個字節(jié)或比特區(qū)域具有被偶數(shù)列地址訪問的偶數(shù)字節(jié)或比特區(qū)域，以及被奇數(shù)列地址訪問的奇數(shù)字節(jié)或比特區(qū)域；并且所述數(shù)據(jù)總線開關(guān)電路具有將所述多個字節(jié)或比特區(qū)域中的每一個中的偶數(shù)字節(jié)或比特區(qū)域或者奇數(shù)字節(jié)或比特區(qū)域連接到一組輸入/輸出端子的一組開關(guān)，該組開關(guān)被控制以響應(yīng)于所述提供的列地址和所述組合信息而導(dǎo)通或不導(dǎo)通。
13. 如權(quán)利要求8所述的存儲器設(shè)備，其中所述存儲器單元陣列被劃分成多個字節(jié)或比特區(qū)域，每個字節(jié)或比特區(qū)域具有被偶數(shù)列地址訪問的偶數(shù)字節(jié)或比特區(qū)域，以及被奇數(shù)列地址訪問的奇數(shù)字節(jié)或比特區(qū)域；并且所述數(shù)據(jù)總線開關(guān)電路具有將所述多個字節(jié)或比特區(qū)域中的每一個中的偶數(shù)字節(jié)或比特區(qū)域或者奇數(shù)字節(jié)或比特區(qū)域連接到一組輸入/輸出端子中的任何一個的一組開關(guān)，該組開關(guān)被控制以響應(yīng)于所述提供的列地址和所述組合信息而導(dǎo)通或不導(dǎo)通。
14. 如權(quán)利要求13所述的存儲器設(shè)備，其中二維陣列式數(shù)據(jù)項根據(jù)預(yù)定的映射規(guī)則分別被存儲在所述多個存儲器單位區(qū)域中；并且根據(jù)所述組合信息是上行模式還是下行模式，所述數(shù)據(jù)總線開關(guān)電路將采取上行模式或下行模式的組合的所述多個字節(jié)或比特區(qū)域內(nèi)的字節(jié)或比特數(shù)據(jù)項連接到該組輸入/輸出端子。
15. 如權(quán)利要求1所述的存儲器設(shè)備，其中所述存儲器單元陣列被劃分成多個存儲體，并且每個存儲體內(nèi)的存儲器單元陣列具有各自具有所述多個存儲器單位區(qū)域的所述多個頁區(qū)域；所述地址包括存儲體地址、行地址和列地址；每個所述頁區(qū)域由所述存儲體地址和所述行地址選擇，而每個所述存儲器單位區(qū)域由所述存儲體地址和所述列地址選擇；所述存儲體被劃分成多個字節(jié)或比特區(qū)域，每個字節(jié)或比特區(qū)域具有所述存儲器單元陣列、列解碼器和輸入/輸出單元；并且所述多個字節(jié)或比特區(qū)域中的每一個內(nèi)的所述列解碼器基于要提供的組合信息和列地址輸出列地址的解碼信號，并且所述存儲器單元陣列輸入/輸出與所述解碼信號相對應(yīng)的字節(jié)或比特數(shù)據(jù)。
16. 如權(quán)利要求15所述的存儲器設(shè)備，還包括列地址控制電路 (290)，該列地址控制電路基于要提供的組合信息和列地址控制提供給所述多個字節(jié)或比特區(qū)域中的每一個內(nèi)的所述列解碼器的所述列地址。
17. 如權(quán)利要求15所述的存儲器設(shè)備，其中，所述輸入/輸出單元具有將所述多個字節(jié)或比特區(qū)域連接到該組輸入/輸出端子的一組開關(guān)，該組開關(guān)根據(jù)要提供的所述組合信息是上行模式還是下行模式，將采取上行模式或下行模式的組合的所述多個字節(jié)或比特區(qū)域內(nèi)的字節(jié)或比特數(shù)據(jù)項連接到該組輸入/輸出端子。
18. 如權(quán)利要求15所述的存儲器設(shè)備，其中二維陣列式數(shù)據(jù)項根據(jù)預(yù)定的映射規(guī)則分別被存儲在所述多個存儲器單位區(qū)域中；除了要提供的組合信息和列地址外，所述二維陣列式數(shù)據(jù)的被訪問的矩形區(qū)域的寬度信息和矩形大小信息也被提供；并且所述存儲器設(shè)備還包括列控制器，該列控制器響應(yīng)于單個讀或?qū)懨?令，基于提供的列地址、組合信息以及所述矩形區(qū)域的寬度信息和矩形大小信息，將與所述矩形區(qū)域相對應(yīng)的列地址的一組組合順序地提供到所述多個字節(jié)或比特區(qū)域中的每一個內(nèi)的所述列解碼器。
19. 一種存儲器系統(tǒng)，包括如權(quán)利要求1所述的存儲器設(shè)備；以及存儲器控制器，該存儲器控制器提供所述第一操作代碼、所述地址、以及所述字節(jié)或比特的組合信息，并且訪問所述存儲器設(shè)備的所述第一和第二存儲器單位區(qū)域內(nèi)的所述多個字節(jié)或比特。
20. 如權(quán)利要求19所述的存儲器系統(tǒng)，其中在所述存儲器設(shè)備中，所述存儲器單元陣列具有多個存儲體，每個存儲體具有各自具有多個存儲器單位區(qū)域的所述多個頁區(qū)域；所述地址包括存儲體地址、行地址和列地址；每個所述頁區(qū)域由所述存儲體地址和所述行地址選擇，而每個所述存儲器單位區(qū)域由所述存儲體地址和所述列地址選擇；激活命令和讀或?qū)懨畋蛔鳛椴僮鞔a提供，所述第一操作代碼是所述讀或?qū)懨?；用于選擇存儲體的所述存儲體地址和所述行地址與所述激活命令一起被提供，響應(yīng)于此，被所述存儲體地址和所述行地址選擇的頁區(qū)域執(zhí)行激活操作；所述存儲體地址、所述列地址和所述組合信息與所述讀或?qū)懨钜黄?被提供，響應(yīng)于此，從與所述存儲體地址和列地址相對應(yīng)的所述第一存儲器單位區(qū)域內(nèi)和與所述第一存儲器單位區(qū)域相鄰的所述第二存儲器單位區(qū) 域內(nèi)的所述多個字節(jié)或比特中，基于所述組合信息的所述多個字節(jié)或比特的組合被與所述多個輸入/輸出端子關(guān)聯(lián)起來；并且所述存儲器控制器將所述用于選擇存儲體的存儲體地址和所述行地址與所述激活命令一起提供給所述存儲器設(shè)備，并且將所述存儲體地址、列地址和組合信息與所述讀或?qū)懨钜黄鹛峁┙o所述存儲器設(shè)備。
21. 如權(quán)利要求19所述的存儲器系統(tǒng)，其中二維陣列式數(shù)據(jù)項根據(jù)預(yù)定的映射規(guī)則分別被存儲在所述多個存儲器單位區(qū)域中；并且所述存儲器控制器基于指定所述二維陣列式數(shù)據(jù)項內(nèi)的預(yù)定矩形區(qū)域的信息，計算所述地址和所述字節(jié)或比特的組合信息。
22. —種用于控制如權(quán)利要求1所述的存儲器設(shè)備的存儲器控制器，其中所述第一操作代碼、所述地址和所述字節(jié)或比特的組合信息被提供給所述存儲器設(shè)備，并且所述存儲器設(shè)備的所述第一和第二存儲器單位區(qū)域內(nèi)的多個字節(jié)或比特被訪問。
23. 如權(quán)利要求22所述的存儲器控制器，其中二維陣列式數(shù)據(jù)項根據(jù)預(yù)定的映射規(guī)則分別被存儲在所述多個存儲器單位區(qū)域中；并且所述地址和所述字節(jié)或比特的組合信息是基于指定所述二維陣列式數(shù) 據(jù)項內(nèi)的預(yù)定矩形區(qū)域的信息而計算出的。
24. —種半導(dǎo)體集成電路，其中電路被集成在半導(dǎo)體襯底上，該半導(dǎo) 體集成電路設(shè)備包括存儲器陣列，其中具有連接到字線和位線的多個單元的存儲器單位區(qū) 域被布置成矩陣形式；以及輸入/輸出單元，該輸入/輸出單元響應(yīng)于從外部輸入的讀命令從所述多個存儲器單元讀取多個數(shù)據(jù)項，其中所述輸入/輸出單元根據(jù)組合信息改變要被讀取的所述多個數(shù)據(jù)項的組合。
25. 如權(quán)利要求24所述的半導(dǎo)體集成電路，其中所述組合信息被存儲在提供在所述半導(dǎo)體襯底中的寄存器中。
26. 如權(quán)利要求25所述的半導(dǎo)體集成電路，其中所述組合信息響應(yīng)于從外部輸入的模式寄存器設(shè)置命令被存儲在所述寄存器中。
27. 如權(quán)利要求24所述的半導(dǎo)體集成電路，其中相應(yīng)存儲器單位區(qū)域內(nèi)的多個數(shù)據(jù)項與單個列地址相關(guān)聯(lián)。
28. 如權(quán)利要求24所述的半導(dǎo)體集成電路，其中要被組合和讀取的所述多個數(shù)據(jù)項由與第一列地址相關(guān)聯(lián)的第一多個數(shù)據(jù)項的一部分和與第二列地址相關(guān)聯(lián)的第二多個數(shù)據(jù)項的一部分構(gòu)成。
29. 如權(quán)利要求28所述的半導(dǎo)體集成電路，其中所述第一多個數(shù)據(jù)項包括第一、第二、第三和第四數(shù)據(jù)項，所述第二多個數(shù)據(jù)項包括第五、第六、第七和第八數(shù)據(jù)項，并且當(dāng)所述組合信息是第一信息時，要被讀取的所述多個數(shù)據(jù)項由所述第二、第三、第四和第五數(shù)據(jù)項構(gòu)成，而當(dāng)所述組合信息是第二信息時，要被讀取的所述多個數(shù)據(jù)項由所述第三、第四、第五和第六數(shù)據(jù)項構(gòu)成。
30. 如權(quán)利要求29所述的半導(dǎo)體集成電路，其中，當(dāng)所述組合信息是第三信息時，要被讀取的所述多個數(shù)據(jù)項由所述第四、第五、第六和第七數(shù)據(jù)項構(gòu)成。
31. —種圖像處理系統(tǒng)，包括半導(dǎo)體存儲器控制器設(shè)備和用于存儲顯示圖像數(shù)據(jù)的半導(dǎo)體存儲器設(shè)備，其中所述半導(dǎo)體存儲器設(shè)備具有多個存儲體，每個存儲體具有多條字線，彼此不同的存儲體地址分別被分配給所述多個存儲體，彼此不同的行地址分別被分配給每個存儲體內(nèi)的所述多條字線，頁區(qū)域由所述存儲體地址和所述行地址指定，并且所述頁區(qū)域具有分別被分配給彼此不同的列地址的多個存儲器單位區(qū)域，所述半導(dǎo)體存儲器控制器基于預(yù)定的存儲器映射執(zhí)行控制，以便將所述顯示圖像數(shù)據(jù)存儲在所述半導(dǎo)體存儲器設(shè)備內(nèi)的所述多個頁區(qū)域中，不同的存儲體地址被分配給在所述存儲器映射中彼此垂直和水平相鄰的頁區(qū)域，并且所述半導(dǎo)體存儲器設(shè)備基于從所述半導(dǎo)體存儲器控制器設(shè)備提供來的組合信息，組合兩個所述存儲器單位區(qū)域內(nèi)的數(shù)據(jù)項并將所述數(shù)據(jù)項輸出到所述半導(dǎo)體存儲器控制器設(shè)備。
32. 如權(quán)利要求31所述的圖像處理系統(tǒng)，其中從所述半導(dǎo)體存儲器控制器設(shè)備輸出的所述組合信息被存儲在所述半導(dǎo)體存儲器設(shè)備內(nèi)的寄存器中。
33. 如權(quán)利要求32所述的圖像處理系統(tǒng)，其中所述半導(dǎo)體存儲器控制器設(shè)備輸出所述組合信息和模式寄存器設(shè)置命令，并且所述半導(dǎo)體存儲器設(shè)備響應(yīng)于所述模式寄存器設(shè)置命令將所述組合信息存儲到所述寄存器中。
34. 如權(quán)利要求31所述的圖像處理系統(tǒng)，其中每個所述頁區(qū)域具有被分配到第一列地址的第一存儲器單位區(qū)域和被分配到第二列地址的第二存儲器單位區(qū)域，并且所述半導(dǎo)體存儲器設(shè)備基于從所述半導(dǎo)體存儲器控制器設(shè)備提供來的所述組合信息，將所述第一和第二存儲器單位區(qū)域上的數(shù) 據(jù)輸出到所述半導(dǎo)體存儲器控制器設(shè)備。
35. 如權(quán)利要求34所述的圖像處理系統(tǒng)，其中所述第一存儲器單位區(qū) 域包括第一、第二、第三和第四數(shù)據(jù)項，所述第二存儲器單位區(qū)域包括第五、第六、第七和第八數(shù)據(jù)項，并且當(dāng)所述組合信息是第一信息時，所述半導(dǎo)體存儲器設(shè)備將所述第二、第三、第四和第五數(shù)據(jù)項輸出到所述半導(dǎo) 體存儲器控制器設(shè)備，而當(dāng)所述組合信息是第二信息時，所述半導(dǎo)體存儲器設(shè)備將所述第三、第四、第五和第六數(shù)據(jù)項輸出到所述半導(dǎo)體存儲器控制器設(shè)備。
36. 如權(quán)利要求34所述的圖像處理系統(tǒng)，其中，當(dāng)所述組合信息是第三信息時，所述半導(dǎo)體存儲器設(shè)備將所述第四、第五、第六和第七數(shù)據(jù)項輸出到所述半導(dǎo)體存儲器控制器設(shè)備。
37. —種控制如權(quán)利要求24所述的半導(dǎo)體集成電路的半導(dǎo)體存儲器控制器，包括.-命令/地址生成單元，該命令/地址生成單元生成讀命令、存儲體地址、行地址和列地址以便訪問所述半導(dǎo)體存儲器設(shè)備；以及生成起始字節(jié)信號的起始字節(jié)生成單元，其中所述半導(dǎo)體存儲器設(shè)備內(nèi)的頁區(qū)域由所述存儲體地址和所述行地址指定，所述頁區(qū)域內(nèi)的存儲器單位區(qū)域由所述列地址指定，并且，利用所述起始字節(jié)信號，一個數(shù)據(jù)群組被從所述存儲器單位區(qū)域中包含的多個數(shù)據(jù) 群組中選擇出來。
38. —種半導(dǎo)體集成電路設(shè)備，其中電路被集成在半導(dǎo)體襯底上，該半導(dǎo)體集成電路設(shè)備包括用于對經(jīng)編碼的圖像數(shù)據(jù)進行解碼的圖像處理控制器；用于控制圖像存儲器的存儲器控制器；以及用于設(shè)置指示所述圖像存儲器具有的功能的設(shè)置功能信息的設(shè)置寄存器，其中所述圖像處理控制器向所述存儲器控制器輸出關(guān)于矩形圖像的原點的坐標(biāo)的信息和關(guān)于所述矩形圖像的長度和寬度的大小信息，并且所述存儲器控制器基于關(guān)于所述原點的坐標(biāo)的所述信息、關(guān)于所述長度和寬度的所述大小信息以及在所述設(shè)置寄存器中設(shè)置的設(shè)置信息生成用于訪問所述圖像存儲器的命令、地址和起始字節(jié)信號，該起始字節(jié)信號指示所述圖像存儲器內(nèi)由所述地址選擇的存儲器單位區(qū)域的起始位置。
39. 如權(quán)利要求38所述的半導(dǎo)體集成電路設(shè)備，其中指示所述圖像數(shù) 據(jù)和所述圖像存儲器的地址邏輯空間之間的聯(lián)系的存儲器映射圖信息也被設(shè)置在所述設(shè)置寄存器中。
40. 如權(quán)利要求38所述的半導(dǎo)體集成電路設(shè)備，其中所述地址包括存儲體地址、行地址和列地址，所述圖像存儲器內(nèi)的頁區(qū)域由所述存儲體地址和所述行地址指定，所述頁區(qū)域內(nèi)的所述存儲器單位區(qū)域由所述列地址指定，并且利用所述起始字節(jié)信號，一個數(shù)據(jù)群組被從所述存儲器單位區(qū) 域中包含的多個數(shù)據(jù)群組中選擇出來。
41. 如權(quán)利要求24所述的半導(dǎo)體集成電路，其中每個所述存儲器單位區(qū)域包括多個比特群組，所述組合信息包括第一組合信息和第二組合信息，并且所述讀電路包括用于基于所述第一組合信息選擇被所述地址信號選擇的存儲器單位區(qū) 域內(nèi)的比特群組中的一個比特群組的電路；以及用于基于所述第二組合信息選擇另一個存儲器單位區(qū)域的比特群組以將其與所選比特群組并行地輸出到所述輸出端子的電路。
42. —種半導(dǎo)體集成電路，其中電路被集成在單個半導(dǎo)體襯底上，該半導(dǎo)體集成電路包括存儲器陣列，其中連接到字線和位線并且存儲數(shù)據(jù)的存儲器單元被布置成矩陣形式，并且該存儲器陣列針對Nb個存儲器單元中的每一個被分割成比特群組；以及控制器，該控制器基于地址信號和第一組合信息選擇一個比特群組作為起始點，所述控制器基于第二組合信息，并行地向Nb x N個輸出端子輸出存儲在某些相應(yīng)存儲器單元中的數(shù)據(jù)項，這些存儲器單元包含在包括所述作為起始點的比特群組在內(nèi)的N個比特群組中。
43. 如權(quán)利要求42所述的半導(dǎo)體集成電路，其中所述存儲器陣列具有被第一地址信號選擇的第一存儲器單位區(qū)域和被第二地址信號選擇的第二存儲器單位區(qū)域，所述第一存儲器單位區(qū)域和所述第二存儲器單位區(qū)域各自具有N個比特群組，并且從所述輸出端子輸出的所述Nb x N個數(shù)據(jù)項具有從所述第一存儲器單位區(qū)域輸出的數(shù)據(jù)和從所述第二存儲器單位區(qū)域輸出的數(shù)據(jù)。
44. 如權(quán)利要求41所述的半導(dǎo)體集成電路，還包括寄存器，其中所述第二組合信息響應(yīng)于模式寄存器設(shè)置命令被存儲到所述寄存器
45. 如權(quán)利要求43所述的半導(dǎo)體集成電路，其中所述第一地址信號和所述第二地址信號分別對應(yīng)于第一列地址信號和第二列地址信號。
46. —種半導(dǎo)體存儲設(shè)備，包括存儲器單位區(qū)域，其中每個存儲器單位區(qū)域存儲響應(yīng)于預(yù)定地址從多個數(shù)據(jù)輸出端子并行輸出的一組數(shù)據(jù)項；由與不同地址相對應(yīng)的存儲器單位區(qū)域構(gòu)成的存儲器矩陣；具有至少第一和第二組數(shù)據(jù)輸出端子的所述多個數(shù)據(jù)輸出端子；以及控制器，該控制器基于地址信息和組合信息將存儲在所述第一和第二存儲器單位區(qū)域中的數(shù)據(jù)項傳送到所述第一和第二組數(shù)據(jù)輸出端子，并且并行地從所述多個數(shù)據(jù)輸出端子輸出所述數(shù)據(jù)項。
47. 如權(quán)利要求46所述的半導(dǎo)體存儲設(shè)備，其中所述組合信息具有指定組合的第一信息，并且所述地址信息和所述第一信息是聯(lián)系從外部發(fā)送的數(shù)據(jù)讀取指令被輸入的。
48. 如權(quán)利要求47所述的半導(dǎo)體存儲設(shè)備，其中所述組合信息具有指示組合規(guī)則的第二信息。
49. 如權(quán)利要求48所述的半導(dǎo)體存儲設(shè)備，還包括用于保存所述第二信息的寄存器，其中記錄在所述寄存器中的信息是由外部設(shè)備設(shè)置的。
全文摘要
本發(fā)明提供了一種圖像存儲器、圖像存儲器系統(tǒng)和存儲器控制器。該存儲器設(shè)備具有具有多個存儲器單位區(qū)域的存儲器單元陣列，其中每個單位區(qū)域由地址選擇；多個輸入/輸出端子；以及前兩者之間的輸入/輸出單元。每個存儲器單位區(qū)域中存儲有分別與多個輸入/輸出端子相對應(yīng)的多個字節(jié)或比特數(shù)據(jù)項，并且存儲器單元陣列和輸入/輸出單元響應(yīng)于第一操作代碼，基于輸入地址和字節(jié)或比特的組合信息訪問存儲在與輸入地址相對應(yīng)的第一存儲器單位區(qū)域和與第一存儲器單位區(qū)域相鄰的第二存儲器單位區(qū)域中的多個字節(jié)或比特，然后從被訪問的第一和第二存儲器單位區(qū)域內(nèi)的多個字節(jié)或比特中，將基于組合信息的多個字節(jié)或比特的組合與多個輸入/輸出端子相關(guān)聯(lián)。
文檔編號G11C7/10GK101206908SQ20071013054
公開日2008年6月25日申請日期2007年7月11日優(yōu)先權(quán)日2006年12月22日
發(fā)明者佐藤綾子, 佐藤貴彥, 內(nèi)田敏也, 大塚龍志, 宮本哲生, 山本喜史, 栗田昌德, 白川曉, 神田達哉, 鐮田心之介, 高橋秀長申請人:富士通株式會社

完整全部詳細技術(shù)資料下載

該技術(shù)已申請專利。僅供學(xué)習(xí)研究，如用于商業(yè)用途，請聯(lián)系技術(shù)所有人。
技術(shù)研發(fā)人員：佐藤貴彥;內(nèi)田敏也;神田達哉;宮本哲生;白川曉;山本喜史;大塚龍志;高橋秀長;栗田昌德;鐮田心之介;佐藤綾子
技術(shù)所有人：富士通株式會社
我是此專利的發(fā)明人

該領(lǐng)域下的技術(shù)專家
如您需求助技術(shù)專家，請點此查看客服電話進行咨詢。
1、畢老師：機構(gòu)動力學(xué)與控制
2、袁老師：1.計算機視覺 2.無線網(wǎng)絡(luò)及物聯(lián)網(wǎng)
3、王老師：1.計算機網(wǎng)絡(luò)安全 2.計算機仿真技術(shù)
4、王老師：1.網(wǎng)絡(luò)安全；物聯(lián)網(wǎng)安全、大數(shù)據(jù)安全 2.安全態(tài)勢感知、輿情分析和控制 3.區(qū)塊鏈及應(yīng)用
5、張老師：1.機械設(shè)計的應(yīng)力分析、強度校核的計算機仿真 2.生物反應(yīng)器研制 3.生物力學(xué)
如您是高校老師，可以點此聯(lián)系我們加入專家?guī)臁?/a>