專利名稱：使用選擇性自升壓編程操作的存儲(chǔ)器件和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及快閃存儲(chǔ)器件和其操作方法，更具體地，涉及快閃存儲(chǔ)器件 的編程。
背景技術(shù)：
快閃存儲(chǔ)器件用于各種電子設(shè)備中的數(shù)據(jù)存儲(chǔ)應(yīng)用，例如，在計(jì)算機(jī)存儲(chǔ)卡、固態(tài)存儲(chǔ)設(shè)備(例如，USB存儲(chǔ)鑰匙(memory key))、數(shù)字照相機(jī)、 媒體播放設(shè)備和蜂窩電話中。常見的快閃存儲(chǔ)器類型是所謂的NAND快閃存 儲(chǔ)器，其中，將包括串行連接的浮置柵極晶體管器件的串的列配置為連接到 各個(gè)位線，并且具有與公共字線并行連接的控制柵極的行。在這樣的器件上執(zhí)行的操作通常包括編程、擦除和讀取。通常通過(guò)如下 操作來(lái)實(shí)現(xiàn)對(duì)快閃存儲(chǔ)器件的浮置柵極晶體管單元的編程將所述單元的漏 極區(qū)域相對(duì)于源極區(qū)域偏置為第一正偏置(bias)，并將器件的控制柵極偏置 為比第一正偏置大的第二正偏置。在浮置柵極上缺少存儲(chǔ)電荷時(shí)，這些偏置 導(dǎo)致在源極區(qū)域和漏極區(qū)域之間的襯底的表面上形成電子的反型層溝道 (inversion-layer channel )。漏極-源極電壓力口速這些電子穿過(guò)溝道到達(dá)漏極區(qū) 域，電子在該漏極區(qū)域獲得足夠大的動(dòng)能并通常被稱為"熱"電子。控制柵 極上的更大的正偏置還在將浮置柵極與溝道區(qū)域分開的隧道氧化層中生成電位于控制柵極和溝道區(qū)域之間的浮置柵極。然后，浮置柵極積累并捕獲所積 累的電荷。大量所捕獲的電荷(電子)在柵極上的積累將導(dǎo)致晶體管的有效閾值電 壓增加。如果該增加充分大，則當(dāng)在讀取操作期間向控制柵極施加預(yù)定的"讀 取，，電壓時(shí)，該晶體管將保持不導(dǎo)電的"截止"狀態(tài)。在被稱為編程狀態(tài)的 該狀態(tài)中，可以將該單元稱為存儲(chǔ)邏輯"0"。 一旦編程完畢，即使中斷或關(guān) 閉其電源^f艮長(zhǎng)一段時(shí)間，該器件通常也保持較高的閾值電壓?？梢酝ㄟ^(guò)向控制^冊(cè)極施加預(yù)定的讀取電壓(通常經(jīng)由連接一行相同的單
元的字線)并通過(guò)向控制漏極區(qū)域施加正偏置(通常經(jīng)由連接一列相同的單 元的位線)來(lái)實(shí)現(xiàn)對(duì)所述單元的讀取。如果該單元被編程，則其將不傳導(dǎo)漏 極電流。然而，如果該單元沒(méi)被編程(或已被擦除)，則其將導(dǎo)電。在該狀態(tài) 中，可以將該單元稱為存儲(chǔ)邏輯"1"。這樣，通過(guò)監(jiān)視位線電流，可以確定 單元的狀態(tài)。
可以通過(guò)從浮置柵極移除所存儲(chǔ)的電荷來(lái)實(shí)現(xiàn)單元的擦除。例如，可以通過(guò)將控制柵極接地并向襯底施加正偏置(例如，10-20伏)來(lái)實(shí)現(xiàn)該4察除過(guò) 程。通常，快閃存儲(chǔ)器件采用較大數(shù)目單元的整體擦除。如上所述，NAND快閃存儲(chǔ)器件可以被布置為包括串行連接的單元串的 多個(gè)行。為了對(duì)NAND串中的單元進(jìn)行編程，將與該串相關(guān)聯(lián)的位線接地。 然后，"導(dǎo)通"將該串連接到位線的選擇晶體管，并通過(guò)向單元的字線施加足 以導(dǎo)通單元而不發(fā)生隧道效應(yīng)的通過(guò)電壓(pass voltage )(例如，10伏)來(lái)導(dǎo) 通所述串中除了要被編程的單元之外的所有單元。將更高的編程電壓(例如， 18伏)施加到要編程的單元的字線，使得在單元的溝道和其浮置柵極之間發(fā) 生隧道,丈應(yīng)。
在4皮稱為步增脈沖編程(incremental step pulse programming, ISPP )的技 術(shù)中，將施加到要被編程的單元的控制柵極的編程電壓增量增加，直到單元 閾值電壓達(dá)到所期望的電平。具體地，以第一電平施加編程電壓，此后^f全查 (讀取)要被編程的單元的閾值電壓，以確定是否已對(duì)該單元正確編程。如果驗(yàn)證失敗，則增加編程電壓，然后進(jìn)行另一輪的驗(yàn)證?？梢砸栽摲绞皆隽?地增加編程電壓，直到獲得所期望的閾值電壓。以該方式，可以減少或避免 單元的過(guò)編程(overprogramming )。
在NAND快閃存儲(chǔ)器件中，要被編程的單元的字線也連接到其他串中的 單元。通常，將這些其他單元偏置，以減少或防止疏忽(inadvertent)編程。 具體地，可以向這些"禁止編程"單元的溝道施加電壓，以提高它們的溝道 電勢(shì)，從而降低當(dāng)向它們的控制柵極施加編程電壓時(shí)它們的溝道和柵極電極 之間的電壓。
已開發(fā)了將禁止編程單元的溝道電壓進(jìn)行升壓以進(jìn)一步降低疏忽編程的 可能性的技術(shù)。在"自升壓(self-boost)"技術(shù)中，未選擇的單元串中的單元 首先經(jīng)由串選擇晶體管和位線連接到電源電壓，使得它們的溝道被升高到電 源電壓。此后，串選擇晶體管截止，并且預(yù)充電溝道被浮置。然后，當(dāng)向所
選單元和共享同一字線的未選串中的禁止編程單元施加編程電壓時(shí)，禁止編 程單元的溝道電壓升高。這可以有助于防止其控制柵極和溝道之間的電壓變 得大到足以支持禁止編程單元的溝道和浮置柵極之間的隧道效應(yīng)。當(dāng)連接到禁止編程單元的單元已被編程時(shí)，這樣的自升壓技術(shù)可能發(fā)生 潛在的問(wèn)題。如上所述，編程通常增加單元晶體管的閾值電壓。因而，當(dāng)使 用上述的自升壓技術(shù)時(shí)，當(dāng)向禁止編程單元的控制柵極施加編程電壓時(shí)，連 接到已編程單元的禁止編程單元的溝道電壓可能會(huì)略低于未編程單元的溝道 電壓。這可能導(dǎo)致在所述禁止編程單元的控制柵極和溝道之間生成更大的電 壓，其可能引起該禁止編程單元的溝道和浮置柵極之間的隧道效應(yīng)。因而， 可能發(fā)生禁止編程單元的疏忽編程，該現(xiàn)象被稱為"編程擾動(dòng)"。用于降低編程擾動(dòng)的可能性的技術(shù)稱為"局部自升壓"。在這樣的技術(shù)中， 在施加通過(guò)電壓之后以及施加編程電壓之前，向鄰近禁止編程單元的單元的 控制柵極施加較低的電壓(例如，0伏)，使得在對(duì)所述串中的單元的溝道進(jìn) 行預(yù)充電之后，將已編程單元的溝道與禁止編程單元解耦合。這允許當(dāng)施加從而限制了禁止編程單元的控制柵極和溝道之間的電壓。然而，這樣的技術(shù) 的潛在問(wèn)題在于其可能需要用于順序施加通過(guò)和解耦合電壓的額外時(shí)間，這可能增加了編程時(shí)間。例如在Choi等人的美國(guó)專利No. 5,677,873中描述了自 升壓4支術(shù)，而例如在Hu的美國(guó)專利No. 5，715，194和Choi的美國(guó)專利No. 6,061,270中描述了采用局部自升壓的技術(shù)。發(fā)明內(nèi)容本發(fā)明的 一些實(shí)施例提供了用于操作快閃存儲(chǔ)器件的方法。根據(jù)一些實(shí) 施例，響應(yīng)于施加到所選字線上的編程電壓，選擇性地向串聯(lián)連接的存儲(chǔ)單 元的串應(yīng)用不同的自升壓技術(shù)。例如，響應(yīng)于施加到所選字線上的編程電壓應(yīng)于施加到所選字線上的編程電壓選^H"生地應(yīng)用非局部自升壓和局部自升 壓。例如，在第二串聯(lián)連接單元串的所選單元的步增脈沖編程(ISPP)期間， 響應(yīng)于所述編程電壓而選擇性地向第一串聯(lián)連接單元串施加非局部自升壓和 局部自升壓。本發(fā)明的進(jìn)一步的實(shí)施例提供了操作快閃存儲(chǔ)器件的方法，所述快閃存 儲(chǔ)器件包括被配置為串聯(lián)連接在位線和源線(source line )之間的存儲(chǔ)單元的 串。以第一電平向控制禁止編程單元的所選字線施加編程電壓，而向控制耦 接在位線和禁止編程單元之間的上游(upstream )單元的字線以及控制耦接在 源線和禁止編程單元之間的下游(downstream)單元的字線施加通過(guò)電壓。 隨后，以不同于第一電平的第二電平向所選字線施加編程電壓，而向控制上 游單元的字線施加通過(guò)電壓并向控制下游單元之一 的字線施加解耦合電壓。 隨后以不同于第一電平的第二電平向所選字線施加編程電壓而向控制上游單 元的字線施加通過(guò)電壓以及向控制下游單元之一的字線施加解耦合電壓可以 包括將編程電壓從第一電平改變?yōu)榈诙娖?；以及響?yīng)于確定第二電平滿 足預(yù)定準(zhǔn)則，以第二電平向所選字線施加編程電壓，同時(shí)向控制上游單元的 字線施加通過(guò)電壓并向控制下游單元之一的字線施加解耦合電壓。所述預(yù)定 準(zhǔn)則可以包括電壓閾值準(zhǔn)則。在進(jìn)一步的實(shí)施例中，隨后以不同于第一電平的第二電平向所選字線施 加編程電壓而向控制上游單元的字線施加通過(guò)電壓以及向控制下游單元之一 的字線施加解耦合電壓包括隨后以不同于第一電平的第二電平向所選字線 施加編程電壓，同時(shí)向控制上游單元的字線施加通過(guò)電壓，向控制禁止編程 單元的緊接下游的第一下游單元的字線施加解耦合電壓，以及向控制第二下 游單元的字線施加通過(guò)電壓。在一些實(shí)施例中，隨后以不同于第一電平的第 二電平向所選字線施加編程電壓而向控制上游單元的字線施加通過(guò)電壓以及 向控制下游單元之一的字線施加解耦合電壓包括隨后以不同于第 一電平的 第二電平向所選字線施加編程電壓，同時(shí)向控制上游單元的字線施加通過(guò)電 壓，向控制禁止編程單元的緊接下游的第一下游單元的字線施加解耦合電壓， 以及向控制第二下游單元的字線施加除通過(guò)電壓、編程電壓和解耦合電壓之 外的電壓。在進(jìn)一步的實(shí)施例中，在以第一電平向控制禁止編程單元的所選字線施 加編程電壓而向控制耦接在位線和禁止編程單元之間的上游單元的字線和控 制耦接在源線和禁止編程單元之間的下游單元的字線施加通過(guò)電壓之前，可 以生成第一電平的編程電壓并將該第一電平與編程電壓閾值進(jìn)行比較。所述 以第 一電平向控制禁止編程單元的所選字線施加編程電壓而向控制耦接在位 線和禁止編程單元之間的上游單元的字線和控制耦接在源線和禁止編程單元 之間的下游單元的字線施加通過(guò)電壓可以包括響應(yīng)于第一電平小于所述編
程電壓閾值，向位線施加溝道偏置電壓，而以第一電平向所選字線施加編程 電壓，以及向控制上游和下游單元的字線施加通過(guò)電壓。在以不同于第一電 平的第二電平向所選字線施加編程電壓而向控制上游單元的字線施加通過(guò)電 壓以及向控制下游單元之一的字線施加解耦合電壓之前，可以執(zhí)行對(duì)第二串 聯(lián)連接單元串的所選單元的閾值電壓測(cè)試，響應(yīng)于確定所選單元的閾值電壓 不能滿足晶體管闊值電壓準(zhǔn)則而將編程電壓改變?yōu)榈诙娖?，并且將該第?電平與所述編程電壓閾值進(jìn)行比較。隨后以不同于第一電平的第二電平向所 選字線施加編程電壓而向控制上游單元的字線施加通過(guò)電壓以及向控制下游 單元之一的字線施加解耦合電壓可以包括響應(yīng)于第二電平大于編程電壓閾 值，以第二電平向所選字線施加編程電壓，而向控制上游單元的字線施加通 過(guò)電壓以及向控制下游單元之一的字線施加解耦合電壓。在本發(fā)明的附加實(shí)施例中，快閃存儲(chǔ)器件包括多個(gè)共享字線的串聯(lián)連接 的存儲(chǔ)單元的串。編程電路被配置為響應(yīng)于施加到所選字線的編程電壓而選擇性地向所述多個(gè)串的禁止編程串應(yīng)用不同的自升壓技術(shù)。所述編程電路可 以被配置為響應(yīng)于施加到所選字線上的編程電壓而選4奪性地施加非局部自升 壓和局部自升壓。編程電路可以被配置為進(jìn)行步增脈沖編程(ISPP),并且在第二串聯(lián)連接單元串的所選單元的ISPP期間響應(yīng)于所述編程電壓而選擇性地向第 一 串聯(lián)連接存儲(chǔ)單元串施加非局部自升壓和局部自升壓。在本發(fā)明的還一 實(shí)施例中，快閃存儲(chǔ)器件包括多個(gè)共享字線的串聯(lián)連接 的存儲(chǔ)單元的串，每個(gè)存儲(chǔ)單元串被配置為串聯(lián)連接在位線和源線之間。所 述存儲(chǔ)器件還包括編程電路，該編程電路被配置為以第一電平向控制禁止編 程單元的所選字線施加編程電壓，而向控制耦接在位線和禁止編程單元之間 的上游單元的字線和控制耦接在源線和禁止編程單元之間的下游單元的字線 施加通過(guò)電壓，并且隨后以不同于第一電平的第二電平向所選字線施加編程 電壓，而向控制上游單元的字線施加通過(guò)電壓以及向控制下游單元之一的字 線施加解耦合電壓。


圖1是說(shuō)明根據(jù)本發(fā)明的某些實(shí)施例的存儲(chǔ)器件的示意圖;圖2是說(shuō)明圖1的存儲(chǔ)器件的示范性操作的流程圖；圖3是說(shuō)明根據(jù)本發(fā)明的其它實(shí)施例的存儲(chǔ)器件的示意圖;
圖4是說(shuō)明根據(jù)本發(fā)明的某些實(shí)施例的圖3的存儲(chǔ)器件的字線電壓選擇電路的示意圖；圖5和6是說(shuō)明根據(jù)本發(fā)明的某些實(shí)施例的圖4的字線電壓選擇電路的譯碼器/驅(qū)動(dòng)器電路的示意圖；圖7A-7B分別是說(shuō)明根據(jù)本發(fā)明的某些實(shí)施例的圖3的存儲(chǔ)器件的自升 壓編程梯:作的示意圖和波形圖；圖8A-8B分別是說(shuō)明根據(jù)本發(fā)明的某些實(shí)施例的圖3的存儲(chǔ)器件的局部 自升壓編程操作的示意圖和波形圖；圖9是說(shuō)明根據(jù)本發(fā)胡^盆此 程(ISPP)操作的波形圖具體實(shí)施方式
此后，將參考附圖更全面地描述本發(fā)明，在附圖中示出了本發(fā)明的實(shí)施 例。然而，本發(fā)明可以被具體化為許多不同的形式，并且不應(yīng)認(rèn)為是限于這 里闡述的實(shí)施例。而且，提供這些實(shí)施例以使得本公開是徹底的和完備的，清晰起見，組件的尺寸和構(gòu)造可能是理想的或夸大的。應(yīng)當(dāng)理解，當(dāng)將元件稱為"連接到"或"耦接到"另一元件時(shí)，其可以 直接連接到或耦接到其他元件，或可以存在中間元件。相反，當(dāng)稱元件為"直 接連接到"或"直接耦接到"另一元件時(shí)，不存在中間元件。通篇中類似的 數(shù)字指代類似的元件。如這里所使用的，術(shù)語(yǔ)"和/或"包括相關(guān)所列項(xiàng)的一 個(gè)或多個(gè)的任何和所有組合。應(yīng)該理解，盡管這里可以使用術(shù)語(yǔ)第一、第二、第三等來(lái)描述各種元件、 組件和/或部分，但是這些元件、組件和/或部分不應(yīng)限于這些術(shù)語(yǔ)。這些術(shù)語(yǔ) 只用于將一個(gè)元件、組件或部分與另一元件、區(qū)域或部分進(jìn)行區(qū)分。因而， 在不背離本發(fā)明的教導(dǎo)的情況下，可以將下面所討論的第一元件、組件或部 分稱為第二元件、組件或部分。這里使用的術(shù)語(yǔ)只用于描述具體實(shí)施例的目的，不意欲限制本發(fā)明。如 這里所使用的，單數(shù)形式"一"、"一個(gè)"和"該"意欲包括復(fù)數(shù)形式，除非 上下文明顯表示并非如此。還應(yīng)理解，本說(shuō)明書中使用的術(shù)語(yǔ)"包括"和/或 "包含"指定存在所述特征、整數(shù)、步驟、操作、元件和/或組件，但是不排 除存在或添加一個(gè)或多個(gè)其它特征、整數(shù)、步驟、操作、元件、組件和/或其 組。除非另有定義，這里使用的所有術(shù)語(yǔ)(包括技術(shù)和科學(xué)術(shù)語(yǔ))具有如本 發(fā)明所屬的技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員 一般理解的相同意思。還應(yīng)進(jìn)一 步理 解，諸如常用字典中定義的術(shù)語(yǔ)應(yīng)被解釋為具有與它們?cè)谙嚓P(guān)技術(shù)和本說(shuō)明 書中的上下文中的意思一致的意思，并且不應(yīng)將其解釋為理想或過(guò)分形式化 的意思，除非這里表達(dá)如此。本發(fā)明的一些實(shí)施例是由于意識(shí)到編程擾動(dòng)風(fēng)險(xiǎn)一般是隨著編程電壓的 增加而增加的，并且可以不需要更復(fù)雜和更耗時(shí)的局部自升壓操作來(lái)以相對(duì) 較低的編程電壓電平防止或降低編程擾動(dòng)。本發(fā)明的 一 些實(shí)施例可以有利地 結(jié)合基于編程電壓電平的選擇性自升壓而使用諸如ISPP的增量編程技術(shù)，以 獲得編程速度和編程擾劫風(fēng)險(xiǎn)之間的折衷。圖1說(shuō)明了根據(jù)本發(fā)明的一些實(shí)施例的存儲(chǔ)器件100及其操作。器件100 包括存儲(chǔ)單元陣列30，其包括多個(gè)快閃存儲(chǔ)單元的NAND串，由各自的字 線WL控制其行。器件100還包括字線電壓生成電路IO，其被配置為生成 多個(gè)不同電壓，包括編程電壓Vpgm、通過(guò)(pass)電壓Vpass和解耦合電壓 Vdec。uple。選擇電路20被配置為響應(yīng)于控制電路40響應(yīng)編程電壓Vpgm而生成的控制輸入來(lái)選4奪性地向字線WL施加編程電壓Vpgm、通過(guò)電壓Vpass和解耦 合電壓Vdeco叩le。具體地，控制電路40 ^:配置為響應(yīng)于編程電壓Vpgm的電平而控制將編程電壓Vp卵、通過(guò)電壓V拜和解耦合電壓Vde咖p!e施加到陣列30。例如，在 一些實(shí)施例中，可以將字線電壓生成電路10配置為在ISPP過(guò)程中增量地增 加編程電壓Vpgm。例如，可以將控制電路40配置為將編程電壓Vpgm與一個(gè)或多個(gè)預(yù)定閾值進(jìn)行比較，以識(shí)別在編程陣列30的單元中應(yīng)用多種不同自升壓技術(shù)的哪一個(gè)，例如，以確定是否施加編程電壓Vpgm、通過(guò)電壓Vpass和解 耦合電壓Vde，pk來(lái)實(shí)現(xiàn)非局部自升壓或局部自升壓。圖2是說(shuō)明根據(jù)本發(fā)明的其它實(shí)施例的存儲(chǔ)器件100的示范性梯:作的流程圖。響應(yīng)于接收到用于編程所選單元的地址和數(shù)據(jù)(塊205 )，控制電路40初始化循環(huán)計(jì)數(shù)和編程電壓Vpgm (塊210 )。如果編程電壓Vpgm小于目標(biāo)電壓Vtarget,則控制電路40使得選擇電路20向字線WL施加編程電壓Vpgm和通過(guò)電壓Vpw,從而應(yīng)用非局部自升壓，例如向所選單元的字線施加編程電壓Vpgm
而向所有其它字線施加通過(guò)電壓Vpass (塊225a)。然而，如果編程電壓Vpass大于目標(biāo)電壓Vtarget，則控制電路40使得選擇電路20施加編程電壓Vpgm、通 過(guò)電壓V,和解耦合電壓Vdee。uple,以實(shí)現(xiàn)局部自升壓(塊225b)。在施加字線電壓后，控制電路40可以確定所選單元的閾值電壓Vth (塊 230)。例如，控制電路40可以執(zhí)行編程驗(yàn)證讀取操作，以確定所選單元是否 適當(dāng)?shù)刈杞亓穗娏鳌Ｈ绻x單元通過(guò)閾值電壓測(cè)試，則編程完成(塊245 )。 然而，如果沒(méi)有通過(guò)測(cè)試，則控制電路40可以確定是否已達(dá)到最大循環(huán)計(jì)數(shù)， 如果已達(dá)到最大循環(huán)計(jì)數(shù)，則控制電路40可以識(shí)別編程失敗(塊250)。然 而，如果還沒(méi)有達(dá)到最大循環(huán)計(jì)數(shù)，控制電路40可以增加編程電壓Vpgm (塊 235 )、增加循環(huán)計(jì)數(shù)(塊240 )、并且選擇性地執(zhí)行另一非局部自升壓編程操 作或局部自升壓編程操作，隨后進(jìn)行如前所述的驗(yàn)證(塊225a、 225b、 230)。圖3說(shuō)明了根據(jù)本發(fā)明的其他實(shí)施例的存儲(chǔ)器件300。具體地，器件300 被配置為利用如上所述的沿線選擇性自升壓來(lái)實(shí)現(xiàn)ISPP編程過(guò)程。器件300 包括NAND存儲(chǔ)單元陣列110，其包括字線WL和位線BL。位線BL耦接到 頁(yè)緩沖器(PB )電路120， PB電路120向和從y-選擇電路130發(fā)送和接收數(shù) 據(jù)。PB電路120和y-選擇電路130被配置為在位線BL和輸入/輸出線I/O之 間傳遞數(shù)據(jù)。器件300還包括x-選擇電路160,其被配置為利用由字線電壓 生成器電路140生成的字線電壓而選擇性地驅(qū)動(dòng)字線WL。通過(guò)控制電路190來(lái)控制x-選擇電路160施加字線電壓?？刂齐娐?90與預(yù)定閾值的比較而生成比較信號(hào)0K。響應(yīng)于該比較信號(hào)OK,控制邏輯150 控制x-選擇電路160將字線電壓施加到字線WL。控制電路190還被配置為 生成到字線電壓生成單元140的控制輸入，以使其作為ISPP過(guò)程的一部分增 量地增加編程電壓Vpgm。控制電路190還包括循環(huán)計(jì)數(shù)器電路170，其被配置為向控制邏輯150提供增加編程電壓Vpgm的次數(shù)的指示，以允許例如控制邏輯150識(shí)別編程失敗。圖4說(shuō)明了根據(jù)本發(fā)明的其它實(shí)施例的器件300的x-選擇電路600的示 范性實(shí)現(xiàn)。x-選擇電路160包括第一譯碼器/驅(qū)動(dòng)器電路162，其接收頁(yè)地址 PA以及圖3的字線電壓生成器電路140生成的編程電壓Vpgm、通過(guò)電壓Vpass、 解耦合電壓Vdec?！蛢?nèi)部電壓IVC?；陧?yè)地址PA,將這些字線電壓選擇 性地施加到字線驅(qū)動(dòng)信號(hào)線Si。第一譯碼器/驅(qū)動(dòng)器電路162還基于頁(yè)地址PA
生成串與接地選擇驅(qū)動(dòng)信號(hào)線SS和GS上的電壓。X-選擇電路160還包括第 二譯碼器/驅(qū)動(dòng)器電路164，其接收塊地址BA,并作為響應(yīng)將字線驅(qū)動(dòng)信號(hào)線 Si和串與接地選擇驅(qū)動(dòng)信號(hào)線分別耦接到存儲(chǔ)器陣列110的字線WL、串選 擇線SSL和接地選擇線GSL。圖5說(shuō)明了根據(jù)本發(fā)明的其它實(shí)施例的第一譯碼器/驅(qū)動(dòng)器電路162的示 范性實(shí)現(xiàn)。第一譯碼器/驅(qū)動(dòng)器電路162包括頁(yè)地址譯碼器電路162a，其接收 頁(yè)地址，并且作為響應(yīng)生成經(jīng)譯碼信號(hào)DA。將經(jīng)譯碼信號(hào)DA施加到驅(qū)動(dòng)器 電路162b，驅(qū)動(dòng)器電路162b包括具有分別耦接到各個(gè)字線驅(qū)動(dòng)信號(hào)線S0-S31 的輸出的各個(gè)驅(qū)動(dòng)器DRV。響應(yīng)于經(jīng)譯碼信號(hào)DA和由控制邏輯150生成的 控制信號(hào)PGM—WLVPASS、 PGM—WLVPGM、 SLFB/LSFLB,驅(qū)動(dòng)器DRV選擇性地向字線驅(qū)動(dòng)信號(hào)線S0-S31施加編程電壓Vpgm、通過(guò)電壓Vp鵬和解耦合電壓Vdec?！猠以及內(nèi)部電壓IVC。具體地，控制信號(hào)PGM—WLVPASS控制 施加通過(guò)電壓Vp鵬的持續(xù)時(shí)間，控制信號(hào)PGM_WLVPGM控制施加編程電 壓Vpgm的持續(xù)時(shí)間，而控制信號(hào)SLFB/LSFLB控制是施加(非局部)自升壓 還是施加局部自升壓。圖6說(shuō)明了圖4的第二譯碼器/驅(qū)動(dòng)器電路164的示范性實(shí)現(xiàn)。第二譯碼 器/驅(qū)動(dòng)器電路164包括塊地址譯碼器電路164a，其接收塊地址BA,并作為 響應(yīng)生成總體控制多個(gè)通過(guò)晶體管WT0-WT31、 ST和GT的控制信號(hào) BLKWL,所述多個(gè)通過(guò)晶體管WT0-WT31、 ST和GT將字線驅(qū)動(dòng)信號(hào)線 S0-S31、串選擇驅(qū)動(dòng)信號(hào)線SS和接地選擇驅(qū)動(dòng)信號(hào)線GS分別耦接到存儲(chǔ)器 陣列110的字線WL0-WL31、串選擇線SSL和接地選擇線GSL并從其上解 耦合。如圖所示，串選擇線SSL耦接到串選擇晶體管SST，字線WL0-WL31 連接到存儲(chǔ)單元M0-M31 ，接地選擇線GSL連接到并行NAND串的接地選擇 晶體管GST，其也連接到各個(gè)位線BLO-BLm-l。圖7A-7B說(shuō)明當(dāng)編程電壓Vpgm低到足以降低或避免編程擾動(dòng)時(shí)可以由圖 3的存儲(chǔ)器件300執(zhí)行的示范性非局部自升壓操作。參考圖7A，在對(duì)目標(biāo)單 元610的編程操作中，將包括目標(biāo)單元610的NAND串的位線接地，而向鄰 近NAND串的位線施加電源電壓Vcc。還將電源電壓Vcc施加到串選擇線SSL 上，并將接地選"f奪線GSL接地。這允許將非目標(biāo)串中的單元的溝道充電然后 將其浮置。如圖7B中所示，然后向目標(biāo)單元610的所選字線WL 29施加編 程電壓Vpgm,而向其它字線W0-W28、 W30和W31施加通過(guò)電壓Vpass。這使得包括連接到所選字線WL29上的禁止編程單元620的未選單元串的溝道 電壓增加。如果編程電壓Vpgm足夠低，則施加到禁止編程單元620的控制柵極的編程電壓Vpgm和其溝道的電壓之間的差可以低到足以防止疏忽編程。圖8A-8B說(shuō)明了當(dāng)編程電壓Vpgm高到足以使編程擾動(dòng)的可能性非期望地 變得很大時(shí)可以由圖3的存儲(chǔ)器件300執(zhí)行的示范性非局部自升壓操作。如 圖8A中所示，將包括目標(biāo)單元610的NAND串的位線接地，而向包括禁止 編程單元620的鄰近NAND串的位線施加電源電壓Vcc。還將電源電壓Vcc 施加到串選擇線SSL，而將接地選擇線GSL接地。參考圖8B，最初將通過(guò) 電壓Vpass施加到所有字線WL0-WL31 。在時(shí)間段t20之后，將鄰近所選字線 WL29的字線WL28接地時(shí)間間隔t21,在該時(shí)間間隔t21之后利用解耦合電 壓Vdec。一e對(duì)其進(jìn)行驅(qū)動(dòng)。利用內(nèi)部電壓IVC驅(qū)動(dòng)解耦合字線WL28下游的 字線WLO-WL27,而繼續(xù)利用通過(guò)電壓Vpass驅(qū)動(dòng)所選字線WL29上游的字 線WL30-WL31。在其它實(shí)施例中，通常可以利用通過(guò)電壓Vpass、內(nèi)部電壓IVC和/或解耦合電壓Vdec。up,e的任何組合來(lái)驅(qū)動(dòng)下游字線WL0-WL27的其它字線。在時(shí)間間隔t22之后，利用編程電壓Vpmg驅(qū)動(dòng)所選字線WL29時(shí)間間 隔t23 。在經(jīng)過(guò)時(shí)間間隔t23后，在時(shí)間間隔t24期間驅(qū)動(dòng)所有字線WL0-WL31 接地。圖9進(jìn)一步說(shuō)明了根據(jù)本發(fā)明的一些實(shí)施例的存儲(chǔ)器件300可以如何利用選擇性自升壓來(lái)使用ISPP。隨著編程電壓Vpgm從最小電平Vpgm—幽增加并保持低于目標(biāo)電平Vtarget，器件300使用非局部自升壓。然而， 一旦編程電壓 V,朝著最大編程電壓Vpgm—腿增加，高于目標(biāo)電平Vtarget,則器件300使用 局部自升壓，以降低編程擾動(dòng)發(fā)生的可能性。應(yīng)當(dāng)理解，提供對(duì)圖3-圖9的電路和操作的描述是為了說(shuō)明的目的，并 且可以以各種其它方式來(lái)具體化本發(fā)明。例如，在本發(fā)明的一些實(shí)施例中， 替代或在如上所述的選擇性地施加非局部自升壓和局部自升壓之外，存儲(chǔ)器 件可以被配置為基于編程電壓選擇性地采用不同的非局部自升壓處理或不同 的局部自升壓。替代或在上述的局部自升壓技術(shù)之外，可以使用其它類型的 局部自升壓，諸如在上述的Hu的美國(guó)專利NO. 5,715,194和Choi的美國(guó)專利 NO. 6,061,270中描述的局部自升壓。在其它實(shí)施例中，除了諸如ISPP處理的 遞歸處理，可以在編程過(guò)程中使用基于編程電壓的選擇性自升壓。上述是本發(fā)明的說(shuō)明，而不應(yīng)認(rèn)為是限制本發(fā)明。盡管已描述了本發(fā)明 的幾個(gè)示范性實(shí)施例，但是本領(lǐng)域技術(shù)人員將容易理解在本質(zhì)上不背離本發(fā) 明的新穎教導(dǎo)和優(yōu)點(diǎn)的情況下，可以對(duì)示范性實(shí)施例做出許多修改。因此，應(yīng)當(dāng)明白，上述是對(duì)本發(fā)明的說(shuō)明，不應(yīng)認(rèn)為是限于這里所公開的具體實(shí)施 例，并且對(duì)這里所公開的實(shí)施例的修改以及其它實(shí)施例都被認(rèn)為是包括在所 附權(quán)利要求書的范圍內(nèi)。對(duì)相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求于2006年8月10日提交的韓國(guó)專利申請(qǐng)No. 2006-0075712 的優(yōu)先權(quán)，通過(guò)引用其全文而將其公開合并于此。
權(quán)利要求
1. 一種操作快閃存儲(chǔ)器件的方法，該方法包括響應(yīng)于施加到所選字線上的編程電壓，選擇性地向串聯(lián)連接的存儲(chǔ)單元 的串應(yīng)用不同的自升壓技術(shù)。
2. 如權(quán)利要求l所述的方法，其中，響應(yīng)于施加到所選字線上的編程電 壓而選擇性地向串聯(lián)連接的存儲(chǔ)單元的串應(yīng)用不同的自升壓技術(shù)包括響應(yīng) 于施加到所選字線上的編程電壓而選"l奪性地應(yīng)用非局部自升壓和局部自升 壓。
3. 如權(quán)利要求2所述的方法，其中，選擇性地應(yīng)用非局部自升壓和局部 自升壓包括在第二串聯(lián)連接單元串的所選單元的步增脈沖編程ISPP期間， 響應(yīng)于所述編程電壓而選擇性地向第一串聯(lián)連接單元串施加非局部自升壓和 局部自升壓。
4. 如權(quán)利要求3所述的方法，其中，所述ISPP編程包括響應(yīng)于所選單 元的闊值電壓的觀'J試而改變所述編程電壓。
5. 如權(quán)利要求2所述的方法，其中，選擇性應(yīng)用非局部自升壓和局部自 升壓包括改變所述編程電壓；以及響應(yīng)于改變的編程電壓，選擇性地向所述串施加非局部自升壓和局部自 升壓。
6. 如權(quán)利要求5所述的方法，其中所述串聯(lián)連接單元的串包括第一串聯(lián) 連接單元串，其中改變所述編程電壓包括響應(yīng)于第二串聯(lián)連接單元串的所選 單元的閾值電壓的測(cè)試而逐步改變所述編程電壓。
7. 如權(quán)利要求6所述的方法，還包括響應(yīng)于所述編程電壓的變化數(shù)目達(dá) 到預(yù)定數(shù)目而檢測(cè)編程失敗。
8. —種用于操作快閃存儲(chǔ)器件的方法，所述快閃存儲(chǔ)器件包括被配置為 串聯(lián)連接在位線和源線之間的存儲(chǔ)單元的串，該方法包括以第一電平向控制禁止編程單元的所選字線施加編程電壓，而向控制耦 接在位線和禁止編程單元之間的上游單元的字線以及控制耦接在源線和禁止 編程單元之間的下游單元的字線施加通過(guò)電壓；以及隨后，以不同于第一電平的第二電平向所選字線施加編程電壓，而向控制上游單元的字線施加通過(guò)電壓并向控制下游單元之一的字線施加解耦合電壓。
9. 如權(quán)利要求8所述的方法，其中，隨后以不同于第一電平的第二電平 向所選字線施加編程電壓而向控制上游單元的字線施加通過(guò)電壓并向控制下游單元之一 的字線施加解耦合電壓包括將所述編程電壓從第一電平改變?yōu)榈诙娖?；以及響?yīng)于確定第二電平滿足預(yù)定準(zhǔn)則，以第二電平向所選字線施加編程電 壓，同時(shí)向控制上游單元的字線施加通過(guò)電壓并向控制下游單元之一的字線 施加解耦合電壓。
10. 如權(quán)利要求9所述的方法，其中，所述預(yù)定準(zhǔn)則包括電壓閾值準(zhǔn)則。
11. 如權(quán)利要求8所述的方法，其中，隨后以不同于第一電平的第二電 平向所選字線施加編程電壓而向控制上游單元的字線施加通過(guò)電壓以及向控 制下游單元之一的字線施加解耦合電壓包括隨后以不同于第一電平的第二電平向所選字線施加編程電壓，同時(shí)向控 制上游單元的字線施加通過(guò)電壓，向控制禁止編程單元的緊接下游的第一下 游單元的字線施加解耦合電壓，以及向控制第二下游單元的字線施加通過(guò)電 壓。
12. 如權(quán)利要求8所述的方法，其中，隨后以不同于第一電平的第二電 平向所選字線施加編程電壓而向控制上游單元的字線施加通過(guò)電壓以及向控 制下游單元之一 的字線施加解耦合電壓包括隨后以不同于第一電平的第二電平向所選字線施加編程電壓，同時(shí)向控 制上游單元的字線施加通過(guò)電壓，向控制禁止編程單元的緊接下游的第一下 游單元的字線施加解耦合電壓，以及向控制第二下游單元的字線施加除通過(guò) 電壓、編程電壓和解耦合電壓之外的電壓。
13. 如權(quán)利要求8所述的方法其中，在以第一電平向控制禁止編程單元的所選字線施加編程電壓而向 控制耦接在位線和禁止編程單元之間的上游單元的字線和控制耦接在源線和 禁止編程單元之間的下游單元的字線施加通過(guò)電壓之前生成第一電平的編程電壓；以及將該第一電平與編程電壓閾值進(jìn)行比較；其中，以第 一 電平向控制禁止編程單元的所選字線施加編程電壓而向控制耦接在位線和禁止編程單元之間的上游單元的字線和控制耦接在源線和禁 止編程單元之間的下游單元的字線施加通過(guò)電壓包括響應(yīng)于第一電平比所 述編程電壓閾值小，向位線施加溝道偏置電壓，而以第一電平向所選字線施加編程電壓，以及向控制上游和下游單元的字線施加通過(guò)電壓；其中，在隨后在以不同于第一電平的第二電平向所選字線施加編程電壓而向控制上游單元的字線施加通過(guò)電壓以及向控制下游單元之一的字線施加解耦合電壓之前執(zhí)行對(duì)第二串聯(lián)連接單元串的所選單元的閾值電壓測(cè)試； 響應(yīng)于確定所選單元的閾值電壓不能滿足晶體管閾值電壓準(zhǔn)則而將所述編程電壓改變?yōu)榈诙娖?；以及將該第二電平與編程電壓閾值進(jìn)行比較；并且其中，隨后以不同于第一電平的第二電平向所選字線施加編程電壓而向 控制上游單元的字線施加通過(guò)電壓以及向控制下游單元之一的字線施加解耦 合電壓包括響應(yīng)于第二電平大于編程電壓閾值，以第二電平向所選字線施 加編程電壓，而向控制上游單元的字線施加通過(guò)電壓以及向控制下游單元之 一的字線施加解耦合電壓。
14. 如權(quán)利要求13所述的方法，還包括響應(yīng)于在編程所選單元中施加的 編程電壓的變化數(shù)目達(dá)到預(yù)定數(shù)目而識(shí)別編程失敗。
15. —種快閃存儲(chǔ)器件，包括-.多個(gè)共享字線的串聯(lián)連接的存儲(chǔ)單元的串；以及編程電路，被配置為響應(yīng)于施加到所選字線的編程電壓而選擇性地向所 述多個(gè)串的禁止編程串應(yīng)用不同的自升壓技術(shù)。
16. 如權(quán)利要求15所述的存儲(chǔ)器件，其中，所述編程電路被配置為響應(yīng) 于施加到所選字線上的編程電壓而選擇性地施加非局部自升壓和局部自升壓。
17. 如權(quán)利要求16所述的存儲(chǔ)器件，其中，所述編程電路被配置為進(jìn)行 步增脈沖編程ISPP，并且在第二串聯(lián)連接單元串的所選單元的ISPP期間響 應(yīng)于所述編程電壓而選^^奪性地向第 一 串聯(lián)連接存儲(chǔ)單元串施加非局部自升壓 和局部自升壓。
18. 如權(quán)利要求17所述的存儲(chǔ)器件，其中，所述編程電路被配置為響應(yīng) 于所選單元的閾值電壓的測(cè)試而改變所述編程電壓。
19. 如權(quán)利要求17所述的存儲(chǔ)器件，其中，所述編程電路被配置為響應(yīng) 于所述編程電壓的變化數(shù)目達(dá)到預(yù)定數(shù)目而識(shí)別編程失敗。
20. 如權(quán)利要求16所述的存儲(chǔ)器件，其中，所述編程電路被配置為改變 編程電壓，并且響應(yīng)于變化的編程電壓而選^H"生地向所述串施加非局部自升 壓和局部自升壓。
21. 如權(quán)利要求20所述的存儲(chǔ)器件，其中，所述編程電路被配置為響應(yīng) 于對(duì)所選單元的閾值電壓的測(cè)試而逐步改變編程電壓。
22. 如權(quán)利要求16所述的存儲(chǔ)器件，其中，所述編程電路包括 字線電壓生成電路，其被配置為生成編程電壓、通過(guò)電壓和解耦合電壓，并且響應(yīng)于編程電壓控制信號(hào)而改變編程電壓；選擇電路，耦接到字線電壓生成電路，并且被配置為響應(yīng)于選擇控制信 號(hào)而選擇性地向所述多個(gè)串聯(lián)連接的串的字線施加編程電壓、通過(guò)電壓和解 耦合電壓；以及控制電路，被配置為生成編程電壓控制信號(hào)和選擇控制信號(hào)。
23. 如權(quán)利要求22所述的存儲(chǔ)器件，其中，所述多個(gè)串被布置為存儲(chǔ)器 件的多個(gè)存儲(chǔ)單元塊的存儲(chǔ)單元塊，其中所述選"t奪電路包括第一譯碼器電路，被配置為接收編程電壓、通過(guò)電壓以及解耦合電壓， 以及響應(yīng)于選擇控制信號(hào)而選擇性地將編程電壓、通過(guò)電壓和解耦合電壓傳 到多個(gè)中間字線；第二譯碼器電路，耦接到所述中間字線，并被配置為響應(yīng)于塊地址信號(hào) 而將所述中間字線耦接到所述多個(gè)串的字線。
24. 如權(quán)利要求23所述的存儲(chǔ)器件，其中，所述第一譯碼器電路還被配 置為響應(yīng)于頁(yè)地址信號(hào)而生成串選擇和接地選擇信號(hào)。
25. —種快閃存儲(chǔ)器件，包括多個(gè)共享字線的串聯(lián)連接的存儲(chǔ)單元的串，每個(gè)存儲(chǔ)單元串被配置為串 聯(lián)連接在位線和源線之間；以及編程電路，該編程電路-故配置為以第一電平向控制禁止編程單元的所選 字線施加編程電壓，而向控制耦接在位線和禁止編程單元之間的上游單元的 字線和控制耦接在源線和禁止編程單元之間的下游單元的字線施加通過(guò)電 壓，并且隨后以不同于第一電平的第二電平向所選字線施加編程電壓，而向 控制上游單元的字線施加通過(guò)電壓以及向控制下游單元之一的字線施加解耦 合電壓。
26. 如權(quán)利要求25所述的存儲(chǔ)器件，其中，所述編程電路被配置為將 所述編程電壓從第一電平改變?yōu)榈诙娖?；以及響?yīng)于確定第二電平滿足預(yù) 定準(zhǔn)則，以第二電平向所選字線施加編程電壓，同時(shí)向控制上游單元的字線 施加通過(guò)電壓并向控制下游單元之一的字線施加解耦合電壓。
27. 如權(quán)利要求26所述的存儲(chǔ)器件，其中，所述預(yù)定準(zhǔn)則包括電壓閾值 準(zhǔn)則。
28. 如權(quán)利要求25所述的存儲(chǔ)器件，其中，所述編程電路被配置為以 第一電平向控制禁止編程單元的所選字線施加編程電壓，而向控制耦接在位 線和禁止編程單元之間的上游單元的字線以及控制耦接在源線和禁止編程單 元之間的下游單元的字線施加通過(guò)電壓；以及隨后，以不同于第一電平的第 二電平向所選字線施加編程電壓，而向控制上游單元的字線施加通過(guò)電壓， 向控制禁止編程單元的緊接下游的第一下游單元的字線施加解耦合電壓，并 向控制第二下游單元的字線施加通過(guò)電壓。
29. 如權(quán)利要求25所述的存儲(chǔ)器件，其中，所述編程電路被配置為以第一電平向控制禁止編程單元的所選字線施加編程電壓，而向控制耦接在位 線和禁止編程單元之間的上游單元的字線以及控制耦接在源線和禁止編程單元之間的下游單元的字線施加通過(guò)電壓；以及隨后，以不同于第一電平的第 二電平向所選字線施加編程電壓，而向控制上游單元的字線施加通過(guò)電壓， 向控制禁止編程單元的緊接下游的第一下游單元的字線施加解耦合電壓，以 及向控制第二下游單元的字線施加除通過(guò)電壓、編程電壓和解耦合電壓之外 的電壓。
30. 如權(quán)利要求25所述的存儲(chǔ)器件，其中，所述編程電路被配置為生 成第一電平的編程電壓；將第一電平與編程電壓閾值進(jìn)行比較；響應(yīng)于第一 電平小于所述編程電壓閾值而向位線施加溝道偏置電壓，而以第一電平向所 選字線施加編程電壓，并向控制上游和下游單元的字線施加通過(guò)電壓；對(duì)第 二串聯(lián)連接單元串的所選單元執(zhí)行閾值電壓測(cè)試；響應(yīng)于確定所選單元的閾 值電壓不能滿足晶體管閾值電壓準(zhǔn)則，將所述編程電壓改變?yōu)榈诙娖?；?第二電平與所述編程電壓閾值進(jìn)行比較；以及響應(yīng)于第二電平大于所述編程 電壓閾值而以第二電平向所選字線施加編程電壓，而向控制上游單元的字線 施加通過(guò)電壓，以及向控制下游單元之一的字線施加解耦合電壓。
31.如權(quán)利要求30所述的存儲(chǔ)器件，其中，所述編程電路被配置為響應(yīng) 于在編程所選單元中施加的編程電壓的變化數(shù)目達(dá)到預(yù)定數(shù)目而識(shí)別編程失 敗。
全文摘要
在快閃存儲(chǔ)器件中，響應(yīng)于施加到所選字線上的編程電壓，選擇性地向串聯(lián)連接的存儲(chǔ)單元的串應(yīng)用不同的自升壓技術(shù)。例如，可以響應(yīng)于施加到所選字線上的編程電壓而選擇性地應(yīng)用非局部自升壓和局部自升壓。例如，在第二串聯(lián)連接單元串的所選單元的步增脈沖編程ISPP期間，響應(yīng)于所述編程電壓而選擇性地向第一串聯(lián)連接單元串施加非局部自升壓和局部自升壓。
文檔編號(hào)G11C16/14GK101123119SQ20071014379
公開日2008年2月13日 申請(qǐng)日期2007年8月6日 優(yōu)先權(quán)日2006年8月10日
發(fā)明者樸鐘烈, 黃相元 申請(qǐng)人:三星電子株式會(huì)社