專利名稱：：多層單元內(nèi)存應(yīng)用的平行閥值電壓容限搜尋的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明是有關(guān)于基于多層單元("MLC")的內(nèi)存裝置，且特別是有關(guān)于用以讀取MLC式內(nèi)存裝置的技術(shù)。
背景技術(shù)：
：已知的閃存單元儲存一浮置柵構(gòu)造或其它電荷儲存構(gòu)造上的電荷。內(nèi)儲電荷改變此內(nèi)存單元的閾值電壓(Vth)。在一讀取動作中，一讀取電壓被施加至此內(nèi)存單元的4冊極，而此內(nèi)存單元是否導(dǎo)通(例如傳導(dǎo)電流)，或者所傳導(dǎo)的電流量，表示此內(nèi)存單元的編程狀態(tài)。舉例而言，在讀取動作期間傳導(dǎo)相當(dāng)高電流的一內(nèi)存單元可能被指定"r的數(shù)字?jǐn)?shù)值，而在讀取動作期間傳導(dǎo)非常小或沒有傳輸電流的一內(nèi)存單元可能被指定"o"的數(shù)字?jǐn)?shù)值。電荷被加至此電荷儲存構(gòu)造以及從此電荷儲存構(gòu)造被移除，用以編程與擦除此內(nèi)存單元，亦即，將此儲存值從1改變至0。此電荷藉由此電荷儲存構(gòu)造而被維持，直到此內(nèi)存單元被擦除為止，在不需要連續(xù)施加電力的情況下維持此數(shù)據(jù)狀態(tài)，對于閃存應(yīng)用而言是非常受歡迎的。可以通過提供選擇性不同的數(shù)量的電荷至電荷儲存構(gòu)造上來表示(儲存)多個數(shù)據(jù)值的MLC已逐漸發(fā)展。基本上，少許負(fù)電荷略微增加內(nèi)存單元的Vth,且更多負(fù)電荷更進(jìn)一步增加Vth。一讀取動作用以決定此內(nèi)存單元已被充電(編程)至何種狀態(tài)。舉例而言，在儲存2位的數(shù)據(jù)的四電平單元中，假設(shè)儲存構(gòu)造上的狀態(tài))的閾值電壓，Vth,表示在相當(dāng)少量的負(fù)電荷已被傳輸至電荷儲存構(gòu)造上時的閾值電壓，Vth2表示在更多負(fù)電荷已被傳輸至電荷儲存構(gòu)造上時的閾值電壓，且Vth3表示在更多負(fù)電荷已被傳輸至電荷儲存構(gòu)造上時的閾值電壓。施加在Vtho與Vth!之間的一讀取(字線或門)電壓并經(jīng)由此裝置感測電流，將表示此裝置是否已被編程，然后，施加在Vth,與Vth2之間的一字線電壓并感測此裝置是否已經(jīng)導(dǎo)通，將表示此裝置是否已被編程成第一電平或第二電平等等?；蛘撸┘右还潭ㄗ志€電壓，而此單元所傳導(dǎo)的電流與三個參考電流同時比較。依此方式，可以在一個讀取動作中感測此MLC所有四個電平。結(jié)合MLC的內(nèi)存數(shù)組通常以熟知方式讀取，此熟知方式是施加一讀取電壓(Vt)至一選擇字線，然后感測耦合至MLC區(qū)塊的位線上的電流或電壓，MLC區(qū)塊通過使用一排感測放大器而由字線啟動。典型的讀取動作是頁面式。舉例而言，二千兆位("2Gb")的內(nèi)存裝置(或IC中的內(nèi)存數(shù)組)可被設(shè)計成128,000個兩千字節(jié)("2KB")頁面。所感測的數(shù)值加載至一數(shù)據(jù)鎖存器或緩沖器，如熟悉閃存裝置的技術(shù)人員所熟知的。舉例而言，請參見在2003年3月25日授權(quán)給Parker的美國專利第6，538，923號。一頁面接著以在匹配感測放大器的數(shù)目的區(qū)塊上的操作順序被編程并讀取。感測放大器在多個電平的連續(xù)讀取動作的情況下包含一基準(zhǔn)，或用以平行讀取此多個電平的一組基準(zhǔn)，此位線的電壓或電流與此基準(zhǔn)或此組基準(zhǔn)比較，藉以檢測此單元的Vth，因而才全測此內(nèi)存狀態(tài)。然而，在一數(shù)組內(nèi)與在單一頁面的數(shù)組內(nèi)的被編程成一特定內(nèi)存狀態(tài)的這些單元的Vth可以遍及閾值電壓的分布內(nèi)變化。因此，被施加以讀取一MLC的一讀取電壓或用來感測一MLC的輸出電流的一參考電流，必須落在在多個編程電平的Vth電壓分布間的間距之內(nèi)。此種間距以讀取電壓范圍或讀取容限表示。確認(rèn)MLC裝置具有足夠讀取電壓范圍是很重要的。界的讀取容限的已知技術(shù)是費時的且使用很多儲存容量(測試器內(nèi)存)以便為不同編程電平登錄從芯片讀取的數(shù)據(jù)。因此，需要一種能避免這些已知技術(shù)的問題的用以決定讀取容限的技術(shù)。
發(fā)明內(nèi)容根據(jù)本發(fā)明，提出一種操作一內(nèi)存數(shù)組的方法，內(nèi)存數(shù)組包含MLC,每單元儲存多個位。此方法用以決定橫越過此數(shù)組的多個閾值電平的讀取容限，并包含以下步驟執(zhí)行一編程操作以儲存一已知數(shù)據(jù)集于此數(shù)組中的一受測區(qū)塊，而在此受測區(qū)塊中的每個單元儲存一組多個位碼中的一碼，其中在這組多個位碼中的每個位碼對應(yīng)至可#1編程于此單元中的多個閾值電平之一。關(guān)于2位碼，這組多個位碼有四個2位碼，并4吏用于內(nèi)存單元的四個閾值電平以表示這四個碼。在已知數(shù)據(jù)集中的多個位碼包含對應(yīng)于一第一閾值電平且以如說明于此的一期望總和碼表示的已知總數(shù)的碼，以及對應(yīng)于一第二閾值電平的已知總數(shù)的碼等等。在執(zhí)行此編程操作之后，使用一第一字線電壓讀取此受測區(qū)塊，決定表示被編程成一第一編程電平的一第一內(nèi)存單元數(shù)目的一第一已讀總和，并決定表示被編程成第二編程電平的一第二數(shù)目的單元的一第二已讀總和。第一已讀總和碼與關(guān)于第一閾值電平的第一已知總數(shù)比較，而第二已讀總和碼與關(guān)于第二閾值電平的第二已知總數(shù)比較，用以提供總和碼比較信息。字線電壓達(dá)到一特定范圍的電壓以小增量呈階梯狀變化，或達(dá)到此特定范圍的一部分呈階梯狀變化，而已讀總和碼及/或比較信息是每個階梯狀的電壓登錄。于一特定實施例中，字線電壓系達(dá)到一特定范圍的字線電壓，例如以100mV的步階呈階梯狀變化。關(guān)于此范圍的字線電壓的登錄的已讀總和碼及/或比較信息，用以決定在第一編程電平與第二編程電平之間的一讀取范圍，其中此讀取范圍是一定范圍的字線電壓，而在此范圍內(nèi)，所施加的字線電壓電平產(chǎn)生數(shù)個總和碼，這些總和碼與在此數(shù)組的受測區(qū)塊之內(nèi)的已知總數(shù)相匹配。在一特定實施例中，此內(nèi)存數(shù)組包含每單元兩個位的多層單元("MLC"),且數(shù)據(jù)集具有對應(yīng)于一第三閾值電平的碼的一第三已知總數(shù)。在此情況下，第一已知總數(shù)表示被編程成第一編程電平、第二編程電平或第三編程電平的多個MLC，而第二已知總數(shù)表示被編程成第二編程電平或第三編程電平的多個MLC。除了第一已讀總和碼與第二已讀總和碼以外，又計算一第三已讀總和碼。第三已讀總和碼表示位于第三編程電平的一第三MLC數(shù)目，第一已讀總和碼表示位于第一編程電平、第二編程電平以及第三編程電平的一第一MLC讀取數(shù)目，而第二已讀總和碼表示位于第二編程電平與第三編程電平的一第二MLC讀取數(shù)目。第一已讀總和碼與第一已知總數(shù)作比較，第二已讀總和碼與第二已知總數(shù)作比較，而第三已讀總和碼與第三已知總數(shù)作比較，用以提供第一總和碼比較信息。在一特定實施例中，單元的受測區(qū)塊是一頁面的多層單元("MLC")內(nèi)存裝置，或一讀取動作的一內(nèi)存數(shù)組主題的另一部分，且一頁面讀取范圍使用總和碼及/或比較信息而在第一編程電平與第二編程電平之間決定。頁面讀取范圍是后來的頁面讀取動作儲存。或者，內(nèi)存數(shù)組的受測區(qū)塊是一頁面的MLC內(nèi)存裝置的一部分。在一特定實施例中，內(nèi)存數(shù)組的受測區(qū)塊是一種兩千字節(jié)(214位)頁面，而已讀總和碼包含15位<0:14〉關(guān)于儲存于N電平單元中的每一個N-1電平。因此，對于四電平單元，可產(chǎn)生三個已讀總和碼，而對于2K字節(jié)頁面，對于總數(shù)為45位的數(shù)據(jù)每個頁面(2K字節(jié)頁面儲存16K位)可產(chǎn)生三個15位已讀總和碼。因此，更一般言，對于包含2^位的測試區(qū)塊，第一已讀總和碼、第二已讀總和碼及第三已讀總和碼包含各個N位碼。用以供容限測試或容限搜尋用的分析，如說明于此地于此組N位碼，而非于此組2^M立的數(shù)據(jù)上而完成，實質(zhì)上降低測試處理所需要的內(nèi)存資源?？偤痛a及/或比較信息亦可選擇地用以確認(rèn)正確的編程操作。舉例而言，如果已讀總和碼低于期望(已知)總和碼，則可將另一編程脈沖施加至此內(nèi)存數(shù)組中的被選擇的內(nèi)存單元，并讀取新的總和碼，且將新的總和碼與期望總和碼作比較。應(yīng)用于此的技術(shù)亦適合于單一電平單元式內(nèi)存數(shù)組。在一特定實施例中，讀取位于第一字線電壓的每單元包含兩個位的MLC內(nèi)存數(shù)組的步驟，包含同時比較一內(nèi)存單元的一單元電流與一第一基準(zhǔn)值、一第二基準(zhǔn)值及一第三基準(zhǔn)值，以產(chǎn)生兩位數(shù)據(jù)輸出，其指示內(nèi)存單元的一編禾呈狀態(tài)。在一實施例中，具有一MLC內(nèi)存數(shù)組的一集成電路("IC")包含一內(nèi)建自測試("BIST")設(shè)計(包含邏輯)，例如一狀態(tài)機(jī)與其它專用電路、由軟件所控制的一處理器或處理器與專用電路的組合，其被設(shè)計成用以依據(jù)上述技術(shù)來操作此MLC內(nèi)存數(shù)組。在一特定實施例中，BIST邏輯從IC提供一通過/失敗結(jié)果至一測試器，此IC指示此數(shù)組中的任何頁面是否符合特定最小讀取容限。為使本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細(xì)"^兌明如下圖1顯示示例的MLC產(chǎn)品的多個閾值電平的Vth分布。圖2A顯示兩個不同的頁面的MLC內(nèi)存產(chǎn)品的閾值電壓單元分布。圖2B顯示決定MLC式內(nèi)存的讀取電壓范圍的已知方法。圖3顯示用來說明總和碼產(chǎn)生的圖表。圖4是依據(jù)本發(fā)明的一實施例的MLC式內(nèi)存數(shù)組的操作方法的流程圖。圖5A是依據(jù)一實施例的感測結(jié)構(gòu)的例子。圖5B顯示依據(jù)一實施例的示例總和碼計算區(qū)塊520。圖5C顯示關(guān)于在一IC中的一頁面的MLC內(nèi)存的總和碼比較信息。圖6顯示用以測試具有BIST邏輯的IC的測試系統(tǒng)的示例圖。主要組件符號說明L0、Ll、L2、L3:曲線/電平100:圖102:第一Vt容限104:第二Vt容限106:第三Vt容限200:方法204、206、208、210:曲線212、214、216、218:分布220、222、224、226、230、234、238、240、242:步驟228、232:循環(huán)411:操作方法412、414、416、418、420、424、428:步驟500:感測結(jié)構(gòu)502:MLC單元504A:負(fù)載電路504B:箝位電^各512數(shù)據(jù)計算區(qū)塊522第一比較器儲存體524第二比較器儲存體526第三比較器儲存體528第一加法器530緩存器534第二加法器536第二16位緩存器538第三加法器540:第三16位緩存器600:測試系統(tǒng)602:IC604A、604B、604C:自我測試BIST邏輯606:MLC內(nèi)存數(shù)組具體實施例方式請參考圖1-6,提供關(guān)于MLC式內(nèi)存數(shù)組中的讀取容限搜尋的技術(shù)的詳細(xì)說明。圖1是顯示每單元儲存兩個位的一示例的MLC產(chǎn)品的讀取電壓Vt分布的圖100?？v軸表示在^C編程成一閾值電平的一內(nèi)存數(shù)組中的單元數(shù)目，而橫軸是被施加至這些MLC的這些字線的Vt,其將克服此單元的此電荷儲存構(gòu)造上的傳輸電荷并允許此單元傳導(dǎo)電流。四個分布顯示為電平LO、Ll、L2、L3(狀態(tài)或數(shù)據(jù)值)。為了方便討論的目的，電平LO表示11的一數(shù)字?jǐn)?shù)據(jù)值，Ll表示10的一數(shù)字?jǐn)?shù)據(jù)值，L2表示01的一數(shù)字?jǐn)?shù)據(jù)值，而L3表示00的一數(shù)字?jǐn)?shù)據(jù)值；然而，這些表現(xiàn)是可選擇的，而其它數(shù)值定義亦是可能的。MLC的狀態(tài)(數(shù)值)可藉由施加一讀取電壓至此MLC的字線，并經(jīng)由此單元感測電流而決定。舉例而言，如果此MLC被編程成閾值電平Ll、L2或L3，則在一第一Vt容限102(例如REF1)內(nèi)的一讀取電壓將不會導(dǎo)通此MLC(亦即，到達(dá)經(jīng)由此單元而將在一基準(zhǔn)電平的上的電流傳導(dǎo)至一位線的狀態(tài))。當(dāng)經(jīng)由此MLC的電流與一基準(zhǔn)作比較(例如藉由一感測放大器執(zhí)行)時，使用者知道MLC位于最低電平LO(其常表示一擦除單元)。利用一類似的方式，在第二Vt容限104與第三Vt容限106的Vt范圍(Window)內(nèi)施加電壓至此字線來辨別電平Ll與L2，以及電平L2與L3。圖2A顯示一MLC內(nèi)存產(chǎn)品的兩個不同頁面的閾值電壓分布。曲線LO、Ll、L2、L3表示此芯片在特定范圍內(nèi)的閾值電壓的分布。曲線204、206、208與210表示關(guān)于不同編程電平，在此芯片內(nèi)的一頁面中被發(fā)現(xiàn)的讀取電壓的分布。舉例而言，頁面0("P0")具有關(guān)于電平L0的閾值電壓的分布204，以及關(guān)于電平Ll的閾值電壓的分布206。在P0上的L0與Ll之間的Vt范圍(讀取范圍)是在分布204的高邊界與分布206的低邊界之間的電壓差異WL—01—P0。同樣地，WL—12—P0表示在電平Ll的閾值電壓的分布206的高邊界與P0上的電平L2的閾值電壓的分布208的低邊界之間的Vt范圍，而肌_23_0表示在關(guān)于電平L2的閾值電壓的分布208的高邊界，以及關(guān)于P0上的電平L3的閾值電壓的分布210的低邊界之間的Vt范圍。第二頁面P4具有各個電平L0、Ll、L2、L3的不同分布212、214、216、218。如上所述，P4的這些Vt范圍是WL—01—P4、WL—12—P4以及WL—23—P4。在此簡化例子中，任兩個電平之間的任何頁面的最窄讀取范圍是WL—12一P0。MLC內(nèi)存產(chǎn)品一般具有一最小讀取范圍規(guī)格(例如300mV)。如果WL_12—P0小于此最小讀取范圍規(guī)格(亦即小于300mV)，則此產(chǎn)品測試失敗。一MLC內(nèi)存產(chǎn)品中的不同頁面可能且通常一定具有不同的Vt范圍，且具有在不同的組的數(shù)值間的不同的讀取電壓范圍。已知的讀取容限測試方法，是藉由將此字線電平從關(guān)于一特定范圍的一最低值步進(jìn)至一最高值，并記錄在此階梯狀的字線電壓所感測的結(jié)果來搜尋Vt容限(讀取范圍)。此些結(jié)果與預(yù)先知道的編程數(shù)據(jù)集作比較。這些記錄的結(jié)果會受到分析，以找到此容限的上下邊界。頁面式讀取/步進(jìn)WL處理重復(fù)三次于每個頁面每單元MLC產(chǎn)品(每個讀取范圍一次)的兩個位，直到整個MLC內(nèi)存數(shù)組已被讀取與容限登錄為止。這個方法有數(shù)個缺點。每個頁面的每個電平的邊界被搜尋以計算此讀取范圍，其花費相當(dāng)多的時間。需要一個大型測試器內(nèi)存來儲存整個芯片的位信息(例如在上述例子中為二十億個位)。來自此整個芯片的登錄數(shù)據(jù)被評估以計算每個讀取單元的邊界，而這必須為每個讀取范圍執(zhí)行(例如在一四個位MLC裝置中為三次)。圖2B是顯示決定一MLC式內(nèi)存的這些讀取電壓范圍(Vt容限搜尋)的一已知技術(shù)方法200的流程圖。一基準(zhǔn)值(例如基準(zhǔn)電平l("REFl"))被設(shè)定以表示一第一數(shù)據(jù)值(步驟220),并連接至一感測放大器數(shù)組。施加至此頁面的字線電平被設(shè)定至一特定范圍中的最低電平(步驟222)(或者至最高電平或一任意電平)。此頁面被讀取(步驟224)，而此數(shù)據(jù)被輸出并登錄在此測試器內(nèi)存中(步驟226)。如果該全芯片并未被讀取(分支228)，則此頁面數(shù)會增加(k+l),230)。如果此字線電壓并非位于此最大允許值(分支232)，則此字線電壓增加(j+l)，且針對每個字線電壓值重復(fù)此循環(huán)(分支228),直到達(dá)到此最大字線電壓為止(分支234)。如果此基準(zhǔn)值并非最大基準(zhǔn)值(例如REF3)(分支236)，則此基準(zhǔn)值步進(jìn)(i+l)(例如從REF1至REF2或從REF2至REF3)，并針對每個頁面與每個字線電平重復(fù)循環(huán)228與232。在此字線電壓已對于所有三個基準(zhǔn)值呈階梯狀變化(分支238)的后，分析整個芯片的記錄數(shù)據(jù)(步驟240),并決定芯片的最小讀取范圍(步驟242)。最小讀取范圍是在裝置的任何頁面上的任何兩個數(shù)值之間的最窄讀取范圍。與現(xiàn)有技術(shù)相比，本發(fā)明的實施例使用已讀總和碼(as-readsumcode)來決定MLC式內(nèi)存產(chǎn)品的最小讀取范圍，而非全芯片紀(jì)錄為使用圖2B的處理。單元的凄t目。在一兩個位MLC中，有三個讀fl電壓范圍，一個在L0與L1之間，第二個在L1與L2之間，而第三個在L2與L3之間。因此，使用三個已讀總和碼。其它實施例具有更多或更少數(shù)據(jù)電平，而讀取電壓范圍的數(shù)目對應(yīng)增加或減少。為了討論的便利性起見，兩位MLC將被使用在一例子中，且將說明三個已讀總和碼SUM1、SUM2、SUM3。圖3顯示在MLC式內(nèi)存數(shù)組中相對于編程電平平行產(chǎn)生的總和碼。SUM3是在編程電平三L3所感測到的單元數(shù)目。舉例而言，如果一頁面是兩千字節(jié)，而每單元有兩個位，則關(guān)于SUM3,我們將具有15位寬度，這時因為編程成電平L3的最高數(shù)目單元是16K(其意指此頁面中的所有MLC已被編程成L3)。層三的最小位數(shù)目是O(其意味著所有頁面并不具有任何編程成的MLC)。SUM2是在編程電平L2與L3所感測到的單元數(shù)目。兩千字節(jié)頁面可能沒有被編程成L2或L3的頁面的MLC(亦即，頁面上的每個位位于Ll或LO),在此狀況下，此數(shù)目是O,或所有MLC是L2或L3，在此狀況下，此數(shù)目是16K。因此，SUM2亦具有15位寬度。如果SUM2并非為0，則位于L2的MLC的lt目可由將SUM2減去SUM3所決定。SUM1是在編程電平L1、L2與L3所感測到的單元數(shù)目。再者，SUM1具有15位寬度，而被編程成L1、L2與L3的單元的數(shù)目可能使用SUM1、SUM2、SUM3來決定。如果關(guān)于SUM1的位數(shù)是零，則位于此頁面上的所有MLC被假設(shè)為位于LO。可僅使用45位(三個電平各15位)來表示整個兩千字節(jié)頁面。SUM1、SUM2、SUM3的期望值從將被編程成MLC數(shù)組的頁面的數(shù)據(jù)得知。這些期望總和碼依據(jù)分配給每一個MLC的數(shù)據(jù)值而在將數(shù)據(jù)加載至內(nèi)存數(shù)組之前或之后計算，而這些期望總和碼與在MLC頁面已被編程之后被讀取的總和碼作比較。如果期望總和碼匹配已讀總和碼，則此頁面的一正確讀取已產(chǎn)生。換言的，藉由使用施加至字線(其在讀取容限范圍的內(nèi))的一讀取電壓來讀取頁面。此內(nèi)部邏輯控制MLC內(nèi)存裝置的測試讀取過程，用以執(zhí)行重復(fù)的讀取循環(huán)，直到一負(fù)載緩沖器充滿一個頁面的信息(參考圖5A關(guān)于讀取結(jié)構(gòu)的一例)期望總和碼作比較。舉例而言，如果編程頁面具有(SUM3，SUM2,SUMl)-(15'h0BFF，15'h33FF,15'h3C00),則L3有3071(3K-l)位;L2有10240(10K)位；Ll有2049(2K-1)位；且L0有1024(1K)位。所以，SUM3=(3K-1);SUM2=(13K-1);SUM1(15K)。然而，在一讀取動作之后，我們可獲得新的總和碼(SUM3,SUM2，SUMl)(15'hOBFD，15'h33FF，15'h3C00)。新的總和碼顯示于L3有兩個位，其在此讀取偏壓狀態(tài)(字線電壓)下,皮讀取為L2。第三層基準(zhǔn)電平(REF3)是錯誤的，且其意味著如果我們想要獲得正確數(shù)據(jù)，就應(yīng)將REF3調(diào)得較低。然而，在一讀取動作之后，如果對于相同的數(shù)據(jù)集，我們獲得已讀總和碼(SUM3，SUM2,SUMl)=(15'h0BFF，15'h33FF，15'h3C02)，則我們將知道在此讀取偏壓狀態(tài)(字線電壓)下，于L2存在有一個位，其被讀取為L1，而于L0存在有兩個位，其被讀取為L1。在此例中，REF2與REF1兩者應(yīng)被調(diào)整，以便讀取整個頁面的正確數(shù)據(jù)值。編程電平L1具有一編程確認(rèn)電平PV1("下Vt極限")以及一Ll的上限EV1,編程確認(rèn)電平PV1通常位于被編程成Ll的內(nèi)存數(shù)組的MLC的可允許Vth分布的下端。相似地，編程電平L2具有纟皮編程成L2的MLC的一下限PV2以及一上Vt極限EV2。第三編程電平L3具有類似的極限，為了簡化圖例，其并未i舉細(xì)表示。類似技術(shù)可被應(yīng)用至SLC式、每單元一位的內(nèi)存陣。以下說明依據(jù)本發(fā)明的一實施例的用以測試讀取容限的MLC式內(nèi)存數(shù)組的搡作方法。第一與第二期望總和碼從數(shù)組數(shù)據(jù)(亦即，將被編程或已被編程為一MLC測試區(qū)塊的數(shù)據(jù)，例如一MLC內(nèi)存裝置的一選擇的頁面)計算出。第一期望總和碼表示將被編程成至少一第一編程電平(亦即，被編程成一第一編程電平與一第二編程電平的單元的總數(shù))的MLC的數(shù)目。第二期望總和碼表示將被編程成一第二編程電平的數(shù)目。在內(nèi)存數(shù)組(例如頁面)的MLC于各種字線電壓讀取，且計算第一與第二已讀總和碼。在一實施例中，初始字線電壓是最低的允許字線電壓，而在讀取MLC的后，字線電壓會增加?；蛘?，字線電壓開高走低，或另外被改變成獲得期望比較信息。第一已讀總和碼表示以第一編程電平或第二編程電平讀取的MECS的數(shù)目(亦即，以Ll與L2讀取的單元的總數(shù))。第二已讀總和碼表示以第二編程電平讀取的MLC的數(shù)目。在每個字線電壓的已讀總和碼與相對應(yīng)的期望總和碼作比較。在某些實施例中，特別用以感測所以編程電平的整個范圍的字線電壓受到評估。或者，字線范圍的一部分受到評估。通常表示讓已讀總和碼與期望總和碼相符的字線電壓的總和碼比較信息被儲存。在第一編程電平與第二編程電平之間的一讀取范圍(Vt容限)是依據(jù)總和碼比較信息而決定。圖4顯示依據(jù)本發(fā)明的一實施例的MLC式內(nèi)存數(shù)組的操作方法411的流程圖，用以表示芯片是否通過一讀取容限測試，此操作方法最好是由芯片上BIST邏輯執(zhí)行。一種檢查總和方法用以基于從此頁面讀取的數(shù)據(jù)，來比較45位總和碼(在2K字節(jié)頁面中是每單元兩位)與期望的45位總和碼，且此檢查總和方法被使用以決定一頁面的一讀取動作是否已經(jīng)通過或失敗。通過/失敗信息是45位(每一個SUM1、SUM2、SUM3為15位)，而非是使用于已知的方法的每個頁面有2K字節(jié)的信息。這可改善測試時間，減少需要用以執(zhí)行Vt容限測試的內(nèi)存資源，并促進(jìn)具有MLC式內(nèi)存數(shù)組的IC的內(nèi)建自我測試("BIST")。依據(jù)顯示于圖4的方法，從將被編程為一頁面的MLC數(shù)組的頁面數(shù)據(jù)值計算出期望總和碼，或此總和碼以其它方式提供。期望總和碼被讀取與儲存以供測試邏輯存取(步驟412)。字線電平被設(shè)定成一初始數(shù)值(例如特別供一讀取動作用的最低字線電壓)(步驟414)。頁面被讀取以產(chǎn)生讀取數(shù)據(jù)(步驟416)。利用此讀取數(shù)據(jù)，可決定已讀總和碼并將已讀總和碼與加載至步驟412中的數(shù)值作比較，以為每個字線電平提供一比較結(jié)果(步驟418)。關(guān)于字線電平的比較結(jié)果被儲存(步驟420)。參見圖5C,可以看出比較結(jié)果可被儲存為單純的一位通過/失敗數(shù)值，其是關(guān)于此單元的每個閾值電平的每個字線電平。如果整個芯片并未以此字線電平評估(分支422),則增加此頁面凄K直(j+l)且循環(huán)繼續(xù)直到全芯片已被評估為止(分支424)。字線電平受到評估，而如果沒有位于關(guān)于此讀取動作的最大允許的字線電平(分支426),則這些頁面以下一個字線電平(i+l)受到評估，以增加類似圖5C的一數(shù)據(jù)集?；蛘撸俗志€數(shù)值開始于其最大允許的數(shù)值并于每次循環(huán)通過時減少，或此字線數(shù)值開始于一任意數(shù)值并在循環(huán)每次通過時，改變至另一數(shù)值，直到有興趣的所有字線數(shù)值已被評估為止。類似地，在繼續(xù)至下一個頁面之前，可以以有興趣的全部字線數(shù)值來評估一頁面。其它實施例具有替代順序的步驟。在以有興趣的所有字線數(shù)值來評估全芯片之后(分支428)，計算最小讀取范圍(步驟430),以下參考第5A-5C圖作更進(jìn)一步的說明。圖5A是被用來在每單元中同時讀取兩個位的感測結(jié)構(gòu)500的例子。位線電壓負(fù)載電if各504A經(jīng)由箝位電路504B^是供負(fù)載電流至MLC單元502，并以類似方式提供負(fù)載電流至三個參考單元REF1、REF2、REF3。在此單元的位線的負(fù)載電路504A由一感測致能信號SENB所控制，而這些參考單元位線的這些負(fù)載電路504A總是在此例子中設(shè)定。參考單元使用一電路測試器、電路編程器、芯片上基準(zhǔn)編程電路或其它技術(shù)來進(jìn)行編程，使它們每個具有不同的閾值電壓。當(dāng)一字線電壓(WL)被施加至這些參考單元與MLC單元502時，每個將產(chǎn)生不同的參考電流Iref1、Iref2、Iref3,且MLC單元502將產(chǎn)生ICELL。讀取動作表示MLC單元502已被編程成這四個編程電平(LO、Ll、L2、L3)中的哪一個。參考單元受到偏壓，使每個參考單元傳導(dǎo)一參考電流，其與相關(guān)的編程電平的Vt成反比。感測放大器506、508、510比校ICell與Iref1、Iref2及Iref3以分別產(chǎn)生數(shù)據(jù)值Dl、D2與D3。如果經(jīng)由此MLC單元502的電流大于一參考電流，則其表示MLC單元的Vth少于參考單元的Vth。舉例而言，如果ICell大于Irefi，則感測放大器506輸出邏輯"1"的Dl數(shù)值。其它感測放大器以類似方式操作，而來自這些感測放大器506、508、510的數(shù)據(jù)值(亦即，邏輯"l"或邏輯"O")Dl,D2、D3被平行提供至一數(shù)據(jù)計算區(qū)塊512。數(shù)據(jù)計算區(qū)塊產(chǎn)生兩位數(shù)據(jù)輸出DOUT，其指示此MLC單元被編程成哪一電平。舉例而言，如果MLC單元位于編程電平L0，則ICeix大于它們的Iref1，大于Iref2,并大于Iref3，而數(shù)據(jù)計算區(qū)塊輸出D0UT=ll("壹壹，，)。類似地，DOUT=10("壹零")表示此MLC單元被編程成LI等。表1顯示在感測放大器輸出與DouT之間的代表關(guān)系表1<table>tableseeoriginaldocumentpage18</column></row><table>圖5B顯示依據(jù)一實施例的一示例的總和碼計算區(qū)塊?？偤痛a計算區(qū)塊使用標(biāo)準(zhǔn)邏輯式比較器與加法器區(qū)塊，因此省略詳細(xì)的操作說明。從一組數(shù)據(jù)計算區(qū)塊(例如512,亦請參見圖5A，512,D。uT)的數(shù)據(jù)輸出(例如DouTo)，被提供至供多個單元用的三個比較器儲存體522、524、526。在此例子中，使用64個并聯(lián)感測放大器/數(shù)據(jù)計算區(qū)塊來評估64個單元?？梢岳檬煜け卷椉夹g(shù)的技術(shù)人員所熟知的方式，來平行操作其它數(shù)目的感測放大器。第一比較器儲存體522比較多個數(shù)據(jù)輸出(DouTo,DOUT1，…，Douto)與10,01或00凄t值，其表示^皮編程成L1，L2或L3電平的單元。比較器輸出被提供至一第一加法器528以產(chǎn)生SUM1，其儲存于16位緩存器530中。第二比較器儲存體524比較多個數(shù)據(jù)輸出與01或OO數(shù)值，其表示被編程成L2或L3電平的單元；并提供這些輸出至一第二加法器534以產(chǎn)生SUM2,其儲存于一第二16位緩存器536。第三比較器儲存體526比較多個數(shù)據(jù)輸出與00數(shù)值，其表示這些單元被編程成L3電平；并提供這些輸出至一第三加法器538來產(chǎn)生SUM3，其儲存于一第三16位緩存器540。第一，第二與第三比較器儲存體522、524、526平行操作，并配合加法器528、534、538以平行產(chǎn)生SUM1、SUM2、SUM3。被編程成L3電平的單元的數(shù)目以SUM3表示。被編程成L2電平的單元的數(shù)目由將SUM2減去SUM3所決定(參見圖3),而被編程成L1電平的單元的數(shù)目由將SUM1減去SUM2所決定。剩下的單元位于LO(^察除)電平。換言之，在64個MLC的單一讀取期間，總和碼SUM1、SUM2、SUM3表示64個MLC中有多少個是位于L1、L2、L3。得知在此測試區(qū)塊中的單元的總數(shù)亦允許決定位于LO的單元的數(shù)目，換言的，單元的總數(shù)減去SUM1。使用這些技術(shù)，可使用單一的讀取順序來確認(rèn)被編程成不同電平的MLC數(shù)組。并不需要為每個編程電平而以許多字線電壓來重復(fù)讀取數(shù)組(比較圖2B,標(biāo)號236)。圖5C顯示使用說明于此的技術(shù)作容限測量的真值表，其是關(guān)于IC中的一頁面的MLC內(nèi)存。在此圖表的第一列，顯示的字線電壓電平開始于4.5V并結(jié)束于6.1V并以100毫伏特增加。從4.5至6.1V的范圍表示關(guān)于此內(nèi)存數(shù)組的一特定范圍的字線電壓。在此圖表中的標(biāo)為"REF1錯誤？"的第一列，顯示第一基準(zhǔn)電平的總和碼比較信息，而第一基準(zhǔn)電平表示關(guān)于那字線電壓的REF1的電平是錯誤的?；蛘?，'T'第一列表示讀取的單元的數(shù)目，其表示電平L1并未匹配以SUM1表示的期望數(shù)目，而"0"表示這些數(shù)目互相匹配。在此圖表上的標(biāo)為"REF2錯誤？"的第二列，顯示關(guān)于第二基準(zhǔn)電平的總和碼比較信息，其表示REF2的電平對于那個字線電壓是錯誤的?；蛘?，'T'第二列表示讀取的數(shù)目單元，其表示電平L2并未匹配由SUM2與SUM1所表示的期望的數(shù)目，而"0"表示這些數(shù)目相互匹配。此圖表上標(biāo)為"REF3錯誤？"的第三列，顯示關(guān)于第三基準(zhǔn)電平的總和碼比較信息，其表示REF3的電平關(guān)于那個字線電壓是錯誤的?；蛘撸?r第三列表示讀取的單元的數(shù)目，其表示電平L3并未匹配由SUM3、SUM2與SUM1表示的期望數(shù)目，而"0"表示這些^:目相互匹配。從最低字線電壓(在此例子中是4.5V)開始，執(zhí)行一頁面讀取動作，并比較關(guān)于所有三個電平的總和碼與此期望碼。關(guān)于此低字線電壓，所有三個總和碼的比較將表示故障，使人聯(lián)想到REF1、REF2與REF3應(yīng)被調(diào)整(REF1可能太高)或此字線電壓離開適當(dāng)?shù)娜菹蕖．?dāng)字線電壓提高(于此例子是到達(dá)4.8V)，SUM1將變成正確(REF1錯誤二0(偽))，因為正確的被編程成L1、L2與L3的總和的數(shù)目MLC的總數(shù)將以此Vt被讀取。然而，不存在有在以不同電平(參見圖3，SUM1)編程的單元的數(shù)目之間的區(qū)別。SUM2與SUM3將是錯誤的(REF2錯誤1，REF3錯誤-1)，假設(shè)在此頁面有某些MLC位于L2與L3。當(dāng)字線電壓繼續(xù)提高至關(guān)于一頁面讀取動作的最大容許數(shù)值，可獲得顯示于真值表500的結(jié)果。數(shù)值與條件僅作示例的目的，并僅提供作為圖例與討-論的目的。在每個電平之間的讀取電壓范圍對關(guān)于此頁面的每個基準(zhǔn)，可從顯示圖5C的圖表的數(shù)據(jù)決定。從圖5C可見，關(guān)于字線電壓的讀取范圍對REF1是從4.8V至5.2V,其意味著在LO與Ll之間有400mV。類似地，關(guān)于字線電壓的讀取范圍對REF2是從5.0V至5.4V,其意味著在L1與L2之間有400mV。關(guān)于字線電壓的讀取范圍對REF3是從5.3V至5.6V,其意味著有300mV在L2與L3之間。這種處理是其它頁面的MLC內(nèi)存數(shù)組重復(fù)("全芯片讀取")，并獲得最小讀取電壓范圍。BIST可藉由提供特定的最小讀取范圍數(shù)值至一測試器而執(zhí)行。在芯片上的BIST邏輯自動執(zhí)行全芯片讀取動作，同時字線電壓橫越過其范圍呈階梯狀變化。BIST邏輯或測試器儲存讀取結(jié)果，計算這些總和碼，并比較這些總和碼(參見圖6)與可允許(特定)的最小讀取范圍。BIST邏輯可選擇地傳遞此IC芯片的通過/失敗信息?；蛘撸蓪€別頁面的通過/失敗信息提供至此測試器，其可將MLC內(nèi)存數(shù)組設(shè)定成"被鎖在外面"的失敗頁面而無法被消費者使用。雖然這會減少消費者在IC上可利用的總內(nèi)存，但是其允許無法通過最小讀取范圍規(guī)格的具有一個或多個頁面IC的使用。圖6顯示用以測試一IC602的一測試系統(tǒng)600的示例圖，而IC602具有內(nèi)建的自我測試BIST邏輯604A、604B、604C(為簡化說明測試流程之便，僅顯示為多個功能區(qū)塊)。舉例而言，BIST邏輯可被內(nèi)嵌至硅或其它IC半導(dǎo)體材料中，或暫時加載至IC的一可編程邏輯部。在頁面讀取動作期間BIST邏輯604A控制MLC內(nèi)存數(shù)組606與字線電壓，其由一測試器608提供或在芯片上提供。數(shù)個頁面的MLC數(shù)組606以這些可允許的字線電壓自動評估，如上所述。BIST邏輯604B儲存這些讀取結(jié)果，計算三個總和碼，并比較從這些讀取動作獲得的這些總和碼與特定(可允許)的最小讀取范圍?？蛇x擇的BIST邏輯604C提供通過/失敗數(shù)據(jù)至測試器608?；蛘?，這些總和碼數(shù)值被提供至此測試器，其比較這些總和碼數(shù)值與期望總和碼數(shù)值，并計算關(guān)于此些頁面或此IC用的最小讀取電壓范圍。在一特定實施例中，如果在MLC數(shù)組606中的任何頁面無法完成任何最小讀取范圍規(guī)格，則BIST邏輯604C提供一失敗數(shù)值。相較于基于圖2A與圖2B所討論的已知技術(shù)，本發(fā)明的實施例具有數(shù)個優(yōu)點。第一，并不需要尋找每個電平的這些字線電壓邊界，這時因為此讀取范圍直接地從這些總和碼決定。第二，并不需要儲存關(guān)于整體芯片(整個內(nèi)存數(shù)組)的位信息，而只有儲存期望總和碼，以與已讀總和碼作比較。第三，登錄數(shù)據(jù)是總和位比較信息，而非整體芯片位信息。第四，并不需要對著三個不同的基準(zhǔn)值重復(fù)此讀取動作三次，這時因為供給所有三個基準(zhǔn)電平用的平行讀取被執(zhí)行以產(chǎn)生總和碼。本發(fā)明的實施例提供以較少測試次數(shù)達(dá)成Vt容限的可靠的測試，而某些實施例包含BIST。說明于此的實施例基于MLC技術(shù)而應(yīng)用至多個位單元。亦可基于SLC技術(shù)，來將此技術(shù)應(yīng)用至單一的位單元。綜上所述，雖然本發(fā)明已以一較佳實施例揭露如上，然而其并非用以限定本發(fā)明。本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作各種的更動與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)以所附的權(quán)利要求所限定的為準(zhǔn)。權(quán)利要求1.一種集成電路，包含一內(nèi)存數(shù)組，位于該集成電路上；以及該集成電路上的邏輯，其被設(shè)計成用于將一數(shù)據(jù)集編程成該內(nèi)存數(shù)組中的一內(nèi)存單元區(qū)塊，其中該內(nèi)存單元區(qū)塊包含多個內(nèi)存單元；在多個字線電壓的范圍內(nèi)，重復(fù)讀取位于這些字線電壓的該內(nèi)存單元區(qū)塊，為在該范圍內(nèi)的各個字線電壓，計算已讀總和碼信息，其表示位于第一編程電平的一已讀內(nèi)存單元數(shù)目與位于第二編程電平的一已讀內(nèi)存單元數(shù)目；及執(zhí)行儲存該集成電路上的已讀總和碼信息與提供該已讀總和碼信息至該集成電路上的一輸出的至少一個操作。2.如權(quán)利要求1所述的集成電路，包含該集成電路上的邏輯，用以分析該已讀總和碼信息并提供一通過/失敗結(jié)果。3.如權(quán)利要求1所述的集成電路，其中該邏輯儲存期望的總和碼信息，其表示為該數(shù)據(jù)集被編程成一第一編程電平的一第一內(nèi)存單元數(shù)目，以及該數(shù)據(jù)集被編程成第二編程電平的一第二內(nèi)存單元數(shù)目，且該邏輯包含比較該已讀總和碼信息與期望的總和碼信息的邏輯。4.如權(quán)利要求1所述的集成電路，其中該內(nèi)存單元區(qū)塊由一頁面的多層單元MLC所組成。5.如權(quán)利要求1所述的集成電路，其中該內(nèi)存區(qū)塊包含具有四個編程電平的多層單元；且該已讀總和碼信息包含一第一已讀總和碼，其表示在該第一編程電平被感測到的區(qū)塊中的第一內(nèi)存單元數(shù)目；一第二已讀總和碼，其表示關(guān)于該已知數(shù)據(jù)集的內(nèi)存單元的該第一數(shù)目與在該第二編程電平被感測到的區(qū)塊中的第二內(nèi)存單元數(shù)目的總和；以及一第三已讀總和碼，其表示內(nèi)存單元的該第一數(shù)目，內(nèi)存單元的該第二數(shù)目與在該第三編程電平^^感測到的該區(qū)塊中的內(nèi)存單元的第三數(shù)目的總和。6.如權(quán)利要求5所述的集成電路，其中該區(qū)塊包含2^個位，且該第一已讀總和碼、該第二已讀總和碼以及該第三已讀總和碼包含各自的N個位碼。7.如權(quán)利要求1所述的集成電路，包含一排感測放大器，在所述范圍內(nèi)的字線電壓的施加期間，這些感測放大器被配置以平行比較來自該區(qū)塊中的一選擇單元的一電流與多個基準(zhǔn)，用以表示該選擇單元的編程電平。8.如權(quán)利要求1所述的集成電路，包含一排感測放大器，這些感測放大器被配置以比較來自該區(qū)塊中的一選擇單元的一電流與一第一基準(zhǔn)值、一第二基準(zhǔn)值以及一第三基準(zhǔn)值，用以產(chǎn)生表示該選擇單元的一編程狀態(tài)的兩位數(shù)據(jù)輸出。9.如權(quán)利要求1所述的集成電路，包含決定該已讀總和碼是否匹配期望的總和碼信息的邏輯，而如果該已讀總和碼并不匹配，則將一額外編程過程應(yīng)用至該內(nèi)存單元區(qū)塊。10.—種內(nèi)存數(shù)組的操作方法，包含以下步驟將一已知數(shù)據(jù)集編程成一內(nèi)存區(qū)塊；提供期望的總和碼信息，其指示為該已知數(shù)據(jù)集被編程成一第一編程電平的一第一內(nèi)存單元數(shù)目，以及為該已知數(shù)據(jù)集被編程成第二編程電平的一第二內(nèi)存單元數(shù)目；執(zhí)行一測試過程，其包含在多個字線電壓的范圍內(nèi)重復(fù)地讀取位于這些字線電壓的該內(nèi)存區(qū)塊；為該范圍內(nèi)的各個字線電壓計算已讀總和碼信息，其指示位于第一編程電平的已讀數(shù)目的內(nèi)存單元及位于第二編程電平的已讀數(shù)目的內(nèi)存單元；以及比較期望的總和碼信息與該已讀總和碼信息，以為在該范圍內(nèi)的各個字線電壓提供總和碼比較信息；以及分析該總和碼比較信息，用以決定該內(nèi)存區(qū)塊的一讀取容限。11.如權(quán)利要求IO所述的操作方法，其中該內(nèi)存數(shù)組包含多個區(qū)塊，且該方法進(jìn)一步包括對該多個區(qū)塊執(zhí)行所述編程、提供、執(zhí)行與分析步驟，用以決定該多個區(qū)塊的任何一個是否具有不符合規(guī)格的一讀取容限。12.如權(quán)利要求IO所述的操作方法，進(jìn)一步包含登錄該已讀總和碼信息的步驟。13.如權(quán)利要求IO所述的操作方法，其中該內(nèi)存區(qū)塊由一內(nèi)存裝置中的一頁面的多層單元MLC所組成。14.如權(quán)利要求13所述的操作方法，進(jìn)一步包含藉由使用該讀取容限讀取該頁面的步驟。15.如權(quán)利要求IO所述的操作方法，其中該內(nèi)存區(qū)塊是一頁面的一MLC內(nèi)存裝置的一部分。16.如權(quán)利要求IO所述的操作方法，其中該內(nèi)存區(qū)塊包含具有四個編程電平的多層單元；該期望的總和碼信息包含一第一期望總和碼，其表示該已知資料集被編程成一第一編程電平的一第一內(nèi)存單元數(shù)目；一第二期望總和碼，其表示該第一內(nèi)存單元數(shù)目與該已知數(shù)據(jù)集被編程成一第二編程電平的一第二內(nèi)存單元數(shù)目的總和；以及一第三期望總和碼，其表示該第一內(nèi)存單元數(shù)目、該第二內(nèi)存單元數(shù)目與該已知數(shù)據(jù)集被編程成一第三編程電平的一第三內(nèi)存單元^:目的總和；且該已讀總和碼信息包含一第一已讀總和碼，其表示在該區(qū)塊以該第一編程電平感測的一第一內(nèi)存單元數(shù)目；一第二已讀總和碼，其表示該第一內(nèi)存單元數(shù)目與該已知數(shù)據(jù)集在該區(qū)塊中以第二編程電平感測的一第二內(nèi)存單元數(shù)目的總和；以及一第三已讀總和碼，其表示該第一內(nèi)存單元數(shù)目、該第二內(nèi)存單元數(shù)目與在該區(qū)塊中以該第三編程電平感測的一第三內(nèi)存單元數(shù)目的總和。17.如權(quán)利要求16所述的操作方法，其中該區(qū)塊包含2^'個位，且該第一已讀總和碼、該第二已讀總和碼以及該第三已讀總和碼包含各自的N個位碼。18.如權(quán)利要求IO所述的操作方法，其中關(guān)于該范圍內(nèi)的每個字線電壓，重復(fù)讀取的步驟包含耦合一單元至一感測放大器，該感測放大器同時比較來自該單元的一電流與多個基準(zhǔn)，以表示該單元的該編程電平。19.如權(quán)利要求IO所述的操作方法，其中關(guān)于該范圍內(nèi)的每個字線電壓，重復(fù)讀取的步驟包含耦合一單元至一感測放大器，該感測放大器同時比較一內(nèi)存單元的一單元電流與一第一基準(zhǔn)值、一第二基準(zhǔn)值以及一第三基準(zhǔn)值，以產(chǎn)生表示該內(nèi)存單元的一編程狀態(tài)的兩位數(shù)據(jù)輸出。20.—種決定方法，用以決定一集成電路IC的一內(nèi)存數(shù)組中的一讀取范圍容限，該方法包含以下步驟a)從待加栽至數(shù)個頁面的該內(nèi)存數(shù)組的數(shù)據(jù)提供多個期望總和碼，各期望總和碼對應(yīng)于各內(nèi)存單元，各該內(nèi)存單元位于各該頁面被編程成對應(yīng)于多個期望總和碼的至少多個編程電平；b)編程這些頁面的該內(nèi)存數(shù)組，各該頁面包含在該頁面上被編程成一第一編程電平的一第一內(nèi)存單元數(shù)目，以及在該頁面上被編程成一第二編程電平一第二內(nèi)存單元數(shù)目；C)將一字線電壓設(shè)定成一第一選擇字線電壓；d)讀取位于該字線電壓的該頁面的該內(nèi)存數(shù)組以提供讀取數(shù)據(jù)；e)從該讀取數(shù)據(jù)為該頁面計算一已讀總和碼；f)比較該已讀總和碼與一對應(yīng)期望總和碼以產(chǎn)生一比較結(jié)果，該期望總和碼指示在該頁面上^f皮編程成該第一編程電平與該第二編程電平中的至少一個的內(nèi)存單元的數(shù)目；g)儲存該比較結(jié)果，h)為下一個頁面重復(fù)步驟(e)至(h)，直到所有頁面的該內(nèi)存數(shù)組已被讀取為止；i)將該字線電壓設(shè)定成下一個選擇字線電壓，并重復(fù)步驟(d)至(h);j)重復(fù)步驟(i),直到所有選擇字線電壓在一選擇范圍之內(nèi)的字線電壓已被施加至這些頁面，且這些頁面已被讀取為止；及k)從這些比較結(jié)果計算該IC的一讀取范圍容限。21.如權(quán)利要求20所述的決定方法，其中為該頁面計算已讀總和碼的該步驟(e)包含計算對應(yīng)于被編程成至少該第一編程電平的一第一數(shù)目的多層單元MLC的一第一已讀總和碼，并計算對應(yīng)于被編程成至少該第二編程電平的一第二數(shù)目的MLC的一第二已讀總和碼；比較該已讀總和碼與該對應(yīng)期望總和碼的該步驟(f)包含比較該第一已讀總和碼與一第一期望總和碼以產(chǎn)生一第一比較結(jié)果，并比較該第二已讀總和碼與一第二期望總和碼以產(chǎn)生一第二比較結(jié)果；且儲存該比較結(jié)果的該步驟(g)包含儲存該第一比較結(jié)果與該第二比較結(jié)果。22.如權(quán)利要求21所述的決定方法，其中從這些比較結(jié)果計算該讀取范圍容限的步驟(k)包含為所述IC計算一第一讀取范圍容限與一第二讀取范圍容限。23.如權(quán)利要求20所述的決定方法，其中該選擇范圍的這些字線電壓跨越一特定的最大讀取范圍。24.如權(quán)利要求20所述的決定方法，其中該選4奪范圍的這些字線電壓從一最小可允許讀取電壓延伸至一最大讀取電壓。25.如權(quán)利要求24所述的決定方法，其中計算該讀取范圍容限的步驟(k)在步驟(j)之后發(fā)生。26.如權(quán)利要求20所述的決定方法，其中比較該已讀總和碼與該對應(yīng)期望總和碼以產(chǎn)生該比較結(jié)果的步驟(f)在該IC上發(fā)生。27.—種內(nèi)存數(shù)組的操作方法，包含以下步驟施加一編程過程以將一已知數(shù)據(jù)集編程成包含多個內(nèi)存區(qū)塊單元的一內(nèi)存區(qū)塊單元數(shù)組；提供期望的總和碼信息，其指示該已知數(shù)據(jù)集被編程成一第一編程電平的一第一內(nèi)存單元數(shù)目，以及該已知數(shù)據(jù)集被編程成一第二編程電平的一第二內(nèi)存單元數(shù)目；讀取位于一字線電壓的該內(nèi)存區(qū)塊，為在范圍內(nèi)的各個字線電壓計算已讀總和碼信息，該已讀總和碼信息指示位于該第一編程電平的一已讀數(shù)目的內(nèi)存單元以及位于該第二編程電平的一已讀數(shù)目的內(nèi)存單元，并比較該期望的總和碼信息與該已讀總和碼信息；以及如果該已讀總和碼并不與該期望的總和碼信息匹配，則施加一額外編程過程至該內(nèi)存單元區(qū)塊。全文摘要一種用以在一內(nèi)存數(shù)組中決定讀取電壓容限的方法，其比較從自內(nèi)存數(shù)組中讀取的數(shù)據(jù)產(chǎn)生的已讀總和碼與加載數(shù)據(jù)產(chǎn)生的期望總和碼。讀取電壓(Vt)是階梯狀，且已讀總和碼與期望總和碼比較，以決定提供與總和碼匹配的Vt范圍。多個讀取電壓容限(亦即在MLC內(nèi)存數(shù)組的多個編程電平之間的讀取電壓容限)在Vt階梯狀地橫越過其范圍時，以平行方式來決定。文檔編號G11C16/06GK101169974SQ20071016688公開日2008年4月30日申請日期2007年10月23日優(yōu)先權(quán)日2006年10月23日發(fā)明者何文喬,劉正淇,張坤龍,張欽鴻,洪俊雄申請人:旺宏電子股份有限公司