專(zhuān)利名稱(chēng)：存儲(chǔ)器重設(shè)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種重設(shè)裝置，且特別是有關(guān)于一種存儲(chǔ)器重設(shè)裝置。
背景技術(shù)：
一般來(lái)說(shuō)，當(dāng)電腦系統(tǒng)啟動(dòng)后，且電腦系統(tǒng)中各元件都上電完成時(shí)，則需要
對(duì)存儲(chǔ)器進(jìn)行重設(shè)的動(dòng)作。圖1A與圖1B繪示為現(xiàn)有的一種存儲(chǔ)器重設(shè)裝置的電 路圖。請(qǐng)先參照?qǐng)D1A，當(dāng)電腦系統(tǒng)啟動(dòng)后，當(dāng)電腦系統(tǒng)中各元件都已上電完成后， 會(huì)產(chǎn)生一邏輯高電壓電平的指示信號(hào)SPQD，并透過(guò)緩沖器102傳送至各個(gè)不同分 支(branch)的存儲(chǔ)器，以確保存儲(chǔ)器重設(shè)是在電腦系統(tǒng)上電完成后進(jìn)行的。
之后，請(qǐng)參照?qǐng)D1B，北橋芯片會(huì)產(chǎn)生一邏輯高電壓電平的重設(shè)信號(hào)Sreset，
透過(guò)晶體管T1產(chǎn)生反相的重設(shè)信號(hào)sreset—n(邏輯低電壓電平)至不同分支的存儲(chǔ)器 上。當(dāng)各分支的存儲(chǔ)器所接收到的指示信號(hào)Spc3D為邏輯"高"電壓電平以及反相 的重設(shè)信號(hào)sreset一n邏輯"低"電壓電平時(shí)，則進(jìn)行存儲(chǔ)器重設(shè)的動(dòng)作。而若是指 示信號(hào)SpGD以及反相的重設(shè)信號(hào)S reset—n都為邏輯低電壓電平時(shí)，則不進(jìn)行重設(shè) 動(dòng)作。
雖然，上述的存儲(chǔ)器重設(shè)裝置可以在電腦系統(tǒng)啟過(guò)程中，完成存儲(chǔ)器重設(shè)。 但是，現(xiàn)有的存儲(chǔ)器重設(shè)裝置卻使用的較多的電路元件，如此一來(lái)，將使得制作印
刷電路板(printed circuit board, PCB)的布局圖時(shí)的線(xiàn)路更加擁擠，并且也會(huì)增加電 路的成本。

發(fā)明內(nèi)容
本發(fā)明提供一種存儲(chǔ)器重設(shè)裝置，藉此可有效地減少電路設(shè)計(jì)所使用的元件， 以節(jié)省布局空間并降低電路成本。
本發(fā)明提出一種存儲(chǔ)器重設(shè)裝置，其包括第一反相電路、邏輯電路與多個(gè)第 二反相電路。第一反相電路的輸入端接收北橋芯片所產(chǎn)生的控制信號(hào)，用以將控制信號(hào)反相，并于其輸出端產(chǎn)生第一信號(hào)，其中控制信號(hào)用以控制多個(gè)存儲(chǔ)器的重設(shè)。 邏輯電路具有第一輸入端、第二輸入端與輸出端。此邏輯電路的第一輸入端與第二 輸入端分別接收第一信號(hào)與指示信號(hào)，用以將第一信號(hào)與指示信號(hào)進(jìn)行邏輯運(yùn)算， 并于邏輯電路的輸出端產(chǎn)生第二信號(hào)，其中上述指示信號(hào)用以指示電腦系統(tǒng)的各元 件上電完成。
承上述，多個(gè)第二反相電路，分別耦接于邏輯電路與上述多個(gè)存儲(chǔ)器之間。 上述第二反相電路的輸入端接收第二信號(hào)，用以將第二信號(hào)反相，且于其輸出端分 別產(chǎn)生多個(gè)重設(shè)信號(hào)至上述存儲(chǔ)器，以對(duì)上述存儲(chǔ)器進(jìn)行重設(shè)。
在本發(fā)明一實(shí)施例中，上述邏輯電路包括與非門(mén)。此與非門(mén)具有第一輸入端、 第二輸入端與輸出端。其中，與非門(mén)的第一輸入端接收第一信號(hào)，與非門(mén)的第二輸 入端接收控制信號(hào)，與非門(mén)的輸出端產(chǎn)生第二信號(hào)。
在本發(fā)明一實(shí)施例中，上述第一反相電路包括第一電阻、第二電阻、第一晶 體管、第三電阻與電容。第一電阻的第一端耦接至第一電壓，且其第二端耦接至指 示信號(hào)。第二電阻的第一端耦接至第一電阻的第二端。第一晶體管的基極端耦接至 第二電阻的第二端，其發(fā)射極端耦接至地端。第三電阻的第一端耦接至第一電壓， 其第二端耦接至第一晶體管的集電極端。電容的第一端耦接至第三電阻的第一端，
其第二端耦接至地端。其中，上述第一晶體管為NPN雙極性晶體管。
在本發(fā)明一實(shí)施例中，上述第二反相電路包括第四電阻與第二晶體管。第四 電阻的第一端耦接至與非門(mén)的輸出端。第二晶體管的基極端耦接至第四電阻的第二 端，其發(fā)射極端耦接至地端，而其集電極端產(chǎn)生重設(shè)信號(hào)。其中，上述第二晶體管
為NPN雙極性晶體管。
本發(fā)明可以在電腦系統(tǒng)啟動(dòng)后，通過(guò)第一反相電路、邏輯電路以及第二反相 電路，來(lái)達(dá)成存儲(chǔ)器重設(shè)的功能。因此，本發(fā)明可以在使用較少的元件下，完成存 儲(chǔ)器重設(shè)的動(dòng)作，進(jìn)而達(dá)成節(jié)省布局空間以及降低電路成本。
為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉較佳實(shí)施例，并配合 附圖，作詳細(xì)說(shuō)明如下。


圖1A與圖1B繪示為現(xiàn)有的一種存儲(chǔ)器重設(shè)裝置的電路圖。圖2繪示為本發(fā)明一實(shí)施例的存儲(chǔ)器重設(shè)裝置的電路圖。
具體實(shí)施例方式
圖2繪示為本發(fā)明一實(shí)施例的存儲(chǔ)器重設(shè)裝置的電路圖。請(qǐng)參照?qǐng)D2，存 儲(chǔ)器重設(shè)裝置200包括第一反相電路210、邏輯電路230與第二反相電路 250一1 250—n，其中n為大于0的正整數(shù)。
第一反相電路210的輸入端接收由北橋芯片(未繪示)所產(chǎn)生的控制信號(hào) Sc，并且將控制信號(hào)Sc進(jìn)行反相后，而于其輸出端產(chǎn)生第一信號(hào)Sl。其中， 控制信號(hào)Sc可以是控制多個(gè)存儲(chǔ)器(未繪示)的重設(shè)的信號(hào)。
邏輯電路230具有第一輸入端、第二輸入端與輸出端。其中，邏輯電路230 之第一輸入端與第二輸入端分別接收第一信號(hào)Sl與指示信號(hào)Si。之后，邏輯 電路230將第一信號(hào)Sl與指示信號(hào)Si號(hào)進(jìn)行邏輯運(yùn)算，且于邏輯電路230的 輸出端產(chǎn)生第二信號(hào)S2，而指示信號(hào)Si可以是指示電腦系統(tǒng)(未繪示)的各元 件上電完成的信號(hào)。
第二反相電路250—1 250—n分別耦接于邏輯電路230與上述存儲(chǔ)器之間。 其中，第二反相電路250—1 250—n的輸入端各自接收第二信號(hào)S2，之后將第 二信號(hào)S2進(jìn)行反相后，而于第二反相電路250—1 250—n的輸出端分別產(chǎn)生多 個(gè)重設(shè)信號(hào)Srst至存儲(chǔ)器，以對(duì)存儲(chǔ)器進(jìn)行重設(shè)。在本實(shí)施例中，第二反相 電路的個(gè)數(shù)是對(duì)應(yīng)于存儲(chǔ)器的個(gè)數(shù)，因此，使用者可視其需求，自行調(diào)整第二 反相電路的個(gè)數(shù)。
請(qǐng)繼續(xù)參照?qǐng)D2，第一反相電路210包括電阻R1 R3、晶體管Trl與電容 Cl。電阻R1的第一端耦接至第一電壓VI，且其第二端接收指示信號(hào)Si。電阻 R2的第一端耦接至電阻Rl的第二端。晶體管Trl的基極端耦接至電阻R2的第 二端，且其發(fā)射極端耦接至地端GND。電阻R3的第一端耦接至第一電壓VI， 且其第二端耦接至晶體管Trl的集電極端。電容Cl的第一端耦接至電阻R3的 第一端，且其第二端耦接至地端GND。
邏輯電路230包括與非門(mén)231，此與非門(mén)231具有第一輸入端、第二輸入 端與輸出端。其中，與非門(mén)231的第一輸入端接收第一信號(hào)S1，且與非門(mén)231 的第二輸入端接收控制信號(hào)Sc，而與非門(mén)231的輸出端產(chǎn)生第二信號(hào)S2。第二反相電路250—1 250—n各自包括電阻R4與晶體管Tr2。電阻R4的第一端耦 接至與非門(mén)231的輸出端。晶體管Tr2的基極端耦接至電阻R4的第二端，其 發(fā)射極端耦接至地端GND，其集電極端產(chǎn)生重設(shè)信號(hào)Srst。在本實(shí)施例中，晶 體管Trl、 Tr2例如為NPN雙極性晶體管。
上述已說(shuō)明本實(shí)施例之存儲(chǔ)器重設(shè)裝置200中各元件以及其配置關(guān)系。接 下來(lái)，將進(jìn)一步說(shuō)明存儲(chǔ)器重設(shè)裝置200的操作流程。
首先，當(dāng)電腦系統(tǒng)開(kāi)機(jī)后，并且電腦系統(tǒng)中各元件皆已上電完成，電腦系 統(tǒng)會(huì)發(fā)出邏輯高電壓電平的指示信號(hào)Si，并傳送至與非門(mén)231。另一方面，由 于電腦系統(tǒng)剛剛啟動(dòng)，因此控制信號(hào)Sc為邏輯低電壓電平，則晶體管Trl不 導(dǎo)通，使得第一信號(hào)Sl的電壓電平為第一電壓Vl(亦即為邏輯高電壓電平)， 并傳送至與非門(mén)231。
此時(shí)，與非門(mén)231所接收的第一信號(hào)Sl與指示信號(hào)Si都為高電壓電平， 使得與非門(mén)231所產(chǎn)生的第二信號(hào)S2為邏輯低地壓電平，并透過(guò)電阻R4傳送 至晶體管Tr2。由于第二信號(hào)S2為邏輯低電壓電平，則晶體管Tr2不導(dǎo)通，而 無(wú)法對(duì)存儲(chǔ)器進(jìn)行重設(shè)的動(dòng)作。
之后，在北橋芯片也上電完成后，將控制信號(hào)Sc轉(zhuǎn)換為邏輯高電壓電平(表 示須對(duì)存儲(chǔ)器進(jìn)行重設(shè)的動(dòng)作)，使得晶體管Trl導(dǎo)通。由于晶體管Trl導(dǎo)通， 則第一電壓VI透過(guò)電阻R3耦接至地端GND，使得第一信號(hào)Sl為邏輯低電壓電 平。
接著，當(dāng)與非門(mén)231的第一輸入端所接收到的第一信號(hào)Sl為邏輯低電壓 電平，而與非門(mén)231的第二輸入端所接收到的指示信號(hào)為Si為邏輯高電壓電 平，因此與非門(mén)231的輸出端所產(chǎn)生的第二信號(hào)S2會(huì)轉(zhuǎn)換為邏輯高電壓電平， 并透過(guò)電阻R4傳送至晶體管Tr2，使得晶體管Tr2導(dǎo)通。由于晶體管Tr2導(dǎo)通， 使得重設(shè)信號(hào)Srst為邏輯低電壓電平，以對(duì)存儲(chǔ)器進(jìn)行重設(shè)的動(dòng)作。如此一 來(lái)，存儲(chǔ)器重設(shè)也同樣可以在電腦系統(tǒng)中各元件上電完成后執(zhí)行。相較于現(xiàn)有 存儲(chǔ)器重設(shè)裝置來(lái)說(shuō)，本實(shí)施例的存儲(chǔ)器重設(shè)裝置200所用到的電路元件較少， 因此，本實(shí)施例可以節(jié)省布局空間，也可以降低電路成本。
綜上所述，本發(fā)明通過(guò)第一反相電路、邏輯電路以及第二反相電路，在電 腦系統(tǒng)啟動(dòng)后，來(lái)達(dá)成存儲(chǔ)器重設(shè)的功能。因此，本發(fā)明可以在使用較少的元件下，完成存儲(chǔ)器重設(shè)的動(dòng)作，進(jìn)而達(dá)成節(jié)省布局空間以及降低電路成本。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所 屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許 的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求所界定的為準(zhǔn)。
權(quán)利要求
1. 一種存儲(chǔ)器重設(shè)裝置，包括一第一反相電路，其輸入端接收一北橋芯片所產(chǎn)生的一控制信號(hào)，用以將該控制信號(hào)反相，并于其輸出端產(chǎn)生一第一信號(hào)，其中該控制信號(hào)用以控制多個(gè)存儲(chǔ)器的重設(shè)；一邏輯電路，具有第一輸入端、第二輸入端與輸出端，該邏輯電路的第一輸入端與第二輸入端分別接收該第一信號(hào)與一指示信號(hào)，用以將該第一信號(hào)與該指示信號(hào)進(jìn)行邏輯運(yùn)算，并于該邏輯電路之輸出端產(chǎn)生一第二信號(hào)，其中該指示信號(hào)用以指示一電腦系統(tǒng)的各元件上電完成；以及多個(gè)第二反相電路，分別耦接于該邏輯電路與該些存儲(chǔ)器之間，該些第二反相電路的輸入端接收該第二信號(hào)，用以將該第二信號(hào)反相，并于該些第二反相電路的輸出端分別產(chǎn)生多個(gè)重設(shè)信號(hào)至該些存儲(chǔ)器，以對(duì)該些存儲(chǔ)器進(jìn)行重設(shè)。
2. 如權(quán)利要求1所述的存儲(chǔ)器重設(shè)裝置，其特征在于，該第一反相電路包括 一第一電阻，其第一端耦接至一第一電壓，其第二端接收該指示信號(hào)； 一第二電阻，其第一端耦接至該第一電阻的第二端；一第一晶體管，其基極端耦接至該第二電阻的第二端，其發(fā)射極端耦接至地端；一第三電阻，其第一端耦接至該第一電壓，其第二端耦接至該第一晶體管的 集電極端；一電容，其第一端耦接至該第三電阻的第一端，其第二端耦接至地端。
3. 如權(quán)利要求2所述的存儲(chǔ)器重設(shè)裝置，其特征在于，該第一晶體管為NPN 雙極性晶體管。
4. 如權(quán)利要求1所述的存儲(chǔ)器重設(shè)裝置，其特征在于，該邏輯電路包括-一與非門(mén)，具有第一輸入端、第二輸入端與輸出端，該與非門(mén)的第一輸入端接收該第一信號(hào)，該與非門(mén)的第二輸入端接收該控制信號(hào)，該與非門(mén)的輸出端產(chǎn)生 該第二信號(hào)。
5. 如權(quán)利要求1所述的存儲(chǔ)器重設(shè)裝置，其特征在于，該些第二反相電路包括一第四電阻，其第一端耦接至該與非門(mén)的輸出端；以及一第二晶體管，其基極端耦接至該第四電阻的第二端，其發(fā)射極端耦接至地 端，其集電極端產(chǎn)生該重設(shè)信號(hào)。
6.如權(quán)利要求5所述的存儲(chǔ)器重設(shè)裝置，其特征在于，該第二晶體管為NPN 雙極性晶體管。
全文摘要
本發(fā)明公開(kāi)了一種存儲(chǔ)器重設(shè)裝置，其包括第一反相電路、邏輯電路與多個(gè)第二反相電路。第一反相電路接收北橋芯片所產(chǎn)生的控制信號(hào)，并產(chǎn)生第一信號(hào)，其中控制信號(hào)用以控制多個(gè)存儲(chǔ)器的重設(shè)。邏輯電路用以將第一信號(hào)與指示信號(hào)進(jìn)行邏輯運(yùn)算，并產(chǎn)生第二信號(hào)，其中指示信號(hào)用以指示電腦系統(tǒng)的各元件上電完成。多個(gè)第二反相電路分別耦接于邏輯電路與存儲(chǔ)器之間。第二反相電路用以將第二信號(hào)反相，并分別產(chǎn)生多個(gè)重設(shè)信號(hào)至上述存儲(chǔ)器，以對(duì)上述存儲(chǔ)器進(jìn)行重設(shè)。
文檔編號(hào)G11C7/20GK101430926SQ200710166989
公開(kāi)日2009年5月13日 申請(qǐng)日期2007年11月8日 優(yōu)先權(quán)日2007年11月8日
發(fā)明者劉士豪, 嵐 黃 申請(qǐng)人:英業(yè)達(dá)股份有限公司