專利名稱：順序輸出熔絲切斷信息的半導體器件和測試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體涉及半導體器件，更具體地說，本發(fā)明涉及半導體器件中的熔 絲測試。
背景技術(shù)：
在半導體器件中利用熔絲來執(zhí)行諸如控制半導體器件的特定DC電壓的輸 出之類的各種功能。這些功能的適當執(zhí)行很大地依賴于所選擇的熔絲的精確切 斷以創(chuàng)造所需要的開路條件。如果沒有將所選擇的熔絲可靠或者準確地切斷， 則半導體器件可能遭受到性能下降的影響。發(fā)明內(nèi)容根據(jù)本發(fā)明的方面，提供半導體器件，其包括多個熔絲和與多個熔絲分別 地電連接的多個鎖存電路。將多個鎖存電路進行配置以存儲來自多個熔絲的相指示多個熔絲的熔絲切斷狀態(tài)的順序數(shù)據(jù)。根據(jù)本發(fā)明的另一個方面，提供半導體器件，其包括每個都包括至少一個 熔絲的第一到第n熔絲組和第一到第n鎖存器，其中n是正整數(shù)。第一到第n 熔絲組輸出指示相應至少一個熔絲是否處于切斷狀態(tài)中的第一到第n熔絲切斷 信息。第一到第n鎖存器分別鎖存從相應第一到第n熔絲組輸出的第一到第n 熔絲切斷信息。將第一到第n鎖存器配置為選擇性地傳送第一到第n熔絲切斷 信息，以從第n鎖存器順序輸出。根據(jù)本發(fā)明的再一個方面，提供測試系統(tǒng)，其包括多個熔絲、多個鎖存電
路和測試設(shè)備。將多個鎖存電路相應電連接到多個熔絲，并且配置為存儲來自 多個熔絲的相應熔絲切斷信息，然后通過鎖存器順序傳送熔絲切斷信息以輸出 指示多個熔絲的熔絲切斷狀態(tài)的順序數(shù)據(jù)。測試設(shè)備基于指示多個熔絲的熔絲切斷狀態(tài)的順序數(shù)據(jù)來輸出熔絲切斷錯誤信息。


參照附圖，從下面的詳細說明中，本發(fā)明的上面和其他方面和優(yōu)點將變得顯而易見，其中圖l是根據(jù)本發(fā)明實施方式的半導體器件的框圖；圖2是根據(jù)本發(fā)明實施方式的圖1中所示的半導體器件的電路圖；和圖3是用于說明根據(jù)本發(fā)明實施方式的圖1中所示的半導體器件的時序圖。
具體實施方式
下面，將參照附圖來詳細描述本發(fā)明的示例和非限制性實施方式。在全部 附圖中，類似的附圖標記指示類似的元件。圖1是根據(jù)本發(fā)明實施方式的半導體器件100的框圖。如圖所示，本例的 半導體器件100包括熔絲單元110、多個復用器MUX々:n、鎖存器單元U0和 比較器l卯。熔絲單元110包括多個(n)熔絲組110_<l:n>,其每一個都包括一個或多 個熔絲。為了便于說明，將參照圖2在后面顯示例子，其中每個熔絲組110—1、110—2..... 110n包括單個熔絲。熔絲組110—〈:n〉輸出指示是否已經(jīng)切斷了其熔絲的相應熔絲信息FINFO[<l:n>]。例如，當對應熔絲組110的熔絲已經(jīng)被切 斷時熔絲信息FINFO可以是第一電壓，而當該熔絲沒有被切斷時是第二電壓。還參照圖1，鎖存器單元150包括多個(n)鎖存器150—<l:n>。將鎖存器 150—〈l:n〉中的每一個的輸出進行連接以從熔絲組110—<1:11>接收相應的熔絲信 息FINFO[<l:n>]。在圖l的示例中，鎖存器150_<1:11>通過復用器MUX〈2:n〉串連。更具體地說，每個復用器MUX<m> (其中m等于2到n )具有連接到鎖存 器150_<111-1>的輸出的一個輸入("0"),和連接到鎖存器150—〈m〉的輸入的輸 出。每個復用器MUX〈m〉的另 一個輸入("1")連接到熔絲組110—〈m〉的輸出。每個復用器MUX〈m〉響應于掃描允許信號SCAN—EN將熔絲切斷信息
FINFO<m>或者順序在前的鎖存器150—<m-1 >的輸出施加到對應鎖存器 150一<111>的輸入。進一步，鎖存器150_<1:11>的每一個響應于掃描時鐘信號 SCAN—CLK的激活將其輸入鎖存到其輸出。這樣，如將在下面說明的那樣，可以將熔絲切斷信息FINFO[l]、FINFO[2]..... FINFO[n]裝載到相應的鎖存器150—<l:n〉，然后通過鎖存器150_<1:11>被順序傳送。在本例中，來自第n鎖存器150—n的順序輸出信號將以 該順序指示熔絲切斷信息FINFO[n]、 FINFO[n-l]、 .，.、 FINFO[l]。更精確地說，當掃描允許信號SCAN一EN去激活，復用器MUX〈2:n〉輸出 相應的熔絲切斷信息FINF0[<2:n>]。這樣，當激活掃描時鐘SCAN—CLK時，將 熔絲切斷信息FINFO[〈l:n〉]相應地裝載到鎖存器150_<1力〉中。也就是說，在本 例中，將熔絲切斷信息FINF0[1]直接裝載到鎖存器150_1,同時通過相應復用 器MUX〈2:n〉將熔絲切斷信息FINFO[〈2:n〉裝載到鎖存器150—<2:n>。然后，當掃描允許信號SCAN—EN被激活時，每個復用器MUX〈m〉將順序 在前的鎖存器150—<111-1>的輸出施加到對應鎖存器150—<111>的輸入。在這種情 況下，在掃描時鐘SCAN一CLK被激活的任何時候，都通過鎖存器150—<1:11>順 序傳送熔絲切斷信息。來自第n鎖存器150—n的順序輸出信號將以該順序地指 示熔絲切斷信息FINFO[n]、 FINFO[n-l]..... FINFO[l]。在本發(fā)明的實施方式中，參照圖1,半導體器件100可以進一步包括比較器 190。比較器190將從第n鎖存器150_n順序輸出的熔絲切斷信息FINFO[n]、FINFO[n-l]..... FINFO[l]與用戶所設(shè)置的對應熔絲切斷信息FCUT[n]、 FCUT[n-l]..... FCUT [l]進行比較。進一步，比較器190基于比較結(jié)果輸出熔絲切斷錯誤信息LOC—FAIL[n]到LOC—FAIL[l]。比較器190例如可以執(zhí)行XOR運算或者XNOR運算。在XOR運算的情況 下，每當比較結(jié)果顯示熔絲信息FINFO[l:n]與對應設(shè)置的熔絲比較信息 FCUT[l:n]不同時，熔絲切斷錯誤信息LOC—FAIL[l:n]都是邏輯"1"。在XNOR 運算的情況下，每當比較結(jié)果顯示熔絲信息FINFO[l:n]與對應設(shè)置的熔絲比較 信息FCUT[l:n]不同時，熔絲切斷錯誤信息LOC—FAIL[l:n]都是邏輯"0"。圖2是根據(jù)本發(fā)明實施方式的圖1所示的半導體器件100的示例電路圖。 在圖l和圖2中，類似的附圖標記表示類似的元件，而且在下面為了避免冗余 省略了對圖2的詳細操作描述。參照圖2，熔絲組110—〈l:n〉的每一個都包括相應熔絲FUSE—〈l:n〉和相應 晶體管TR<l:n>l和TR<l:n>2。下面描述熔絲組110—1，而且應該理解，其余的 熔絲組110—<2:11>以類似的方式操作。參照圖2的熔絲組110—1,將熔絲FUSE—1連接到在第一參考電壓(例如， VDD)和節(jié)點NODEl之間，而且將晶體管TR11和TR12并行地連接在節(jié)點 NODEl和第二參考電壓(例如，接地電壓)之間。假設(shè)在熔絲切斷信息輸出期 間，熔絲模式信號PWR保持邏輯高。當將熔絲FUSE1切斷時，晶體管TR11 和TR12允許節(jié)點NODEl的電壓變低。具體地，晶體管TR11使得節(jié)點NODEl 的電壓變低。因此，反相器Ill的輸出變高并且將晶體管TR11導通。因此，晶 體管TR12使得節(jié)點NODEl的電壓變得更低。如果沒有切斷熔絲FUSE1，則電 源電壓VDD的施加使得節(jié)點NODEl的電壓變高。具體地，VDD使得節(jié)點 NODEl的電壓變高。在這種情況下，將晶體管TR11導通。但是，晶體管TRll 的電容通常較小。因此，晶體管TR11對節(jié)點NODE1的電壓具有比對VDD更小的影響。因此，根據(jù)熔絲FUSE—1、 FUSE—2.....FUSE—n是否被切斷，每個熔絲切斷信息FINFO[l]、 FINFO[2]..... FINFO[n]具有高電壓或者低電壓。掃描時鐘SCAN—CLK可以是半導體器件100的內(nèi)部時鐘。而且如圖2中所 示，半導體器件100可以進一步包括產(chǎn)生掃描時鐘SCAN—CLK的掃描時鐘發(fā)生 器170。掃描時鐘發(fā)生器170例如可以從外部時鐘EX—CLK和掃描允許信號 SCAN—EN的組合中產(chǎn)生掃描時鐘SCAN_CLK。例如，掃描時鐘發(fā)生器170可 以是AND門。在這種情況下，只有當掃描允許信號SCAI^^EN被激活時才產(chǎn)生 掃描時鐘SCAN—CLK。如上所述，當掃描時鐘SCAN—CLK被激活時，第一到第n鎖存器150—1、150—2..... 150—n鎖存熔絲切斷信息FINFO[l]、 FINFO[n-12]、 ...、 FINFO[n]或者將它們傳送到它們隨后的鎖存器。第一到第n鎖存器150—1、 150—2..... 150—n可以是如圖2中所示的觸發(fā)器電路。觸發(fā)器響應于掃描時鐘SCAN一CLK，經(jīng)由它們的輸入端D接收熔絲切斷信息FINFO[l]、 FINFO[n-12].....FINFO[n],并且經(jīng)由它們的輸出端Q輸出相同的信息。如圖2中所示，半導體器件100可以進一步包括串行連接到觸發(fā)器電路 150—[l:n]的輸出的多個延遲電路(例如，反相器)I[l:n]l到I[l:n]3。本領(lǐng)域的 技術(shù)人員應該理解，可以利用延遲電路來并行地輸出熔絲切斷信息FINFO[l:n]。圖3是示出圖1的半導體器件100的搡作的時序圖。 如上所述，將復用器MUX2到MUXn進行初始設(shè)置以分別選擇從熔絲組 110—1、 110_2、 ...、 110—n輸出的熔絲切斷信息FINFO[l]、 FINFO[n-12]、…、 FINFO[n]。然后，掃描允許信號SCAN—EN被激活，其導致復用器MUX2到MUXn順序傳送熔絲切斷信息FINFO[l]、 FINFO[2].....FINFO[n], FINFO[l]、FINFO[2]..... FINFO[n]最終作為鎖存數(shù)據(jù)LATCH[n]從鎖存器150—n輸出。圖3示出了掃描時鐘信號SCAN—CLK和從鎖存器150一n輸出的鎖存數(shù)據(jù) LATCH[n]。如上所述，鎖存數(shù)據(jù)LATCH[n]包括熔絲切斷信息FINFO[n]、FINFO[n-l].....FINFO[l]。圖3還圖解了用戶設(shè)置的熔絲切斷數(shù)據(jù)FCUT。用戶設(shè)置的熔絲切斷數(shù)據(jù)FCUT包括設(shè)置的熔絲切斷信息FCUT[n]、FCUT[n-l]..... FCUT[l]。如圖3中所示，每當熔絲切斷信息FINFO[n:l]不能與對應設(shè)置的熔絲切斷信息FCUT[n:l]匹配時，比較結(jié)果輸出信號LOC—FAIL 都是邏輯"高"。如上所述，根據(jù)本發(fā)明的半導體器件和測試系統(tǒng)能夠通過利用串連的多個 鎖存器順序地輸出多個熔絲切斷信息，從而幫助檢查是否發(fā)生熔絲切斷錯誤。雖然已經(jīng)參照其示例實施方式具體示出和描述了本發(fā)明，但是本領(lǐng)域的技 術(shù)人員應該理解，在不偏離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況 下，可以在形式和細節(jié)上進行各種改變。
權(quán)利要求
1.一種半導體器件，包括多個熔絲；多個鎖存器電路，分別電連接到所述多個熔絲，將所述多個鎖存器電路配置為存儲來自所述多個熔絲的相應熔絲切斷信息，然后順序地將所述熔絲切斷信息通過所述鎖存器電路進行傳送，以輸出指示所述多個熔絲的熔絲切斷狀態(tài)的順序數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的半導體器件，還包括多個復用器，其每一個都 響應于掃描允許信號將從對應鎖存器之前的鎖存器輸出的熔絲切斷信息和對 應熔絲的熔絲切斷信息之一選擇性地輸出到該對應鎖存器。
3. 根據(jù)權(quán)利要求2所述的半導體器件，其中，所述復用器的每一個都輸 出對應熔絲的熔絲切斷信息，然后將從該之前鎖存器接收來的熔絲切斷信息 輸出到該對應鎖存器。
4. 根據(jù)權(quán)利要求1所述的半導體器件，還包括比較器，其將指示所述多 個熔絲的熔絲切斷狀態(tài)的所述順序數(shù)據(jù)與用戶設(shè)置的熔絲切斷信息進行比 較，并且基于比較結(jié)果輸出熔絲切斷錯誤信息。
5. —種半導體器件，包括第一到第n熔絲組，每個都包括至少一個熔絲，其中n是正整數(shù)，所述 第一到第n熔絲組輸出指示相應至少一個熔絲是否處于切斷狀態(tài)中的相應第 一到第n熔絲切斷信息；和第一到第n鎖存器，分別鎖存從相應第一到第n熔絲組輸出的第一到第 n熔絲切斷信息；其中將第一到第n鎖存器配置為選擇性地傳送第一到第n熔絲切斷信息 以從第n鎖存器順序地輸出。
6. 根據(jù)權(quán)利要求5所述的半導體器件，還包括第一到第n-l復用器，其 中每第m復用器包括下列部分，其中m等于l到n-l:第一輸入端，其接收第(m+l)熔絲切斷信息； 第二輸入端，其連接到第m鎖存器的輸出端；和 輸出端，連接到第(m+l)鎖存器的輸入端。
7. 根據(jù)權(quán)利要求6所述的半導體器件，其中，當掃描允許信息被去激活時每個復用器都輸出第一輸入，而當掃描允許信號被激活時輸出第二輸入。
8. 根據(jù)權(quán)利要求6所述的半導體器件，其中，每個復用器可以操作以在 第 一模式下輸出第 一輸入，而在隨后的第二模式下輸出第二輸入。
9. 根據(jù)權(quán)利要求5所述的半導體器件，還包括比較器，其將從第n鎖存 器輸出的第一到第n熔絲切斷信息與相應的用戶設(shè)置的第一到第n熔絲切斷 信息比4交。
10. 根據(jù)權(quán)利要求9所述的半導體器件，其中所述比較器執(zhí)行XOR運算 或者XNOR運算。
11. 根據(jù)權(quán)利要求5所述的半導體器件，其中，通過掃描時鐘信號激活 第一到第n鎖存器的每一個。
12. 根據(jù)權(quán)利要求11所述的半導體器件，其中，基于掃描允許信號和外 部時鐘信號來產(chǎn)生所述掃描時鐘信號。
13. 根據(jù)權(quán)利要求5所述的半導體器件，其中，第一到第n鎖存器的每 一個都是觸發(fā)器電路。
14. 一種測試系統(tǒng)，包括 多個熔絲；多個鎖存器電路，分別電連接到所述多個熔絲，將所述多個鎖存器電路 配置為存儲來自所述多個熔絲的相應熔絲切斷信息，然后通過所述鎖存器電 路順序地將所述熔絲切斷信息進行傳送以輸出指示所述多個熔絲的熔絲切斷 狀態(tài)的順序數(shù)據(jù)；和測試設(shè)備,其基于指示所述多個熔絲的熔絲切斷狀態(tài)的所述順序數(shù)據(jù)來 輸出熔絲切斷錯誤信息。
15. 根據(jù)權(quán)利要求14所述的測試系統(tǒng)，其中，所述半導體器件還包括多 個復用器，其每一個都響應于掃描允許信號，選擇性地輸出從對應鎖存器之 前的鎖存器接收來的熔絲切斷信息和熔絲的熔絲切斷信息中之一到對應鎖存 器。
16. 根據(jù)權(quán)利要求14所述的測試系統(tǒng)，其中，所述測試設(shè)備將指示所述 多個熔絲的熔絲切斷狀態(tài)的所述順序數(shù)據(jù)與用戶設(shè)置的熔絲切斷信息進行比 較，并且基于比較結(jié)果輸出熔絲切斷錯誤信息。
全文摘要
半導體器件包括多個熔絲，以及分別電連接到所述多個熔絲的多個鎖存器電路。將所述多個鎖存器電路配置為存儲來自所述多個熔絲的相應熔絲切斷信息，然后通過所述鎖存器電路順序傳送所述熔絲切斷信息，以輸出指示所述多個熔絲的熔絲切斷狀態(tài)的順序數(shù)據(jù)。
文檔編號G11C17/18GK101165808SQ20071016710
公開日2008年4月23日 申請日期2007年10月18日 優(yōu)先權(quán)日2006年10月18日
發(fā)明者李真燁, 李裕相 申請人:三星電子株式會社