專利名稱：垂直非揮發(fā)存儲(chǔ)單元、陣列及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電可擦寫可編程只讀存儲(chǔ)器(EEPROM)，更進(jìn)一步而言， 是關(guān)于電荷存儲(chǔ)存儲(chǔ)器的一偏壓安排，其可以高靈敏度地讀取存儲(chǔ)單元的 電荷存儲(chǔ)結(jié)構(gòu)中的內(nèi)容。
背景技術(shù)：
俗稱EEPROM、閃存等電荷存儲(chǔ)結(jié)構(gòu)的電可擦寫可編程只讀存儲(chǔ)器技 術(shù)已廣為使用。EEPROM與閃存采用一定數(shù)量的存儲(chǔ)單元結(jié)構(gòu)。隨著集成 電路尺寸日漸縮小，使用電荷捕獲介電層為基礎(chǔ)的存儲(chǔ)單元結(jié)構(gòu)就變得曰 益重要，因其具有可微縮以及制作簡(jiǎn)易等優(yōu)勢(shì)。業(yè)界己采用多種電荷捕獲 介電層的存儲(chǔ)單元結(jié)構(gòu)，諸如PHINES、 nitride trapping layer memory、 SONOS等。這些存儲(chǔ)單元結(jié)構(gòu)利用氮化硅等電荷捕獲介電層捕獲電荷， 用以存儲(chǔ)數(shù)據(jù)。若是電荷捕獲層捕獲到足夠的凈負(fù)電荷，存儲(chǔ)單元的臨界 電壓即會(huì)增加。從電荷捕獲層中移除負(fù)電荷或者增加正電荷，均可降低存 儲(chǔ)單元的臨界電壓。
己知的存儲(chǔ)單元結(jié)構(gòu)是利用晶體管結(jié)構(gòu)，其具有源極、漏極、與柵極。 然而，普通晶體管結(jié)構(gòu)具有源極與漏極擴(kuò)散區(qū)域，其是利用自對(duì)準(zhǔn)柵側(cè)向 分離。此一側(cè)向分離的結(jié)構(gòu)，即是無法進(jìn)一步降低非揮發(fā)內(nèi)存尺寸的原因 之一。
因此，非揮發(fā)存儲(chǔ)單元必須研發(fā)新技術(shù)，以降低尺寸，并且具有更高 的讀取靈敏度。
發(fā)明內(nèi)容
本發(fā)明的目的之一為提供一種存儲(chǔ)數(shù)據(jù)的垂直非揮發(fā)存儲(chǔ)裝置集成 電路。所述集成電路包含一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)、 一個(gè)或多個(gè)存儲(chǔ)介電
結(jié)構(gòu)以及一電荷控制結(jié)構(gòu)。
在不同的實(shí)施例中，此電荷存儲(chǔ)結(jié)構(gòu)包括浮動(dòng)?xùn)艠O材料、電荷捕獲 材料、及/或納米晶體材料。
此電荷存儲(chǔ)結(jié)構(gòu)具有一第一位置以存儲(chǔ)一第一電荷存儲(chǔ)狀態(tài)及一第 二位置以存儲(chǔ)一第二電荷存儲(chǔ)狀態(tài)。所述第一電荷存儲(chǔ)狀態(tài)及所述第二電 荷存儲(chǔ)狀態(tài)代表所述數(shù)據(jù)使得所述第一電荷存儲(chǔ)狀態(tài)及所述第二電荷存 儲(chǔ)狀態(tài)分別代表所述數(shù)據(jù)的至少一位。在不同的實(shí)施例中，每一個(gè)電荷存 儲(chǔ)狀態(tài)可以存儲(chǔ)一位或是多個(gè)位。
此存儲(chǔ)介電結(jié)構(gòu)是
1) 至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與一 電荷控制結(jié)構(gòu)之間，
2) 至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所 述電荷控制結(jié)構(gòu)之間，
3) 至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與一 柵極電壓源之間，以及
4) 至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所 述柵極電壓源之間。
此電荷控制結(jié)構(gòu)具有一第一節(jié)點(diǎn)，其具有一第一電荷極性， 一第二節(jié) 點(diǎn)，其具有與所述第一電荷極性相反的一第二電荷極性，及一第三節(jié)點(diǎn)， 其具有所述第一電荷極性。在某些實(shí)施例中，所述第一節(jié)點(diǎn)與所述第三節(jié)
點(diǎn)的所述第一電荷極性是n型，所述第二節(jié)點(diǎn)的所述第二電荷極性是p型。
在其它實(shí)施例中，所述第一節(jié)點(diǎn)與所述第三節(jié)點(diǎn)的所述第一電荷極性是P
型，所述第二節(jié)點(diǎn)的所述第二電荷極性是n型。在某些實(shí)施例中，分隔兩
個(gè)節(jié)點(diǎn)之間的至少一接面包括一肖特基接觸。在不同的實(shí)施例中，所述電 荷控制結(jié)構(gòu)包括硅、多晶硅、鍺或是硅鍺中的至少一種。
此電荷控制結(jié)構(gòu)亦包括一第一接面分隔所述第一節(jié)點(diǎn)與所述第二節(jié) 點(diǎn)及一第二接面分隔所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)。所述第一接面鄰近于 所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的一部分，至少部分介于所述一個(gè)或多個(gè)電 荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與所述電荷控制結(jié)構(gòu)之間。所述第二接面鄰近 于所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的一部分，至少部分介于所述一個(gè)或多個(gè)
電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所述電荷控制結(jié)構(gòu)之間。在不同的實(shí)施例 中，所述第一接面與所述第二接面包括單晶與多晶中的至少一種。
在某些實(shí)施例中，所述第一接面包括一第一擴(kuò)散阻止接面，所述第二 接面包括一第二擴(kuò)散阻止接面。在某些實(shí)施例中，鄰近所述一個(gè)或多個(gè)存 儲(chǔ)介電結(jié)構(gòu)的至少一部分所述第一擴(kuò)散阻止接面厚度不超過約2納米，且 鄰近所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的至少一部分所述第二擴(kuò)散阻止接面 厚度不超過約2納米。
所述電荷控制結(jié)構(gòu)是相對(duì)于所述集成電路的一襯底垂直地放置，所以 在所述非揮發(fā)存儲(chǔ)裝置的一剖面上，所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)較所述 第一節(jié)點(diǎn)更遠(yuǎn)離所述襯底，且所述第三節(jié)點(diǎn)較所述第二節(jié)點(diǎn)更遠(yuǎn)離所述襯 底。
在某些實(shí)施例中，所述非揮發(fā)存儲(chǔ)裝置具有一剖面，在其中所述非揮 發(fā)存儲(chǔ)裝置與所述集成電路中相鄰的非揮發(fā)存儲(chǔ)裝置由所述柵極電壓源 所分隔。
在某些實(shí)施例中，更包含邏輯連接至所述電荷控制結(jié)構(gòu)，其可施加不 同的偏壓安排以控制所述裝置。不同的偏壓安排包含
1) 通過將電子自所述柵極電壓源隧穿至所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié) 構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)中的至少一 種，
2) 通過將電子自所述電荷控制結(jié)構(gòu)隧穿至所述一個(gè)或多個(gè)電荷存儲(chǔ) 結(jié)構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)中的至少一 種，
3) 通過將空穴自所述柵極電壓源隧穿至所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié) 構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)中的至少一 種，
4) 通過將空穴自所述電荷控制結(jié)構(gòu)隧穿至所述一個(gè)或多個(gè)電荷存儲(chǔ) 結(jié)構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)中的至少一 種，
5) 通過將能帶間熱空穴自所述電荷控制結(jié)構(gòu)隧穿至所述一個(gè)或多個(gè) 電荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存
儲(chǔ)狀態(tài)，
6) 通過將能帶間熱電子自所述電荷控制結(jié)構(gòu)隧穿至所述一個(gè)或多個(gè) 電荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存 儲(chǔ)狀態(tài)，
7) 通過將溝道熱電子自所述電荷控制結(jié)構(gòu)移動(dòng)至所述一個(gè)或多個(gè)電 荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ) 狀態(tài)，
8) 通過將溝道熱空穴自所述電荷控制結(jié)構(gòu)移動(dòng)至所述一個(gè)或多個(gè)電 荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ) 狀態(tài)，
9) 決定所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)，且 通過測(cè)量流經(jīng)所述電荷控制結(jié)構(gòu)的能帶間電流以選擇性地決定所述第一 電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)之一，
10) 決定所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀 態(tài)，且通過測(cè)量流經(jīng)所述電荷控制結(jié)構(gòu)的溝道電流以選擇性地決定所述第 一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)之一 。
本發(fā)明的另一目的為提供一種垂直非揮發(fā)存儲(chǔ)裝置陣列集成電路，是 由以下所描述。
圖1為一垂直非揮發(fā)存儲(chǔ)單元的簡(jiǎn)化示意圖2為一垂直非揮發(fā)存儲(chǔ)單元的簡(jiǎn)化示意圖，顯示一具有11+*/11+堆 棧材料的電荷控制結(jié)構(gòu)，且有擴(kuò)散阻止層來分隔此堆棧的相鄰節(jié)點(diǎn)；
圖3為一垂直非揮發(fā)存儲(chǔ)單元的簡(jiǎn)化示意圖，顯示一具有p+Zn/p+堆 棧材料的電荷控制結(jié)構(gòu)，且有擴(kuò)散阻止層來分隔此堆桟的相鄰節(jié)點(diǎn)；
圖4為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此柵極至此 電荷存儲(chǔ)結(jié)構(gòu)方向上的電子隧穿注入；
圖5為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此電荷控制 結(jié)構(gòu)至此電荷存儲(chǔ)結(jié)構(gòu)方向上的電子隧穿注入；
圖6為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的p+M
接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱電子注入；
圖7為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的p+/n 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱電子注入；
圖8為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的n+/p 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱電子注入；
圖9為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的n+/p 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱電子注入;
圖10為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此柵極至 此電荷存儲(chǔ)結(jié)構(gòu)方向上的空穴隧穿注入；
圖11為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此電荷控 制結(jié)構(gòu)至此電荷存儲(chǔ)結(jié)構(gòu)方向上的空穴隧穿注入；
圖12為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的n+Zp 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱空穴注入；
圖13為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的n+Zp 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱空穴注入；
圖14為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的p+Ai 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱空穴注入；
圖15為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的p+M 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱空穴注入；
圖16為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的p+/n 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷；
圖17為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷；
圖18為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷；
圖19為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷；
圖20為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的n+/p
接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感
應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷；
圖21為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷；
圖22為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷;
圖23為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷；
圖24為一垂直非揮發(fā)存儲(chǔ)單元陣列的示意圖，是顯示每一存儲(chǔ)單元 此電荷存儲(chǔ)結(jié)構(gòu)一部分由上方的n+/p接面來表示對(duì)應(yīng)于此存儲(chǔ)單元的一 電荷存儲(chǔ)狀態(tài)，此電荷存儲(chǔ)結(jié)構(gòu)一部分由下方的n+/p接面來表示對(duì)應(yīng)于此 存儲(chǔ)單元的另一電荷存儲(chǔ)狀態(tài)；
圖25為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元自柵極至此電荷存儲(chǔ)結(jié)構(gòu)的一方向上進(jìn)行電子溝道 注入；
圖26為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行能帶間熱空穴注入于此 電荷存儲(chǔ)結(jié)構(gòu)一部分；
圖27為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行溝道熱電子注入于此電 荷存儲(chǔ)結(jié)構(gòu)一部分；
圖28為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié) 構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感應(yīng)；
圖29為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列
中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié) 構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的溝道感應(yīng)；
圖30顯示集成電路的簡(jiǎn)化示意圖，其中具有垂直非揮發(fā)存儲(chǔ)單元與 控制電路的陣列。
具體實(shí)施例方式
圖1為一垂直非揮發(fā)存儲(chǔ)單元的簡(jiǎn)化示意圖，其具有一內(nèi)部電荷控制 結(jié)構(gòu)，包含垂直堆棧節(jié)點(diǎn)106、 108與110。節(jié)點(diǎn)106與108具有相反的電 荷極性，且通過接面112分隔，其包含一擴(kuò)散阻止接面。節(jié)點(diǎn)110與108 具有相反的電荷極性，且通過接面114分隔，其亦包含一擴(kuò)散阻止接面。 節(jié)點(diǎn)106、 108與110可以是摻雜半導(dǎo)體區(qū)域，且包括肖特基接觸。 一包 含電荷存儲(chǔ)結(jié)構(gòu)與介電結(jié)構(gòu)104的組合實(shí)質(zhì)圍繞節(jié)點(diǎn)106、 108與110。 亦即柵極102實(shí)質(zhì)圍繞包含電荷存儲(chǔ)結(jié)構(gòu)與介電結(jié)構(gòu)104的組合。此具有 節(jié)點(diǎn)的電荷控制結(jié)構(gòu)、電荷存儲(chǔ)結(jié)構(gòu)與介電結(jié)構(gòu)104的組合、與柵極102 形成于隔離介電層IOO之上。此垂直非揮發(fā)存儲(chǔ)單元，通過柵極102與鄰 近裝置隔絕，例如其它垂直非揮發(fā)存儲(chǔ)單元(未于圖中顯示)。
電荷存儲(chǔ)結(jié)構(gòu)材料的一個(gè)例子為電荷捕獲材料。介于一電荷捕獲材料 結(jié)構(gòu)與柵極結(jié)構(gòu)之間的介電材料代表物質(zhì)包括二氧化硅與氮氧化硅，其厚 度約為5-10納米，或可采用其它類似高介電常數(shù)材料，例如A1203。介于 電荷捕獲材料結(jié)構(gòu)與電荷控制結(jié)構(gòu)間介電材料的代表物質(zhì)包括二氧化硅 與氮氧化硅，其厚度約為2-10納米，亦可采用其它類似高介電常數(shù)材料。
電荷捕獲結(jié)構(gòu)的代表物質(zhì)，包含氮化硅，其厚度約為3-9納米，亦可 采用其它類似高介電常數(shù)材料，包含A1203、 Hf02等金屬氧化物。
某些實(shí)施例中，柵極包含一種材料，其功函數(shù)大于N型硅的內(nèi)部功函 數(shù)，或大于4.1eV，較優(yōu)實(shí)施例中大于4.25eV，或包含大于5eV的例子。 代表性的柵極材料包含p型多晶硅、TiN、 Pt、以及其它高功函數(shù)的金屬 與材料。其它具有相對(duì)高功函數(shù)的材料亦可作為本技術(shù)的實(shí)施例，包括但 不限于Ru、 Ir、 Ni、與Co等金屬，亦包括但不限于Ru-Ti、 Ni-Ti、金屬 氮化物、Ru02、與金屬氧化物等材料。相比于典型n型多晶硅柵極，高 功函數(shù)的柵極材料可對(duì)電子隧穿產(chǎn)生更高的注入能障。具有二氧化硅頂部
介電層的n型多晶硅柵極，其注入能障約為3.15 eV。因此，本發(fā)明的實(shí) 施例所采用的柵極與頂部介電材料，其注入能障均高于3.15 eV，較優(yōu)實(shí) 施例高于3.4eV，更優(yōu)的實(shí)施例中高于4eV。具有二氧化硅頂部介電層的 p型多晶硅柵極，其注入能障約為4.25 eV，同時(shí)，相對(duì)于具有二氧化硅頂 部介電層的n型多晶硅柵極，其可將會(huì)聚存儲(chǔ)單元的臨界電壓下降約2V。
各電荷存儲(chǔ)結(jié)構(gòu)均可存儲(chǔ)一個(gè)或多個(gè)位，舉例而言，若各電荷存儲(chǔ)結(jié) 構(gòu)均存儲(chǔ)二位，則可以形成四個(gè)不連續(xù)的電荷存儲(chǔ)狀態(tài)。
此擴(kuò)散阻止接面可以包含薄氧化物、氮化物、或氮氧化物，它們是 作為阻擋在此電荷控制結(jié)構(gòu)節(jié)點(diǎn)間的熱引發(fā)雜質(zhì)擴(kuò)散之用。此擴(kuò)散阻止必 須足夠薄以允許具有足夠電壓的電荷直接隧穿。
在某些實(shí)施例中，編程是指在電荷捕獲結(jié)構(gòu)中制造更多凈正電荷，例 如可由電荷存儲(chǔ)結(jié)構(gòu)中移除電子或者增加空穴；另一方面，擦寫則代表在 電荷捕獲結(jié)構(gòu)中制造更多凈負(fù)電荷，例如由電荷存儲(chǔ)結(jié)構(gòu)中增加電子或者 移除空穴。然而，在某些實(shí)施例中，編程是指增加電荷存儲(chǔ)結(jié)構(gòu)中的凈負(fù) 電荷，而擦寫代表在電荷存儲(chǔ)結(jié)構(gòu)中增加凈正電荷。此一步驟可以采用多 種電荷移動(dòng)機(jī)制，例如價(jià)帶間隧穿，包括熱載子注入、電場(chǎng)引致隧穿(E-field induced tunneling)、以及由襯底材料直接隧穿。
圖2為一垂直非揮發(fā)存儲(chǔ)單元的簡(jiǎn)化示意圖，顯示一具有11+爾/1!+堆
棧材料的電荷控制結(jié)構(gòu)，且由擴(kuò)散阻止層來分隔此堆棧的相鄰節(jié)點(diǎn)。節(jié)點(diǎn) 106/108/110分別為摻雜n+/p/n+。
圖3為一垂直非揮發(fā)存儲(chǔ)單元的簡(jiǎn)化示意圖，顯示一具有？+/!1^+堆
棧材料的電荷控制結(jié)構(gòu)，且有擴(kuò)散阻止層來分隔此堆棧的相鄰節(jié)點(diǎn)。節(jié)點(diǎn) 106/108/110分別為摻雜p+/n/p+。
節(jié)點(diǎn)106、 108、 110的替代材料可以是硅、多晶硅、鍺或是硅鍺。此 接面可以是單晶或是多晶的。多晶材料可以通過垂直地堆棧多層材料來提 供較高的內(nèi)存密度。由于相比于硅而言，鍺的能帶較小，故此垂直非揮發(fā) 存儲(chǔ)單元使用鍺的話可產(chǎn)生較大的能帶間電流。
圖4為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此柵極至此 電荷存儲(chǔ)結(jié)構(gòu)方向上的電子隧穿注入。柵極102、節(jié)點(diǎn)110、節(jié)點(diǎn)108、節(jié) 點(diǎn)106分別具有-10V、 IOV、 10V和10V的電壓。
圖5為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此電荷控制 結(jié)構(gòu)至此電荷存儲(chǔ)結(jié)構(gòu)方向上的電子隧穿注入。柵極102、節(jié)點(diǎn)110、節(jié)
點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 -IOV、 -IOV禾口-IOV的電壓。
圖6為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的p+/n 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱電子注入。柵極102、節(jié)點(diǎn) 110、節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 0V、 0V和-5V的電壓。其生成 的電子空穴對(duì)，由于電子是進(jìn)入此電荷存儲(chǔ)結(jié)構(gòu)，則空穴會(huì)進(jìn)入節(jié)點(diǎn)106。 請(qǐng)參閱圖16之后能帶間電流的討論，其是與一讀取操作相關(guān)。與讀 取操作不同，圖6的操作在此電荷控制結(jié)構(gòu)兩節(jié)點(diǎn)間具有一個(gè)較大的反向 偏壓，所以電荷具有足夠的能量穿過其間的介電層/氧化層，且進(jìn)入此電荷 存儲(chǔ)結(jié)構(gòu)。
圖7為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的p+/n 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱電子注入。柵極102、節(jié)點(diǎn) 110、節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 -5V、 OV和OV的電壓。其生成 的電子空穴對(duì)，由于電子是進(jìn)入此電荷存儲(chǔ)結(jié)構(gòu)，則空穴會(huì)進(jìn)入節(jié)點(diǎn)IIO。
圖8為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的n+/p 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱電子注入。柵極102、節(jié)點(diǎn)110、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 0V、 0V和5V的電壓。
溝道熱電子注入的發(fā)生是由于溝道反轉(zhuǎn)所引起，此溝道為中間節(jié)點(diǎn) 108的一部分，且會(huì)加速電荷通過此通到直到電荷具有足夠的能量穿過其 間的介電層/氧化層且進(jìn)入此電荷存儲(chǔ)結(jié)構(gòu)為止。
圖9為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的n+/p 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱電子注入。柵極102、節(jié)點(diǎn)110、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 5V、 0V和0V的電壓。
圖10為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此柵極至 此電荷存儲(chǔ)結(jié)構(gòu)方向上的空穴隧穿注入。柵極102、節(jié)點(diǎn)110、節(jié)點(diǎn)108、 節(jié)點(diǎn)106分別具有IOV、 -IOV、 -IOV和-IOV的電壓。
圖11為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示一自此電荷控 制結(jié)構(gòu)至此電荷存儲(chǔ)結(jié)構(gòu)方向上的空穴隧穿注入。柵極102、節(jié)點(diǎn)110、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 IOV、 10V和10V的電壓。
圖12為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的n+/p 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱空穴注入。柵極102、節(jié)點(diǎn) 110、節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 0V、 0V和5V的電壓。其生成 的電子空穴對(duì)，由于空穴是進(jìn)入此電荷存儲(chǔ)結(jié)構(gòu)，則電子會(huì)進(jìn)入節(jié)點(diǎn)106。
圖13為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的n+/p 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的能帶間熱空穴注入。柵極102、節(jié)點(diǎn) 110、節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 5V、 OV和OV的電壓。其生成 的電子空穴對(duì)，由于空穴是進(jìn)入此電荷存儲(chǔ)結(jié)構(gòu)，則電子會(huì)進(jìn)入節(jié)點(diǎn)110。
圖14為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由下方的p+/n 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱空穴注入。柵極102、節(jié)點(diǎn)110、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 0V、 0V和-5V的電壓。
圖15為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示由上方的p+/n 接面進(jìn)入一部分的此電荷存儲(chǔ)結(jié)構(gòu)的溝道熱空穴注入。柵極102、節(jié)點(diǎn)110、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 -5V、 OV和OV的電壓。
圖16為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的p+/n 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 OV或浮動(dòng)、0V和2V的電壓。其生 成的電子空穴對(duì)，由于空穴是進(jìn)入節(jié)點(diǎn)108，則電子會(huì)進(jìn)入節(jié)點(diǎn)106。
流經(jīng)電荷控制結(jié)構(gòu)的能帶間電流，可利用垂直電場(chǎng)與側(cè)向電場(chǎng)結(jié)合， 極為精準(zhǔn)地決定電荷存儲(chǔ)結(jié)構(gòu)中電荷存儲(chǔ)狀態(tài)的改變。較大的垂直與側(cè)向 電場(chǎng)，可引發(fā)較強(qiáng)的價(jià)帶間電流。偏壓安排施加于多個(gè)終端之上，由此可 使能帶彎曲，使其足以引發(fā)電荷控制結(jié)構(gòu)中足夠的能帶間電流，但同時(shí)可 以保持二極管節(jié)點(diǎn)之間夠低的電位差，以防產(chǎn)生編程或擦寫的動(dòng)作。
依據(jù)本發(fā)明一種實(shí)施例的偏壓安排，此電荷控制結(jié)構(gòu)的兩節(jié)點(diǎn)間是受 到反向偏壓。此外，柵極結(jié)構(gòu)所加的電壓，使能帶產(chǎn)生變化，足以在電荷 控制結(jié)構(gòu)中的反向偏壓部分可以產(chǎn)生能帶間隧穿效應(yīng)。電荷控制結(jié)構(gòu)的一 節(jié)點(diǎn)具有高摻雜濃度，其可在空間電荷區(qū)域(space charge region)造成高
電荷密度，且利用電壓改變時(shí)造成的短小空間電荷區(qū)域，造成能帶劇烈改 變。價(jià)帶中的電子，由電荷控制結(jié)構(gòu)接面的一面隧穿越過禁止帶，進(jìn)入另
一面的導(dǎo)帶，同時(shí)順著勢(shì)能壘(potential hill)向下漂移深入n型電荷控制 結(jié)構(gòu)節(jié)點(diǎn)中。同樣地，空穴由n型電荷控制結(jié)構(gòu)節(jié)點(diǎn)遠(yuǎn)離，向上漂移至勢(shì) 能壘，移向p型電荷控制結(jié)構(gòu)節(jié)點(diǎn)。
柵極結(jié)構(gòu)的電壓，利用位于電荷控制結(jié)構(gòu)與電荷存儲(chǔ)結(jié)構(gòu)之間的介電 結(jié)構(gòu)，控制電荷控制結(jié)構(gòu)的部分電壓。當(dāng)柵極結(jié)構(gòu)的負(fù)電壓提高時(shí)，此一 介電結(jié)構(gòu)造成的電荷控制結(jié)構(gòu)部分負(fù)電壓亦同時(shí)提高，引起電荷控制結(jié)構(gòu) 中更劇烈的能帶彎曲。能帶間電流增加，至少造成(1)變化能帶一側(cè)上 的被占有的電子能級(jí)，與另一側(cè)未被占有的電子能級(jí)，二者間重疊增加; 以及(2)被占有的電子能級(jí)與未被占有的電子能級(jí)間的能障寬度減低。(見 Sze, Physics of Semiconductor Devices, 1981)
存儲(chǔ)于電荷存儲(chǔ)結(jié)構(gòu)上的凈負(fù)電荷或者凈正電荷，更會(huì)影響能帶彎曲 的程度。依據(jù)高斯定理，在電荷控制結(jié)構(gòu)的柵極結(jié)構(gòu)上施加負(fù)電壓時(shí)，電 荷控制結(jié)構(gòu)在接近電荷存儲(chǔ)結(jié)構(gòu)的部分受到較強(qiáng)電場(chǎng)，因所述部分具有相 對(duì)較多的凈負(fù)電荷。同樣地，在電荷控制結(jié)構(gòu)的柵極結(jié)構(gòu)上施加正電壓時(shí)， 電荷控制結(jié)構(gòu)在接近電荷存儲(chǔ)結(jié)構(gòu)的部分受到較強(qiáng)電場(chǎng)，因所述部分具有 相對(duì)較高的凈正電荷。
讀取、編程、與擦寫的不同偏壓安排，顯示一種細(xì)致的平衡。讀取時(shí)， 電荷控制結(jié)構(gòu)結(jié)構(gòu)節(jié)點(diǎn)間的電位差，不應(yīng)造成大量的電荷載子穿過介電 層，到達(dá)電荷存儲(chǔ)結(jié)構(gòu)，并因此影響電荷存儲(chǔ)狀態(tài)。另一方面，就編程與 擦寫而言，鬼荷控制結(jié)構(gòu)節(jié)點(diǎn)間的電位差，必須足以引起一定數(shù)量的電荷 載子穿越介電層，并通過能帶間熱載子注入影響電荷存儲(chǔ)狀態(tài)。
圖17為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 0V或浮動(dòng)、0V和2V的電壓。其生 成的電子空穴對(duì)，由于空穴是進(jìn)入節(jié)點(diǎn)108，則電子會(huì)進(jìn)入節(jié)點(diǎn)106。
圖18為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的11+* 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 2V、 0V和0V或浮動(dòng)的電壓。其生成
的電子空穴對(duì)，由于空穴是進(jìn)入節(jié)點(diǎn)108，則電子會(huì)進(jìn)入節(jié)點(diǎn)110。
圖19為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有-10V、 2V、 0V和0V或浮動(dòng)的電壓。其生成 的電子空穴對(duì)，由于空穴是進(jìn)入節(jié)點(diǎn)108，則電子會(huì)進(jìn)入節(jié)點(diǎn)IIO。
第16-19圖中，上方節(jié)點(diǎn)110與下方節(jié)點(diǎn)106具有相對(duì)較重的n+摻雜 濃度，而中間節(jié)點(diǎn)108具有相對(duì)較輕的p摻雜濃度。因此，此感應(yīng)電流會(huì) 在感興趣的電荷存儲(chǔ)結(jié)構(gòu)部分具有對(duì)應(yīng)的電荷存儲(chǔ)狀態(tài)具有一較高的負(fù) 凈電荷時(shí)，具有較高的電流。
在另一實(shí)施例中，上方節(jié)點(diǎn)110與下方節(jié)點(diǎn)106具有相對(duì)較重的p+ 摻雜濃度，而中間節(jié)點(diǎn)108具有相對(duì)較輕的n摻雜濃度。因此，此感應(yīng)電 流會(huì)在感興趣的電荷存儲(chǔ)結(jié)構(gòu)部分具有對(duì)應(yīng)的電荷存儲(chǔ)狀態(tài)具有一較高 的正凈電荷時(shí)，具有較高的電流。
圖20為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 2V、 OV和OV的電壓。
圖21為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過下方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 2V、 OV鄰OV的電壓。
圖22為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為負(fù)的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 0V、 OV和2V的電壓。
圖23為一垂直非揮發(fā)存儲(chǔ)單元的操作示意圖，是顯示通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，其中此電荷存儲(chǔ)狀態(tài)是反應(yīng)相對(duì)為正的凈電荷。柵極102、節(jié)點(diǎn)IIO、 節(jié)點(diǎn)108、節(jié)點(diǎn)106分別具有IOV、 0V、 0V和2V的電壓。
第20-23圖中，上方節(jié)點(diǎn)110與下方節(jié)點(diǎn)106具有相對(duì)較重的n+摻雜 濃度，而中間節(jié)點(diǎn)108具有相對(duì)較輕的p摻雜濃度。因此，此感應(yīng)電流會(huì) 在感興趣的電荷存儲(chǔ)結(jié)構(gòu)部分具有對(duì)應(yīng)的電荷存儲(chǔ)狀態(tài)具有一較高的正 凈電荷時(shí)，具有較高的電流。
在另一實(shí)施例中，上方節(jié)點(diǎn)110與下方節(jié)點(diǎn)106具有相對(duì)較重的p+ 摻雜濃度，而中間節(jié)點(diǎn)108具有相對(duì)較輕的n摻雜濃度。因此，此感應(yīng)電 流會(huì)在感興趣的電荷存儲(chǔ)結(jié)構(gòu)部分具有對(duì)應(yīng)的電荷存儲(chǔ)狀態(tài)具有一較高 的負(fù)凈電荷時(shí)，具有較高的電流。
圖24為一垂直非揮發(fā)存儲(chǔ)單元陣列的示意圖，是顯示每一存儲(chǔ)單元 此電荷存儲(chǔ)結(jié)構(gòu)一部分由上方的n+/p接面來表示對(duì)應(yīng)于此存儲(chǔ)單元的一 電荷存儲(chǔ)狀態(tài)，此電荷存儲(chǔ)結(jié)構(gòu)一部分由下方的n+/P接面來表示對(duì)應(yīng)于此 存儲(chǔ)單元的另 一 電荷存儲(chǔ)狀態(tài)。
柵極電壓是由柵極102所提供。圖中顯示三個(gè)電荷控制結(jié)構(gòu)。左方的 電荷控制結(jié)構(gòu)具有節(jié)點(diǎn)110、 108和106。此左方的電荷控制結(jié)構(gòu)將電荷自 此左方電荷存儲(chǔ)結(jié)構(gòu)104流入及流出，它們對(duì)應(yīng)某些電荷存儲(chǔ)狀態(tài)，特別 是130和134部分是對(duì)應(yīng)于上方電荷存儲(chǔ)狀態(tài)，而132和136部分是對(duì)應(yīng) 于下方電荷存儲(chǔ)狀態(tài)。中間的電荷控制結(jié)構(gòu)具有節(jié)點(diǎn)210、 208和206。此 中間的電荷控制結(jié)構(gòu)將電荷自此中間電荷存儲(chǔ)結(jié)構(gòu)204流入及流出，它們 對(duì)應(yīng)某些電荷存儲(chǔ)狀態(tài)，特別是230和234部分是對(duì)應(yīng)于上方電荷存儲(chǔ)狀 態(tài)，而232和236部分是對(duì)應(yīng)于下方電荷存儲(chǔ)狀態(tài)。右方的電荷控制結(jié)構(gòu) 具有節(jié)點(diǎn)310、 308和306。此右方的電荷控制結(jié)構(gòu)將電荷自此右方電荷存 儲(chǔ)結(jié)構(gòu)304流入及流出，它們對(duì)應(yīng)某些電荷存儲(chǔ)狀態(tài)，特別是330和334 部分是對(duì)應(yīng)于上方電荷存儲(chǔ)狀態(tài)，而332和336部分是對(duì)應(yīng)于下方電荷存 儲(chǔ)狀態(tài)。
其它的實(shí)施例具有一 ？+/11^+電荷控制結(jié)構(gòu)，或是一包括一肖特基接 觸的電荷控制結(jié)構(gòu)。
圖25為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元自柵極至此電荷存儲(chǔ)結(jié)構(gòu)的一方向上進(jìn)行電子溝道 注入。此柵極102具有-10V的電壓。而左方的電荷控制結(jié)構(gòu)的節(jié)點(diǎn)110、 108和106分別具有IOV、 IOV和IOV的電壓。中間的電荷控制結(jié)構(gòu)的節(jié)
點(diǎn)210、 208和206分別具有-10V、 -10V和-10V的電壓。右方的電荷控制 結(jié)構(gòu)的節(jié)點(diǎn)310、 308和306分別具有-10V、 -10V禾口-10V的電壓。
其它的操作可以包括在此陣列中一選定的存儲(chǔ)單元，自電荷控制結(jié)構(gòu) 至此電荷存儲(chǔ)結(jié)構(gòu)的一方向上進(jìn)行電子溝道注入，自電荷控制結(jié)構(gòu)至此電 荷存儲(chǔ)結(jié)構(gòu)的一方向上進(jìn)行空穴溝道注入，以及自柵極至此電荷存儲(chǔ)結(jié)構(gòu) 的一方向上進(jìn)行空穴溝道注入。
圖26為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行能帶間熱空穴注入于此 電荷存儲(chǔ)結(jié)構(gòu)一部分。此柵極102具有-10V的電壓。而左方的電荷控制結(jié) 構(gòu)的節(jié)點(diǎn)110、 108和106分別具有0V、 0V和5V的電壓。中間的電荷控 制結(jié)構(gòu)的節(jié)點(diǎn)210、 208和206分別具有0V、 OV和OV的電壓。右方的電 荷控制結(jié)構(gòu)的節(jié)點(diǎn)310、 308和306分別具有0V、 OV和OV的電壓。其生 成的電子空穴對(duì)，由于空穴是進(jìn)入此電荷存儲(chǔ)結(jié)構(gòu)，則電子會(huì)進(jìn)入節(jié)點(diǎn) 106。
其它的操作可以包括在此陣列中一選定的存儲(chǔ)單元，通過上方的n+/p 接面來進(jìn)行能帶間熱空穴注入于此電荷存儲(chǔ)結(jié)構(gòu)一部分，通過一 p+/n/p+ 溝道控制結(jié)構(gòu)的上方的p+/n接面來進(jìn)行能帶間熱電子注入于此電荷存儲(chǔ) 結(jié)構(gòu)一部分，以及通過一 ？+/!1^+溝道控制結(jié)構(gòu)的下方的p+/n接面來進(jìn)行 能帶間熱電子注入于此電荷存儲(chǔ)結(jié)構(gòu)一部分。
圖27為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行溝道熱電子注入于此電 荷存儲(chǔ)結(jié)構(gòu)一部分。此柵極102具有10V的電壓。而左方的電荷控制結(jié)構(gòu) 的節(jié)點(diǎn)IIO、 108和106分別具有0V、 0V和5V的電壓。中間的電荷控制 結(jié)構(gòu)的節(jié)點(diǎn)210、 208和206分別具有0V、 OV和OV的電壓。右方的電荷 控制結(jié)構(gòu)的節(jié)點(diǎn)310、 308和306分別具有0V、 OV和OV的電壓。
其它的操作可以包括在此陣列中一選定的存儲(chǔ)單元，通過上方的n+/p 接面來進(jìn)行溝道熱電子注入于此電荷存儲(chǔ)結(jié)構(gòu)一部分，通過一 p+Zn/p+溝 道控制結(jié)構(gòu)的下方的p+/n接面來進(jìn)行溝道熱空穴注入于此電荷存儲(chǔ)結(jié)構(gòu) 一部分，以及通過一 ？+/11^+溝道控制結(jié)構(gòu)的上方的p+/n接面來進(jìn)行溝道 熱空穴注入于此電荷存儲(chǔ)結(jié)構(gòu)一部分。
圖28為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列
中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié) 構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感應(yīng)。此柵極102具有-10V的電壓。而 左方的電荷控制結(jié)構(gòu)的節(jié)點(diǎn)110、 108和106分別具有0V、 0V和2V的電 壓。中間的電荷控制結(jié)構(gòu)的節(jié)點(diǎn)210、 208和206分別具有0V、 OV和OV 的電壓。右方的電荷控制結(jié)構(gòu)的節(jié)點(diǎn)310、 308和306分別具有0V、 OV 和OV的電壓。其生成的電子空穴對(duì)，由于空穴是進(jìn)入節(jié)點(diǎn)108，則電子 會(huì)進(jìn)入節(jié)點(diǎn)106。
其它的操作可以包括在此陣列中一選定的存儲(chǔ)單元，通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感 應(yīng)，通過一 p+Zn/p+溝道控制結(jié)構(gòu)的上方的p+/n接面來進(jìn)行一對(duì)應(yīng)于此電 荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的能帶間感應(yīng)，以及通過一 p+Ai/p+溝 道控制結(jié)構(gòu)的下方的p+/n接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的 電荷存儲(chǔ)狀態(tài)的能帶間感應(yīng)。
圖29為一垂直非揮發(fā)存儲(chǔ)單元陣列的操作示意圖，是顯示在此陣列 中一選定的存儲(chǔ)單元通過下方的n+/p接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié) 構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的溝道感應(yīng)。此柵極102具有10V的電壓。而左 方的電荷控制結(jié)構(gòu)的節(jié)點(diǎn)110、 108和106分別具有2V、 OV和OV的電壓。 中間的電荷控制結(jié)構(gòu)的節(jié)點(diǎn)210、 208和206分別具有0V、 OV和OV的電 壓。右方的電荷控制結(jié)構(gòu)的節(jié)點(diǎn)310、 308和306分別具有0V、 OV和OV 的電壓。
其它的操作可以包括在此陣列中一選定的存儲(chǔ)單元，通過上方的n+/p 接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的溝道感應(yīng)， 通過一 p+Zn/p+溝道控制結(jié)構(gòu)的上方的p+/n接面來進(jìn)行一對(duì)應(yīng)于此電荷存 儲(chǔ)結(jié)構(gòu)一部分的電荷存儲(chǔ)狀態(tài)的溝道感應(yīng)，以及通過一 ？+/11^+溝道控制 結(jié)構(gòu)的下方的p+/n接面來進(jìn)行一對(duì)應(yīng)于此電荷存儲(chǔ)結(jié)構(gòu)一部分的電荷存 儲(chǔ)狀態(tài)的溝道感應(yīng)。
圖30顯示集成電路的簡(jiǎn)化示意圖，其中具有垂直非揮發(fā)存儲(chǔ)單元與 控制電路的陣列。此集成電路3050，包含在半導(dǎo)體襯底材料上，利用垂直 非揮發(fā)存儲(chǔ)單元完成的存儲(chǔ)陣列3000。垂直非揮發(fā)存儲(chǔ)單元陣列3000可
能為單個(gè)單元、內(nèi)連接陣列、或內(nèi)連接復(fù)數(shù)陣列。列譯碼器3001與復(fù)數(shù)
個(gè)字符線3002，沿著存儲(chǔ)陣列3000中的橫列耦合。行譯碼器3003與復(fù)數(shù) 個(gè)位線3004，沿著存儲(chǔ)陣列3000中的縱列耦合。地址是由總線3005提供 給行譯碼器3003與列譯碼器3001 。方塊3006中的感測(cè)放大器與數(shù)據(jù)輸入 結(jié)構(gòu)經(jīng)由數(shù)據(jù)總線3007與耦合行譯碼器3003耦合。數(shù)據(jù)由集成電路3050 上的輸入/輸出端口，提供至數(shù)據(jù)輸入線3011，或者由其它集成電路3050 內(nèi)部/外部的數(shù)據(jù)源，輸入至方塊3006中的數(shù)據(jù)輸入結(jié)構(gòu)。數(shù)據(jù)由方塊3006 中的感測(cè)放大器，經(jīng)由數(shù)據(jù)輸出線3015，提供至集成電路3050，或提供 至集成電路3050內(nèi)部/外部的其它數(shù)據(jù)終端。偏壓安排狀態(tài)機(jī)器3009控制 偏壓安排供應(yīng)電壓3008的運(yùn)作，例如擦寫驗(yàn)證電壓與編程驗(yàn)證電壓，以 及利用諸如能帶間電流，安排編程、擦寫、與讀取存儲(chǔ)單元。圖30的集 成電路，包含具有擴(kuò)散阻止接面與不具有擴(kuò)散阻止接面的實(shí)施例。
本發(fā)明的較優(yōu)實(shí)施例與范例詳細(xì)揭露如上，但應(yīng)了解為上述范例僅作 為范例，非用以限制專利的范圍。就熟悉所述技術(shù)的人而言，自可輕易依 據(jù)下列申請(qǐng)專利范圍對(duì)相關(guān)技術(shù)進(jìn)行修改與組合。
以上所述，僅為本發(fā)明中的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不 局限于此，任何熟悉該技術(shù)的人在本發(fā)明所揭露的技術(shù)范圍內(nèi)，可輕易想 到的變換或替換，都應(yīng)涵蓋在本發(fā)明的包含范圍之內(nèi)。因此，本發(fā)明的保 護(hù)范圍應(yīng)該以權(quán)利要求書的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
1. 一種存儲(chǔ)數(shù)據(jù)的非揮發(fā)存儲(chǔ)裝置集成電路，其特征在于，包含一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，其具有一第一位置以存儲(chǔ)一第一電荷存儲(chǔ)狀態(tài)及一第二位置以存儲(chǔ)一第二電荷存儲(chǔ)狀態(tài)，所述第一電荷存儲(chǔ)狀態(tài)及所述第二電荷存儲(chǔ)狀態(tài)代表所述數(shù)據(jù)使得所述第一電荷存儲(chǔ)狀態(tài)及所述第二電荷存儲(chǔ)狀態(tài)分別代表所述數(shù)據(jù)的至少一位；一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)，其至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與一電荷控制結(jié)構(gòu)之間，至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所述電荷控制結(jié)構(gòu)之間，至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與一柵極電壓源之間，且至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所述柵極電壓源之間；所述電荷控制結(jié)構(gòu)具有一第一節(jié)點(diǎn)，其具有一第一電荷極性；一第二節(jié)點(diǎn)，其具有與所述第一電荷極性相反的一第二電荷極性；一第三節(jié)點(diǎn)，其具有所述第一電荷極性；一第一接面分隔所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)，所述第一接面鄰近于所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的一部分，至少部分介于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與所述電荷控制結(jié)構(gòu)之間；一第二接面分隔所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)，所述第二接面鄰近于所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的一部分，至少部分介于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所述電荷控制結(jié)構(gòu)之間；其中所述電荷控制結(jié)構(gòu)是相對(duì)于所述集成電路的一襯底垂直地安置，所以在所述非揮發(fā)存儲(chǔ)裝置的一剖面上，所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)較所述第一節(jié)點(diǎn)更遠(yuǎn)離所述襯底，且所述第三節(jié)點(diǎn)較所述第二節(jié)點(diǎn)更遠(yuǎn)離所述襯底。
2. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述第一接面包 括一第一擴(kuò)散阻止接面，所述第二接面包括一第二擴(kuò)散阻止接面。
3. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述第一接面包 括一第一擴(kuò)散阻止接面，所述第二接面包括一第二擴(kuò)散阻止接面，且其中 鄰近所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的至少一部分所述第一擴(kuò)散阻止接面 厚度不超過約2納米，且鄰近所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的至少一部分 所述第二擴(kuò)散阻止接面厚度不超過約2納米。
4. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述第一接面與 所述第二接面至少一種包括一肖特基接面。
5. 如權(quán)利要求l所述的集成電路，其特征在于，更包含其中所述第一節(jié)點(diǎn)與所述第三節(jié)點(diǎn)的所述第一電荷極性是n型，所述第二節(jié)點(diǎn)的所述第二電荷極性是p型。
6. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 其中所述第一節(jié)點(diǎn)與所述第三節(jié)點(diǎn)的所述第一電荷極性是p型，所述第二節(jié)點(diǎn)的所述第二電荷極性是n型。
7. 如權(quán)利要求1所述的集成電路，其特征在于，更包含其中所述非揮發(fā)存儲(chǔ)裝置具有一剖面，在其中所述非揮發(fā)存儲(chǔ)裝置與 所述集成電路中相鄰的非揮發(fā)存儲(chǔ)裝置由所述柵極電壓源所分隔。
8. 如權(quán)利要求1所述的集成電路，其特征在于，更包含: 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將電子自所述柵極電壓源隧穿至所述一個(gè)或 多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀 態(tài)至少一種。
9. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將電子自所述電荷控制結(jié)構(gòu)隧穿至所述一個(gè) 或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ) 狀態(tài)至少一種。
10. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將空穴自所述柵極電壓源隧穿至所述一個(gè)或 多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀 態(tài)至少一種。
11. 如權(quán)利要求l所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將空穴自所述電荷控制結(jié)構(gòu)隧穿至所述一個(gè) 或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ) 狀態(tài)至少一種。
12. 如權(quán)利要求l所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將能帶間熱空穴自所述電荷控制結(jié)構(gòu)隧穿至 所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與 所述第二電荷存儲(chǔ)狀態(tài)。
13. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將能帶間熱電子自所述電荷控制結(jié)構(gòu)隧穿至 所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與 所述第二電荷存儲(chǔ)狀態(tài)。
14. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將溝道熱電子自所述電荷控制結(jié)構(gòu)移動(dòng)至所 述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與所 述第二電荷存儲(chǔ)狀態(tài)。
15. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以通過將溝道熱空穴自所述電荷控制結(jié)構(gòu)移動(dòng)至所 述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，來控制所選取的所述第一電荷存儲(chǔ)狀態(tài)與所 述第二電荷存儲(chǔ)狀態(tài)。
16. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以決定所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二 電荷存儲(chǔ)狀態(tài)，且通過測(cè)量流經(jīng)所述電荷控制結(jié)構(gòu)的能帶間電流以選擇性 地決定所述第一電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)之一。
17. 如權(quán)利要求1所述的集成電路，其特征在于，更包含 邏輯連接至所述電荷控制結(jié)構(gòu)，所述邏輯是執(zhí)行施加一偏壓安排，以決定所選取的所述第一電荷存儲(chǔ)狀態(tài)與所述第二 電荷存儲(chǔ)狀態(tài)，且通過測(cè)量流經(jīng)所述電荷控制結(jié)構(gòu)的溝道電流以選擇性地 決定所述第一 電荷存儲(chǔ)狀態(tài)與所述第二電荷存儲(chǔ)狀態(tài)之一 。
18. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述一個(gè)或 多個(gè)電荷存儲(chǔ)結(jié)構(gòu)包括浮動(dòng)?xùn)艠O材料。
19. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述一個(gè)或 多個(gè)電荷存儲(chǔ)結(jié)構(gòu)包括電荷捕獲材料。
20. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述一個(gè)或 多個(gè)電荷存儲(chǔ)結(jié)構(gòu)包括納米結(jié)晶材料。
21. 如權(quán)利要求1所述的集成電路，其特征在于，其中每一電荷存儲(chǔ)狀態(tài)存儲(chǔ)一位。
22. 如權(quán)利要求1所述的集成電路，其特征在于，其中每一電荷存 儲(chǔ)狀態(tài)存儲(chǔ)多個(gè)位。
23. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述電荷控 制結(jié)構(gòu)包括硅、多晶硅、鍺或是硅鍺中的至少一種。
24. 如權(quán)利要求1所述的集成電路，其特征在于，其中所述第一接 面與所述第二接面包括單晶與多晶中的至少一種。
25. —種存儲(chǔ)數(shù)據(jù)的非揮發(fā)存儲(chǔ)裝置陣列集成電路，其特征在于， 包含一非揮發(fā)存儲(chǔ)裝置陣列，每一個(gè)都包含一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)，其具有一第一位置以存儲(chǔ)一第一電荷存儲(chǔ) 狀態(tài)及一第二位置以存儲(chǔ)一第二電荷存儲(chǔ)狀態(tài)，所述第一電荷存儲(chǔ)狀態(tài)及 所述第二電荷存儲(chǔ)狀態(tài)代表所述數(shù)據(jù)使得所述第一電荷存儲(chǔ)狀態(tài)及所述第二電荷存儲(chǔ)狀態(tài)分別代表所述數(shù)據(jù)的至少一位；一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)，其至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ) 結(jié)構(gòu)的所述第一位置與一電荷控制結(jié)構(gòu)之間，至少部分位于所述一個(gè)或多 個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所述電荷控制結(jié)構(gòu)之間，至少部分位于 所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與一柵極電壓源之間，且至 少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所述柵極電 壓源之間；所述電荷控制結(jié)構(gòu)具有一第一節(jié)點(diǎn)，其具有一第一電荷極性；一第二節(jié)點(diǎn)，其具有與所述第一電荷極性相反的一第二電荷極性； 一第三節(jié)點(diǎn)，其具有所述第一電荷極性；一第一接面分隔所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)，所述第一接面鄰近于 所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的一部分，至少部分介于所述一個(gè)或多個(gè)電 荷存儲(chǔ)結(jié)構(gòu)的所述第一位置與所述電荷控制結(jié)構(gòu)之間；一第二接面分隔所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)，所述第二接面鄰近 于所述一個(gè)或多個(gè)存儲(chǔ)介電結(jié)構(gòu)的一部分，至少部分介于所述一個(gè)或多個(gè) 電荷存儲(chǔ)結(jié)構(gòu)的所述第二位置與所述電荷控制結(jié)構(gòu)之間；其中所述電荷控制結(jié)構(gòu)是相對(duì)于所述集成電路的一襯底垂直地安置， 所以在所述非揮發(fā)存儲(chǔ)裝置的一剖面上，所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)較 所述第一節(jié)點(diǎn)更遠(yuǎn)離所述襯底，且所述第三節(jié)點(diǎn)較所述第二節(jié)點(diǎn)更遠(yuǎn)離所 述襯底。
26. —種存儲(chǔ)數(shù)據(jù)的非揮發(fā)存儲(chǔ)裝置集成電路，其特征在于，包含一個(gè)或多個(gè)電荷存儲(chǔ)功能裝置，其具有一第一位置以存儲(chǔ)一第一電荷 存儲(chǔ)狀態(tài)及一第二位置以存儲(chǔ)一第二電荷存儲(chǔ)狀態(tài)，所述第一電荷存儲(chǔ)狀 態(tài)及所述第二電荷存儲(chǔ)狀態(tài)代表所述數(shù)據(jù)使得所述第一電荷存儲(chǔ)狀態(tài)及 所述第二電荷存儲(chǔ)狀態(tài)分別代表所述數(shù)據(jù)的至少一位；一個(gè)或多個(gè)存儲(chǔ)介電功能裝置，其至少部分位于所述一個(gè)或多個(gè)電荷 存儲(chǔ)功能裝置的所述第一位置與一電荷控制功能裝置之間，至少部分位于 所述一個(gè)或多個(gè)電荷存儲(chǔ)功能裝置的所述第二位置與所述電荷控制功能 裝置之間，至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)功能裝置的所述第一位 置與一柵極電壓源之間，且至少部分位于所述一個(gè)或多個(gè)電荷存儲(chǔ)功能裝 置的所述第二位置與所述柵極電壓源之間；所述電荷控制功能裝置具有一第一節(jié)點(diǎn)，其具有一第一電荷極性；一第二節(jié)點(diǎn)，其具有與所述第一電荷極性相反的一第二電荷極性； 一第三節(jié)點(diǎn)，其具有所述第一電荷極性；一第一接面分隔所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)，所述第一接面鄰近于 所述一個(gè)或多個(gè)存儲(chǔ)介電功能裝置的一部分，至少部分介于所述一個(gè)或多 個(gè)電荷存儲(chǔ)功能裝置的所述第一位置與所述電荷控制功能裝置之間；一第二接面分隔所述第二節(jié)點(diǎn)與所述第三節(jié)點(diǎn)，所述第二接面鄰近于 所述一個(gè)或多個(gè)存儲(chǔ)介電功能裝置的一部分，至少部分介于所述一個(gè)或多個(gè)電荷存儲(chǔ)功能裝置的所述第二位置與所述電荷控制功能裝置之間；其中所述電荷控制功能裝置是相對(duì)于所述集成電路的一襯底垂直地 安置，所以在所述非揮發(fā)存儲(chǔ)裝置的一剖面上，所述第二節(jié)點(diǎn)與所述第三 節(jié)點(diǎn)較所述第一節(jié)點(diǎn)更遠(yuǎn)離所述襯底，且所述第三節(jié)點(diǎn)較所述第二節(jié)點(diǎn)更遠(yuǎn)離所述襯底。
全文摘要
本發(fā)明是一種垂直非揮發(fā)存儲(chǔ)單元，其具有一電荷存儲(chǔ)結(jié)構(gòu)，包含一具有三個(gè)節(jié)點(diǎn)的電荷控制結(jié)構(gòu)。實(shí)施例包含單個(gè)存儲(chǔ)單元、所述存儲(chǔ)單元的陣列、操作所述存儲(chǔ)單元或所述存儲(chǔ)單元陣列的方法。
文檔編號(hào)G11C16/06GK101388394SQ200710192799
公開日2009年3月18日 申請(qǐng)日期2007年11月20日 優(yōu)先權(quán)日2006年11月20日
發(fā)明者廖意瑛, 歐天凡, 蔡文哲, 高瑄苓 申請(qǐng)人:旺宏電子股份有限公司