專利名稱：：快閃存儲(chǔ)器設(shè)備及操作其的方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種快閃存儲(chǔ)器設(shè)備，并且更具體地，涉及一種其中在選擇線和字線之間包括通過(guò)字線的快閃存儲(chǔ)器設(shè)備及操作其的方法。
背景技術(shù)：
：快閃存儲(chǔ)器設(shè)備具有即使在切斷電源之后仍保持?jǐn)?shù)據(jù)的特性?？扉W存儲(chǔ)器設(shè)備主要被分類成NAND快閃存儲(chǔ)器和NOR快閃存儲(chǔ)器。下面描述它們中的NAND快閃存儲(chǔ)器。圖1是說(shuō)明NAND快閃存儲(chǔ)器設(shè)備的存儲(chǔ)塊中的編程操作的視圖。參考圖1，NAND快閃存儲(chǔ)器設(shè)備包括存儲(chǔ)單元陣列。該存儲(chǔ)單元陣列包括多個(gè)存儲(chǔ)單元塊。每個(gè)存儲(chǔ)單元塊包括多個(gè)串。需要指出的是，為了方便，在附圖中僅說(shuō)明了兩個(gè)串ST1和ST2。每個(gè)單元串包括漏極選擇晶體管DST、多個(gè)存儲(chǔ)單元CO至Cn以及源極選擇晶體管SST,所有這些都串聯(lián)連接。包括在單元串ST1和ST2中的漏極選擇晶體管DST分別連接到位線BL1和BL2。源極選擇晶體管SST與公共源極線CSL并聯(lián)連接。同時(shí)，將包括在各個(gè)單元串ST1和ST2中的漏極選才f晶體管DST的柵極相連接，以形成漏極選擇線DSL,并且將源極選擇晶體管SST的柵極相連接，以形成源極選擇線SSL。此外，連接存儲(chǔ)單元CO至Cn的柵極，以形成字線WLO至WLn,并且字線形成頁(yè)單元。在該種情況下，2、4、8、16或32個(gè)頁(yè)形成一個(gè)頁(yè)組。當(dāng)在如上構(gòu)造的存儲(chǔ)單元陣列中執(zhí)行編程操作時(shí)，向所選存儲(chǔ)單元(要編程的存儲(chǔ)單元)的字線(例如WLi)施加編程電壓Vpgm,并且向其余字線施加通過(guò)電壓Vpass。此外，向連接到包括所選存儲(chǔ)單元的串(例如ST2)的位線BL2施加地電壓(例如0V)，并且向連接到其余串的位線施加編程禁止電壓(例如Vcc)。如果在這些電壓條件下執(zhí)行編程操作，則由于字線和溝道區(qū)域之間的電壓差而在所選存儲(chǔ)單元Ci中執(zhí)行編程操作。同時(shí)，也向包括在串ST1中的存儲(chǔ)單元Bi施加編程電壓Vpgm,向串ST1施加編程禁止電壓。由于電容耦合而產(chǎn)生溝道升壓。因而，隨著溝道區(qū)域的電壓升高，柵極和溝道區(qū)域之間的電壓差降低，并且不執(zhí)行編程操作。這被稱為編程干擾。這時(shí)，如果溝道升壓電平升高，則關(guān)于編程干擾的容限(margin)增加。然而，如果溝道升壓電平升高，則可能發(fā)生下面的問(wèn)題。圖2是說(shuō)明當(dāng)對(duì)傳統(tǒng)的NAND快閃存儲(chǔ)器設(shè)備進(jìn)行編程時(shí)鄰近選擇晶體管的存儲(chǔ)單元的編程干擾機(jī)制的截面圖。在快閃存儲(chǔ)器設(shè)備的編程操作時(shí)，向所選的字線(例如，鄰近源極選擇晶體管的字線WL0)施加編程電壓(例如，18V)，而向未選字線WL1至WL31施加比編程電壓^氐的通過(guò)電壓(例如，IOV)。編禾呈電壓可以4吏用16V至19V的電壓，而通過(guò)電壓可以使用9V至IIV的電壓。此外，向連接到共同源極線CSL的源極215施加電源電壓Vcc,向源極選擇晶體管SST的源極選擇線SSL施加地電壓，并且向漏極選擇晶體管DST的漏極選擇線DSL施力口電源電壓Vcc。同時(shí)，如果被施加編程電壓的存儲(chǔ)單元M0不是目標(biāo)編程單元(即在不是正執(zhí)行編程操作的串的情況下)，向連接到位線BL0的漏極210施加電源電壓Vcc,以防止存儲(chǔ)單元M0被編程。由于快閃存儲(chǔ)器設(shè)備的高集成度，所以很難充分確保相鄰單元之間的距離。因而，在用于防止存儲(chǔ)單元被編程的溝道自升壓操作時(shí)，具有鄰近源極重大。這是由當(dāng)從源極選擇晶體管SST向字線WL0注入電子時(shí)對(duì)未選擇單元進(jìn)行編程的編程干擾引起的，因?yàn)樵谟墒┘佑芯幊屉妷旱淖志€WL0和不執(zhí)行編程操作的串中的源極選#^晶體管SST共享的結(jié)點(diǎn)上產(chǎn)生柵極感應(yīng)漏極泄露電流(GateInducedDrainLeakage,GIDL)。這是基于下面的機(jī)制。首先，在"r編程后，通過(guò)高偏壓形成局部高溝道升壓(①)。通過(guò)在邊緣部分A處的高結(jié)點(diǎn)電勢(shì)產(chǎn)生GIDL電流，在所述邊緣部分A處所選字線WLO和鄰近的源極選擇晶體管SST共享該結(jié)點(diǎn)(②)。通過(guò)溝道升壓電勢(shì)導(dǎo)致的強(qiáng)角場(chǎng)(comerfield)產(chǎn)生電子空穴對(duì)的熱載流子。由于溝道升壓電勢(shì)導(dǎo)致的橫向電場(chǎng)，使熱載流子的熱電子移動(dòng)到單元串中(③)。由于高電場(chǎng)，在所選字線WLO下面的溝道區(qū)域205中產(chǎn)生熱載流子(④)。通過(guò)由編程電壓Vpgm/通過(guò)電壓Vpass導(dǎo)致出現(xiàn)的高垂直電場(chǎng)，將由所選字線WLO下面的溝道區(qū)域205產(chǎn)生的熱載流子的熱電子注入到浮置柵極130中()。在該機(jī)制中，通過(guò)溝道升壓電勢(shì)而將在邊緣部分A處形成的電子從源極選擇晶體管SST移動(dòng)到鄰近的字線WL0，然后對(duì)其加速，其中連接到鄰近源極選擇晶體管SST的字線WL0的存儲(chǔ)單元MO與該源極選擇晶體管SST在所述邊緣部分A共享結(jié)點(diǎn)。因而，該電子具有達(dá)到可以對(duì)字線WLO進(jìn)行編程的程度的熱電子特性。這樣，在編程操作時(shí)，改變連接到鄰近源極選擇晶體管SST的字線WLO的快閃存儲(chǔ)器單元MO的閾值電壓Vth。此外，在連接到鄰近漏極選擇晶體管DST的字線WL31的存儲(chǔ)器單元M31中產(chǎn)生類似的現(xiàn)象，從而閾值電壓Vth可能改變。同時(shí)，盡管在圖2中未示出，但是下面將描述在編程操作時(shí)在包括要編程的存儲(chǔ)單元的串內(nèi)可能出現(xiàn)的問(wèn)題。在編程操作時(shí)，對(duì)一頁(yè)內(nèi)的許多存儲(chǔ)單元進(jìn)行編程。因而優(yōu)選的是，執(zhí)行編程操作以使得編程閾值電壓分布變窄。編程閾值電壓分布較寬的事實(shí)意味著具有較快編程速度的單元和具有較慢編程速度的單元的編程閾值電壓之間的差非常大。這對(duì)存儲(chǔ)單元的工作特性有不利影響。在該情況下，干擾現(xiàn)象導(dǎo)致存儲(chǔ)單元的編程速度變慢。編程操作是用于通過(guò)將浮置柵極的電勢(shì)升高到高于溝道區(qū)域的電勢(shì)而從溝道區(qū)域向浮置柵極注入電子的操作。這時(shí)，由字線偏壓和溝道區(qū)域的電勢(shì)的電容耦合比來(lái)決定浮置柵極的電勢(shì)。圖3是用于說(shuō)明在所選單元和周?chē)鷨卧g發(fā)生的干擾現(xiàn)象的截面圖。參考圖3，在編程操作時(shí)，向所選單元的字線WLi施加編程電壓Vpgm，而向在所選單元附近形成的單元的字線WLi-1和WLi+1施加通過(guò)電壓Vpass。附圖標(biāo)記300指代半導(dǎo)體襯底，302指代隧道絕緣層，304指代浮置柵極，306指代介電層，308指代控制柵極，且310指代結(jié)點(diǎn)區(qū)域。在上述中，隨著單元間隙減小，在所選單元的浮置柵極和周?chē)鷨卧目刂茤艠O之間獲得大約0.15的干擾電容耦合比A。因此，施加到周?chē)鷨卧耐ㄟ^(guò)電壓影響所選單元的編程速度。圖4是說(shuō)明依賴于通過(guò)電壓的電平的編程速度的差的特性圖。從圖4中可以看出，隨著通過(guò)電壓的電平升高，由于編程操作而導(dǎo)致的閾值電壓的變化變大。換句話說(shuō)，隨著通過(guò)電壓升高，編程閾值電壓的電平升高，這導(dǎo)致較快的編程速度。具體而言，連接到字線的最外端字線WLO和WLn的存儲(chǔ)單元的閾值電壓②低于連接到位于字線WLO和WLn之間的字線WL1至WLn-l的存儲(chǔ)單元的閾值電壓①。這意味著編程速度較慢。這是因?yàn)楸M管在最外端字線WL0和WLn處，僅在一側(cè)存在鄰近的字線，而位于它們之間的字線WL1至WLn-l則在兩側(cè)都存在鄰近的字線。為了克服該問(wèn)題，提出了一種增加最外端字線的寬度或增加字線之間的空間的方法。然而，這不僅降低了集成度，而且增加了溝道電阻并降低了單元電流。因此，需要其它基本方法。如上所述，位于最外端位置的存儲(chǔ)單元的編程速度和擦除速度較慢。因而，為了改善擦除工作特性，使用較高的擦除電壓。在這種情況下，如果重復(fù)執(zhí)行擦除操作和編程操作幾十萬(wàn)次，則存儲(chǔ)單元的工作特性(具體而言是擦除/編程循環(huán)特性)明顯退化。
發(fā)明內(nèi)容因此，本發(fā)明涉及一種快閃存儲(chǔ)器設(shè)備及操作其的方法，其中，在選擇線和鄰近的字線之間形成通過(guò)字線，并且在編程/擦除操作時(shí)，控制施加到所選塊和未選擇塊的通過(guò)字線的偏壓，使得可以最小化連接到最外端字線的存儲(chǔ)單元的編程/擦除速度和其余存儲(chǔ)單元的編程/擦除速度之間的差，并且可以改進(jìn)諸如擦除/編程循環(huán)特性的工作特性和可靠性。一方面，本發(fā)明提供了一種快閃存儲(chǔ)器設(shè)備，包括多個(gè)存儲(chǔ)單元塊、工作電壓生成器、塊開(kāi)關(guān)單元和電壓提供電路。所述多個(gè)存儲(chǔ)單元塊中的每一個(gè)包括選擇線和字線，并且在所述選擇線和字線之間包含有通過(guò)字線。所述工作電壓生成器向全局選擇線、全局字線和全局通過(guò)字線輸出工作電壓。所述塊開(kāi)關(guān)單元響應(yīng)于塊選擇信號(hào)而將全局字線連接到字線和選擇線。電壓提供電路連接到所述選擇線和通過(guò)字線，并且被配置為響應(yīng)于塊選擇反轉(zhuǎn)信號(hào)而向所述選擇線和通過(guò)字線提供地電壓。另一方面，本發(fā)明提供了一種操作快閃存儲(chǔ)器設(shè)備的方法，包括步驟提供多個(gè)存儲(chǔ)單元塊，其各自包括漏極選擇線、源極選擇線和字線，并且分別在漏極選擇線與字線之間和在源極選擇線與字線之間具有漏極通過(guò)字線和源極通過(guò)字線；以及在其中向所選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線施加有通過(guò)電壓并向未選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線施加有地電壓的情況下，執(zhí)行編程操作。在另一方面中，本發(fā)明提供了一種操作快閃存儲(chǔ)器設(shè)備的方法，包括步驟提供多個(gè)存儲(chǔ)單元塊，其各自包括漏極選擇線、源極選擇線和字線，并且分別在漏極選擇線與字線之間和在源極選擇線與字線之間具有漏極通過(guò)字線和源極通過(guò)字線；以及在其中向所選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線施加有讀取通過(guò)電壓或地電壓的情況下，執(zhí)行讀取操作。在另一方面中，本發(fā)明提供了一種操作快閃存儲(chǔ)器設(shè)備的方法，包括步驟提供多個(gè)存儲(chǔ)單元塊，其各自包括漏極選擇線、源極選擇線和字線，并且分別在漏極選擇線與字線之間和在源極選擇線與字線之間具有漏極通過(guò)字線和源極通過(guò)字線；以及在其中向所選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線施加有地電壓并且將未選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線設(shè)置為浮置狀態(tài)的情況下，執(zhí)^"H寮除操作。圖1是說(shuō)明NAND快閃存儲(chǔ)器設(shè)備的存儲(chǔ)塊和編程操作的視圖；管的存儲(chǔ)單元的編程干擾機(jī)制的截面圖；圖3是說(shuō)明在所選單元和周?chē)鷨卧g發(fā)生的干擾現(xiàn)象的截面圖；圖4是說(shuō)明依賴于通過(guò)電壓的電平的編程速度的差的特性圖；圖5是根據(jù)本發(fā)明的實(shí)施例的快閃存儲(chǔ)器設(shè)備的單元陣列的布局圖；圖6是根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)設(shè)備的電路圓；圖7是用于向字線和通過(guò)字線輸出編程/讀取/擦除操作所必需的電壓的電^各框圖；以及圖8是說(shuō)明根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲(chǔ)器設(shè)備的電路圖和操作其的方法。具體實(shí)施方式將參考附圖描述根據(jù)本發(fā)明的特定實(shí)施例。參考圖5，半導(dǎo)體襯底包括有效區(qū)域510和絕緣區(qū)域520。在存儲(chǔ)單元陣列區(qū)域中并列地交替定義有效區(qū)域510和絕緣區(qū)域520。在絕緣區(qū)域520中形成絕緣層。在整個(gè)半導(dǎo)體襯底上形成穿過(guò)有效區(qū)域510和絕緣區(qū)域520的多個(gè)漏極選擇線DSL、多個(gè)字線WLO至WLn、以及源極選擇線SSL。在漏極選擇線DSL和源極選擇線SSL之間形成所述多個(gè)字線WL0至WLn。術(shù)語(yǔ)"選擇線"用于指代漏極選擇線DSL或源極選擇線SSL。具體地，在本發(fā)明中，在字線中位于最外端位置的字線(例如WLO或WLn)和選擇線之間形成通過(guò)字線SPWL和DPWL。更具體地，在第一字線WLO和源極選擇線SSL之間形成源極通過(guò)字線SPWL，并在第n字線WLn和漏極選4奪線DSL之間形成漏極通過(guò)字線DPWL。源極和漏極通過(guò)字線SPWL和DPWL具有與一般字線相同方式的結(jié)構(gòu)，包括隧道絕緣層、浮置柵極、介電層和控制柵極。而且，在編程/擦除/讀取操作時(shí)，向通過(guò)字線SPWL和DPWL分別施加不同電平的工作電壓。稍后將描述詳細(xì)的工作電壓。另一方面，可以將通過(guò)字線SPWL和DPWL形成為具有與形成在它們之間的字線的寬度相同的寬度Wl。選擇線DSL和SSL的每個(gè)也可以被形成為具有與字線的寬度Wl相同的寬度W3。因此，可以將通過(guò)字線SPWL和DPWL、選擇線DSL和SSL以及字線WLO至WLn都形成為具有相同的寬度Wl、W2和W3。此外，可以將通過(guò)字線SPWL和DPWL與字線之間的距離D2設(shè)置為與字線WLO至WLn之間的距離Dl相同。也可以將通過(guò)字線SPWL和DPWL與選擇線之間的距離D3設(shè)置為與字線WLO至WLn之間的距離Dl相同。在這種情況下，選擇線DSL和SSL、通過(guò)字線SPWL和DPWL以及字線WLO至WLn的距離Dl至D3變?yōu)橄嗟?。在傳統(tǒng)的方法中，選擇線DSL和SSL具有比字線WLO至WLn的寬度更寬的寬度，并且選擇線DSL和SSL與字線之間的距離比字線WLO至WLn之間的距離更寬。然而，在本發(fā)明中，將選擇線DSL和SSL的寬度設(shè)置為與字線WLO至WLn的寬度相同，并且將選擇線DSL和SSL與字線之間的距離也設(shè)置為與字線WLO至WLn之間的距離相同。因而，盡管額外形成了通過(guò)字線SPWL和DPWL,但是可以防止或最小化集成度的降低。因?yàn)槿缟纤鲂纬伤黾拥耐ㄟ^(guò)字線SPWL和DPWL,將用于存儲(chǔ)數(shù)據(jù)的存儲(chǔ)單元實(shí)際連接的字線WLO和WLn形成為如形成通過(guò)字線SPWL和DPWL—樣遠(yuǎn)離所以如圖2所示的熱載流子形成區(qū)域。因而，可以防止在第一字線WLO和最后字線WLn中發(fā)生不期望的顯著pgm千擾現(xiàn)象。此外，因?yàn)榭梢栽诖畠?nèi)的整個(gè)溝道區(qū)域中保持較高的溝道升壓電平，所以可以防止在未選字線中發(fā)生編程現(xiàn)象。具體地，由于不必要向通過(guò)字線SPWL和DPWL施加編程電壓，所以不產(chǎn)生顯著的編程現(xiàn)象，并且可以保持閾值電壓恒定。因此，在編程操作或讀取操作中不出現(xiàn)問(wèn)題。還可以獲得下面的優(yōu)點(diǎn)。首先，由于所有字線的寬度和距離相同，所以在整個(gè)存儲(chǔ)單元中，字線之間的干擾耦合比變得相等。第二，鄰近浮置柵極之間的耦合比也變得相等。第三，在編程操作時(shí)，向選擇線DSL和SSL以及鄰近的通過(guò)字線SPWL和DPWL施加通過(guò)電壓。因而，由于在第一或最后字線WL0或WLn的兩側(cè)產(chǎn)生的耦合現(xiàn)象(參考圖3進(jìn)行的描述)變得相同，所以編程閾值電壓的分布可以較窄。第四，減少了選擇DSL和SSL的寬度(柵極長(zhǎng)度)，并且所有線的寬度和距離是相同的。因此，不僅可以降低制造過(guò)程中的圖案特性和一致性，而且可以減少溝道電阻，因此增加了單元電流。在下文中，將詳細(xì)描述在編程/擦除/讀取操作時(shí)施加到通過(guò)字線SPWL和DPWL的工作電壓。在編程操作時(shí)，在下面的表l的條件下，施加編程操作所必需的電壓。表1<table>tableseeoriginaldocumentpage11</column></row><table>參考表l,在編程操作時(shí)，在所選的塊中，向漏極選擇線DSL施加電源電壓Vcc,而向源極選擇線SSL施加地電壓0V。此外，向連接到要被編程的存儲(chǔ)單元的字線施加編程電壓Vpgm,而向其余字線施加通過(guò)電壓Vpass。向通過(guò)字線SPWL和DPWL施加通過(guò)電壓Vpass。同時(shí)，在未選的塊中，所有字線處于浮置狀態(tài)，并且向選擇線DSL和SSL以及通過(guò)字線SPWL和DPWL施加地電壓0V。在讀取操作時(shí)，在下面的表2的條件下，施加讀取操作所必需的電壓。表2<table>tableseeoriginaldocumentpage11</column></row><table>未選的塊ovVreadpass浮置Vr63dpass0V參考表2，在讀取操作時(shí)，在所選的塊中，向選擇線DSL和SSL施加電源電壓Vcc,向要被編程的存儲(chǔ)單元所連接的字線施加讀取電壓Vread,而向其余字線施加讀取通過(guò)電壓Vreadpass。向通過(guò)字線SPWL和DPWL施加讀耳又通過(guò)電壓Vreadpass。同時(shí)，在未選的塊中，所有字線變?yōu)楦≈?，并且向選擇線DSL和SSL施加地電壓0V,而向通過(guò)字線SPWL和DPWL施加讀取通過(guò)電壓Vreadpass。在這種情況下，讀耳又通過(guò)電壓Vreadpass是用于在讀取4乘作期間開(kāi)啟(turnon)連接到未選的字線的存儲(chǔ)單元的電壓，并且其至少比編程狀態(tài)的閾值電壓高0.5V。在通過(guò)字線SPWL和DPWL的情況下，閾值電壓的變化對(duì)于讀取操作的影響非常小。因而，盡管向通過(guò)字線SPWL和DPWL施加讀取通過(guò)電壓Vreadpass,但是它對(duì)操作沒(méi)有影響。與上述不同，在讀取操作時(shí)，如表3所示，在未選的塊中，可以向通過(guò)字線SPWL和DPWL施加0V,以進(jìn)一步最小化位線和公共源極線之間的泄漏電流。換句話說(shuō)，未選的塊的所有字線WLO至WLn變?yōu)楦≈?，而選擇線DSL和SSL以及通過(guò)字線SPWL和DPWL都施加有地電壓0V。表3<table>tableseeoriginaldocumentpage12</column></row><table>在這種情況下，由于連接到漏極通過(guò)字線DPWL和源極通過(guò)字線SPWL的存儲(chǔ)單元都是關(guān)閉的，所以可以進(jìn)一步防止位線和公共源極線之間發(fā)生的泄漏電流。在存儲(chǔ)單元的擦除處理中，可以在下面的表4的條件下施加編程操作所用于使所擦除的存儲(chǔ)單元的閾值電壓分布變窄的后置(post)編程搡作、以及用于檢測(cè)所擦除的存儲(chǔ)單元的閾值電壓的驗(yàn)證操作?？梢匀绫?所示來(lái)設(shè)置每個(gè)操作的偏壓條件。表4<table>tableseeoriginaldocumentpage13</column></row><table>參考表4，在將所選塊的選擇線DSL和SSL設(shè)置為浮置狀態(tài)并且向字線WLO至WLn施加地電壓OV的條件下執(zhí)行擦除操作。在這種情況下，通過(guò)字線SPWL和DPWL也施加有地電壓0V。此外，將未選的塊的選擇線DSL和SSL、通過(guò)字線SPWL和DPWL以及字線WLO至WLn都設(shè)置為浮置狀態(tài)。在上述中，當(dāng)重復(fù)擦除操作時(shí)，可以持續(xù)降低連接到通過(guò)字線SPWL和DPWL的存儲(chǔ)單元的閾值電壓。因而，可以將通過(guò)字線SPWL和DPWL設(shè)置成浮置狀態(tài)，以使得由于通過(guò)字線SPWL和DPWL的增加的電壓而不執(zhí)行擦除操作，這是由于在擦除操作時(shí)向勢(shì)阱區(qū)域施加擦除電壓引起的電容耦合而導(dǎo)致的。在后置編程操作中，在所選的塊中，向源極選擇線SSL施加地電壓0V，而向漏極選沖奪線DSL施加電源電壓Vcc。此外，向字線WLO至WLn和通過(guò)字線SPWL和DPWL施加后置編程電壓Vpostpgm。后置編程電壓Vpostpgm被施加有比一般編程操作中施加的編程電壓Vpgm的電平低的電平。在上述中，當(dāng)重復(fù)后置編程操作時(shí)，可以持續(xù)降低連接到通過(guò)字線SPWL和DPWL的存儲(chǔ)單元的閾值電壓。因此，可以在后置編程操作時(shí)，向通過(guò)字線SPWL和DPWL施加在一^:編程操作中向未選的字線施加的通過(guò)電壓Vp咖。同時(shí)，在未選的塊中，向源極選擇線SSL施加地電壓OV,向漏極選擇線DSL施加電源電壓Vcc，而將字線WLO至WLn設(shè)置為浮置狀態(tài)。向通過(guò)字線SPWL和DPWL也施加地電壓0V。此后，在擦除驗(yàn)證操作中，向選擇線DSL和SSL施加電源電壓Vcc,而向通過(guò)字線SPWL和DPWL施加讀耳又通過(guò)電壓Vreadpass，并且向字線WLO至WLn施加地電壓OV,從而開(kāi)啟連接到該通過(guò)字線SPWL和DPWL的存儲(chǔ)單元。通常，通過(guò)全局選擇線和全局通過(guò)字線不僅向選擇線DSL和SSL而且向通過(guò)字線SPWL和DPWL施加操作所必需的電壓。然而，當(dāng)考慮上述的編程/讀取/擦除操作的偏壓應(yīng)用條件時(shí)，必須向所選的塊和未選的塊的選擇線DSL和SSL以及通過(guò)字線SPWL和DPWL施加不同電平的電壓。因而，為了施加不同電平的電壓，必須修改某部分電路。下面將詳細(xì)地描述這一點(diǎn)。圖6是根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)設(shè)備的電路圖。圖7是用于向字線和通過(guò)字線輸出編程/讀取/擦除操作所必需的電壓的電路的框圖。參考圖6和圖7,存儲(chǔ)單元陣列包括多個(gè)存儲(chǔ)單元塊(為了方便，僅示出了兩個(gè)存儲(chǔ)單元塊BL1和BL2)。每個(gè)塊包括多個(gè)串。每個(gè)串包括連接到漏極選擇線DSL的漏極選擇晶體管和連接到源極選擇線SSL的源極選擇晶體管。連接到字線WLO至WLn的存儲(chǔ)單元被連接在漏極選擇晶體管和源極選擇晶體管之間。此外，在本發(fā)明中，連接到源極通過(guò)字線SPWL的通過(guò)存儲(chǔ)單元被連接在串內(nèi)的第一個(gè)存儲(chǔ)單元和漏極選4奪晶體管之間，并且連接到漏極通過(guò)字線DPWL的通過(guò)存儲(chǔ)單元被連接在串內(nèi)的最后存儲(chǔ)單元和漏極選擇晶體管之間。漏極選擇晶體管的漏極連接到位線BL,而源極選擇晶體管的源極連接到7>共源極線CSL。將線SSL、SPWL、WLO至WLn、DPWL和DSL通過(guò)塊開(kāi)關(guān)單元(例如BS1)連接到全局線GSSL、GSPWL、GWLO至GWLn、GDPWL和GDSL。塊開(kāi)關(guān)單元BS1根據(jù)塊選擇信號(hào)(例如BSEL1)將所述線連接到全局線。塊開(kāi)關(guān)單元BS1包括開(kāi)關(guān)元件，這些開(kāi)關(guān)元件分別連接在線SSL、SPWL、WLO至WLn、DPWL和DSL與全局線GSSL、GSPWL、GWLO至GWLn、GDPWL和GDSL之間，并且根據(jù)塊選擇信號(hào)BSEL1進(jìn)行操作。在這種情況下，開(kāi)關(guān)元件可以包括NMOS晶體管。向全局線GSSL、GSPWL、GWLO至GWLn、GDPWL和GDSL輸出在通過(guò)電壓生成器710、編程/讀取/擦除電壓生成器720和選擇線電壓生成器730中生成的通過(guò)電壓或工作電壓。此外，當(dāng)所選的塊的線SSL、SPWL、WLO至WLn、DPWL和DSL分別通過(guò)塊開(kāi)關(guān)單元BS1連接到全局線GSSL、GSPWL、GWLO至GWLn、GDPWL和GDSL時(shí)，分別向線SSL、SPWL、WL0至WLn、DPWL和DSL施加通過(guò)電壓或工作電壓。因此，通過(guò)電壓生成器710、編程/讀取/擦除電壓生成器720和選擇線電壓生成器730變成用于輸出操作快閃存儲(chǔ)器設(shè)備所必需的電壓的工作電壓生成器。同時(shí)，本發(fā)明的存儲(chǔ)設(shè)備額外包括電壓提供電路LS1和LS2,用于在編程/讀取/擦除操作時(shí)向所選的塊(例如BL1)和未選的塊(例如BL2)的選擇線DSL和SSL以及通過(guò)字線SPWL和DPWL施加不同電平的電壓。詳細(xì)地說(shuō)，在每個(gè)塊中配備有電壓提供電路，并且在未選的塊中包括的電壓提供電擇線DSL和SSL以及通過(guò)字線SPWL和DPWL連接到接地端。同時(shí)，在所選存儲(chǔ)單元塊中包括的電壓提供電路(例如LSI)響應(yīng)于塊選擇反轉(zhuǎn)信號(hào)/BSELl而不進(jìn)行操作。由于該原因，通過(guò)全局選擇線GDSL和GSSL以及全局通過(guò)字線GSPWL和GDPWL向選擇線DSL和SSL以及通過(guò)字線SPWL和DPWL施加編程、擦除或讀取操作所必需的電壓。因而，盡管全局選擇線GDSL和GSSL以及全局通過(guò)字線GSPWL和GDPWL被共享，仍可以向所選的塊和未選的塊的選擇線DSL和SSL以及通過(guò)字線SPWL和DPWL施加不同電平的電壓。已參考表1至表3描述了其中如上所述向所選的塊和未選的塊的選擇線DSL和SSL以及通過(guò)字線SPWL和DPWL施加不同電平的電壓的示例。返回參考圖6的塊開(kāi)關(guān)單元BS1,在本發(fā)明中額外包括通過(guò)字線SPWL和DPWL。因而，在塊開(kāi)關(guān)單元BS1中額外包括用于將通過(guò)字線SPWL和DPWL連接到全局通過(guò)字線GSPWL和GDPWL的開(kāi)關(guān)元件T21和T22。由于額外安裝了開(kāi)關(guān)元件T21和T22,所以增加了這些元件占據(jù)的面積。在這局通過(guò)字線GSPWL和GDPWL連接來(lái)減少這些元件占據(jù)的面積。然而，如果直接連接通過(guò)字線SPWL和DPWL與全局通過(guò)字線GSPWL和GDPWL,則向未選擇的塊的通過(guò)字線SPWL和DPWL持續(xù)施加通過(guò)電壓。因此，可能施加影響，或可能改變連接到通過(guò)字線SPWL和DPWL的存儲(chǔ)單元的閾值電壓。因而，將整個(gè)塊分成幾個(gè)組，以組為基礎(chǔ)形成開(kāi)關(guān)元件，以將通過(guò)字線SPWL和DPWL連接到全局通過(guò)字線GSPWL和GDPWL。這樣，可以較少影響或閾值電壓的變化，同時(shí)最小化元件所占據(jù)的面積的增加。下面進(jìn)4亍i羊纟田i也4苗述。圖8是說(shuō)明根據(jù)本發(fā)明的另一實(shí)施例的快閃存儲(chǔ)器設(shè)備的電路圖和操作其的方法。參考圖8,如在現(xiàn)有技術(shù)中那樣通過(guò)圖6所示的塊開(kāi)關(guān)單元BS1和BS2將全局字線GWL0至GWLn選擇性地連接到包括在塊中的字線WL0至WLn。然而，以不同方式將全局通過(guò)字線GSPWL和GDPWL連接到包括在塊中的通過(guò)字線SPWL和DPWL。為此，將存儲(chǔ)單元塊分成幾個(gè)組(例如k個(gè)組)。在一個(gè)塊組中包括的塊的數(shù)目是整個(gè)塊的數(shù)目除以塊組數(shù)目k所得的值。盡管在附圖中未示出，但是在將2048個(gè)存儲(chǔ)單元塊分成64個(gè)組的情況下，在一個(gè)塊組中包括的存儲(chǔ)單元塊的數(shù)目變成32。在這種情況下，與圖6所示的塊開(kāi)關(guān)單元BS1和BS2不同，將用于連接全局通過(guò)字線GSPWL與GDPWL以及通過(guò)字線SPWL與DPWL的開(kāi)關(guān)單元PS1至PSk的數(shù)目布置為與塊組的數(shù)目一樣多。開(kāi)關(guān)單元PS1至PSk的每一個(gè)包括第一開(kāi)關(guān)元件T81,全局漏極通過(guò)字線GDPWL和漏極或源極連接到所述第一開(kāi)關(guān)元件T81;以及第二開(kāi)關(guān)元件T82，全局源極通過(guò)字線GSPWL和漏極或源極連接到所述第二開(kāi)關(guān)元件T82。第一開(kāi)關(guān)元件T81的源極或漏極共同連接到包括在相應(yīng)塊組的每個(gè)存儲(chǔ)單元塊中的漏極通過(guò)字線DPWL。此外，第二開(kāi)關(guān)元件T82的源極或漏極共和第二開(kāi)關(guān)元件T81和T82響應(yīng)于用于選擇塊組的塊組選^H言號(hào)BGSELk而工作。在上述中，如果選擇第一存儲(chǔ)單元塊，則第一開(kāi)關(guān)單元PS1響應(yīng)于塊組選擇信號(hào)BGSEL1而工作。因此，包括在第一塊組的第1至第32塊中的所有漏極通過(guò)字線DPWL被共同連接到全局漏極通過(guò)字線GDPWL。此外，包括在第一塊組的第1至第32塊中的所有源極通過(guò)字線SPWL被共同連接到全局源極通過(guò)字線GSPWL。在上述中，如果激活用于選擇該塊組內(nèi)的一個(gè)塊的塊選擇信號(hào)(例如BSEL2)，則也激活與包括該所選塊的塊組對(duì)應(yīng)的塊組選擇信號(hào)(例如BGSEL1)。如果如上所述安裝用于連接全局通過(guò)字線GSPWL與GDPWL和通過(guò)字線SPWL與DPWL的開(kāi)關(guān)單元PS1至PSk，則可以最小化由元件所占據(jù)的面積的增加，并且可以減少施加到連接到通過(guò)字線SPWL與DPWL的存儲(chǔ)單元的影響或閾值電壓的變化。如上所述，根據(jù)本發(fā)明，在選擇線和鄰近的字線之間形成通過(guò)字線，并且編程/擦除操作時(shí)，控制施加到所選的塊和未選的塊的通過(guò)字線的偏壓。因此，可以最小化連接到最外端字線的存儲(chǔ)單元的編程/擦除速度和其余存儲(chǔ)單元的編程/擦除速度之間的差，并且可以改進(jìn)諸如擦除/編程循環(huán)特性的工作特性和可靠性。盡管已參考特定實(shí)施例進(jìn)行了上述描述，但是應(yīng)當(dāng)理解，在不背離本專利和所附權(quán)利要求書(shū)的精神和范圍的情況下，本領(lǐng)域普通技術(shù)人員可以對(duì)本專利做出改變和》務(wù)改。對(duì)相關(guān)申請(qǐng)的交叉引用本申請(qǐng)要求于2007年4月6日提交的韓國(guó)專利申請(qǐng)?zhí)?0-2007-34201的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用而一皮合并于此。權(quán)利要求1.一種快閃存儲(chǔ)器設(shè)備，包括多個(gè)存儲(chǔ)單元塊，每個(gè)存儲(chǔ)單元塊與選擇線、通過(guò)字線和字線相關(guān)聯(lián)，在一個(gè)選擇線和一個(gè)字線之間提供至少一個(gè)通過(guò)字線；工作電壓生成器，向全局選擇線、全局字線和全局通過(guò)字線輸出工作電壓；塊開(kāi)關(guān)單元，響應(yīng)于塊選擇信號(hào)而將全局字線連接到所述字線和選擇線；以及電壓提供電路，連接到所述選擇線和通過(guò)字線，并且被配置為響應(yīng)于塊選擇反轉(zhuǎn)信號(hào)而向所述選擇線和通過(guò)字線提供地電壓。2.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，其中，在存儲(chǔ)單元塊中以相同距離形成所述選擇線、字線和通過(guò)字線。3.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，其中，所述選擇線、字線和通過(guò)字線被配置為具有基本相同的寬度。4.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，其中，所述工作電壓生成器包括選擇線電壓生成器，以向所述全局選擇線提供第一電壓；編程/讀取/擦除電壓生成器，以向所述全局字線提供第二電壓；以及通過(guò)電壓生成器，以向所述全局通過(guò)字線提供第三電壓。5.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，其中，所述塊開(kāi)關(guān)單元被配置為響應(yīng)于塊選擇信號(hào)而連接所述全局通過(guò)字線和所述通過(guò)字線。6.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，其中，直接連接所述全局通過(guò)字線和所述通過(guò)字線。7.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，其中，在每個(gè)存儲(chǔ)單元塊中提供所述電壓提供電路。8.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，其中所述電壓提供電路包括開(kāi)關(guān)元件，所述開(kāi)關(guān)元件被配置為響應(yīng)于塊選擇反轉(zhuǎn)信號(hào)而進(jìn)行工作，該開(kāi)關(guān)元件具有第一端和第二端，該第一端分別連接到所述選:t奪線和通過(guò)字線，該第二端連接到接地端。9.根據(jù)權(quán)利要求1所述的快閃存儲(chǔ)器設(shè)備，還包括開(kāi)關(guān)單元，用于響應(yīng)于塊組選擇信號(hào)，而將所述全局通過(guò)字線。10.根據(jù)權(quán)利要求9所述的快閃存儲(chǔ)器設(shè)備，其中，當(dāng)激活用于選擇包括在塊組中的一個(gè)存儲(chǔ)單元塊的塊選擇信號(hào)時(shí)，激活所述塊組選擇信號(hào)。11.一種用于對(duì)NAND快閃存儲(chǔ)器設(shè)備編程的方法，該方法包括提供多個(gè)存儲(chǔ)單元塊，每個(gè)存儲(chǔ)單元塊與至少一個(gè)漏極選擇線、至少一個(gè)源極選擇線、多個(gè)字線、至少一個(gè)漏極通過(guò)字線以及至少一個(gè)源極通過(guò)字向與所選存儲(chǔ)單元塊相關(guān)聯(lián)的漏極通過(guò)字線和源極通過(guò)字線施加通過(guò)電壓；以及向與未選的存儲(chǔ)單元塊相關(guān)聯(lián)的漏極通過(guò)字線和源極通過(guò)字線施加地電壓。12.根據(jù)權(quán)利要求11所述的方法，其中，向所選存儲(chǔ)單元塊的漏極選拷r線施加電源電壓，而向所選存儲(chǔ)單元塊的源極選擇線施加地電壓，以及向未選存儲(chǔ)單元塊的漏極選擇線和源極選擇線施加地電壓。13.根據(jù)權(quán)利要求12所述的方法，還包括拖加編禾呈電壓；!/口通過(guò)電壓；以及將與未選存儲(chǔ)單元塊相關(guān)聯(lián)的字線浮置。14.一種用于讀取NAND快閃存儲(chǔ)器設(shè)備的方法，該方法包括提供多個(gè)存儲(chǔ)單元塊，每個(gè)存儲(chǔ)單元塊包括漏極選擇線、源極選擇線和字線，并且分別在漏極選擇線與字線之間和在源極選擇線與字線之間具有漏極通過(guò)字線和源極通過(guò)字線；向所選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線施加讀取通過(guò)電壓；以及向未選存儲(chǔ)單元的漏極通過(guò)字線和源極通過(guò)字線施加讀取通過(guò)電壓或地電壓。15.根據(jù)權(quán)利要求14所述的方法，其中，向所選存儲(chǔ)單元塊的漏極選擇線和源極選擇線施加電源電壓，而向未選存儲(chǔ)單元塊的漏極選擇線和源極選才奪線施力。i也電壓。16.根據(jù)權(quán)利要求15所述的方法，還包括向所選存儲(chǔ)單元塊的所選存儲(chǔ)單元的字線施加讀取電壓；向所選存儲(chǔ)單元塊的未選存儲(chǔ)單元的字線施加讀耳又通過(guò)電壓；以及將未選存儲(chǔ)單元的字線浮置。17.—種用于擦除快閃存儲(chǔ)器設(shè)備的方法，該方法包括提供多個(gè)存儲(chǔ)單元塊，每個(gè)存儲(chǔ)單元塊包括漏極選擇線、源極選擇線和字線，并且分別在漏極選擇線與字線之間和在源極選擇線與字線之間具有漏極通過(guò)字線和源極通過(guò)字線；向所選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線施加地電壓；以及將未選存儲(chǔ)單元塊的漏極通過(guò)字線和源極通過(guò)字線浮置。18.根據(jù)權(quán)利要求17所述的方法，其中，將所選存儲(chǔ)單元塊的漏極選擇線和源極選擇線設(shè)置為浮置狀態(tài)，向所選存儲(chǔ)單元塊的字線施加地電壓，并且將未選存儲(chǔ)單元塊的漏極選擇線、源極選擇線和字線設(shè)置為浮置狀態(tài)。19.根據(jù)權(quán)利要求17所述的方法，還包括在擦除操作后執(zhí)行后置編程操作，以使擦除操作所擦除的存儲(chǔ)單元的閾值電壓分布變窄。20.根據(jù)權(quán)利要求19所述的方法，其中，在所述后置編程操作中，向所選存儲(chǔ)單元塊的字線、漏極通過(guò)字線和源極通過(guò)字線施加后置編程電壓，將未選存儲(chǔ)單元塊的字線設(shè)置為浮置狀態(tài)，并且向未選存儲(chǔ)單元塊的漏極通過(guò)字線、源極通過(guò)字線施加地電壓。21.根據(jù)權(quán)利要求20所述的方法，其中向所選存儲(chǔ)單元塊和未選存儲(chǔ)單元塊的漏極選擇線施加電源電壓，以及向所選存儲(chǔ)單元塊和未選存儲(chǔ)單元塊的源極選才奪線施加地電壓。22.根據(jù)權(quán)利要求17所述的方法，還包括在執(zhí)行所述擦除操作后，執(zhí)行擦除驗(yàn)證操作。23.根據(jù)權(quán)利要求19所述的方法，還包括在執(zhí)行所述后置編程操作后，執(zhí)行擦除驗(yàn)證搡作。全文摘要一種快閃存儲(chǔ)器設(shè)備，包括多個(gè)存儲(chǔ)單元塊、工作電壓生成器、塊開(kāi)關(guān)單元和電壓提供電路。所述多個(gè)存儲(chǔ)單元塊中的每一個(gè)包括選擇線和字線，并且具有包括在選擇線和字線之間的通過(guò)字線。所述工作電壓生成器向全局選擇線、全局字線和全局通過(guò)字線輸出工作電壓。所述塊開(kāi)關(guān)單元響應(yīng)于塊選擇信號(hào)而將所述全局字線連接到字線和選擇線。電壓提供電路連接到所述選擇線和通過(guò)字線，并被配置為響應(yīng)于塊選擇反轉(zhuǎn)信號(hào)而向所述選擇線和通過(guò)字線提供地電壓。文檔編號(hào)G11C16/10GK101281789SQ20071019622公開(kāi)日2008年10月8日申請(qǐng)日期2007年11月30日優(yōu)先權(quán)日2007年4月6日發(fā)明者李熙烈申請(qǐng)人:海力士半導(dǎo)體有限公司