專利名稱：存儲電路以及用于對存儲元件進(jìn)行讀出的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲電路。
本發(fā)明還涉及一種用于對存儲元件進(jìn)行讀出的方法。
背景技術(shù)：
典型的存儲電路包括被布置在由位線(bit line)和字線(word line) 構(gòu)成的矩陣中的多個存儲元件。單個存儲元件可以通過激活字線并對 耦合至該存儲元件的位線進(jìn)行讀出來選擇。通過讀出位線所傳導(dǎo)的電 流或讀出位線處的電壓，可以確定單元的狀態(tài)。于是，應(yīng)該考慮的是， 位線具有影響位線所傳導(dǎo)的電流或位線處測量的電壓的固有電容。除 了所選擇的存儲元件所傳導(dǎo)的電流之外，位線所傳導(dǎo)的電流還包括充 電電流。因此，這還影響在位線處測量的電壓。這個寄生效應(yīng)延遲了 讀出過程。
為了使槽電流(cell current)區(qū)別于充電電流，需要對位線進(jìn)行 充電，直到在位線處提供的電流至少下降到存儲元件的參考電平以下。 因?yàn)槲痪€等同于大電容器，而且讀出放大器與存儲元件之間的通門 (pass gate)充當(dāng)電阻，所以充電曲線是指數(shù)的(RC曲線)。如果存儲 元件處于導(dǎo)通狀態(tài)，則充電曲線的漸進(jìn)值將比存儲元件的非導(dǎo)通狀態(tài) 下的低。如果位線處的電壓在開始讀出之后的時間點(diǎn)處超過閾值電壓， 則能夠確定該存儲元件處于高阻抗?fàn)顟B(tài)。如果在該時間點(diǎn)處電壓未超 過閾值電壓，則能夠確定該存儲元件處于低阻抗?fàn)顟B(tài)。閾值電壓可以 等于與低阻抗?fàn)顟B(tài)相關(guān)聯(lián)的漸進(jìn)值，或具有低阻抗?fàn)顟B(tài)的漸進(jìn)值與高 阻抗?fàn)顟B(tài)的漸進(jìn)值之間的值。

發(fā)明內(nèi)容
本發(fā)明的目的是加速讀出過程。在權(quán)利要求1所要求的根據(jù)本發(fā)明的存儲電路中，將附加的第三 模塊耦合在開關(guān)設(shè)備與存儲元件相耦合的一側(cè)。第三模塊所吸收的第 三電流與第一模塊所提供的第一電流一起改變針對存儲單元的導(dǎo)通和 非導(dǎo)通狀態(tài)的充電曲線的漸進(jìn)值。由于這個改變，能夠在較早的時間 點(diǎn)處確定是否超過了閾值。
在權(quán)利要求3中要求了相應(yīng)的方法。
注意，根據(jù)US 5,200,924，其圖4中已知一種存儲電路，該電路 包括SRAM單元、第一和第二電流源、由列選擇信號控制的選擇元 件以及由讀出電壓控制的讀出晶體管。第一電流源經(jīng)由二極管耦合至 選擇元件的第一側(cè)。該存儲元件還耦合至選擇元件的第一側(cè)。讀出晶 體管的第一主端子耦合至選擇元件的第一側(cè)。讀出晶體管的第二主端 子耦合至電源導(dǎo)軌。第二電流源耦合至選擇元件的第二側(cè)。如果沒選 擇第一電流源，即選擇元件沒導(dǎo)通，則第一電流源保持位線充電。如 果啟動了選擇元件，則利用第二電流源將位線快速放電。在放電過程 中，將出現(xiàn)以下情況第一電流源提供的電流、讀出晶體管提供的電 流、或存儲單元提供的電流(取決于存儲單元的狀態(tài))對第二電流源 所吸收的電流進(jìn)行補(bǔ)償。如提交的美國專利申請的圖3所示，漸進(jìn)電 壓Bh和BsL不由于其中呈現(xiàn)出的測量而改變，而僅僅位線的放大速度 發(fā)生變化。與此相反，在本發(fā)明中改變了放電曲線的漸進(jìn)值。
獨(dú)立權(quán)利要求2描述了優(yōu)選實(shí)施例，其中讀出放大器具有反饋元 件，所述反饋元件用于將讀出放大器的輸入端處的電壓限制為預(yù)定值。 按照這種方法，還限制了位線處的電壓，該電壓用于在電路被以相對 高的電壓驅(qū)動的情況下保護(hù)存儲元件。


參考附圖，對本發(fā)明的這些和其它方面進(jìn)行更詳細(xì)的描述。在附
圖中
圖l示出了本發(fā)明的第一實(shí)施例；
圖2a示出了在并非根據(jù)本發(fā)明的實(shí)施例中的各種信號； 圖2b示出了根據(jù)圖1的實(shí)施例中的各種信號；圖3示出了本發(fā)明的第二實(shí)施例。
具體實(shí)施例方式
圖l示出了根據(jù)本發(fā)明的存儲電路的第一實(shí)施例。盡管應(yīng)該理解 典型的存儲電路包括被布置在位線和字線的矩陣中的多個存儲元件， 然而為了清楚起見，僅示出一個存儲元件。同樣，為了清楚起見，不 示出那些通常出現(xiàn)在存儲電路中、但對本發(fā)明而言并非必需的元件， 例如地址解碼電路、誤差編碼/解碼電路。本領(lǐng)域的技術(shù)人員能夠根據(jù) 常識很容易地設(shè)計(jì)出這樣的元件。
所示出的存儲電路包括采用晶體管T1的形式示意性地指示的存 儲元件。例如，該存儲元件可以具有分別表示邏輯值"0"或"1"的 低阻抗?fàn)顟B(tài)或高阻抗?fàn)顟B(tài)。該存儲電路包括用于讀出狀態(tài)的讀出放大 器SA。
該存儲電路還包括開關(guān)設(shè)備T2，開關(guān)設(shè)備T2也表示為用于將讀出 放大器SA選擇性地耦合到存儲元件T1的通門。例如，該開關(guān)設(shè)備可以
由諸如列解碼器之類的解碼器來控制。
讀出放大器SA包括第一模塊M1，包括用于提供被限制為最大 值kef+Ibias的第一電流的電流源CSl;以及第二模塊M2，包括采用晶 體管T3形式的電流調(diào)節(jié)器。該存儲電路具有第三模塊CS2，用于在開 關(guān)設(shè)備T2耦合至存儲元件Tl的一側(cè)吸收第三電流Ibias。圖l還示意性 地示出了寄生位線電容Cb。
在示出的實(shí)施例中，讀出放大器具有采用反相器INV形式的反饋 元件，該反相器INV具有輸入端，耦合至讀出放大器SA的輸入端； 以及輸出端，耦合至晶體管T3所構(gòu)成的控制柵電流調(diào)節(jié)器。該輸出端 還耦合至另外的電流調(diào)節(jié)元件的控制電極，所述另外的電流調(diào)節(jié)元件 由與電流源CS1串聯(lián)布置的晶體管T4構(gòu)成。
現(xiàn)在參考圖2a和圖2b，對根據(jù)本發(fā)明的存儲電路的操作進(jìn)行描 述。首先，參照圖2a，假設(shè)第三模塊CSl所提供的偏置電流Ibias等于O， 并且電流源CSl僅提供參考分量Iref。參考分量Iref是分?jǐn)?shù)，例如處于 其導(dǎo)通狀態(tài)的存儲單元Tl所傳導(dǎo)的電流的50y。。在實(shí)施例中，處于其
5導(dǎo)通狀態(tài)的存儲單元Tl傳導(dǎo)的電流Icell是20pA，參考電流Iref是l(VA。 在圖2a中，曲線Vinl和Voutl分別表示在存儲單元Tl處于其導(dǎo)通狀 態(tài)的情況下、在讀出放大器SA的輸入端和輸出端處的電壓。曲線VinO 和VoutO分別表示在存儲單元Tl處于其非導(dǎo)通狀態(tài)的情況下、在讀出放 大器SA的輸入端和輸出端處的電壓。
首先考慮其中存儲單元T1處于其導(dǎo)通狀態(tài)的情況。提供給位線的 電流部分由存儲單元Tl傳導(dǎo)為電流Icell，部分利用Icharge給位線充電。 例如，在讀出開始時，通過字線驅(qū)動器將開關(guān)元件T2控制在導(dǎo)通狀態(tài) 下。最初，讀出放大器SA的輸入端處的電壓Vin較低。響應(yīng)于此，反 饋元件INV給晶體管T3和T4的控制柵提供相對高的控制電壓。盡管第 一模塊的T4與第二模塊的晶體管T3相比具有相對寬的溝道，然而由于 電流源CSl將第一模塊所提供的電流限制為Iref，第二模塊T3所提供的 電流相對高。優(yōu)選地，晶體管T4與T3之間的寬度比在2到5的范圍之內(nèi)， 例如4。在這個讀出階段，主要利用第二模塊M2、 T3所提供的相對大 的電流給位線充電。這導(dǎo)致讀出放大器SA的輸入端處的電壓升高。響 應(yīng)于此，將反饋元件INV所提供的控制電壓Vc降低。因此，由第一和 第二模塊M1、 M2中的晶體管T4和T3構(gòu)成的電流調(diào)節(jié)元件的傳導(dǎo)性降 低。在這個讀出階段中，第一模塊M1所提供的電流不再受電流源CS1 限制，而是受第一模塊M1的電流調(diào)節(jié)元件T^的限制。根據(jù)晶體管T4 和T3的溝道寬度之比，成比例地減小第二模塊MZ所提供的電流。電壓 Vinl和Voutl分別接近漸進(jìn)值Vinlinf和Voutlinf。因此，在第一讀出階 段中，第二模塊M2用作受控的位線充電設(shè)備。在第二階段中，第一模 塊用作使位線電容與讀出輸出端分離的設(shè)備，并且模塊M1整體用作將
讀出電流與參考電流進(jìn)行比較的比較器。
當(dāng)存儲單元處于其非導(dǎo)通狀態(tài)時，讀出放大器SA所提供的電流等
于充電電流Icharge。此時，讀出放大器SA的輸入端處所讀出的位線電
壓Vin升高到更高的電平，直到反饋元件將模塊M1和M2的電流調(diào)節(jié)元
件T4、 T3控制在充分非導(dǎo)通的狀態(tài)下。輸出電壓VoutO接近電源電壓
Vdd。
通過將輸出電壓Vout與閾值Vt進(jìn)行比較，可以確定存儲單元的狀態(tài)。如果輸出電壓Vout在判定時刻Td處違犯(trespass) 了閾值Vt，則 判定存儲單元是非導(dǎo)通的。如果輸出電壓Vout在判定時刻Td處未違犯 閾值Vt，則判定存儲單元是導(dǎo)通的。
應(yīng)該將判定時刻選擇為下列時間點(diǎn)其中，在存儲單元的非導(dǎo)通 狀態(tài)下，通常將輸出電壓充分升高到閾值電平Vt以上，以啟動可靠的 檢測。在上述的存儲電路的示例中，認(rèn)為可以利用0.58V的閾值電平在 判定時間Td二112ns處進(jìn)行可靠的檢測。在該時間點(diǎn)處，讀出放大器SA 的輸出端處的電壓Vout充分偏離閾值電壓，以啟動可靠的檢測。
根據(jù)本發(fā)明的存儲電路具有第三模塊CS2，所述第三模塊CS2用 于在開關(guān)設(shè)備T2耦合至存儲元件Tl的一側(cè)吸收第三電流Ibias。例如， 偏置電流Ibias具有在參考電流值的l至5倍的范圍內(nèi)的值。第一模塊Ml 所提供的電流被限制為與參考電流Iref和所述第三電流Ibias之和相等 的值。如圖2b所示，由于第一模塊另外提供的、并且由第三模塊CS2 吸收的這個附加電流Ibias，存儲電路的校準(zhǔn)點(diǎn)發(fā)生改變。在圖2b中， 曲線VinO和VoutO分別表示在存儲單元Tl處于其非導(dǎo)通狀態(tài)的情況下、 讀出放大器SA的輸入端和輸出端處的電壓。曲線Vinl和Voutl分別表 示在存儲單元T1處于其導(dǎo)通狀態(tài)的情況下、讀出放大器SA的輸入端和 輸出端處的電壓。在圖2b中能夠看出，由于該另外提供的、吸收的電 流，在讀出放大器SA的輸入端處測量的位線電壓Vin的漸進(jìn)值在存儲 單元的導(dǎo)通和非導(dǎo)通狀態(tài)下均減小。由于漸進(jìn)值減小，因此進(jìn)行可靠 檢測的時間點(diǎn)提前了。意外的是，位線電壓VinO和Vinl之差在存儲單 元的導(dǎo)通和非導(dǎo)通狀態(tài)下減小，同時，與不采用另外供給的電流Ibias 的存儲器布置相比，在讀出放大器SA的輸出端處測量的電壓VoutO在 非導(dǎo)通存儲單元的情況下接近得更快。在偏置電流是20pA (也就是參 考電流Iref的2倍)的示例中，可以利用閾值Vt二0.60V在Td^7ns處進(jìn) 行可靠的檢測。技術(shù)人員可以在考慮到偏置電流不應(yīng)該過低(例如不 低于參考電流Iref)的情況下選擇偏置電流Ibias的值，否則檢測時間將 不會顯著地縮短。另一方面，電流源的值不應(yīng)該過高，例如不大于參
考源的值的10倍，因?yàn)檫@將需要昂貴的測量來使得電流源csz所提供
的電流值與第一模塊M1所提供的附加電流之間的差最小化。參考圖3，描述本發(fā)明的存儲電路的另一實(shí)施例。具體地，該實(shí)
施例適用于較低的電壓范圍。在本實(shí)施例中，缺少反饋元件。取而代
之的是，分壓器R1、 R2為電流調(diào)節(jié)元件T3、 T4的控制輸入端提供固 定的參考電壓。在讀出過程開始時，讀出放大器SA的第一和第二模塊 Ml、 M2—起給位線提供電流。在這第一讀出階段中，模塊M2所提供 的電流比模塊M1所提供的電流大，這是因?yàn)殡娏髟碈S1限制了后者所 提供的電流。由于對位線的充電，使得讀出放大器SA的輸入端處的電 壓Vin逐漸升高。由于Vin升高的事實(shí)，電壓差Vc-Vin下降。因此，電 流調(diào)節(jié)器的可傳導(dǎo)性(conductability)降低。在緊接著第一讀出階段 的第二讀出階段中，降低電流調(diào)節(jié)器的可傳導(dǎo)性，以使得電流源CS1 不再是模塊M1中的限制因素。此時模塊M1、 M2根據(jù)電流調(diào)節(jié)器的溝 道寬度提供彼此相關(guān)的電流。讀出放大器的輸入端處的電壓Vin接近于
漸進(jìn)值，該漸進(jìn)值取決于存儲元件的狀態(tài)導(dǎo)通/非導(dǎo)通。此外，在本實(shí) 施例中，第一模塊M1另外提供的、并且由第三模塊CS2吸收的偏置電 流導(dǎo)致漸進(jìn)值的變化。因此，能夠在較早的時間點(diǎn)處對存儲單元T1的 狀態(tài)進(jìn)行可靠的檢測。
本領(lǐng)域技術(shù)人員應(yīng)該清楚，許多變化是可能的。例如，可以使用 不同類型，例如傳導(dǎo)性類型的開關(guān)元件和電流控制元件。優(yōu)選地，開 關(guān)元件和電流控制元件是MOS FET，這是因?yàn)樗鼈兙哂械凸摹Ｈ欢?備選地可以使用雙極設(shè)備或其它類型的設(shè)備?？梢允沟秒娏骱碗妷旱?極性反向。盡管本發(fā)明具體適用于NAND閃存，然而本發(fā)明同樣可用 于其它類型的電阻性存儲器，例如MRAM和相變RAM。
本發(fā)明不局限于僅具有2個存儲狀態(tài)的存儲器，還可以將本發(fā)明 應(yīng)用于多電平類型的存儲器中，例如在其中存儲單元的電阻從4個等級 中選擇的存儲器。
注意，本發(fā)明的保護(hù)范圍不局限于這里所描述的實(shí)施例?？梢圆?用硬件、軟件或二者的組合來實(shí)現(xiàn)系統(tǒng)的一部分。本發(fā)明的保護(hù)范圍 也不受權(quán)利要求中的附圖標(biāo)記的限制。詞"包括"不排除權(quán)利要求所 提到的那些之外的其它部分。元件之前的詞"一個"不排除多個這樣 的元件。可以采用專用硬件的形式或采用可編程通用處理器的形式來
8實(shí)現(xiàn)構(gòu)成本發(fā)明的一部分的裝置。本發(fā)明在于每一個新特征或特征的組合。
權(quán)利要求
1、一種存儲電路，包括- 至少一個存儲元件(T1)；- 讀出放大器(SA)，用于讀出存儲元件(T1)的狀態(tài)；- 開關(guān)設(shè)備(T2)，用于將讀出放大器(SA)選擇性地耦合到存儲元件(T1)；其中，所述讀出放大器(SA)包括第一模塊(M1)，用于提供被限制為最大值(Iref+Ibias)的第一電流；以及第二模塊(M2)，用于提供第二電流，所述第二電流從讀出操作開始時的比最大值高的值減小到讀出操作結(jié)束時的比最大值低的值，以及所述存儲電路具有第三模塊(CS2)，所述第三模塊(CS2)用于在開關(guān)設(shè)備(T2)耦合至存儲元件(T1)的一側(cè)吸收第三電流(Ibias)。
2、 根據(jù)權(quán)利要求l的存儲電路，其中，所述讀出放大器(SA)具 有反饋元件(INV)，所述反饋元件(INV)用于將讀出放大器的輸入 端處的電壓(Vin)限制為預(yù)定值。
3、 一種利用讀出放大器對存儲元件進(jìn)行讀出的方法，所述讀出 放大器和存儲單元耦合在開關(guān)設(shè)備的第一側(cè)和第二側(cè)，所述方法包括 以下步驟-關(guān)閉開關(guān)設(shè)備；-在開關(guān)設(shè)備的第一側(cè)提供第一電流和第二電流，其中將第一電 流限制為最大值，第二電流從讀出操作開始時的比最大值高的值減小 到讀出操作結(jié)束時的比最大值低的值；以及-在開關(guān)設(shè)備耦合至存儲元件的一側(cè)吸收第三電流。
全文摘要
存儲電路包括至少一個存儲元件(T1)；讀出放大器(SA)，用于讀出存儲元件(T1)的狀態(tài)；開關(guān)設(shè)備(T2)，用于將讀出放大器(SA)選擇性地耦合到存儲元件(T1)。讀出放大器(SA)包括第一模塊(M1)和第二模塊(M2)。第一模塊(M1)提供被限制為最大值(Iref+Ibias)的第一電流。第二模塊(M2)提供第二電流，所述第二電流從讀出操作開始時的比最大值高的值減小到讀出操作結(jié)束時的比最大值低的值。存儲電路具有第三模塊(CS2)，所述第三模塊(CS2)用于在開關(guān)設(shè)備(T2)耦合至存儲元件(T1)的一側(cè)吸收第三電流(Ibias)。
文檔編號G11C7/06GK101427320SQ200780014479
公開日2009年5月6日 申請日期2007年4月19日 優(yōu)先權(quán)日2006年4月24日
發(fā)明者毛里茨·M·N·斯托姆斯 申請人:Nxp股份有限公司