專(zhuān)利名稱(chēng)：：閃存裝置中漏電流及程序干擾的減少的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明之實(shí)施例大體上系關(guān)于閃存裝置。詳言之，本發(fā)明之實(shí)施例系關(guān)于用于閃存裝置之程序化和驗(yàn)證操作。
背景技術(shù)：
：閃存為一種電子內(nèi)存媒體類(lèi)型，其能夠在沒(méi)有操作電源的情況下保存其資料。閃存能在其可用年限期間被程序化、擦除、和再程序化(對(duì)于一般的閃存裝置，其可以使用高達(dá)一百萬(wàn)次寫(xiě)入周期(writecycle))。閃存在許多的消費(fèi)者、商業(yè)、和其它的應(yīng)用上愈來(lái)愈變得為大眾所喜愛(ài)的可靠、小型、和價(jià)廉的非揮發(fā)性?xún)?nèi)存。隨著電子裝置變得愈來(lái)愈小，也就希望增加在譬如閃存單元之集成電路內(nèi)存組件之每單位面積上儲(chǔ)存之資料量。關(guān)于此方面，一種習(xí)知的閃存技術(shù)系基于使用能夠儲(chǔ)存二個(gè)位資料之電荷捕獲介電組件之內(nèi)存單元。于此種設(shè)置中，能夠使用于電荷捕獲介電組件之一側(cè)之第一電荷儲(chǔ)存區(qū)來(lái)儲(chǔ)存一個(gè)位，而于該電荷捕獲介電組件之另一側(cè)之第二電荷儲(chǔ)存區(qū)儲(chǔ)存第二位。圖1為習(xí)知雙位內(nèi)存單元100之剖面圖。內(nèi)存單元100包括氮化硅層102和具有第一埋置接面區(qū)106和第二埋置接面區(qū)108之P型半導(dǎo)體襯底104。第一埋置接面區(qū)106和第二埋置接面區(qū)108各由N+半導(dǎo)體材料所形成。氮化硅層102夾在二個(gè)氧化硅層(由組件符號(hào)110和112所識(shí)別)之間。或者，氮化硅層102可利用埋置之多晶硅島或任何其它形式之電荷捕獲層。在氧化硅層110之上方為多晶硅柵極114。柵極114系用N型雜質(zhì)(例如磷)摻雜。內(nèi)存單元100能夠儲(chǔ)存二個(gè)資料位左位由畫(huà)虛線之圓116表示；而右位由畫(huà)虛線之圓118表示。實(shí)務(wù)上，內(nèi)存單元100通常為對(duì)稱(chēng)且第一埋置接面區(qū)106和第二埋置接面區(qū)108為可交換。關(guān)于此點(diǎn)，第一埋置接面區(qū)106可用作為關(guān)于右位118之源極區(qū)，而第二埋置接面區(qū)108可用作為關(guān)于右位118之漏極區(qū)。反之，第二埋置接面區(qū)108可用作為關(guān)于左位116之源極區(qū)，而第一埋置接面區(qū)106可用作為關(guān)于左位116之漏極區(qū)。圖2為依照習(xí)知陣列架構(gòu)200設(shè)置之復(fù)數(shù)個(gè)雙位內(nèi)存單元之簡(jiǎn)化圖(實(shí)際的陣列架構(gòu)可包括數(shù)千個(gè)雙位內(nèi)存單元)。陣列架構(gòu)200包括一些如上述形成在半導(dǎo)體襯底中之埋置的位線。圖2描繪三條埋置的位線(組件符號(hào)202、204、和206)，各位線能夠運(yùn)作為陣列架構(gòu)200中內(nèi)存單元之漏極或源極。陣列架構(gòu)200亦包括用來(lái)控制內(nèi)存單元之柵極電壓之一些字符線。圖2描繪四條字符線(組件符號(hào)208、210、212和214)，該四條字符線通常與位線形成十字交叉圖案。雖然圖2中未顯示，但是電荷捕獲介電材料是被夾在位線和字符線間之接面中。圖2中的虛線表示陣列架構(gòu)200中之二個(gè)雙位內(nèi)存單元第一單元216和第二單元218。值得注意的是，位線204是由第一單元216和第二單元218所共享。陣列架構(gòu)200已知為虛擬接地架構(gòu)，因?yàn)榻拥仉娢荒苁┘又寥魏芜x擇的位線而不需任何具有固定的接地電位的位線。用于陣列架構(gòu)200之控制邏輯和電路于習(xí)知閃存操作期間(譬如程序化；讀取；擦除；和軟程序化)管理內(nèi)存單元之選擇、施加至字符線之電壓、和施加至位線的電壓。電壓系使用導(dǎo)電金屬線和位線接點(diǎn)輸送至位線。圖2描繪三條導(dǎo)電金屬線(組件符號(hào)220、222、和224)和三個(gè)位線接點(diǎn)(組件符號(hào)226、228、和230)。對(duì)于給定的位線，因?yàn)槲痪€的電阻非常高，故每16條字符線使用一個(gè)位線接點(diǎn)。能藉由已知的熱電子注入技術(shù)(亦已知為信道熱電子或CHE程序化)而完成內(nèi)存單元100之程序化。依照習(xí)知的程序化技術(shù)，右位11S藉由施加相當(dāng)高的程序化電壓經(jīng)由適當(dāng)選擇的字符線至柵極114、將對(duì)應(yīng)于第一埋置接面區(qū)106(于此情況其作用為源極)的位線接地、以及施加相當(dāng)高的漏極偏壓至對(duì)應(yīng)于第二埋置接面區(qū)108(于此情況其作用為漏極)的位線而被程序化。反之，左位116藉由施加相當(dāng)高的程序化電壓經(jīng)由適當(dāng)選擇的字符線至柵極114、將對(duì)應(yīng)于第二埋置接面區(qū)108(于此情況其作用為漏極)的位線接地、以及施加相當(dāng)高的漏極偏壓至對(duì)應(yīng)于第一埋置接面區(qū)106(于此情況其作用為漏極)的位線而被程序化。5再參照?qǐng)D2，設(shè)置于虛擬接地架構(gòu)之閃存陣列之習(xí)知CHE程序化可造成過(guò)多的漏電流在未選用的字符線下方、字符線之間、和于位線接觸區(qū)域內(nèi)流動(dòng)。此種位線漏電流能夠增加所需之程序化電流數(shù)十微安培，該漏電流對(duì)于考慮此種閃存陣列之正常操作特征時(shí)為明顯的數(shù)量。再者，由于內(nèi)存單元之自然的退化，陣列經(jīng)過(guò)許多次程序化-擦除循環(huán)后，此寄生漏電流之量能夠大略地增加兩個(gè)數(shù)量級(jí)的大小(100倍(100X))。在譬如可攜式電子裝置、無(wú)線電話等之低功率應(yīng)用上，過(guò)多漏電流可能是非常不希望的。過(guò)多漏電流在實(shí)際的閃存裝置中可有其它的負(fù)面意義，譬如由于IR沿著位線從過(guò)多電流下降而降低程序化效率，以及由于在未選用的字符線出現(xiàn)之信道電流而于未選用的字符線上內(nèi)存單元之干擾。在對(duì)于虛擬接地架構(gòu)之習(xí)知驗(yàn)證操作期間-軟程序驗(yàn)證、擦除驗(yàn)證、和程序驗(yàn)證，亦能發(fā)生位線漏電流。此等驗(yàn)證操作相似于上述之程序化操作，然而，施加了較低的字符線電壓和較低之漏極偏壓。此等驗(yàn)證操作之目的系在于根據(jù)特定的驗(yàn)證操作，決定是否目標(biāo)內(nèi)存單元之閾值電壓(VT)是在對(duì)應(yīng)于可接受之軟程序化狀態(tài)、可接受之擦除化狀態(tài)、或可接受之程序化狀態(tài)的所希望之范圍內(nèi)。不管被驗(yàn)證之特定之Vt如何，該驗(yàn)證操作于目標(biāo)內(nèi)存單元中產(chǎn)生非常低的驗(yàn)證電流，并且比較該驗(yàn)證電流與由參考內(nèi)存單元所產(chǎn)生之參考電流。即使小量的位線漏電流，亦能于驗(yàn)證操作中引出錯(cuò)誤，因?yàn)闇y(cè)量電路測(cè)量結(jié)合了任何漏電流之實(shí)際的驗(yàn)證電流。當(dāng)核心裝置長(zhǎng)度減少時(shí)，于程序化和驗(yàn)證操作期間之漏電流惡化。而且，當(dāng)閃存小尺寸且內(nèi)存單元之信道長(zhǎng)度減少時(shí)，鄰接裝置之程序干擾亦增加。另外一種之程序干擾可發(fā)生于鄰接內(nèi)存單元，當(dāng)該內(nèi)存單元被程序化時(shí)，該等內(nèi)存單元共享相同的字符線。當(dāng)電子繞著位線擴(kuò)散并注入鄰接內(nèi)存單元之氧化物中時(shí)，會(huì)引起此程序干擾，造成鄰接內(nèi)存單元之有效的程序化或軟程序化。因此，希望于虛擬接地架構(gòu)中于程序化內(nèi)存單元期間控制、減少、或消除漏電流。亦希望于虛擬接地架構(gòu)中于內(nèi)存單元之驗(yàn)證操作期間控制、減少、或消除漏電流成分。此外，希望于虛擬接地架構(gòu)中減少與內(nèi)存單元之程序化相關(guān)聯(lián)之程序干擾。再者，由后續(xù)之詳細(xì)說(shuō)明和所附之申請(qǐng)專(zhuān)利范圍，結(jié)合所附之圖式和上述之
技術(shù)領(lǐng)域：
和先前技術(shù)，本發(fā)明之實(shí)施例之其它希望特征和特性將變得很清楚。
發(fā)明內(nèi)容此處所述之閃存程序化技術(shù)能夠用于設(shè)置于虛擬接地架構(gòu)中之內(nèi)存單元(memorycell)。此程序化技術(shù)減少于程序化期間的位線漏電流，而保存電力。此程序化技術(shù)亦減少于陣列中程序干擾之?dāng)?shù)目。如此處所述之各種閃存驗(yàn)證技術(shù)亦能夠用于設(shè)置于虛擬接地架構(gòu)中之內(nèi)存單元。此驗(yàn)證技術(shù)減少于測(cè)量電流中的位線漏電流成分，造成由目標(biāo)單元所產(chǎn)生之實(shí)際驗(yàn)證電流之更正確的評(píng)估。本發(fā)明之上述和其它的態(tài)樣可藉由程序化具有設(shè)置于虛擬接地架構(gòu)中的單元陣列之非揮發(fā)性?xún)?nèi)存裝置的方法而實(shí)施于一個(gè)實(shí)施例中，各單元包括對(duì)應(yīng)于陣列中的字符線之柵極、形成于半導(dǎo)體襯底中并對(duì)應(yīng)于于陣列中的位線的可選擇的源極/漏極、以及形成于該半導(dǎo)體襯底中并對(duì)應(yīng)于陣列中的位線的可選擇的漏極/源極。該方法包括選擇于陣列中之目標(biāo)單元以用于程序化；施加程序化電壓至對(duì)應(yīng)于該目標(biāo)單元的字符線；施加漏極偏壓至對(duì)應(yīng)于該目標(biāo)單元之漏極之第一可選擇位線；以及于該目標(biāo)單元之半導(dǎo)體襯底處用負(fù)襯底偏壓控制位線漏電流。本發(fā)明之上述和其它的態(tài)樣亦可藉由驗(yàn)證執(zhí)行于具有設(shè)置于虛擬接地架構(gòu)中的單元陣列之非揮發(fā)性?xún)?nèi)存裝置的操作的方法而實(shí)施于一個(gè)實(shí)施例中，各單元包括對(duì)應(yīng)于陣列中的字符線之柵極、形成于半導(dǎo)體襯底中之并對(duì)應(yīng)于陣列中的位線可選擇的源極/漏極、以及形成于襯底中并對(duì)應(yīng)于陣列中的位線的可選擇的源極/漏極。該方法包括施加驗(yàn)證電壓至對(duì)應(yīng)于目標(biāo)單元的字符線；施加漏極偏壓至對(duì)應(yīng)于目標(biāo)單元之漏極之第一可選擇位線；于該目標(biāo)單元之半導(dǎo)體襯底處用負(fù)襯底偏壓控制位線漏電流；以及處理傳導(dǎo)通過(guò)該目標(biāo)單元之驗(yàn)證電流。本發(fā)明之上述和其它的態(tài)樣亦可藉由程序化具有設(shè)置于虛擬接地架構(gòu)中的單元陣列之非揮發(fā)性?xún)?nèi)存裝置的方法而實(shí)施于一個(gè)實(shí)施例中，各單元包括對(duì)應(yīng)于陣列中的字符線之柵極、形成于半導(dǎo)體襯底中并對(duì)應(yīng)于陣列中的位線的可選擇的源極/漏極、以及形成于半導(dǎo)體襯底中并對(duì)應(yīng)于陣列中的位線的可選擇的漏極/源極。該方法包括選擇于陣列中之目標(biāo)單元以用于程序化；施加程序化電壓至對(duì)應(yīng)于該目標(biāo)單元的字符線；施加漏極偏壓于對(duì)應(yīng)于該目標(biāo)單元之漏極之第一可選擇位線；以及施加負(fù)襯底偏壓至該目標(biāo)單元之半導(dǎo)體襯底以減少于程序化期間在該第一可選擇位線下方之電子擴(kuò)散。在結(jié)合下列圖式考慮時(shí)，藉由參照詳細(xì)說(shuō)明和申請(qǐng)專(zhuān)利范圍可更完全了解本發(fā)明，其中各圖中相似之組件符號(hào)參照為相似之組件。圖1為習(xí)知雙位內(nèi)存單元之剖面圖2為依照習(xí)知陣列架構(gòu)設(shè)置之復(fù)數(shù)個(gè)雙位內(nèi)存單元之簡(jiǎn)化圖3為依照本發(fā)明之范例實(shí)施例配置之閃存系統(tǒng)之示意表示；圖4為依照本發(fā)明之范例實(shí)施例描繪程序化操作之示意圖5為依照本發(fā)明之范例實(shí)施例描繪驗(yàn)證操作之示意圖6為分布圖，顯示于范例雙位內(nèi)存單元陣列中一些單元之擦除單元閾值電壓分布和程序化單元閾值電壓分布，連同需要軟程序化之過(guò)度擦除單元；圖7為依照本發(fā)明之范例實(shí)施例描繪程序化操作之示意圖；以及圖8為二個(gè)鄰接雙位內(nèi)存單元之剖面圖，描繪依照本發(fā)明之范例實(shí)施例之程序化操作。具體實(shí)施例方式下列詳細(xì)說(shuō)明本質(zhì)上僅僅為例示性，并非意欲限制本發(fā)明之實(shí)施例或此等實(shí)施例之應(yīng)用和使用。再者，并不欲受前面之
技術(shù)領(lǐng)域：
(technicalfield)、先前技術(shù)(background)、
發(fā)明內(nèi)容(briefsummary)、或下列之實(shí)施方式(detaildescription)中所表現(xiàn)之任何表示或暗示理論之限制。文中本發(fā)明之實(shí)施例可就功能和/或邏輯方塊組件和各種處理步驟來(lái)作說(shuō)明。應(yīng)了解到此等方塊組件可藉由配置成執(zhí)行該特定功能之任何數(shù)目之硬件、軟件、和/或韌體組件而實(shí)現(xiàn)。例如，本發(fā)明之實(shí)施例可使用各種集成電路組件，例如，內(nèi)存組件、數(shù)字訊號(hào)處理組件、邏輯組件、查閱表(look-uptable)、等等，該等組件可在一個(gè)或多個(gè)微處理器或其它控制裝置之控制下實(shí)施各種的功能。此外，熟悉此項(xiàng)技術(shù)者將了解到，本發(fā)明之實(shí)施例可結(jié)合任何數(shù)目之?dāng)?shù)據(jù)傳輸協(xié)議而實(shí)施，以及說(shuō)明于此處之系統(tǒng)僅僅為本發(fā)明之一個(gè)實(shí)施例。為了簡(jiǎn)潔之目的，相關(guān)于晶體管設(shè)計(jì)和制造之習(xí)知技術(shù)、閃存裝置之控制、內(nèi)存單元程序化、內(nèi)存單元擦除、內(nèi)存單元軟程序化、內(nèi)存單元驗(yàn)證操作、以及裝置和系統(tǒng)之其它的功能態(tài)樣(以及裝置和系統(tǒng)之個(gè)別操作組件)可于此處不予詳細(xì)說(shuō)明。再者，顯示于此處所包含之各種圖式中之連接線系欲表示范例功能關(guān)系和/或各種組件之間的實(shí)際耦接。應(yīng)注意到于本發(fā)明之實(shí)施例中可表現(xiàn)許多的替換或額外的功能關(guān)系或?qū)嶋H的連接。如此處所使用的，"節(jié)點(diǎn)(node)"意指任何的內(nèi)部或外部參考點(diǎn)、連接點(diǎn)、接面、訊號(hào)線、導(dǎo)電組件、等等，于此節(jié)點(diǎn)表現(xiàn)出所給予的訊號(hào)、邏輯位準(zhǔn)、電壓、資料圖案、電流、或數(shù)量。再者，可藉由一個(gè)實(shí)際的組件而實(shí)現(xiàn)二個(gè)或多個(gè)節(jié)點(diǎn)(以及二個(gè)或多個(gè)訊號(hào)能被多任務(wù)處理、調(diào)變，或否則甚至在共同模式下接收或輸出而被區(qū)別)。下列之說(shuō)明系關(guān)于"連接(connected)"或"耦接(coupled)"在一起之組件或節(jié)點(diǎn)或特征。如此處所使用的，除非明確地說(shuō)明，否則"連接"意指一個(gè)組件/節(jié)點(diǎn)/特征系直接結(jié)合到(或直接溝通(communicate))另一個(gè)組件/節(jié)點(diǎn)/特征，而不須以機(jī)械方式。同樣情況，除非明確地說(shuō)明，否則"耦接"意指一個(gè)組件/節(jié)點(diǎn)/特征系直接或間接結(jié)合到(或直接或間接連通)另一個(gè)組件/節(jié)點(diǎn)/特征，而不須以機(jī)械方式。于是，雖然顯示于圖13中之示意圖描繪組件之一個(gè)例子設(shè)置，但是額外的插入組件、裝置、特征、或組件可出現(xiàn)于本發(fā)明之實(shí)施例中(假設(shè)系統(tǒng)之功能未有不利的影響)。圖3為依照本發(fā)明之范例實(shí)施例配置之閃存系統(tǒng)300之示意表示。系統(tǒng)300為極度簡(jiǎn)化之范例實(shí)施例表示，而系統(tǒng)300之實(shí)際配置可包括未顯示于圖3中之習(xí)知的組件、邏輯、組件、和功能。簡(jiǎn)言之，提供系統(tǒng)300用來(lái)施行程序化、驗(yàn)證、軟程序化和擦除使用虛擬接地架構(gòu)之核心單元陣列302。關(guān)于此點(diǎn)，核心單元陣列302內(nèi)之內(nèi)存單元可以是雙位內(nèi)存單元(參照?qǐng)D1)、單位元內(nèi)存單元、或任何適當(dāng)配置之閃存單元。于實(shí)際實(shí)施例中，核心單元陣列302被劃分成復(fù)數(shù)個(gè)區(qū)段(sector)，于區(qū)段內(nèi)之內(nèi)存單元經(jīng)由共享相同區(qū)段地址之所有字符線而群組在一起。應(yīng)了解到可以用任何數(shù)目之不同的配置來(lái)實(shí)現(xiàn)核心單元陣列302，例如，于16個(gè)單元之16個(gè)正常位和16個(gè)互補(bǔ)位所組成之128,000個(gè)區(qū)段。此外，核心單元陣列302可以使用任何數(shù)目之區(qū)段(在可實(shí)施之限制內(nèi))。閃存系統(tǒng)300包括耦接于核心單元陣列302之地址譯碼器304用來(lái)于對(duì)核心單元陣列302執(zhí)行之各種操作(例如，程序化、讀取、驗(yàn)證、軟程序化、擦除)期間譯碼輸入和/或輸出(I/O)訊號(hào)。于此例中，地址譯碼器304接收來(lái)自系統(tǒng)控制器(未圖標(biāo))等之地址總線信息。地址譯碼器304可耦接到位線選擇和控制邏輯306，該控制邏輯306如需要適當(dāng)?shù)嘏渲贸蛇x擇一個(gè)或多個(gè)希望的位線，用以支持此處所說(shuō)明之各種閃存操作。同樣情況，地址譯碼器304可耦接至字符線選擇和控制邏輯308，該控制邏輯308如需要適當(dāng)?shù)嘏渲贸蛇x擇一個(gè)或多個(gè)希望的字符線，用以支持此處所說(shuō)明之各種閃存操作。系統(tǒng)300可影響已知的尋址和交換技術(shù)以選擇核心單元陣列302中之所希望之目標(biāo)單元(或復(fù)數(shù)個(gè)目標(biāo)單元)用來(lái)程序化、軟程序化、讀取、擦除、程序驗(yàn)證、擦除驗(yàn)證、軟程序驗(yàn)證、等等。閃存系統(tǒng)300亦可使用命令邏輯組件310，該命令邏輯組件310可包括狀態(tài)機(jī)312或與狀態(tài)機(jī)312溝通。于系統(tǒng)300之范例實(shí)施例中，命令邏輯組件310和/或狀態(tài)機(jī)312可與通用處理器(generalpurposeprocessor)、內(nèi)容可尋址內(nèi)存、數(shù)字訊號(hào)處理器、應(yīng)用特定集成電路(ASIC)、場(chǎng)可程序門(mén)陣列、任何適當(dāng)?shù)目沙绦蜻壿嬔b置、分離閘(discretegate)或晶體管邏輯、分離硬件組件(discretehardwarecomponent)、或他們的任何組合來(lái)執(zhí)行或?qū)嵤?，指定以?shí)施此處所說(shuō)明之功能。就此方面，處理器可被實(shí)現(xiàn)為微處理器、控制器、微控制器、或狀態(tài)機(jī)。處理器亦可被實(shí)作為計(jì)算裝置之組合，例如，數(shù)字訊號(hào)處理器和微處理器、復(fù)數(shù)個(gè)微處理器、一個(gè)或多個(gè)微處理器結(jié)合數(shù)字訊號(hào)處理器核心之組合，或任何其它的此種配置。于此例中，命令邏輯組件310使用適當(dāng)?shù)幕ミB組件、結(jié)構(gòu)、或架構(gòu)耦接至核心單元陣列302。命令邏輯組件310和狀態(tài)機(jī)312可接收來(lái)自連接至系統(tǒng)控制器等之?dāng)?shù)據(jù)總線之命令或指令。此命令或指令引動(dòng)(invoke)嵌入于命令邏輯組件310和狀態(tài)機(jī)312中之演算。演算執(zhí)行關(guān)于程序化、讀取、擦除、軟程序化、驗(yàn)證、和此處將要說(shuō)明之其它操作之各種工作和處理。而且，關(guān)于此處所揭示之實(shí)施例所說(shuō)明的方法或演算之步驟，可用硬件、韌體、由處理器執(zhí)行之軟件模塊、或他們的任何實(shí)際組合而直接實(shí)現(xiàn)。軟件模塊可存在于RAM內(nèi)存、閃存、ROM內(nèi)存、EPROM內(nèi)存、EEPROM內(nèi)存、緩存器、硬盤(pán)、可移磁盤(pán)(removabledisk)、CD-ROM、或任何于此技術(shù)中已知的其它形式之儲(chǔ)存媒體中。閃存系統(tǒng)300亦可包括電壓產(chǎn)生器組件314，該電壓產(chǎn)生器組件314耦接于核心單元陣列302、命令邏輯組件310、和狀態(tài)機(jī)312。電壓產(chǎn)生器組件314由命令邏輯組件310和/或狀態(tài)機(jī)312所控制。電壓產(chǎn)生器組件314適當(dāng)?shù)嘏渲贸僧a(chǎn)生與核心單元陣列302中內(nèi)存單元之程序化、讀取、擦除、軟程序化、和驗(yàn)證有關(guān)所需的電壓。舉例而言，電壓產(chǎn)生器組件314可包括或利用一個(gè)或多個(gè)電荷泵，一個(gè)或多個(gè)分壓電路、和/或一個(gè)或多個(gè)不同的電壓源。電壓產(chǎn)生器組件314可指定以提供任何數(shù)目之固定、可變、和/或動(dòng)態(tài)可調(diào)整的電壓訊號(hào)。如以下之更詳細(xì)說(shuō)明，電壓產(chǎn)生器組件314系配置成產(chǎn)生和施加下列至核心單元陣列302，而沒(méi)有限制程序化電壓(Vc)施加到目標(biāo)單元的字符線；漏極偏壓(VD)施加到目標(biāo)單元之可選擇位線；襯底偏壓(VB)施加到目標(biāo)單元之半導(dǎo)體襯底；驗(yàn)證電壓施加到參考單元的字符線；以及偏壓施加到參考單元。圖4為依照本發(fā)明之范例實(shí)施例描繪CHE程序化操作之示意圖。圖4顯示在配置于虛擬接地架構(gòu)之內(nèi)存裝置陣列內(nèi)之四個(gè)內(nèi)存單元。雖然非本發(fā)明之必要，但是這些內(nèi)存單元可以是如前面所述之雙位內(nèi)存單元；各單元包括對(duì)應(yīng)于陣列中字符線之柵極，各單元包括對(duì)應(yīng)于陣列中一條位線的可選擇源極/漏極，以及各單元包括對(duì)應(yīng)于陣列中另一條位線的可選擇漏極/源極。關(guān)于此點(diǎn)，圖4顯示第一位線BL1、第二位線BL2、選擇的字符線402、三條未選擇的字符線404、和陣列中之目標(biāo)單元406。于實(shí)作上，未選擇的字符線404接地。目標(biāo)單元406表示已被選擇用于程序化的單元，而剩余的三個(gè)單元表示尚未被選擇用于程序化的單元。雖然圖4中未顯示，但是陣列將典型地包括不需被選用于程序化目標(biāo)單元406之額外的位線。未選擇的位線為處于浮置狀態(tài)或連接至非常高的電阻以有效地產(chǎn)生開(kāi)路電路之狀況。于雙位內(nèi)存單元之情況，圖4描繪對(duì)于右位之程序化操作程序化電壓施加到對(duì)應(yīng)于目標(biāo)單元406的字符線，亦即，字符線402;漏極偏壓施加到對(duì)應(yīng)于目標(biāo)單元406之漏極之可選擇位線(于此例中BL2);以及對(duì)應(yīng)于目標(biāo)單元406之源極之可選擇位線(于此例中BL1)接地。再者，對(duì)于此種習(xí)知的程序化，目標(biāo)單元406之半導(dǎo)體襯底接地(換言之，VB為O伏特)。對(duì)于此種習(xí)知的程序化，程序化電壓典型約9.5伏特，漏極偏壓典型約4.0伏特，而源極偏壓接地為O伏特。這些習(xí)知的程序化條件可能在陣列中字符線之間、和/或于陣列的位線接觸區(qū)之未選擇的字符線404下方造成過(guò)多的位線漏電流。于圖4中，想要之程序化電流標(biāo)示IPK，而不想要的位線漏電流標(biāo)示ILEAK。當(dāng)漏極偏壓增加時(shí)，位線漏電流增加，而對(duì)于多數(shù)實(shí)際的漏極偏壓漏電流能超過(guò)10微安培。漏電流傳導(dǎo)經(jīng)過(guò)陣列并造成程序化操作期間浪費(fèi)功率消耗。此寄生漏電流于閃存裝置之壽命中一般會(huì)增加，造成于后續(xù)的程序化操作期間甚至更浪費(fèi)功率消耗。亦可參照?qǐng)D4說(shuō)明依照本發(fā)明實(shí)施例之程序化操作。欲解決過(guò)多漏電流之問(wèn)題，于目標(biāo)單元406之半導(dǎo)體襯底建立負(fù)襯底偏壓(-VB)。襯底偏壓施加到p井，被程序化之區(qū)段位于井中。當(dāng)施加襯底偏壓時(shí)，置各區(qū)段于分離之p井中會(huì)減少必須被充電之電容。施加負(fù)襯底偏壓會(huì)提升閾值電壓而因此減少漏電流。對(duì)于未選用的單元增加閾值電壓是重要的。于范例實(shí)施例中，閃存系統(tǒng)能用此負(fù)襯底偏壓控制位線漏電流，以及閃存系統(tǒng)可被適當(dāng)?shù)嘏渲贸蔀轫憫?yīng)目標(biāo)單元406之程序化VT、為響應(yīng)用于裝置之所希望的位線漏電流容限(tolerance)、為響應(yīng)目標(biāo)單元406的寫(xiě)入周期(cycle)狀態(tài)、為響應(yīng)陣列的寫(xiě)入周期狀態(tài)、為響應(yīng)裝置之年限(age)、和/或?yàn)轫憫?yīng)其它的操作狀況、參數(shù)、或規(guī)格，而界定、調(diào)整、和/或動(dòng)態(tài)地改變負(fù)襯底偏壓電位。可使用任何適當(dāng)?shù)募夹g(shù)、電路、結(jié)構(gòu)、或架構(gòu)而執(zhí)行建立負(fù)襯底偏壓。例如，可使用適當(dāng)配置之電壓產(chǎn)生器(例如，圖3中之電壓產(chǎn)生器組件314)主動(dòng)地產(chǎn)生負(fù)襯底偏壓。然后，能使用任何適當(dāng)?shù)膶?dǎo)電12組件或配置將主動(dòng)產(chǎn)生之負(fù)襯底偏壓施加到半導(dǎo)體襯底。下列為典型例如閃存裝置(具有雙位內(nèi)存單元之陣列)施行上述新程序化技術(shù)之電壓范圍字符線電壓為7.0伏特至10.0伏特之間；漏極偏壓為2.5伏特至5.0伏特之間；以及負(fù)襯底偏壓為-0.5伏特至-5.0伏特之間。亦希望為響應(yīng)施加之負(fù)襯底偏壓而調(diào)整漏極偏壓(相對(duì)于習(xí)知程序化操作期間所用之漏極偏壓)。關(guān)于此點(diǎn)，因?yàn)橛靡r底偏壓加強(qiáng)程序化速度，將可能減少漏極偏壓。此將進(jìn)一步幫助減少漏電流。例如，漏極偏壓可能下降大約0.5伏特。于實(shí)作上，各單元的位線形成在半導(dǎo)體襯底上，如上述雙位內(nèi)存單元100之說(shuō)明(參看圖1)。于此范例中，各單元的位線具有N型導(dǎo)電性且半導(dǎo)體襯底具有P型導(dǎo)電性。因此，于目標(biāo)單元406之半導(dǎo)體襯底上建立負(fù)襯底偏壓減少來(lái)自BL1的位線漏電流流至半導(dǎo)體襯底。換言之，負(fù)襯底偏壓造成此接面之反偏壓，其切斷漏電流流動(dòng)。上述之程序化技術(shù)有助于使用較短的單元信道長(zhǎng)度，而不會(huì)在程序化操作期間產(chǎn)生過(guò)多的漏電流。一般而言，由于信道電阻的減小，當(dāng)信道長(zhǎng)度減少時(shí)漏電流會(huì)增加。結(jié)果，當(dāng)閃存裝置縮小尺寸時(shí)漏電流變得更顯著。使用適當(dāng)比例之負(fù)VB電位能夠減少此種漏電流，而使得能實(shí)現(xiàn)較短的信道長(zhǎng)度而沒(méi)有顯著的操作電源損失。圖5為依照本發(fā)明之范例實(shí)施例描繪驗(yàn)證操作之示意圖。圖5顯示在配置于虛擬接地架構(gòu)之內(nèi)存裝置陣列內(nèi)之四個(gè)內(nèi)存單元。于圖5中內(nèi)存單元之配置和操作相似于上述關(guān)于圖4中者，而共同的特征、組件、和功能于此處將不贅述。圖5顯示于陣列中之第一位線BL1、第二位線BL2、選擇的字符線502、三條未選擇的字符線504、和目標(biāo)單元506。目標(biāo)單元506表示已被選擇用于驗(yàn)證操作(例如，程序驗(yàn)證、軟程序驗(yàn)證、或擦除驗(yàn)證)的單元，而剩余的三個(gè)單元表示尚未被選擇用于驗(yàn)證的單元。執(zhí)行閃存驗(yàn)證操作以檢核是否目標(biāo)內(nèi)存單元之VT依于特定的驗(yàn)證操作而在對(duì)應(yīng)于可接受之軟程序化狀態(tài)、可接受之擦除狀態(tài)、或可接受之程序化狀態(tài)所希望之范圍內(nèi)。關(guān)于此點(diǎn)，圖6為顯示于范例雙位內(nèi)存單元陣列中一些單元(或位)之擦除單元閾值電壓分布和程序化單元閾值電壓分布之分布圖600，連同需要軟程序化之過(guò)度擦除(over-erased)單元之分布圖。尤其是，圖6顯示所希望之擦除單元閾值電壓分布602與所希望之程序化單元閾值電壓分布604之例示雙位內(nèi)存陣列之特性單元閾值電壓分布曲線。于擦除操作后，一些單元已被過(guò)度擦除，產(chǎn)生對(duì)于過(guò)度擦除單元(陰影區(qū)606)之過(guò)低的Vt信，該過(guò)度擦除單元可能引起后續(xù)的讀取、程序驗(yàn)證、或擦除操作之問(wèn)題。軟程序化技術(shù)藉由施加一個(gè)或多個(gè)程序化脈波于過(guò)度擦除單元而典型用來(lái)更正該過(guò)度擦除單元。軟程序化提升(或更正)這些單元之低VT值以有效將陣列中擦除的單元之VT分布窄化。藉由比較產(chǎn)生于目標(biāo)內(nèi)存元之電流與具有可接受之VVt之參考內(nèi)存單元之電流而執(zhí)行軟程序驗(yàn)證。于此例中，軟程序驗(yàn)證參考位準(zhǔn)為0.7伏特(由組件符號(hào)608識(shí)別)。于擦除操作后，一些單元可保持欠擦除狀態(tài)(under-erased)，對(duì)于欠擦除單元產(chǎn)生過(guò)高的vt值。于此實(shí)例中，若單元之vt值超過(guò)1.7伏特(由組件符號(hào)610識(shí)別)，則該單元被視為是欠擦除、未擦除、或被程序化。藉由比較產(chǎn)生于目標(biāo)內(nèi)存單元之電流與具有可接受之VT之參考內(nèi)存單元之電流而執(zhí)行擦除驗(yàn)證。于此例中，擦除驗(yàn)證參考位準(zhǔn)為1.7伏特。若單元被視為欠擦除，則一個(gè)或多個(gè)額外的擦除脈波將被施加到該單元來(lái)企圖降低其vt值低于擦除驗(yàn)證參考位準(zhǔn)。于程序化操作后，一些單元可保持于欠程序化狀態(tài)，對(duì)于欠程序化單元產(chǎn)生過(guò)低的Vt値。習(xí)知的程序化技術(shù)藉由施加一個(gè)或多個(gè)額外的程序化脈波于該欠程序化單元而更正該欠程序化單元。此等額外地程序化提升(或更正)于孩等単元上之低Vt。藉由比較產(chǎn)生于目標(biāo)內(nèi)存單元之電流與具有可接受VT之參考內(nèi)存單元之電流而執(zhí)行程序驗(yàn)證。于此例中，程序驗(yàn)證參考位準(zhǔn)為4.0伏特(由組件符號(hào)612識(shí)別)。圖5描繪對(duì)于右位之一般驗(yàn)證操作驗(yàn)證電壓施加到對(duì)應(yīng)于目標(biāo)單元506的字符線，亦即，字符線502;漏極偏壓施加到對(duì)應(yīng)于目標(biāo)單元506之漏極之可選擇位線(于此例中BL2);以及對(duì)應(yīng)于目標(biāo)單元506之源極之可選擇位線(于此例中BL1)接地。再者，對(duì)于習(xí)知的驗(yàn)證操作，目標(biāo)單元506之半導(dǎo)體襯底接地(換言之，vb為O伏特)。這些習(xí)知的驗(yàn)證條件可能在陣列中字符線間和/或于陣列的位線接觸區(qū)(如上述于習(xí)知程序化操作之情況)造成未選擇的字符線504下方之過(guò)多的位線漏電流。于圖5中，欲驗(yàn)證的電流標(biāo)記為IvFY，而不希望的位線漏電流標(biāo)記為Ileak。漏電流傳導(dǎo)經(jīng)過(guò)陣列并且當(dāng)驗(yàn)證過(guò)程比較該測(cè)量電流與參考電流時(shí)可能引起錯(cuò)誤。此問(wèn)題于驗(yàn)證操作期間尤其值得注意，驗(yàn)證操作一般要求正確的傳導(dǎo)非常低的電流(例如，僅10微安培)經(jīng)過(guò)目標(biāo)單元。有了如此低的驗(yàn)證電流，即使稍微的漏電流(例如，4微安培)也能夠于驗(yàn)證過(guò)程中引出明顯的錯(cuò)誤。依照本發(fā)明之實(shí)施例之驗(yàn)證操作亦可參照?qǐng)D5作說(shuō)明。下列之說(shuō)明應(yīng)用于程序驗(yàn)證操作、擦除驗(yàn)證操作、和軟程序驗(yàn)證操作。欲解決過(guò)多漏電流之問(wèn)題，于目標(biāo)區(qū)段之半導(dǎo)體襯底建立負(fù)襯底偏壓。此負(fù)襯底偏壓于圖5中標(biāo)記為-VB。負(fù)襯底偏壓提升閾值電壓并且關(guān)斷于未選擇的單元中以及于字符線與接點(diǎn)間之漏電流。于范例實(shí)施例中，閃存系統(tǒng)能用此負(fù)襯底偏壓控制位線漏電流，以及閃存系統(tǒng)可被適當(dāng)?shù)嘏渲贸蔀轫憫?yīng)目標(biāo)單元506之所希望VT、為響應(yīng)用于裝置之所希望的位線漏電流容限、為響應(yīng)目標(biāo)單元506的寫(xiě)入周期狀態(tài)、為響應(yīng)陣列的寫(xiě)入周期狀態(tài)、為響應(yīng)裝置之年限、和/或?yàn)轫憫?yīng)其它的操作狀況、參數(shù)、或規(guī)格，而界定、調(diào)整、和/或動(dòng)態(tài)地改變負(fù)襯底偏壓電位。可使用任何適當(dāng)?shù)募夹g(shù)、電路、結(jié)構(gòu)、或架構(gòu)而執(zhí)行建立負(fù)襯底偏壓。尤其是，可使用例如上述描繪于圖4中之新的程序化操作之情況技術(shù)而主動(dòng)產(chǎn)生負(fù)襯底偏壓。依于特定的驗(yàn)證操作，驗(yàn)證電壓可表示程序驗(yàn)證電壓、擦除驗(yàn)證電壓、或軟程序驗(yàn)證電壓。特定的驗(yàn)證電壓位準(zhǔn)可依照所希望或所期望之驗(yàn)證電流和/或適合特殊驗(yàn)證操作之需要而改變。下列為典型之例如閃存裝置(具有雙位內(nèi)存單元之陣列)執(zhí)行此處所說(shuō)明之驗(yàn)證技術(shù)之電壓范圍驗(yàn)證電壓為2.0伏特至6.0伏特之間；漏極偏壓為0.5伏特至2.0伏特之間；和負(fù)襯底偏壓為-0.5伏特至-5.0伏特之間。如上述用來(lái)程序化操作之狀況，亦可能需要調(diào)整相關(guān)于習(xí)知驗(yàn)證操作期間使用之漏極偏壓之漏極偏壓。亦如上所提及的對(duì)于程序化操作情況，于目標(biāo)單元506之半導(dǎo)體襯底建立負(fù)襯底偏壓減少了來(lái)自BL1的位線漏電流流至半導(dǎo)體襯底。于實(shí)作上，負(fù)襯底偏壓能顯著減少或消除lLEAK成分使得傳導(dǎo)經(jīng)過(guò)目標(biāo)單元506之IvFY電流能由閃存系統(tǒng)正確處理。換言之，依照本發(fā)明之范例實(shí)施例之驗(yàn)證操作不包括固有存在于習(xí)知驗(yàn)證操作之錯(cuò)誤來(lái)源。于范例實(shí)施例中，施加之負(fù)vb偏壓電位能夠控制漏電流在容限范圍內(nèi)，例如，l或2微安培。閃存系統(tǒng)獲得傳導(dǎo)經(jīng)過(guò)目標(biāo)單元之測(cè)量電流(而且，此測(cè)量電流包括微量的(若有的話)位線漏電流)，以參考單元產(chǎn)生對(duì)應(yīng)之參考電流，以及比較該測(cè)量電流與該參考電流以獲得比較指示(indicator)。理想情況是，測(cè)量電流將非常接近實(shí)際的驗(yàn)證電流。然后閃存系統(tǒng)能根據(jù)該比較指示判定目標(biāo)單元中給定的Vt是否適當(dāng)。參照?qǐng)D6，于程序驗(yàn)證操作期間，閃存系統(tǒng)可判定是否該比較指示對(duì)應(yīng)于其為在程序驗(yàn)證參考位準(zhǔn)612之上或之下之vt。相似地，于擦除驗(yàn)證操作期間，閃存系統(tǒng)可判定是否該比較指示對(duì)應(yīng)于其為在擦除驗(yàn)證參考位準(zhǔn)610之上或之下之vt。同樣地，于軟程序驗(yàn)證操作期間，閃存系統(tǒng)可判定是否該比較指示對(duì)應(yīng)于其為在軟程序驗(yàn)證參考位準(zhǔn)608之上或之下之Vt。測(cè)量電流與參考電流之比較，以及比較結(jié)果之處理，可依已知的方法執(zhí)行。此等已知態(tài)樣之閃存驗(yàn)證操作此處將不詳細(xì)說(shuō)明。上述說(shuō)明之新的程序化技術(shù)亦減少鄰接到被程序化單元的單元中程序干擾之可能性。關(guān)于此點(diǎn)，圖7為依照本發(fā)明之范例實(shí)施例描繪程序化操作之示意圖，而圖8為依照本發(fā)明之范例實(shí)施例于程序化操作期間二個(gè)鄰接雙位內(nèi)存單元之剖面圖。于圖7中內(nèi)存單元之設(shè)置和操作相似于上述相關(guān)于圖4中者，而共同特征、組件、和功能于此處將不贅述。此外，于圖8中內(nèi)存單元之習(xí)知的結(jié)構(gòu)和操作態(tài)樣(其可相似于上述相關(guān)于圖1說(shuō)明)此處將不說(shuō)明。圖7顯示設(shè)置于虛擬接地架構(gòu)之內(nèi)存裝置陣列內(nèi)之復(fù)數(shù)個(gè)內(nèi)存單元。雖然非本發(fā)明之必要，但是這些內(nèi)存單元可以是如前面所說(shuō)明之雙位內(nèi)存單元。關(guān)于此點(diǎn)，圖7顯示陣列中之四條位線(BL0至BL3)、選擇的字符線702、三條未選擇的字符線704、和目標(biāo)單元706。于實(shí)作上，未選擇的字符線704接地。目標(biāo)單元706表示已被選擇用來(lái)程序化的單元，而剩余的單元表示尚未被選擇用來(lái)程序化的單元。雖然圖7中未顯示，但是該陣列將典型包括不需被選擇用來(lái)程序化目標(biāo)單元706之額外的位線和字符線。未選擇的位線為處于浮置狀態(tài)或連接至非常高的電阻以有效地產(chǎn)生開(kāi)路電路之狀況。于雙位內(nèi)存單元之情況，圖7描繪對(duì)于目標(biāo)單元706之右位之程序化操作程序化電壓施加到對(duì)應(yīng)于目標(biāo)單元706的字符線，亦即，字符線702;漏極偏壓Vo施加到對(duì)應(yīng)于目標(biāo)單元706之漏極之可選擇位線(于此例中BL2);以及對(duì)應(yīng)于目標(biāo)單元706之源極之可選擇位線(于此例中BL1)接地。目標(biāo)單元706之半導(dǎo)體襯底接地(換言之，VB為0伏特)之習(xí)知的程序化操作可能造成與目標(biāo)單元706共享字符線702之鄰接單元708中之程序干擾。于此例中，鄰接單元708亦與目標(biāo)單元706共享BL2。當(dāng)電子(其否則用來(lái)程序化目標(biāo)單元)擴(kuò)散于由目標(biāo)單元和鄰接單元之間共享的位線下方，并注入到該鄰接單元之電荷捕獲材料時(shí)，發(fā)生程序干擾。當(dāng)位線的尺寸于寬度和接面深度上皆減小時(shí)，鄰接裝置之程序干擾則增加，如此電子擴(kuò)散于位線的周?chē)兊酶菀?。因此，于縮小之閃存陣列中減少此種程序干擾之可能性是很重要的。依照本發(fā)明實(shí)施例之程序化操作亦可參照?qǐng)D7和圖8說(shuō)明。欲解決程序干擾之問(wèn)題，于目標(biāo)單元706之半導(dǎo)體襯底建立負(fù)襯底偏壓(-VB)。于范例實(shí)施例中，閃存系統(tǒng)能用此負(fù)襯底偏壓減少于鄰接單元708中程序干擾效果，以及閃存系統(tǒng)可被適當(dāng)?shù)嘏渲贸蔀轫憫?yīng)目標(biāo)單元706之程序化VT、為響應(yīng)用于裝置之所希望的位線漏電流容限、為響應(yīng)目標(biāo)單元706的寫(xiě)入周期狀態(tài)、為響應(yīng)陣列的寫(xiě)入周期狀態(tài)、為響應(yīng)裝置之年限、和/或?yàn)轫憫?yīng)其它的操作狀況、參數(shù)、或規(guī)格，而界定、調(diào)整、和/或動(dòng)態(tài)地改變負(fù)襯底偏壓電位。可使用任何適當(dāng)?shù)募夹g(shù)、電路、結(jié)構(gòu)、或架構(gòu)而執(zhí)行建立負(fù)襯底偏壓。尤其是，可使用例如上述圖4中所描繪之新程序化操作之情況的技術(shù)而主動(dòng)地產(chǎn)生負(fù)襯底偏壓。參照?qǐng)D8，各單元的位線形成于半導(dǎo)體襯底710中，如于上述雙位內(nèi)存單元100中之說(shuō)明(參看圖1)。于此實(shí)例中，各單元的位線具有N型導(dǎo)電性而半導(dǎo)體襯底具有P型導(dǎo)電性。圖8描繪目標(biāo)單元706之右位712之程序化，于程序化期間熱電子注入到目標(biāo)單元706之電荷捕獲材料。圖8中之實(shí)線箭號(hào)表示這些熱電子之路徑。于程序化操作期間，目標(biāo)單元706之偏壓改變半導(dǎo)體襯底710內(nèi)之空乏區(qū)而使得程序化電流(IPR)能如圖7中指示而流動(dòng)。圖8描繪具有由負(fù)襯底偏壓所引起之延伸輪廓之范例空乏區(qū)714。負(fù)襯底偏壓在BL2下方之區(qū)域之半導(dǎo)體襯底710內(nèi)延伸空乏區(qū)714。詳言之，空乏區(qū)714之較低邊緣變成更深并且朝向BL2下方區(qū)域中半導(dǎo)體襯底710之底部遷移。此延伸之空乏區(qū)714能于程序化期間藉由有效的"阻隔"電子擴(kuò)散于BL2周?chē)?若沒(méi)有負(fù)襯底偏壓則可能發(fā)生)而減少BL2下方之電子擴(kuò)散。于圖8中的虛線箭號(hào)表示由延伸之空乏區(qū)714所阻隔之電子擴(kuò)散路徑。對(duì)照之下，于習(xí)知的程序化操作期間空乏區(qū)可為較淺，造成BL1與鄰接單元708之電荷捕獲材料716之間之開(kāi)路路徑(openpath)。結(jié)果，施加負(fù)襯底偏壓于半導(dǎo)體襯底710減少了在BL2下方之電子擴(kuò)散，而因此減少于鄰接單元708中程序干擾之可能性。雖然于上述詳細(xì)說(shuō)明中已呈現(xiàn)了至少一個(gè)實(shí)施范例，但是應(yīng)該了解到存在有許多之變化。亦應(yīng)該了解到范例實(shí)施例或諸實(shí)施例并不欲以任何方式限制本發(fā)明之范圍、應(yīng)用、或配置。而是，以上之詳細(xì)說(shuō)明將提供熟悉此項(xiàng)技術(shù)者方便的準(zhǔn)則用以施行本發(fā)明之實(shí)施例。應(yīng)了解到在不脫離本發(fā)明之范圍下可以對(duì)組件的功能和配置作各種改變，本發(fā)明之范圍由申請(qǐng)專(zhuān)利范圍所界定，該申請(qǐng)專(zhuān)利范圍包括于提出該申請(qǐng)專(zhuān)利范圍時(shí)已知的等效物與可預(yù)見(jiàn)之等效物。18權(quán)利要求1、一種程序化非揮發(fā)性?xún)?nèi)存裝置的方法，該非揮發(fā)性?xún)?nèi)存裝置具有設(shè)置于虛擬接地架構(gòu)中的單元陣列，各單元包含對(duì)應(yīng)于該陣列中的字符線(702)的柵極、形成于半導(dǎo)體襯底(710)中并對(duì)應(yīng)于該陣列中的位線的可選擇的源極/漏極、以及形成于該半導(dǎo)體襯底(710)中并對(duì)應(yīng)于該陣列中的位線的可選擇的漏極/源極，該方法包括下列步驟選擇該陣列中的目標(biāo)單元(706)以用于程序化；施加程序化電壓至對(duì)應(yīng)于該目標(biāo)單元(706)的該字符線(702)；施加漏極偏壓至對(duì)應(yīng)于該目標(biāo)單元(706)的該漏極的第一可選擇位線(BL2)；以及在該目標(biāo)單元(706)的該半導(dǎo)體襯底(710)處用負(fù)襯底偏壓控制位線漏電流。2、如權(quán)利要求l所述的方法，進(jìn)一步包括為響應(yīng)位線漏電流容限而定義該負(fù)襯底偏壓。3、如權(quán)利要求1所述的方法，進(jìn)一步包括為響應(yīng)該目標(biāo)單元(706)的寫(xiě)入周期狀態(tài)而調(diào)整該負(fù)襯底偏壓。4、如權(quán)利要求1所述的方法，進(jìn)一步包括依照該目標(biāo)單元(706)的程序閾值電壓而定義該負(fù)襯底偏壓。5、如權(quán)利要求l所述的方法，進(jìn)一步包括施加該負(fù)襯底偏壓至該目標(biāo)單元(706)的該半導(dǎo)體襯底(710)。6、如權(quán)利要求1所述的方法，進(jìn)一步包括用該負(fù)襯底偏壓減少相對(duì)于該目標(biāo)單元(706)共享的該字符線(702)的鄰接單元(708)中的程序干擾的影響。7、一種驗(yàn)證施行于非揮發(fā)性?xún)?nèi)存裝置的操作的方法，該非揮發(fā)性?xún)?nèi)存裝置具有設(shè)置于虛擬接地架構(gòu)中的單元陣列，各單元包含對(duì)應(yīng)于該陣列中的字符線(702)的柵極、形成于半導(dǎo)體襯底(710)中并對(duì)應(yīng)于該陣列中的位線的可選擇的源極/漏極、以及形成于該襯底(710)中并對(duì)應(yīng)于該陣列中的位線的可選擇的漏極/源極，該方法包括下列步驟施加驗(yàn)證電壓到對(duì)應(yīng)于目標(biāo)單元(706)的該字符線(702);施加漏極偏壓到對(duì)應(yīng)于該目標(biāo)單元(706)的該漏極的第一可選擇位線(BL2);在該目標(biāo)單元(706)的該半導(dǎo)體襯底(710)處用負(fù)襯底偏壓控制位線漏電流；以及處理傳導(dǎo)通過(guò)該目標(biāo)單元(706)的驗(yàn)證電流。8、如權(quán)利要求7所述的方法，其中，該驗(yàn)證電壓為程序驗(yàn)證電壓、擦除驗(yàn)證電壓、或軟程序驗(yàn)證電壓的其中一者。9、如權(quán)利要求7所述的方法，進(jìn)一步包括為響應(yīng)位線漏電流容限而定義該負(fù)襯底偏壓。10、如權(quán)利要求7所述的方法，進(jìn)一步包括為響應(yīng)該目標(biāo)單元(706)的寫(xiě)入周期狀態(tài)而調(diào)整該負(fù)襯底偏壓。全文摘要一種依照本發(fā)明的范例實(shí)施例配置的閃存系統(tǒng)(300)使用虛擬接地陣列架構(gòu)(302)。于程序化操作期間，用負(fù)襯底偏壓來(lái)偏壓目標(biāo)內(nèi)存單元(706)，以減少或消除漏電流，否則該漏電流可能傳導(dǎo)通過(guò)該目標(biāo)內(nèi)存單元(706)。該負(fù)襯底偏壓亦藉由在位線(BL2)下方將空乏區(qū)(714)延伸得更深而減少于鄰接目標(biāo)單元的單元(708)中之程序干擾的發(fā)生，該位線(BL2)對(duì)應(yīng)于目標(biāo)裝置之漏極。該負(fù)襯底偏壓于驗(yàn)證操作(程序驗(yàn)證、軟程序驗(yàn)證、擦除驗(yàn)證)期間亦可施加于目標(biāo)內(nèi)存單元(706)，以減少或消除漏電流，否則該漏電流于驗(yàn)證操作期間可能引出錯(cuò)誤。文檔編號(hào)G11C16/12GK101432822SQ200780014937公開(kāi)日2009年5月13日申請(qǐng)日期2007年4月5日優(yōu)先權(quán)日2006年4月5日發(fā)明者K-T·常,T·瑟蓋特申請(qǐng)人:斯班遜有限公司