專利名稱：靜態(tài)隨機存取存儲器泄漏減小電路的制作方法
技術領域：
0001本發(fā)明一般地涉及隨機存取存儲器，諸如靜態(tài)隨機存取 存儲器(SRAM)。更特別地，本發(fā)明涉及靜態(tài)隨機存取存儲器中的 泄漏電流的減小。
背景技術：
0002在諸如存儲器電路的集成電路的設計中，功率消耗是非 常受關注的問題。在存儲器電路中，存儲器陣列典型地包括多個存儲 器單元。由于在亞微米技術中集成電路部件的物理尺寸減小，并且由 于希望減小運行功率，在存儲器單元中使用具有減小的閾值電壓的晶 體管。因此，泄漏電流成為靜態(tài)功率消耗的主要部分。
0003在功率敏感應用中，有時希望減小諸如靜態(tài)隨機存取存 儲器的隨機存取存儲器的待機泄漏電流。這能夠通過關閉給靜態(tài)隨機 存取存儲器的功率實現(xiàn)。然而，這將導致靜態(tài)隨機存取存儲器損失存 儲在其中的數(shù)據(jù)。靜態(tài)隨機存取存儲器是只要功率保持施加就保持其 內容的類型的半導體存儲器。因此，在低功率消耗運行模式中，諸如 當待機時，必須在最小化由于泄漏的功率消耗的同時保持靜態(tài)隨機存 取存儲器數(shù)據(jù)。
0004
一些已知的解決方案解決減小泄漏電流。晶體管堆棧， 還稱作自反向偏壓，使用大量減小泄漏電流的技術，但是需要大量增 加存儲器單元的面積。簡單的門控接地或虛地技術對虛地節(jié)點上的電 壓的控制差。動態(tài)閾值電壓技術，還稱作體偏壓，需要稱作三阱工藝 的更加復雜的制造工藝。
0005之前的解決方案對虛地電壓的控制非常差，因此數(shù)據(jù)保 持的可靠性無法量化。大多數(shù)解決方案不具有任何用于基于任何可能 影響存儲器單元的穩(wěn)定性的電路參數(shù)限制虛地電壓的機構。
0006因此，希望提供在沒有復雜度或成本的顯著的負擔的情 況下在維持數(shù)據(jù)完整性的同時減小泄漏電流的方法。

發(fā)明內容
0007在第一示例性的實施例中，提供用于將靜態(tài)隨機存取存儲器陣列的虛地節(jié)點維持在數(shù)據(jù)保持水平的系統(tǒng)。系統(tǒng)包括用于產(chǎn)生 闊值參考電壓的闊值參考電壓產(chǎn)生電路。閾值參考電壓基于靜態(tài)隨機 存取存儲器陣列中的存儲器單元晶體管的閾值電壓。乘法器電路耦合 到閾值參考電壓產(chǎn)生電路以接收閾值參考電壓并且輸出虛地參考電 壓。虛地參考電壓等于正供給電壓和倍增因數(shù)與存儲器單元晶體管的 閾值電壓的乘積之間的差。虛地泄漏減小電路耦合到乘法器電路以接 收虛地參考電壓并且將耦合到靜態(tài)隨機存取存儲器陣列的虛地節(jié)點維 持在虛地參考電壓。
0008閾值參考電壓產(chǎn)生電路能夠包括分壓器。分壓器能夠包 括閾值參考電壓節(jié)點；耦合到閾值參考電壓節(jié)點以跟蹤靜態(tài)隨機存 取存儲器陣列中的存儲器單元晶體管的閾值電壓的閾值電壓跟蹤裝 置；和耦合到閾值參考電壓節(jié)點的電流放電裝置。
0009閾值電壓跟蹤裝置能夠耦合在正供給電壓和閾值參考電 壓節(jié)點之間，并且電流放電裝置耦合在閾值參考電壓節(jié)點和負供給電 壓之間。閾值電壓跟蹤裝置能夠包括具有與靜態(tài)隨機存取存儲器陣列 中的存儲器單元晶體管大致相同的特性的參考晶體管。參考晶體管能 夠包括n-溝道晶體管，n-溝道晶體管的柵極和漏極耦合到正供給電壓， 并且n-溝道晶體管的源極耦合到電流放電裝置。
0010閾值電壓跟蹤裝置能夠包括并行連接的多個參考晶體管。 在那種情況下，多個參考晶體管中的每個具有與靜態(tài)隨機存取存儲器 陣列中的存儲器單元晶體管大致相同的特性。
0011閾值電壓跟蹤裝置能夠包括修改的靜態(tài)隨機存取存儲器 存儲器單元。修改的靜態(tài)隨機存取存儲器存儲器單元能夠包括包含第 一和第二存儲器單元晶體管的六晶體管交叉耦合的CMOS單元。第一
存儲器單元晶體管的柵極和漏極能夠耦合到正供給電壓。第二存儲器 單元晶體管的漏極能夠連接到正供給電壓。第一和第二存儲器單元晶 體管的源極終端能夠耦合到閾值參考電壓節(jié)點。
0012電流放電裝置能夠包括電阻器或電流源。0013電流放電裝置能夠耦合在正供給電壓和閾值參考電壓節(jié) 點之間，并且閾值電壓跟蹤裝置能夠耦合在閾值參考電壓節(jié)點和負供 給電壓之間。在那種情況下，閾值電壓跟蹤裝置能夠包括具有與靜態(tài) 隨機存取存儲器陣列中的存儲器單元晶體管大致相同的特性的參考晶體管。參考晶體管能夠包括n-溝道晶體管，n-溝道晶體管的柵極和漏 極耦合到電流放電裝置，并且n-溝道晶體管的源極耦合到負供給電壓。 電流放電裝置能夠包括電阻器或電流源。
0014在一個實施例中，虛地參考電壓等于正供給電壓和倍增 因數(shù)與存儲器單元晶體管的閾值電壓的乘積之間的差。乘法器電路能 夠包括包含第一反饋鏈元件和第二反饋鏈元件的反饋路徑電路，倍增 因數(shù)基于第一反饋鏈元件與第二反饋鏈元件的比率。例如，當比率為 大約2:1時，倍增因數(shù)能夠為大約1.5。
0015乘法器電路能夠包括運算放大器，運算放大器的反相輸 入耦合到閾值參考電壓電路的輸出，并且運算放大器的非反相輸入耦 合到第 一反饋鏈元件和第二反饋鏈元件。乘法器電路還能夠包括乘法 器電路晶體管，乘法器電路晶體管的源極耦合到負供給電壓，并且乘 法器電路晶體管的柵極耦合到運算放大器的輸出，并且乘法器電路晶 體管的漏極耦合到第二反饋鏈元件，使得第二反饋鏈元件耦合在放大 器電路的漏極和運算放大器的非反相輸入之間。第 一反饋鏈元件能夠 耦合在運算放大器的非反相輸入和正供給電壓之間。在一個實施例中， 第一和第二反饋鏈元件為第一和第二電阻器。
0016泄漏減小電路能夠包括泄漏減小晶體管，泄漏減小晶 體管的源極耦合到負供給電壓；和運算放大器，運算放大器的非反相 輸入耦合到泄漏減小晶體管的漏極，并且運算放大器的輸出耦合到泄 漏減小晶體管的柵極。運算放大器的反相輸入能夠耦合到虛地參考電 壓。
0017活動模式電路能夠包括活動模式晶體管以響應活動信號 將虛地節(jié)點連接到負供給電壓。
0018在另一個示例性的實施例中，提供用于將靜態(tài)隨機存取 存儲器(SRAM)陣列的虛地節(jié)點維持在數(shù)據(jù)保持水平的系統(tǒng)，包括 用于產(chǎn)生閾值參考電壓的闊值參考電壓產(chǎn)生電路，閾值參考電壓基于 靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的閾值電壓；和耦合 到閾值參考電壓產(chǎn)生電路以接收閾值參考電壓并且輸出等于正供給電 壓和倍增因數(shù)與存儲器單元晶體管的閾值電壓的乘積之間的差的虛地
參考電壓并且將耦合到靜態(tài)隨機存取存儲器陣列的虛地節(jié)點維持在虛 地參考電壓的乘法器電路。乘法器電路能夠包括乘法器運算放大器，乘法器運算放大器具有足夠將耦合到靜態(tài)隨機存取存儲器陣列的虛地 節(jié)點維持在虛地參考電壓的輸出驅動。
0019在再一個示例性的實施例中，提供用于將靜態(tài)隨機存取 存儲器陣列的虛地節(jié)點維持在數(shù)據(jù)保持水平的方法，包括以下步驟 跟蹤靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的閾值電壓；輸 出對應正供給電壓和倍增因數(shù)與存儲器單元晶體管的閾值電壓的乘積 之間的差的虛地參考電壓；并且將靜態(tài)隨機存取存儲器陣列的虛地節(jié) 點維持在虛地參考電壓。
0020輸出虛地參考電壓的步驟能夠包括產(chǎn)生閾值參考電壓， 闊值參考電壓為靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的閾 值電壓的函數(shù)。虛地參考電壓能夠等于正供給電壓和存儲器單元晶體 管的閾值電壓的大約1.5倍之間的差。
0021在再一個示例性的實施例中，提供用于靜態(tài)隨機存取存
儲器陣列的閾值參考電壓產(chǎn)生電路，閾值參考電壓產(chǎn)生電路包括分壓
器，分壓器耦合在正供給電壓和負供給電壓之間，以產(chǎn)生閾值參考電
壓。閾值參考電壓大致等于正供給電壓和靜態(tài)隨機存取存儲器陣列中 的存儲器單元晶體管的閾值電壓之間的差。
0022分壓器能夠包括閾值參考電壓節(jié)點；耦合到閾值參考 電壓節(jié)點以跟蹤靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的閾 值電壓的閾值電壓跟蹤裝置，和耦合到閾值參考電壓節(jié)點的電流放電 裝置。閾值電壓跟蹤裝置能夠包括具有與靜態(tài)隨機存取存儲器陣列中 的存儲器單元晶體管大致相同的特性的n-溝道參考晶體管。閾值電壓 跟蹤裝置能夠包括并行連接的多個n-溝道晶體管，多個參考晶體管中 的每個具有與靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管大致相 同的特性。閾值電壓跟蹤裝置能夠包括包含第一和第二存儲器單元晶 體管的六晶體管交叉耦合的CMOS靜態(tài)隨機存取存儲器存儲器單元。 第一存儲器單元晶體管的柵極和漏極能夠耦合到正供給電壓；第二存 儲器單元晶體管的漏極能夠連接到正供給電壓；并且第一和第二存儲 器單元晶體管的源極終端能夠耦合到閾值參考電壓節(jié)點。
0023通過結合附圖閱讀下面對本發(fā)明的特定的實施例的描述， 本領域中的普通技術人員將明白本發(fā)明的其它方面和特征。


0024下面將參考附圖僅通過示例描述本發(fā)明的實施例，其中 圖1為描繪本發(fā)明的實施例的方塊圖； 圖2為圖l所示的某些塊的電路圖； 圖3為本發(fā)明的另一個實施例的塊和電路圖； 圖4為根據(jù)本發(fā)明的另一個實施例的閾值電壓參考電路的電路
圖5為根據(jù)本發(fā)明的再一個實施例的闊值電壓參考電路的電路
圖6示出了根據(jù)本發(fā)明的實施例的修改的靜態(tài)隨機存取存儲器存 儲器單元；及
圖7為根據(jù)本發(fā)明的實施例的用于陣列中的靜態(tài)隨機存取存儲器 存儲器單元的電路圖。
具體實施例方式
0025
一般地，本發(fā)明的實施例提供用于將靜態(tài)隨機存取存儲 器陣列的虛地節(jié)點維持在足夠用于維持數(shù)據(jù)保持的最小水平的方法和 系統(tǒng)。電路能夠將虛地節(jié)點維持在虛地參考電壓^-(1.5*4)，或跨過 存儲器單元維持1.5*^，其中，^為靜態(tài)隨機存取存儲器存儲器單元晶 體管的閾值電壓，并且P^為正供給電壓。通過跟蹤靜態(tài)隨機存取存儲 器陣列中的存儲器單元晶體管的，電路在維持數(shù)據(jù)完整性的同時減 小泄漏電流。闊值電壓參考電路能夠包括一個或多個存儲器單元晶體 管(并行)或特殊地布線的存儲器單元，以跟蹤存儲器單元晶體管閾 值電壓。虛地參考電壓的值能夠基于乘法器電路中的反饋鏈元件的比 率。
0026術語"晶體管闊值電壓"和"閾值電壓"^在這里用于 表示將晶體管從"關"轉變到"開"或反過來所必要的柵極電壓或截 止電壓。
0027術語"存儲器單元"在這里用于表示存儲器陣列中的單 元或核心單元。例如，在靜態(tài)隨機存取存儲器陣列中，存儲器單元為 靜態(tài)隨機存取存儲器單元。
0028術語"數(shù)據(jù)保持水平"在這里用于表示電壓水平，例如， 足夠用于維持靜態(tài)隨機存取存儲器中的數(shù)據(jù)保持的最小電壓水平。倍 增因數(shù)能夠用于確保提供給靜態(tài)隨機存取存儲器的電壓水平滿足希望的數(shù)據(jù)保持水平。例如，不大于大約1.5的倍增因數(shù)能夠用于產(chǎn)生在 減小泄漏電流的同時維持存儲器內的狀態(tài)/數(shù)據(jù)的虛地參考電壓。小于 大約1.5的倍增因數(shù)能夠導致更高的虛地參考電壓，這同樣保持數(shù)據(jù)， 超過維持數(shù)據(jù)保持所需要的水平。
0029當柵極-源極電壓差小于閾值電壓時，CMOS電路中的泄 漏電流能夠限定為漏極電流。泄漏電流典型地包括兩個主要來源由 于在活動晶體管的漏極和主體之間存儲的電荷產(chǎn)生的反向偏壓二極管 電流；和由于關閉的晶體管的源極和漏極之間的載流子擴散的亞閾值 電流。
0030已經(jīng)理論化的是，如果跨過單元施加大于等于1.5倍單 元晶體管闊值電壓^的電壓，靜態(tài)隨機存取存儲器存儲器單元將維持 其狀態(tài)。值1.5表示之前討論的倍增因數(shù)的值。本發(fā)明的實施例包括 用于產(chǎn)生參考電壓的電路，用于通過調節(jié)存儲器單元的源極電壓跨過 存儲器陣列保持1.5*4。電路結合虛地存儲器結構使用，并且使用參 考電路跟蹤存儲器單元晶體管的^ 。
0031
一些已知的方法以數(shù)字方式最小化泄漏電流。這樣的方 法將虛地電壓賦值為正供給電壓]^。和p-溝道晶體管的閾值電壓之間 的差。然而，這是開啟或關閉電路的部分的數(shù)字信號。根據(jù)本發(fā)明的 實施例，電路元件組合以產(chǎn)生作為虛地電壓的模擬電壓，其為靜態(tài)隨 機存取存儲器陣列中的存儲器單元晶體管的閾值電壓的函數(shù)。在一個
實施例中，虛地電壓等于正供給電壓和靜態(tài)隨機存取存儲器陣列中的 存儲器單元晶體管的閾值電壓的1.5倍之間的差。
0032圖1為描繪本發(fā)明的實施例的方塊圖。圖l所示的電路 塊合作以通過在仍然保持存儲的數(shù)據(jù)的同時減小跨過存儲器單元的電 壓來減小存儲器泄漏電流。電路基于存儲器晶體管閾值電壓控制虛地 節(jié)點VG，以便在全部過程條件下安全地保持存儲器單元數(shù)據(jù)。值得 注意，VG在這里用于表示節(jié)點，不表示電壓。電路使用存儲器單元 晶體管的閾值電壓^產(chǎn)生參考電壓。參考電壓用于跨過存儲器陣列將 虛地參考電壓^保持在例如1.5倍的^。這能夠通過調節(jié)在存儲器 單元的虛地節(jié)點VG處的虛地參考電壓(即，源極電壓)實現(xiàn)。
0033圖1所示的電路包括虛地電路。虛地電路為構造為產(chǎn)生 虛地電壓并且控制存儲器電路的虛地節(jié)點的任何電路。如圖l所示，虛地電路的實施例的一個示例包括閾值電壓參考電路200;乘法器 電路300;虛地泄漏減小電路400;和虛地活動模式電路500。在稍后 關于圖3描述的實施例中，乘法器電路300包括適合的電路以避免對 于虛地泄漏減小電路400的需要。虛地泄漏減小電路400和虛地活動 模式電路500能夠看作電壓跟隨器電路。圖1中還示出了存儲器陣列 600。
0034閾值電壓參考電路200產(chǎn)生參考閾值電壓77.艦，參考閾 值電壓J^ ，為存儲器陣列中的存儲器單元晶體管的閾值電壓的函數(shù)。 在一個實施例中，參考閾值電壓等于^-^，其中，F(xiàn)^為正供給電壓 并且^為存儲器陣列中的存儲器單元晶體管的閾值電壓。參考閾值電 壓Kn被乘法器電路300接收。乘法器電路300為^皿提供倍增因數(shù) 并且輸出電壓&,。 VG泄漏減小電路400接收^艦以將存儲器陣列 600的虛地節(jié)點(VG)維持在與Fg(1.5*^))相同的電壓。注意， 節(jié)點VG被存儲器陣列600的存儲器單元中的泄漏電流拉高。前面提 到的電路能夠在諸如待機的低功率消耗模式期間運轉，以減小由于泄 漏的功率消耗。在操作的活動模式中，響應信號ACTIVE開啟VG活 動模式電路500以將節(jié)點VG連接到F^，其中，^為負供給電壓。
0035圖2示出了用于圖1所示的塊200、 300、 400和500的 電路圖實施例。在圖2所示的示例中，存儲器為CMOS靜態(tài)隨機存取 存儲器。在圖2所示的實施例中，閾值電壓參考電路200包括耦合在 正供給電壓^。和負供給電壓^之間的分壓器。分壓器產(chǎn)生閾值參考電 壓^，，閾值參考電壓^ ，基于或為靜態(tài)隨機存取存儲器陣列中的存 儲器^"元晶體管的閾值電壓(4)的函數(shù)。分壓器能夠包括或限定閾 值參考電壓節(jié)點IOI。在此實施例中，閾值電壓跟蹤裝置102耦合到 閾值參考電壓節(jié)點101以跟蹤靜態(tài)隨機存取存儲器陣列中的存儲器單 元晶體管的閾值電壓。實施例還包括耦合到閾值參考電壓節(jié)點101的 電流放電裝置103。電流放電裝置103允許最小量的電流朝向閾值參 考電壓節(jié)點101流動，以便激活閣值電壓跟蹤裝置102。
0036在圖2所示的實施例中，閾值電壓跟蹤裝置102耦合在 正供給電壓和閾值參考電壓節(jié)點101之間，并且電流放電裝置103耦 合在閣值參考電壓節(jié)點和負供給電壓之間。闊值電壓跟蹤裝置102能 夠包括具有與靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管大致相同的特性的晶體管。晶體管能夠為n-溝道晶體管。如圖2所示，電流 放電裝置103能夠包括電阻器。在一個實施例中，電阻器的電阻正好 足夠高以讓正好足夠的電流通過以開啟晶體管，使得通過的電流的量 最小。
0037在閾值電壓跟蹤裝置102為晶體管并且電流放電裝置103 為電阻器的示例性的實施例中，晶體管能夠被稱作參考晶體管并且電 阻器能夠被稱作負載電阻器。在此實施例中，參考晶體管102的漏極 和柵極連接到^。并且參考晶體管102的源極連接到負載電阻器103。 通過電阻器103的小電流足夠開啟參考晶體管102。這將產(chǎn)生接近晶 體管的^的^,(漏極-源極電壓)。在此實施例中，參考晶體管102 為具有與用于靜態(tài)隨機存取存儲器600的存儲器單元中的n-溝道晶體 管大致相同的特性的n-溝道晶體管。當參考電壓^艦(P^-。上升時， 由于體效應，晶體管102的^將上升。當虛地節(jié)點處的電壓上升到 ^ -(1.5 * 4)時，這跟蹤存儲器單元晶體管的RA變化。
0038在另一個實施例中，閾值電壓跟蹤裝置102能夠包括并 行連接的多個晶體管，多個晶體管中的每個具有與靜態(tài)隨機存取存儲 器陣列中的存儲器單元晶體管大致相同的特性。使用并行連接的多個 晶體管能夠減小可能通過僅一個晶體管的工藝變化導致的參考電壓的 變化。
0039回到圖2，乘法器電路300能夠包括提供希望的倍增因 數(shù)的電路元件的任何組合。 一般地，如果輸入電壓^=^-Fp那么 乘法器電路300的輸出電壓r,二J^-(M，J，其中，M為希望的倍增 因數(shù)。圖2所示的實施例中的乘法器電路300包括運算放大器104和 反饋路徑電路以提供希望的倍增因數(shù)。反饋路徑電路能夠包括多個反 饋鏈元件。希望的倍增因數(shù)能夠基于第一反饋鏈元件105與第二反饋 鏈元件106的比率。在示例性的實施例中，第一反饋鏈元件105與第 二反饋鏈元件106的比率為2:1導致倍增因數(shù)為1.5。
0040在一個實施例中，反饋路徑電路包括乘法器晶體管107 和第一和第二反饋鏈元件105和106分別包括第一和第二電阻器。第 一電阻器105和第二電阻器106能夠描述為電阻分壓器。在此實施例 中，第一電阻器105耦合在供給電壓和運算放大器104的非反相輸入 之間。第二電阻器106耦合在運算放大器104的非反相輸入和乘法器晶體管107的漏極之間。運算放大器104的反相輸入耦合到閾值參考 電壓電路的輸出。乘法器晶體管的柵極耦合到運算放大器的輸出。乘 法器晶體管的源極耦合到負供給電壓。
0041在此示例性的實施例中，倍增因數(shù)1.5基于第一電阻器 105與第二電阻器106的比率。如果第一電阻器105的電阻通過R，表 示并且第二電阻器106的電阻通過R2表示，IVR2的比率為大約2:1 將導致大約1.5的倍增因數(shù)。使用這樣的電阻分壓器，如果輸入電壓 &_鮮為~-^，那么輸出電壓^膨為^-(l."。。在此實施例中， 允許存儲器陣列的"虛地"增加到；-(1.5*^)，使得跨過存儲器單元 的電壓總是至少為1.5*^。
0042圖2所示的VG泄漏減小電路400包括運算放大器108 和泄漏減小晶體管109。泄漏減小晶體管109的漏極耦合到VG，泄漏 減小晶體管109的柵極耦合到運算放大器108的輸出，并且泄漏減小 晶體管109的源極耦合到^。此電路經(jīng)由晶體管109的柵極上的運算 放大器108的輸出將虛地節(jié)點VG推動到&,。換句話說，電壓跟隨 器將存儲器陣列的虛地節(jié)點推動到與離開晶體管109的乘法器電路的 輸出相同的電壓-(1.5嚇J)，從而實現(xiàn)跨過存儲器陣列的電壓為 1.5*^的希望的結果。VG泄漏減小電路400能夠充當電壓調節(jié)器。
0043VG活動模式電路500包括用于響應信號ACTIVE將節(jié) 點VG驅動到電壓^的活動模式晶體管110?；顒幽Ｊ骄w管IIO在 待機模式期間關閉。當隨機存取存儲器處于正常的活動模式時，晶體 管109關閉并且晶體管IIO開啟以控制存儲器陣列的虛地節(jié)點。
0043圖3為本發(fā)明的另一個實施例的方塊和電路圖。在圖3 中，塊200、 500和600與圖2所示的相同。圖3中示出的乘法器電路 300的替代的實施例包括與圖2相比輸入終端反相的乘法器運算放大 器117。圖2所示的運算放大器104和乘法器晶體管107能夠看作圖3 所示的一個更大的運算放大器117。這樣，本發(fā)明的實施例能夠包括 實際的更大的運算放大器117,或者此更大的運算放大器能夠為下層 的電路元件的簡單表示。更大的運算放大器117或下層的運算放大器 104能夠具有足夠強的輸出驅動以在這樣的實施例中避免對于塊400 的需要。第一反饋鏈元件105耦合在供給電壓和運算放大器117的反 相輸入之間。第二反饋鏈元件106耦合在運算放大器117的反相輸入和輸出之間。運算放大器117的非反相輸入耦合到闊值參考電壓電路 的輸出。運算放大器117輸出虛地參考電壓并且將虛地參考電壓施加 到節(jié)點VG。
0045圖4為根據(jù)本發(fā)明的另一個實施例的闊值電壓參考電路 的電路圖。在此實施例中，閾值電壓跟蹤裝置為與圖2所示的晶體管 相似的晶體管402。圖4所示的電流放電裝置為電流源403。雖然電流 源403在圖4中示出為理想電流源，應該理解，此元件能夠包括任何 電流源類型的電路。晶體管402和電流源403以與如關于圖2所示的 閾值電壓跟蹤裝置和電流放電裝置的耦合描述的相似的方式在圖4所 示的電路中耦合。
0046圖5為根據(jù)本發(fā)明的再一個實施例的閾值電壓參考電路 的電路圖。在此實施例中，電流放電裝置耦合在正供給電壓和閾值參 考電壓節(jié)點之間，并且閾值電壓跟蹤裝置耦合在閾值參考電壓節(jié)點和 負供給電壓之間。在圖5所示的示例性的實施例中，電流放電裝置為 耦合到r，的電阻器503,并且闊值電壓跟蹤裝置為n-溝道晶體管502， n-溝道晶體管502的柵極和漏極耦合到電阻器503,并且n-溝道晶體 管502的源極耦合到J^。圖5所示的閾值電壓參考電路提供等于^的 輸出電壓^服。
0047圖6示出了根據(jù)本發(fā)明的實施例的修改的靜態(tài)隨機存取 存儲器存儲器單元。此修改的靜態(tài)隨機存取存儲器存儲器單元能夠用 作圖2所示的閾值電壓跟蹤裝置102,在該情況中能夠獲得更高的^跟 蹤精確度。與圖4所示的標準的單元相比，圖6所示的修改的靜態(tài)隨 機存取存儲器存儲器單元已經(jīng)重新布線，使得第一交叉耦合的n-溝道 晶體管602的柵極連接到r，并且其漏極連接到F，?，F(xiàn)在第二交叉耦 合的n-溝道晶體管604的漏極連接到r皿。交叉耦合的晶體管602和 604的源極終端連接到節(jié)點^ ，，節(jié)點^皿連接到圖2所示的電流放 電裝置103。使用圖6所示的^4儲器單元作為參考設備是有利的，因 為靜態(tài)隨機存取存儲器單元的布局能夠影響閾值電壓。
0048圖7為用于存儲器陣列600中的靜態(tài)隨機存取存儲器存 儲器單元的電路圖。靜態(tài)隨機存取存儲器存儲器單元基于標準的六晶 體管交叉耦合的CMOS單元。注意到圖2所示的參考晶體管102與圖 7所示的交叉耦合的晶體管702和704大致相同，其為n-溝道晶體管。虛地節(jié)點VG連接到晶體管702和704的源極終端。
0049總之，通過跟蹤存儲器單元晶體管的^，并且通過將存 儲器陣列推動到處于存儲器陣列中的全部"開啟"晶體管通過1.5Vj區(qū) 動的狀態(tài)，與現(xiàn)有的解決方案相比，本發(fā)明的實施例能夠提供改進的 穩(wěn)定性。根據(jù)本發(fā)明的實施例，通過在功率節(jié)省模式期間將節(jié)點VG 維持在維持穩(wěn)定數(shù)據(jù)的最小的需要的水平，能夠減小泄漏電流。
0050在上面的描述中，為了說明，已經(jīng)闡明了許多細節(jié)以便 徹底地理解本發(fā)明的示例性的實施例。然而，本領域中的普通技術人 員應該明白，實踐本發(fā)明的實施例不需要這些特定的細節(jié)。在其它情 況中，以方塊圖的形式示出了眾所周知的電氣結構和電路，以便不模 糊本發(fā)明的實施例。例如，沒有提供關于這里描述的本發(fā)明的實施例 實現(xiàn)為軟件程序、硬件電路、固件、或它們的組合的特定的細節(jié)。
0051上述本發(fā)明的實施例僅是示例性的。本領域中的普通技 術人員能夠在不偏離僅通過后附的權利要求限定的本發(fā)明的范圍的情 況下改造、修改和變化特定的實施例。
權利要求
1. 用于將靜態(tài)隨機存取存儲器(SRAM)陣列的虛地節(jié)點維持在數(shù)據(jù)保持水平的系統(tǒng)，包括用于產(chǎn)生閾值參考電壓的閾值參考電壓產(chǎn)生電路，閾值參考電壓基于靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的閾值電壓；耦合到閾值參考電壓產(chǎn)生電路以接收閾值參考電壓并且輸出等于正供給電壓和倍增因數(shù)與存儲器單元晶體管的閾值電壓的乘積之間的差的虛地參考電壓的乘法器電路；及耦合到乘法器電路以接收虛地參考電壓并且將耦合到靜態(tài)隨機存取存儲器陣列的虛地節(jié)點維持在虛地參考電壓的虛地泄漏減小電路。
2. 根據(jù)權利要求l所述的系統(tǒng)，其中，閾值參考電壓產(chǎn)生電路包 括分壓器。
3. 根據(jù)權利要求2所述的系統(tǒng)，其中，分壓器包括 閾值參考電壓節(jié)點；耦合到閾值參考電壓節(jié)點以跟蹤靜態(tài)隨機存取存儲器陣列中的存 儲器單元晶體管的閾值電壓的閾值電壓跟蹤裝置；及 耦合到闊值參考電壓節(jié)點的電流放電裝置。
4. 根據(jù)權利要求3所述的系統(tǒng)，其中，閾值電壓跟蹤裝置耦合在 正供給電壓和閾值參考電壓節(jié)點之間，并且電流放電裝置耦合在閾值 參考電壓節(jié)點和負供給電壓之間。
5. 根據(jù)權利要求3所述的系統(tǒng)，其中，閾值電壓跟蹤裝置包括具有與靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管大致相同的特性 的參考晶體管。
6. 根據(jù)權利要求5所述的系統(tǒng)，其中，參考晶體管包括n-溝道晶 體管。
7. 根據(jù)權利要求5所述的系統(tǒng)，其中，參考晶體管的柵極和漏極 耦合到正供給電壓，并且參考晶體管的源極耦合到電流放電裝置。
8. 根據(jù)權利要求3所述的系統(tǒng)，其中，閾值電壓跟蹤裝置包括并 行連接的多個參考晶體管，多個參考晶體管中的每個具有與靜態(tài)隨機 存取存儲器陣列中的存儲器單元晶體管大致相同的特性。
9. 根據(jù)權利要求3所述的系統(tǒng)，其中，閾值電壓跟蹤裝置包括修改的靜態(tài)隨機存取存儲器存儲器單元。
10. 根據(jù)權利要求9所述的系統(tǒng)，其中，修改的靜態(tài)隨機存取存 儲器存儲器單元包括包含第一和第二存儲器單元晶體管的六晶體管交 叉耦合的CMOS單元，第一存儲器單元晶體管的柵極和漏極耦合到正 供給電壓，第二存儲器單元晶體管的漏極連接到正供給電壓，第一和 第二存儲器單元晶體管的源極終端耦合到闊值參考電壓節(jié)點。
11. 根據(jù)權利要求3所述的系統(tǒng)，其中，電流放電裝置包括電阻器。
12. 根據(jù)權利要求3所述的系統(tǒng)，其中，電流放電裝置包括電流源。
13. 根據(jù)權利要求3所述的系統(tǒng)，其中，電流放電裝置耦合在正 供給電壓和閾值參考電壓節(jié)點之間，并且閾值電壓跟蹤裝置耦合在閾 值參考電壓節(jié)點和負供給電壓之間。
14. 根據(jù)權利要求13所述的系統(tǒng)，其中，閾值電壓跟蹤裝置包括 具有與靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管大致相同的特 性的參考晶體管。
15. 根據(jù)權利要求14所述的系統(tǒng)，其中，參考晶體管包括n-溝道 晶體管，n-溝道晶體管的柵極和漏極耦合到電流放電裝置，并且n-溝 道晶體管的源極耦合到負供給電壓。
16. 根據(jù)權利要求13所述的系統(tǒng)，其中，電流放電裝置包括電阻器。
17. 根據(jù)權利要求13所述的系統(tǒng)，其中，電流放電裝置包括電流源。
18. 根據(jù)權利要求1所述的系統(tǒng)，其中，乘法器電路包括包含第 一反饋鏈元件和第二反饋鏈元件的反饋路徑電路，倍增因數(shù)基于第一 反饋鏈元件與第二反饋鏈元件的比率。
19. 根據(jù)權利要求18所述的系統(tǒng)，其中，乘法器電路包括 運算放大器，運算放大器的反相輸入耦合到闊值參考電壓電路的輸出，并且運算放大器的非反相輸入耦合到第一反饋鏈元件和第二反 饋鏈元件；及乘法器電路晶體管，乘法器電路晶體管的源極耦合到負供給電壓， 并且乘法器電路晶體管的柵極耦合到運算放大器的輸出，并且乘法器電路晶體管的漏極耦合到第二反饋鏈元件，使得第二反饋鏈元件耦合 在乘法器電路的漏極和運算放大器的非反相輸入之間，第一反饋鏈元件耦合在運算放大器的非反相輸入和正供給電壓之間。
20. 根據(jù)權利要求18所述的系統(tǒng)，其中，第一和第二反饋鏈元件 每個包括電阻器。
21. 根據(jù)權利要求1所述的系統(tǒng)，其中，虛地參考電壓等于正供 給電壓和存儲器單元晶體管的閾值電壓的大約1.5倍之間的差。
22. 根據(jù)權利要求21所述的系統(tǒng)，其中，第一反饋鏈元件與第二 反饋鏈元件的比率為大約2:1。
23. 根據(jù)權利要求l所述的系統(tǒng)，其中，泄漏減小電路包括 泄漏減小晶體管，泄漏減小晶體管的源極耦合到負供給電壓；及 運算放大器，運算放大器的非反相輸入耦合到泄漏減小晶體管的漏極，并且運算放大器的輸出耦合到泄漏減小晶體管的柵極，運算放 大器的反相輸入耦合到虛地參考電壓。
24. 根據(jù)權利要求1所述的系統(tǒng)，其中，活動模式電路包括活動 模式晶體管以響應活動信號將虛地節(jié)點連接到負供給電壓。
25. 用于將靜態(tài)隨機存取存儲器(SRAM)陣列的虛地節(jié)點維持 在數(shù)據(jù)保持水平的系統(tǒng)，包括用于產(chǎn)生閾值參考電壓的闊值參考電壓產(chǎn)生電路，閾值參考電壓 基于靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的闊，電壓；，于正供給電壓和倍增因數(shù)與存儲器單元晶體管的閾值電壓的乘積之 間的差的虛地參考電壓并且將耦合到靜態(tài)隨機存取存儲器陣列的虛 地節(jié)點維持在虛地參考電壓的乘法器電路。
26. 根據(jù)權利要求25所述的系統(tǒng)，其中，乘法器電路包括具有 足夠將耦合到靜態(tài)隨機存取存儲器陣列的虛地節(jié)點維持在虛地參考電 壓的輸出驅動的乘法器運算放大器。
27. 用于將靜態(tài)隨機存取存儲器(SRAM)陣列的虛地節(jié)點維持 在數(shù)據(jù)保持水平的方法，包括跟蹤靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的閾值電壓；輸出等于正供給電壓和倍增因數(shù)與存儲器單元晶體管的閾值電壓的乘積之間的差的虛地參考電壓；及將靜態(tài)隨機存取存儲器陣列的虛地節(jié)點維持在虛地參考電壓。
28. 根據(jù)權利要求27所述的方法，其中，輸出虛地參考電壓包括 產(chǎn)生閾值參考電壓，閾值參考電壓為靜態(tài)隨機存取存儲器陣列中的存 儲器單元晶體管的閾值電壓的函數(shù)。
29. 根據(jù)權利要求27所述的方法，其中，虛地參考電壓等于正供 給電壓和存儲器單元晶體管的閾值電壓的大約1.5倍之間的差。
30. 用于靜態(tài)隨機存取存儲器(SRAM)陣列的閾值參考電壓產(chǎn) 生電路，包括耦合在正供給電壓和負供給電壓之間以產(chǎn)生閾值參考電壓的分壓器，闊值參考電壓大致等于正供給電壓和靜態(tài)隨機存取存儲器陣列中 的存儲器單元晶體管的閾值電壓之間的差。
31. 根據(jù)權利要求30所述的閾值參考電壓產(chǎn)生電路，其中，分壓 器包括閾值參考電壓節(jié)點，耦合到閾值參考電壓節(jié)點以跟蹤靜態(tài)隨機存取存儲器陣列中的存 儲器單元晶體管的閾值電壓的閾值電壓跟蹤裝置，及 耦合到閾值參考電壓節(jié)點的電流放電裝置。
32. 根據(jù)權利要求31所述的閾值參考電壓產(chǎn)生電路，其中，閾值 電壓跟蹤裝置包括具有與靜態(tài)隨機存取存儲器陣列中的存儲器單元晶 體管大致相同的特性的n-溝道參考晶體管。
33. 根據(jù)權利要求31所述的闊值參考電壓產(chǎn)生電路，其中，閾值 電壓跟蹤裝置包括并行連接的多個n-溝道晶體管，多個參考晶體管中 的每個具有與靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管大致相 同的特性。
34. 根據(jù)權利要求31所述的閾值參考電壓產(chǎn)生電路，其中，閾值 電壓跟蹤裝置包括包含第 一和第二存儲器單元晶體管的六晶體管交叉 耦合的CMOS靜態(tài)隨機存取存儲器存儲器單元，第一存儲器單元晶體 管的柵極和漏極耦合到正供給電壓，第二存儲器單元晶體管的漏極連 接到正供給電壓，第一和第二存儲器單元晶體管的源極終端耦合到閾 值參考電壓節(jié)點。
全文摘要
提供用于將靜態(tài)隨機存取存儲器陣列的虛地節(jié)點維持在足夠用于維持數(shù)據(jù)保持的最小水平的方法和系統(tǒng)。電路能夠將虛地節(jié)點維持在虛地參考電壓V_DD-(1.5＊V_th)，或跨過存儲器單元維持1.5＊V_th，其中，V_th為靜態(tài)隨機存取存儲器存儲器單元晶體管的閾值電壓，并且V_DD為正供給電壓。通過跟蹤靜態(tài)隨機存取存儲器陣列中的存儲器單元晶體管的V_th，電路在維持數(shù)據(jù)完整性的同時減小泄漏電流。閾值電壓參考電路能夠包括一個或多個存儲器單元晶體管(并行)或特殊地布線的存儲器單元，以跟蹤存儲器單元晶體管閾值電壓。虛地參考電壓的值能夠基于乘法器電路中的反饋鏈元件的比率。
文檔編號G11C11/417GK101432816SQ200780015365
公開日2009年5月13日 申請日期2007年4月27日 優(yōu)先權日2006年4月28日
發(fā)明者M·A·贊帕格萊昂納, M·圖赫 申請人:莫塞德技術公司