專利名稱：模仿存儲(chǔ)器裝置中的編程驗(yàn)證漏極電阻的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及存儲(chǔ)器裝置，且更明確地說(shuō)，本發(fā)明涉及非易失性存儲(chǔ)器裝置結(jié)構(gòu)。
背景技術(shù)：
存儲(chǔ)器裝置通常在計(jì)算機(jī)或其它電子裝置中提供作為內(nèi)部半導(dǎo)體集成電路。存在許 多不同類型的存儲(chǔ)器，其中包含隨機(jī)存取存儲(chǔ)器(RAM)、只讀存儲(chǔ)器(ROM)、動(dòng)態(tài) 隨機(jī)存取存儲(chǔ)器(DRAM)、同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(SDRAM)和快閃存儲(chǔ)器。
快閃存儲(chǔ)器裝置已發(fā)展成用于多種多樣的電子應(yīng)用的非易失性存儲(chǔ)器的普遍來(lái)源。 快閃存儲(chǔ)器裝置通常使用單晶體管存儲(chǔ)器單元，其允許高存儲(chǔ)器密度、高可靠性和低功 率消耗。快閃存儲(chǔ)器的常見(jiàn)使用包含個(gè)人計(jì)算機(jī)、個(gè)人數(shù)字助理(PDA)、數(shù)碼相機(jī)和 蜂窩式電話。例如基本輸入/輸出系統(tǒng)(BIOS)等程序代碼和系統(tǒng)數(shù)據(jù)通常存儲(chǔ)在快閃 存儲(chǔ)器裝置中，以供在個(gè)人計(jì)算機(jī)系統(tǒng)中使用。
隨著電子系統(tǒng)的性能和復(fù)雜性提高，對(duì)于系統(tǒng)內(nèi)額外存儲(chǔ)器的要求也提高。然而， 為了繼續(xù)降低系統(tǒng)成本，零件數(shù)目必須保持最小。這可通過(guò)以下方式來(lái)實(shí)現(xiàn)通過(guò)使用 例如多電平單元(MLC)等技術(shù)提高集成電路的存儲(chǔ)器密度。舉例來(lái)說(shuō)，MLC NAND 快閃存儲(chǔ)器是非常節(jié)省成本的非易失性存儲(chǔ)器。
多電平單元通過(guò)向存儲(chǔ)在單元上的特定閾值電壓(Vt)范圍指派位模式來(lái)利用傳統(tǒng) 快閃單元的模擬性質(zhì)。這項(xiàng)技術(shù)準(zhǔn)許每個(gè)單元存儲(chǔ)兩個(gè)或兩個(gè)以上位，這取決于指派給 所述單元的電壓范圍的數(shù)量以及所指派電壓范圍在存儲(chǔ)器單元的使用壽命操作期間的 穩(wěn)定性。
舉例來(lái)說(shuō)，可向單元指派四個(gè)不同的電壓范圍，每一范圍200 mV。通常，在每一 范圍之間有0.2 V到0.4 V的靜區(qū)或空白，以預(yù)防Vt分布重疊。如果存儲(chǔ)在所述單元上 的電壓屬于第一范圍，則所述單元正存儲(chǔ)邏輯11狀態(tài)，且通常被視為單元的經(jīng)擦除狀 態(tài)。如果電壓屬于第二范圍，則單元正存儲(chǔ)邏輯01狀態(tài)。這對(duì)于用于所述單元的所有 范圍繼續(xù)，只要這些電壓范圍在存儲(chǔ)器單元的使用壽命操作期間保持穩(wěn)定。
由于每一 MLC中存儲(chǔ)有兩個(gè)或兩個(gè)以上狀態(tài)，所以用于每一狀態(tài)的每--電壓范圍 的寬度非常重要。單元Vt分布寬度與存儲(chǔ)器電路的操作中的許多變量相關(guān)。舉例來(lái)說(shuō)，可在一個(gè)溫度下驗(yàn)證單元，且在不同溫度下讀取單元。確定單元是否被擦除或編程到正 確Vt窗的電路必須進(jìn)行所述確定。所述電路的一些特性會(huì)受溫度的影響。Vt窗是所有 這些類型的差異的總和，其轉(zhuǎn)變成Vt的感知窗中的移位。為了使窗操作，四個(gè)狀態(tài)的寬 度加上每一狀態(tài)之間的空白應(yīng)相當(dāng)于可用窗。
可用窗受到以下事實(shí)的限制V酣電壓應(yīng)接通NAND串聯(lián)串中的所有單元，而不管 其邏輯狀態(tài)如何。這是因?yàn)樵诖羞B續(xù)讀取NAND單元。 一旦存取特定單元，所述串中 的所有其它單元均需要像通過(guò)門(mén)那樣起作用。如果最高單元的Vt過(guò)高以至于無(wú)法打開(kāi) Vt窗，那么V通a必須更高以允許所述單元導(dǎo)通。V通a電壓越高，其在單元上引起的條件 也就越困擾。這對(duì)單元Vt的緊密窗產(chǎn)生負(fù)面影響。
致使并非為邏輯11的狀態(tài)發(fā)生變動(dòng)的一個(gè)因素是因編程驗(yàn)證操作引起的變動(dòng)。在 NAND MLC中，從串的源極側(cè)向上編程單元。因此，位于經(jīng)編程字線上方的整個(gè)串均 以經(jīng)擦除狀態(tài)開(kāi)始。如先前所論述，用字線上的V^使這些單元偏置，以便在單元正被 讀取或驗(yàn)證時(shí)將其接通。然而，依據(jù)單元Vt值而定，單元的導(dǎo)通受到影響。
舉例來(lái)說(shuō)，當(dāng)串中的單元0經(jīng)歷驗(yàn)證操作時(shí)，其上方的所有31個(gè)單元均處于邏輯 ll經(jīng)擦除狀態(tài)。換句話說(shuō)，每一單元具有-1 V的Vt。如果假設(shè)所述串的數(shù)據(jù)模式恰好 全部為邏輯OO,則在讀取操作期間，所有31個(gè)單元均將用3 V到4 V的V、來(lái)編程。從 V腿的過(guò)驅(qū)動(dòng)要小得多，從而在讀取操作期間引起單元的較高漏極電阻。這致使單元電 流降級(jí)，從而轉(zhuǎn)變成潛在的200 mV窗損失。由于一些單元可能已保持經(jīng)擦除或用不同 數(shù)據(jù)模式來(lái)編程，所以無(wú)法預(yù)測(cè)降級(jí)量。
出于上述原因且出于所屬領(lǐng)域的技術(shù)人員在閱讀和理解本說(shuō)明書(shū)后將容易明白的 下述其它原因，此項(xiàng)技術(shù)中需要一種在編程驗(yàn)證操作期間減少單元降級(jí)的存儲(chǔ)器裝置。

發(fā)明內(nèi)容
無(wú)


圖1展示NAND快閃存儲(chǔ)器陣列的一個(gè)實(shí)施例的示意圖。
圖2展示本發(fā)明的用于模仿編程驗(yàn)證操作的漏極電阻的方法的一個(gè)實(shí)施例的流程圖。
圖3展示本發(fā)明的用于模仿編程操作的漏極電阻的方法的替代實(shí)施例的流程圖。 圖4展示本發(fā)明的用于模仿編程操作的漏極電阻的方法的另一替代實(shí)施例的流程圖。圖5展示本發(fā)明的電子存儲(chǔ)器系統(tǒng)的方框圖。
圖6展示本發(fā)明的存儲(chǔ)器模塊的一個(gè)實(shí)施例的方框圖。
具體實(shí)施例方式
在以下對(duì)優(yōu)選實(shí)施例的詳細(xì)描述中，參看形成本文一部分的附圖，在附圖中以說(shuō)明 方式展示其中可實(shí)踐本發(fā)明的具體優(yōu)選實(shí)施例。充分詳細(xì)地描述這些實(shí)施例以使得所屬 領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明，并且應(yīng)了解，可利用其它實(shí)施例，且在不偏離本發(fā)明 的精神和范圍的情況下可作出邏輯、機(jī)械和電學(xué)方面的變化。因此，不應(yīng)以限制意義理 解以下詳細(xì)描述，且本發(fā)明的范圍僅由權(quán)利要求書(shū)及其等效物界定。
圖1說(shuō)明本發(fā)明的NAND快閃存儲(chǔ)器陣列的一個(gè)實(shí)施例的簡(jiǎn)化圖。為了清楚起見(jiàn)， 圖1的存儲(chǔ)器陣列并未展示存儲(chǔ)器陣列中通常需要的全部元件。舉例來(lái)說(shuō)，僅展示兩個(gè) 位線(BL1和BL2),但所需要的位線的數(shù)目實(shí)際上取決于存儲(chǔ)器密度。此外，每一存 儲(chǔ)器列垂直延伸，大致在兩個(gè)選擇柵極之間重復(fù)存儲(chǔ)器單元的串聯(lián)串。
陣列包括布置成串聯(lián)串104、 105的浮動(dòng)?xùn)艠O單元101的陣列。在每一串聯(lián)串104、 105中，所述浮動(dòng)?xùn)艠O單元101中的每--者以漏極到源極的形式耦合?？缭蕉鄠€(gè)串聯(lián)串 104、 105的字線(WL0到WL31)耦合到行中的每個(gè)浮動(dòng)?xùn)艠O單元的控制柵極，以便控 制其操作。圖1的實(shí)施例展示每個(gè)存儲(chǔ)器區(qū)塊有32個(gè)字線。替代實(shí)施例可具有不同數(shù) 量的字線，例如8個(gè)、16個(gè)或更多個(gè)。
在操作中，字線(WL0到WL31)選擇串聯(lián)串104、 105中的各個(gè)浮動(dòng)?xùn)艠O存儲(chǔ)器 單元以進(jìn)行寫(xiě)入或讀取，且在通過(guò)模式下操作每一串聯(lián)串104、 105中的剩余浮動(dòng)?xùn)艠O 存儲(chǔ)器單元。浮動(dòng)?xùn)艠O存儲(chǔ)器單元的每一串聯(lián)串104、 105通過(guò)源極選擇柵極116、 117 耦合到源極線106，并通過(guò)漏極選擇柵極112、 113耦合到各個(gè)位線(BL1和BL2)。位 線(BL1和BL2)最終耦合到讀出放大器(未圖示)，所述讀出放大器檢測(cè)每一單元的 狀態(tài)。
源極選擇柵極116、117由耦合到其控制柵極的源極選擇柵極控制線SG(S) 118控制。 漏極選擇柵極112、 113由漏極選擇柵極控制線SG(D) 114控制。
每一單元可編程為每個(gè)單元單個(gè)位(SBC)或每個(gè)單元多個(gè)位(即，多電平單元—— MLC)。每-一單元的閾值電壓(Vt)確定存儲(chǔ)在所述單元中的數(shù)據(jù)。舉例來(lái)說(shuō)，在SBC 中，0.5V的Vt可指示經(jīng)編程的單元，而-0.5V的Vt可指示經(jīng)擦除的單元。
在典型的編程操作期間，用一連串編程脈沖使待編程的快閃存儲(chǔ)器單元的選定字線 偏置，所述一連串編程脈沖可在大約16 V處開(kāi)始，且如果編程驗(yàn)證操作確定所述單元未被編程，則所述一連串編程脈沖遞增增加。在編程操作期間，未選定單元的未選定字 線通常以大約IOV偏置。
如果在編程操作中單元閾值電壓已增加到相應(yīng)的Vt電平，則執(zhí)行具有字線電壓(例 如，0.5 V)的編程驗(yàn)證操作。典型的現(xiàn)有技術(shù)編程驗(yàn)證方法會(huì)用大約5.8V的Vaa電壓 使未選定字線偏置。
本發(fā)明的編程驗(yàn)證操作使未選定字線偏置，其中假設(shè)正被驗(yàn)證的單元上方的一半單 元已編程。這模仿己編程的一半單元的預(yù)期電阻，月.因此使分布變緊密，并平均使典型 的現(xiàn)有技術(shù)200 mV窗損失變成大約+/-100 mV損失。
圖2說(shuō)明本發(fā)明的用于模仿編程驗(yàn)證操作的漏極電阻的方法的一個(gè)實(shí)施例的流程 圖。執(zhí)行編程操作201，以便將所需的數(shù)據(jù)編程到特定單元中。在一個(gè)實(shí)施例中，從最 靠近存儲(chǔ)器區(qū)塊的源極線的字線開(kāi)始編程單元。如先前所論述，編程操作包括至少一個(gè) 編程脈沖，其使待編程的單元的字線/控制柵極偏置。在一個(gè)實(shí)施例中，初始編程脈沖為 大約16 V。替代實(shí)施例可使用其它初始編程脈沖。
在編程操作之后，接著執(zhí)行本發(fā)明的編程驗(yàn)證操作。編程驗(yàn)證操作包含產(chǎn)生Vgs電 壓，其使選定字線偏置203。在一個(gè)實(shí)施例中，此電壓為0 V。替代實(shí)施例可使用其它 編程驗(yàn)證電壓。
本發(fā)明的編程驗(yàn)證操作產(chǎn)生從選定單元的漏極到位線將存在的平均漏極電阻，其中 假設(shè)選定單元上方的一半單元己編程。在圖2的實(shí)施例中，這通過(guò)以下方式來(lái)實(shí)現(xiàn)用 經(jīng)修改的V通過(guò)電壓使選定單元上方的單元的控制柵極/字線偏置，所述經(jīng)修改的V通過(guò)電 壓比正常的Vffla電壓小大約5.8 V 205。此減小的電壓只部分地接通每一 晶體管，因而 在其充當(dāng)通過(guò)門(mén)的同時(shí)改變其電阻。用未經(jīng)修改的Vam電壓(例如，5.8 V)使正被編 程/驗(yàn)證的單元與源極線之間的字線偏置。
在一個(gè)實(shí)施例中，經(jīng)修改的Vaa電壓通過(guò)實(shí)驗(yàn)來(lái)確定。舉例來(lái)說(shuō)，在制造和測(cè)試存 儲(chǔ)器集成電路期間，確定因施加到字線的不同經(jīng)修改的V碰電壓而產(chǎn)生的不同電阻。接 著，用產(chǎn)生特定電阻的相應(yīng)經(jīng)修改的V通a來(lái)選擇所需電阻。替代實(shí)施例可使用其它方法 來(lái)確定經(jīng)修改的V通過(guò)。
依據(jù)后續(xù)編程驗(yàn)證操作的結(jié)果而定，可能需要額外的編程脈沖。如果編程驗(yàn)證操作
確定單元尚未達(dá)到待編程的邏輯狀態(tài)所必需的Vt，那么重復(fù)編程/驗(yàn)證過(guò)程，直到達(dá)到 閾值電壓為止。初始編程脈沖之后的每一后續(xù)編程脈沖增加某一遞增電壓。
圖3說(shuō)明本發(fā)明的用于模仿編程驗(yàn)證操作的漏極電阻的方法的替代實(shí)施例的流程 圖。如先前所論述，此實(shí)施例以編程操作開(kāi)始301。產(chǎn)生驗(yàn)證電壓以使選定字線偏置303。圖3的實(shí)施例通過(guò)響應(yīng)于選定字線上方剩余的字線數(shù)量改變經(jīng)修改的VM來(lái)調(diào)整漏 極電阻。換句話說(shuō)，隨著待編程/驗(yàn)證的單元從存儲(chǔ)器區(qū)塊的源極線向上移動(dòng)到串聯(lián)串的 位線且剩余字線的數(shù)量改變，經(jīng)修改的V貼電平改變。在一個(gè)實(shí)施例中，由于有較少的 存儲(chǔ)器單元產(chǎn)生電阻，所以經(jīng)修改的V皿隨著已編程/驗(yàn)LlH的單元向上移動(dòng)而減小。這 對(duì)每一通過(guò)門(mén)存儲(chǔ)器單元的接通較少，因而提高其電阻。以此方式，所感知的電阻保持 大致相同，但每一存儲(chǔ)器單元的電阻提高。
接著，在每一編程/驗(yàn)證操作之后確定選定字線上方剩余的字線的數(shù)量305，以便產(chǎn) 生適當(dāng)?shù)慕?jīng)修改的Vffla307。如在先前實(shí)施例中，可在制造期間確定由相應(yīng)的經(jīng)修改的 V皿產(chǎn)生的電阻，月.將其以表格的形式存儲(chǔ)在存儲(chǔ)器裝置中。因此，控制器可確定剩余 'j'線的數(shù)量，并存取所述表格以確定相應(yīng)的經(jīng)修改的Vffia,以便產(chǎn)生所需的電阻。接著， 使用此經(jīng)修改的V M來(lái)使剩余字線偏置。用正常的未經(jīng)修改的V M使選定字線與源極 線之間的未選定字線偏置。
圖4說(shuō)明本發(fā)明的用于模仿編程驗(yàn)證操作的漏極電阻的方法的另 一 替代實(shí)施例的流 程圖。如在先前實(shí)施例中，對(duì)所需單元執(zhí)行編程操作401。產(chǎn)生用于驗(yàn)證操作的選定字 線偏置電壓403。
圖4的實(shí)施例僅選擇選定字線上方的未選定字線的子群組，其包括待用經(jīng)修改的V a d 電壓來(lái)偏置的預(yù)定數(shù)量的字線。舉例來(lái)說(shuō)，已知固定的經(jīng)修改的VM，所以確定在所述 電壓下產(chǎn)生所需電阻所需要的通過(guò)門(mén)存儲(chǔ)器單元的數(shù)量405。用預(yù)定的經(jīng)修改的VM使未 選定字線的子群組偏置。以正常的V站使選定單元上方(即，在選定WL的漏極與位線之 間)的剩余未選定字線偏置。也以正常Vaa使選定字線下方(即'在選定WL與源極線之 間)的未選定字線偏置。
上述實(shí)施例只是出于說(shuō)明的目的。本發(fā)明不限于任何一種模仿編程驗(yàn)證操作的漏極 電阻的方式。
本發(fā)明的上述實(shí)施例可在單電平單元或多電平單元存儲(chǔ)器陣列中進(jìn)行。本發(fā)明不限 于待編程到每 一 單元屮的位的數(shù)量。
圖5說(shuō)明可并入有本發(fā)明的非易失性存儲(chǔ)器單元的存儲(chǔ)器裝置500的功能方框圖。 存儲(chǔ)器裝置500耦合到處理器510。處理器510可以是微處理器或某種其它類型的控制 電路。存儲(chǔ)器裝置500和處理器510形成電子存儲(chǔ)器系統(tǒng)520的一部分。存儲(chǔ)器裝置500 已經(jīng)簡(jiǎn)化以集中于存儲(chǔ)器的有助于理解本發(fā)明的特征。
存儲(chǔ)器裝置包含可為浮動(dòng)?xùn)艠O快閃存儲(chǔ)器單元的非易失性存儲(chǔ)器單元的陣列530。 存儲(chǔ)器陣列530布置成具有行和列的組。每一行存儲(chǔ)器單元的控制柵極與字線耦合'而存儲(chǔ)器單元的漏極區(qū)耦合到位線。存儲(chǔ)器單元的源極區(qū)耦合到源極線。如此項(xiàng)技術(shù)中眾 所周知，單元與位線和源極線的連接取決于陣列是NAND結(jié)構(gòu)、NOR結(jié)構(gòu)、AND結(jié)構(gòu) 還是某種其它存儲(chǔ)器陣列結(jié)構(gòu)。
提供地址緩沖電路540以鎖存在地址輸入連接A0到Ax 542上提供的地址信號(hào)。由 行解碼器544和列解碼器546來(lái)接收和解碼地址信號(hào)，以存取存儲(chǔ)器陣列530。受益于 本描述內(nèi)容的所屬領(lǐng)域的技術(shù)人員將明白，地址輸入連接的數(shù)目取決于存儲(chǔ)器陣列530 的密度和結(jié)構(gòu)。也就是說(shuō)，地址的數(shù)目隨著存儲(chǔ)器單元計(jì)數(shù)的增加以及組和區(qū)塊計(jì)數(shù)的 增加兩者而增加。
存儲(chǔ)器集成電路500通過(guò)使用感測(cè)/緩沖電路550來(lái)感測(cè)存儲(chǔ)器陣列列中的電壓或電 流變化來(lái)讀取存儲(chǔ)器陣列530中的數(shù)據(jù)。在一個(gè)實(shí)施例中，感測(cè)/緩沖電路經(jīng)耦合以讀取 和鎖存來(lái)自存儲(chǔ)器陣列530的數(shù)據(jù)行。包含數(shù)據(jù)輸入和輸出緩沖電路560，以用于經(jīng)由 多個(gè)數(shù)據(jù)連接562來(lái)與控制器510進(jìn)行雙向數(shù)據(jù)通信。提供寫(xiě)入電路555以將數(shù)據(jù)寫(xiě)入 到存儲(chǔ)器陣列。
控制電路570解碼在控制連接572上從處理器510提供的信號(hào)。這些信號(hào)用于控制 對(duì)存儲(chǔ)器陣列530的操作，包含數(shù)據(jù)讀取、數(shù)據(jù)寫(xiě)入和擦除操作。在一個(gè)實(shí)施例中，控 制電路570負(fù)責(zé)執(zhí)行本發(fā)明的方法?？刂齐娐?70可以是狀態(tài)機(jī)、定序器或某種其它類 型的控制器。
圖5中說(shuō)明的非易失性存儲(chǔ)器裝置已經(jīng)簡(jiǎn)化以促進(jìn)對(duì)存儲(chǔ)器特征的基本了解。所屬
領(lǐng)域的技術(shù)人員已知對(duì)快閃存儲(chǔ)器的內(nèi)部電路和功能的更詳細(xì)了解。
圖6是對(duì)示范性存儲(chǔ)器模塊600的說(shuō)明。存儲(chǔ)器模塊600被說(shuō)明為存儲(chǔ)卡，但參照 存儲(chǔ)器模塊600所論述的概念適用于其它類型的可移除或便攜式存儲(chǔ)器，例如USB快 閃驅(qū)動(dòng)器，且所述概念既定屬于本文中使用的"存儲(chǔ)器模塊"的范圍。此外，雖然圖6 中描繪了一個(gè)實(shí)例性形狀因數(shù)，但這些概念同樣適用于其它形狀因數(shù)。
在一些實(shí)施例中，存儲(chǔ)器模塊600包含外殼605 (如所描繪的)以便封圍一個(gè)或一 個(gè)以上存儲(chǔ)器裝置610，但此外殼對(duì)于所有裝置或裝置應(yīng)用并非均是必不可少的。至少 一個(gè)存儲(chǔ)器裝置610是非易失性存儲(chǔ)器(包含或適于執(zhí)行本發(fā)明的元素)。在存在外殼 605的情況下，外殼605包含一個(gè)或一個(gè)以上觸點(diǎn)615以用于與主機(jī)裝置通信。主機(jī)裝 置的實(shí)例包含數(shù)碼相機(jī)、數(shù)字記錄和回放裝置、PDA、個(gè)人計(jì)算機(jī)、存儲(chǔ)卡讀取器、接 口集線器等。對(duì)于一些實(shí)施例，觸點(diǎn)615采用標(biāo)準(zhǔn)化接口的形式。舉例來(lái)說(shuō)，對(duì)于USB 快閃驅(qū)動(dòng)器，觸點(diǎn)615可能采用USB類型A陽(yáng)連接器的形式。對(duì)于一些實(shí)施例，觸點(diǎn) 615采用半專有接口的形式，例如可在晟碟公司(SANDISK Corporation)許可的緊湊式快閃(COMPACTFLASH)存儲(chǔ)卡、索尼公司(SONY Corporation)許可的存儲(chǔ)棒 (MEMORYSTICK)存儲(chǔ)卡、東芝公司(TOSHIBA Corporation)許可的SD安全數(shù)字(SD SECURE DIGITAL)存儲(chǔ)卡等上找到。然而， 一般來(lái)說(shuō)，觸點(diǎn)615提供用于在存儲(chǔ)器模 塊600與具有用于觸點(diǎn)615的兼容性接收件的主機(jī)之間傳遞控制、地址和/或數(shù)據(jù)信號(hào)的 接口。
存儲(chǔ)器模塊600可視情況包含額外電路620,其可以是一個(gè)或一個(gè)以上集成電路和/ 或離散組件。對(duì)于一些實(shí)施例，額外電路620可包含存儲(chǔ)器控制器，用于控制跨越多個(gè) 存儲(chǔ)器裝置610的存取且/或用于在外部主機(jī)與存儲(chǔ)器裝置610之間提供轉(zhuǎn)譯層。舉例來(lái) 說(shuō)，在觸點(diǎn)615的數(shù)目與到一個(gè)或一個(gè)以上存儲(chǔ)器裝置610的I/O連接的數(shù)目之間可能 并沒(méi)有一一對(duì)應(yīng)關(guān)系。因此，存儲(chǔ)器控制器可選擇性地耦合存儲(chǔ)器裝置610的I/O連接 (圖6未展示)，以便在適當(dāng)?shù)臅r(shí)間在適當(dāng)?shù)?/0連接處接收適當(dāng)?shù)男盘?hào)，或者在適當(dāng)?shù)?時(shí)間在適當(dāng)?shù)挠|點(diǎn)615處提供適當(dāng)?shù)男盘?hào)。同樣，主機(jī)與存儲(chǔ)器模塊600之間的通信協(xié) 議可能不同于存取存儲(chǔ)器裝置610所需要的通信協(xié)議。于是，存儲(chǔ)器控制器可將從主機(jī) 接收的命令序列轉(zhuǎn)譯成適當(dāng)?shù)拿钚蛄?，以便?shí)現(xiàn)對(duì)存儲(chǔ)器裝置610的所需存取。除了 命令序列之外，此轉(zhuǎn)譯可進(jìn)一步包含信號(hào)電壓電平的變化。
額外電路620可進(jìn)一步包含與存儲(chǔ)器裝置610的控制無(wú)關(guān)的功能性，例如可能由 ASIC (專用集成電路)執(zhí)行的邏輯功能。而且，額外電路620可包含用以限制對(duì)存儲(chǔ)器 模塊600的讀取或?qū)懭氪嫒〉碾娐?，例如口令保護(hù)、生物統(tǒng)計(jì)學(xué)等。額外電路620可包 含用以指示存儲(chǔ)器模塊600的狀態(tài)的電路。舉例來(lái)說(shuō)，額外電路620可包含用于以下用 途的功能性確定是否正向存儲(chǔ)器模塊600供應(yīng)電力和當(dāng)前是否正在存取存儲(chǔ)器模塊 600，且顯示其狀態(tài)的指示，例如在通電時(shí)是固體光且在存取時(shí)是閃光。額外電路620 可進(jìn)一步包含無(wú)源裝置，例如去耦晶體管，用以幫助調(diào)整存儲(chǔ)器模塊600內(nèi)的電力要求。
總結(jié)
綜上所述，本發(fā)明的實(shí)施例包含用于模仿正被編程的選定存儲(chǔ)器單元與串聯(lián)串的位 線之間的預(yù)期漏極電阻的NAND快閃存儲(chǔ)器集成電路和方法。這可通過(guò)各種方式實(shí)現(xiàn)， 包含通過(guò)產(chǎn)生經(jīng)修改的V^電壓，其假設(shè)選定單元與漏極線之間的一半單元已編程。另 一方法可僅用經(jīng)修改的VM使選定數(shù)量的單元偏置。又一方法可隨著選定單元上方的未 選定單元的數(shù)目的改變而改變經(jīng)修改的V通過(guò)。
雖然本文中已說(shuō)明和描述了具體實(shí)施例，但所屬領(lǐng)域的技術(shù)人員將明白，可用預(yù)計(jì) 實(shí)現(xiàn)相同目的的任何布置來(lái)替代所展示的具體實(shí)施例。所屬領(lǐng)域的技術(shù)人員將明白對(duì)本 發(fā)明的許多修改。因此，本申請(qǐng)案意圖涵蓋本發(fā)明的任何修改或更改。顯然希望本發(fā)明僅受隨附權(quán)利要求書(shū)及其等效物的限制。
權(quán)利要求
1. 一種用于模仿存儲(chǔ)器陣列中的編程驗(yàn)證操作的漏極電阻的方法，所述存儲(chǔ)器陣列具有位于源極線與位線之間的存儲(chǔ)器單元串聯(lián)串，所述方法包括用編程驗(yàn)證電壓使選定字線偏置；以及用經(jīng)修改的V通過(guò)電壓使所述選定字線與所述位線之間的未選定字線偏置，所述經(jīng)修改的V通過(guò)電壓是響應(yīng)于預(yù)定漏極電阻而確定的。
2. 根據(jù)權(quán)利要求1所述的方法，月.進(jìn)一步包含用V aa電壓使所述選定字線與所述源 極線之間的未選定字線偏置。
3. 根據(jù)權(quán)利要求2所述的方法，其中所述經(jīng)修改的Vaa電壓小于所述V^電壓。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述預(yù)定漏極電阻是充當(dāng)通過(guò)門(mén)的多個(gè)已編程存 儲(chǔ)器單元的預(yù)定電阻。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述多個(gè)已編程存儲(chǔ)器單元是大致等于所述選定 字線與所述漏極線之間的存儲(chǔ)器單元的數(shù)量的一半的數(shù)量的存儲(chǔ)器單元。
6. 根據(jù)權(quán)利要求5所述的方法，其中所述選定字線是鄰近于所述源極線的字線，且所 述存儲(chǔ)器單元數(shù)量是31。
7. 根據(jù)權(quán)利要求1所述的方法，月.進(jìn)一步包含編程所述串聯(lián)串的選定存儲(chǔ)器單元 用編程驗(yàn)證電壓使所述選定存儲(chǔ)器單元偏置；以及用經(jīng)修改的V M電壓使所述選定字線與所述位線之間的未選定字線偏置，所述 經(jīng)修改的V通a電壓是響應(yīng)于預(yù)定漏極電阻而確定的。
8. 根據(jù)權(quán)利要求7所述的方法，其中所述編程包括在從最靠近所述源極線的存儲(chǔ)器單 元進(jìn)行編程且朝所述位線移動(dòng)。
9. 根據(jù)權(quán)利要求7所述的方法，其中所述預(yù)定漏極電阻大致等于因?qū)λ鲞x定存儲(chǔ)器 單元與所述位線之間的一半存儲(chǔ)器單元進(jìn)行編程而引起的漏極電阻。
10. 根據(jù)權(quán)利要求8所述的方法，其中所述經(jīng)修改的V M電壓隨著所述選定存儲(chǔ)器單 元朝所述位線移動(dòng)而減小。
11. 根據(jù)權(quán)利要求7所述的方法，其中編程包括值不斷遞增的一連串電壓脈沖。
12. —種用于模仿存儲(chǔ)器陣列中的編程驗(yàn)證操作的漏極電阻的方法，所述存儲(chǔ)器陣列具 有位于源極線與位線之間的存儲(chǔ)器單元串聯(lián)串，所述方法包括用編程驗(yàn)證電壓使選定字線偏置；以及用經(jīng)修改的V皿電壓使所述選定字線與所述位線之間的預(yù)定數(shù)量的未選定字線 偏置，所述經(jīng)修改的V aa電壓是響應(yīng)于預(yù)定漏極電阻而確定的，其中所述未選定 字線的預(yù)定數(shù)量小于所述選定字線與所述位線之間的字線的數(shù)目。
13. 根據(jù)權(quán)利要求12所述的方法，且進(jìn)一步包含用Vaa電壓使任何用所述經(jīng)修改的V 通過(guò)電壓未偏置的剩余字線偏置，所述V通a電壓大于所述經(jīng)修改的V通過(guò)。
14. 根據(jù)權(quán)利要求13所述的方法，其中所述存儲(chǔ)器陣列是NAND快閃存儲(chǔ)器陣列。
15. —種存儲(chǔ)器系統(tǒng)，其包括處理器，其用于產(chǎn)生用于所述系統(tǒng)的存儲(chǔ)器信號(hào)；以及存儲(chǔ)器裝置，其耦合到所述處理器，所述存儲(chǔ)器裝置響應(yīng)于所述存儲(chǔ)器信號(hào)而操作，所述存儲(chǔ)器裝置包括存儲(chǔ)器陣列，其包括多個(gè)通過(guò)字線耦合的行和多個(gè)存儲(chǔ)器單元串聯(lián)串列，每一者耦合在源極線與位線之間；以及存儲(chǔ)器控制電路，其耦合到所述存儲(chǔ)器陣列且適于控制所述存儲(chǔ)器裝置的操 作，使得響應(yīng)于所述控制電路用經(jīng)修改的通過(guò)電壓使選定字線與位線之間的串聯(lián) 串的預(yù)定數(shù)量的未選定字線偏置而模仿編程驗(yàn)證操作漏極電阻，所述經(jīng)修改的通 過(guò)電壓是響應(yīng)于所述編程驗(yàn)證操作漏極電阻而確定的，所述控制電路進(jìn) 一 步適f 用大于所述經(jīng)修改的通過(guò)電壓的通過(guò)電壓使所述串聯(lián)串的剩余未選定字線偏置。
16. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述存儲(chǔ)器信號(hào)包括控制、數(shù)據(jù)和地址信號(hào)。
17. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述存儲(chǔ)器裝置是NAND快閃存儲(chǔ)器裝置。
18. 根據(jù)權(quán)利要求15所述的系統(tǒng)，其中所述編程驗(yàn)證操作漏極電阻是在編程驗(yàn)證操作 期間充當(dāng)通過(guò)門(mén)的多個(gè)已編程存儲(chǔ)器單元的電阻。
全文摘要
用編程驗(yàn)證電壓使選定字線偏置。用經(jīng)修改的V通過(guò)電壓使所述選定字線與位線之間預(yù)定數(shù)量的未固定填塊1≥≤偏置，所述經(jīng)修改的V通過(guò)電壓是響應(yīng)于預(yù)定漏極電阻而確定的。在一個(gè)實(shí)施例中，所述預(yù)定數(shù)量是全部字線。其它實(shí)施例可使用較小的數(shù)量。用正常的V通過(guò)電壓使剩余未選定字線偏置。所述經(jīng)修改的V通過(guò)改變?cè)诰幊舔?yàn)證操作期間充當(dāng)通過(guò)門(mén)的存儲(chǔ)器單元的電阻，以模仿已經(jīng)編程的存儲(chǔ)器單元的電阻。
文檔編號(hào)G11C16/04GK101432821SQ200780015739
公開(kāi)日2009年5月13日 申請(qǐng)日期2007年5月4日 優(yōu)先權(quán)日2006年5月4日
發(fā)明者弗朗姬·F·魯帕爾瓦爾 申請(qǐng)人:美光科技公司