專利名稱：用于擦除內(nèi)存器件的方法以及多級(jí)程序化內(nèi)存器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大致系關(guān)于內(nèi)存器件，且尤其關(guān)于用于擦除以及程序化雙 位內(nèi)存器件的技術(shù)。
背景技術(shù)：
閃存是為一種電子內(nèi)存媒體，其可在沒有操作電力的狀況下保有 其資料。閃存可在其有效的使用年限(對(duì)于典型的閃存器件而言，其使 用年限可達(dá)到一百萬次的寫入循環(huán))期間被程序化、擦除以及再程序化。 閃存在一些消費(fèi)者、商業(yè)以及其它應(yīng)用領(lǐng)域中逐漸普及作為可靠、輕 巧以及便宜之非揮發(fā)性內(nèi)存。由于電子器件愈來愈小，故而需要增加
可儲(chǔ)存在諸如是閃存單元之集成電路內(nèi)存胞(memory cell)上每單元面
積的資料量。
一種傳統(tǒng)的閃存技術(shù)是基于使用可儲(chǔ)存兩個(gè)位資料之電荷捕獲介 電質(zhì)胞(charge trapping dielectric cell)的內(nèi)存胞。近年來，非揮發(fā)性內(nèi)存 設(shè)計(jì)者已設(shè)計(jì)出使用兩個(gè)電荷儲(chǔ)存區(qū)域來在單一 的氮化硅層中儲(chǔ)存電 荷的內(nèi)存電路。這種非揮發(fā)性內(nèi)存器件是為人所熟知之雙位快閃電子 可擦除且可程序化只讀存儲(chǔ)器(dual-bit Flash electrically erasable and programmable read-only memory; EEPROM)，其可從{立在力口州孫尼維爾 之史班遜公司(Spansion, Inc., Sunnyvale, California)所出產(chǎn)之商標(biāo) MIRRORBITTM產(chǎn)品取得。在這種設(shè)置中.可使用在氮化硅層的一側(cè)上 之第一電荷儲(chǔ)存區(qū)域來儲(chǔ)存一個(gè)位，而可使用在相同之氮化硅層的另 一側(cè)上之第二電荷儲(chǔ)存區(qū)域來儲(chǔ)存第二位。例如，左位以及右位可分 別儲(chǔ)存在氮化硅層之物理上不同的區(qū)域(靠近每一 內(nèi)存胞之左側(cè)以及右 側(cè)區(qū)域)中。和傳統(tǒng)EEPROM胞比較，雙位內(nèi)存胞可在相同尺寸的內(nèi) 存數(shù)組內(nèi)儲(chǔ)存兩倍之多的信息。
這種雙位內(nèi)存胞可使用熱電子注入(hot electron injection)技術(shù)來予 以程序化。圖1為在信道熱電子(Channel Hot Electron; CHE)注入程序化操作(programoperation)期間之傳統(tǒng)雙位內(nèi)存胞50的剖視圖。內(nèi)存胞 50具有雙位(位1，位2)架構(gòu)，其系較傳統(tǒng)EEPROM內(nèi)存器件具有兩倍
之多的儲(chǔ)存容量。
內(nèi)存胞50包括了氧化物-氮化物-氧化物(ONO)堆棧(stack)62至64、 以及配置在位在襯底54中之第一埋藏接面區(qū)域60和第二埋藏接面區(qū) 域61之間的柵極68。在如所示的實(shí)作中，襯底54為P型半導(dǎo)體襯底 54，其具有形成在襯底54內(nèi)并與內(nèi)存胞50自行對(duì)準(zhǔn)的第一埋藏接面 區(qū)域60和第二埋藏接面區(qū)域61 。第一埋藏接面區(qū)域60和第二埋藏接 面區(qū)域61各由N+半導(dǎo)體材料而形成。第一絕緣層62、電荷儲(chǔ)存層64 以及第二絕緣層66可使用氧化物-氮化物-氧化物(ONO)配置來加以實(shí) 施。在此情況下，可持有電荷的氮化物電荷儲(chǔ)存層64是位在兩個(gè)氧化 物絕緣層62、 66之間。第一絕緣層62是位在襯底54之上，二氧化硅 或氮化物電荷儲(chǔ)存層64是位在第一絕緣層62之上，第二絕緣層66是 位在電荷儲(chǔ)存層64之上，以及多晶硅控制柵極68是位在第二絕緣層 66之上。為了制造出可操作的內(nèi)存器件，第一硅化金屬接點(diǎn)(contact)(未 顯示)可配置在襯底54上，而控制柵極68則可由第二硅化金屬接點(diǎn)(未 顯示)來加以覆蓋。
內(nèi)存胞50可儲(chǔ)存兩個(gè)資料位由圈代表的左位(位1)，以及由圈 代表的右位(位2)。實(shí)際上，內(nèi)存胞50 —般是對(duì)稱的，因此第一埋藏 接面區(qū)域60以及第二埋藏接面區(qū)域61是可相互交換的。在這一方面， 第一埋藏接面區(qū)域60對(duì)于右位(位2)而言可作為源極區(qū)域，而第二埋 藏接面區(qū)域61對(duì)于右位(位2)而言可作為汲極區(qū)域。相反地，第二埋 藏接面區(qū)域61對(duì)于左位(位l)而言可作為源極區(qū)域，而第一埋藏接面 區(qū)域60對(duì)于左位(位2)而言可作為汲極區(qū)域。閾值電壓存在于控制柵 極66和襯底54之間，以避免在器件運(yùn)作期間的泄漏(leakage)。
如圖1所示，示范的程序化程序(有時(shí)稱之為信道熱電子(CHE)注 入)可用以對(duì)鏡像位胞50之電荷儲(chǔ)存層64之位2進(jìn)行程序化。在這示 范實(shí)作中，內(nèi)存胞50的位2可通過在中性電壓下(例如，大約零伏特) 使源極60接地或浮接、施加相當(dāng)高之電壓到汲極61(例如施加3.5伏特 到5.5伏特之間之電壓到汲極61)、以及施加相當(dāng)高的電壓(例如，7到 10伏特之間)到柵極68而被程序化。將汲極61設(shè)定在較源極60為相當(dāng)高的電壓產(chǎn)生了可將電子從源極60到汲極61加速的橫向場(chǎng)(lateral fidd)。將柵極68設(shè)定在相當(dāng)高的電壓設(shè)立了強(qiáng)的垂直電場(chǎng)。當(dāng)電子在 靠近汲極區(qū)域61獲得足夠的能量時(shí)，強(qiáng)的垂直場(chǎng)將橫越隧道氧化物層 62的電子拉入氮化物電荷儲(chǔ)存層64的位2內(nèi)。然后這些電子被捕獲于 電荷儲(chǔ)存層64中(例如電荷被捕獲在氮化物(絕緣體)內(nèi)并無法移動(dòng))。在 靠近汲極61區(qū)(位2處)沒有區(qū)域性電荷可解釋成為邏輯l(logical one)， 而在靠近汲極61區(qū)(位2處)存在有區(qū)域性電荷可解釋成為邏輯O(logical zero)(反之亦然)。應(yīng)了解到在下列的例子中，埋藏接面區(qū)域60、 61可 稱之為源極60以及汲極61，若是將在埋藏接面區(qū)域60、 61之偏壓(bias voltage)以相對(duì)的方式交換，埋藏接面區(qū)域60、 61亦可分別作用為汲極 以及源極。這可讓電荷被儲(chǔ)存(或不被儲(chǔ)存)在電荷儲(chǔ)存層64之另一側(cè) 的位1處。
如上所述，內(nèi)存胞可以儲(chǔ)存兩個(gè)位(位l、位2)。當(dāng)電荷儲(chǔ)存層64 之右側(cè)的電荷儲(chǔ)存區(qū)域(在此之后稱為"程序化胞(programmed cell)"或 "正常位2(normal bit 2)")被程序化以儲(chǔ)存一些電子且在左側(cè)的電荷儲(chǔ) 存區(qū)域是未被程序化的(在此之后稱為"未程序化胞(unprogrammed cell)"或"附贈(zèng)位1 (complimentary bit l)")時(shí)，附贈(zèng)位1的閾值電壓(V丁) 可被擾動(dòng)(disturb)。當(dāng)正常位2被程序化時(shí)，即使附贈(zèng)位l尚未被程序 化(例如，沒有儲(chǔ)存電子)，附贈(zèng)位1之閾值電壓(VT)仍會(huì)被提高或增加。 換句話說，在附贈(zèng)位1的閾值電壓(VT)會(huì)有些變動(dòng)(例如，稍微增加)， 因?yàn)檎Ｎ?己被程序化。這種現(xiàn)象有時(shí)稱之為"附贈(zèng)位1擾動(dòng)"。這 種擾動(dòng)可限制在正常位2和附贈(zèng)位1之間的閾值電壓(VT)窗 (window)(例如，到大約2伏特)，并且不能進(jìn)一步予以增加。
附贈(zèng)位1擾動(dòng)有效地限制了在程序化胞(例如，正常位2)以及未程 序化胞(例如，未程序化附贈(zèng)位l)之間的Vt差或"窗"到大約2伏特。此 外，程序化正常位到甚至更高的VT階將僅導(dǎo)致更高的附贈(zèng)位Vt，并 且無法在此兩個(gè)位之間進(jìn)一步增加Vt差。此附贈(zèng)位擾動(dòng)使得實(shí)行可在 多個(gè)不同的階被程序化的多級(jí)胞變得困難或成為不可能。因此會(huì)希望 能消除這些問題。
圖2為傳統(tǒng)雙位內(nèi)存胞50在帶間(band-to-band)信道熱空孔 (channel hot hole; CHH)擦除操作期間的結(jié)構(gòu)剖視圖。為了擦除內(nèi)存胞50的位2，中間的正偏壓(例如，在4到7伏特之間)可施加至汲極61 ， 源極60可處于接地或浮接，并且相當(dāng)高的負(fù)偏壓(例如，在-5到-9伏 特之間)可施加至柵極68。以此種方式偏壓柵極68和汲極61造成了從 汲極61區(qū)朝向柵極68的帶間空孔產(chǎn)生及注入。該空孔再結(jié)合(例如， 中和)被捕獲在位于靠近汲極61之電荷儲(chǔ)存區(qū)域64之部份中之位2處 的電子。此則有效地擦除了位2。同樣地，位1可通過將施加至汲極61 和源極60的偏壓予以交換而被擦除(例如，中間的正電壓(例如，在4到 7伏特之間)可施加至源極60，汲極61可處于接地或浮接，并且相當(dāng)高 的負(fù)偏壓(例如，在-5到-9伏特之間)可施加至柵極68)。以此種方式來 偏壓柵極68和源極60造成了從源極60區(qū)朝向柵極68的帶間空孔產(chǎn) 生或注入。該空孔再結(jié)合(例如，中和)被捕獲在位于靠近源極60之電 荷儲(chǔ)存區(qū)域64之部份中之位1處的電子。此則有效地擦除了位1 。
縱然有這些優(yōu)點(diǎn)，仍然需要提供將用于擦除及/或程序化雙位內(nèi) 存胞的改良技術(shù)。此外，本發(fā)明其它的特征以及特性將從本發(fā)明下列 的詳細(xì)說明和申請(qǐng)專利范圍，連同所伴隨著的圖式和本發(fā)明的先前技 術(shù)而變得更明顯。

發(fā)明內(nèi)容
提供用于擦除和程序化內(nèi)存的技術(shù)。
根據(jù)一實(shí)施例，提供的技術(shù)是用于擦除內(nèi)存，該內(nèi)存包含第一電 荷儲(chǔ)存區(qū)域，通過隔離區(qū)域而與第二電荷儲(chǔ)存區(qū)域隔開。電子是由至 少一個(gè)之電荷儲(chǔ)存區(qū)域中以隧穿方式穿出而進(jìn)入到襯底中，以擦除該 至少一個(gè)電荷儲(chǔ)存區(qū)域。電荷儲(chǔ)存區(qū)域可物理上且電氣上與隔離區(qū)域 分離。
根據(jù)另一實(shí)施例，提供用于在多種不同階或狀態(tài)下對(duì)單一電荷儲(chǔ) 存區(qū)域進(jìn)行程序化之技術(shù)。


本發(fā)明將在以下配合著下列的圖式來加以說明，其中相似的組件 符號(hào)代表相似的胞(cell)，且其中
圖1系在信道熱電子(Channel Hot Electron; CHE)注入程序化操作(programming operation)期間之傳統(tǒng)雙位內(nèi)存胞的剖視圖2系在帶間(band-to-band)信道熱空？L(channel hot hole; CHH)擦
除操作期間之傳統(tǒng)雙位內(nèi)存胞的結(jié)構(gòu)的剖視圖3系根據(jù)本發(fā)明之示范實(shí)施例之雙位內(nèi)存胞之一部份的剖視圖； 圖4系復(fù)數(shù)個(gè)雙位內(nèi)存胞設(shè)置在內(nèi)存胞數(shù)組中的簡(jiǎn)化圖式；以及 圖5系根據(jù)本發(fā)明之示范實(shí)施例之顯示富勒-諾得漢(FN)擦除操作
之雙位內(nèi)存胞之部份的剖視圖。
具體實(shí)施例方式
本發(fā)明之下列詳細(xì)說明的本質(zhì)僅為示范，其并不在于限制本發(fā)明、 或是本發(fā)明的運(yùn)用以及使用。此外，并沒有通過前述本發(fā)明所述之先 前技術(shù)或是本發(fā)明下列的詳細(xì)說明來加以限制的企圖。
圖3系為根據(jù)本發(fā)明之示范實(shí)施例之雙位內(nèi)存胞150之一部份的 剖視圖。鏡像位(mirror bit)內(nèi)存胞150包括了襯底154，該襯底154具 有形成在襯底154內(nèi)并與內(nèi)存器件150自行對(duì)準(zhǔn)的第一埋藏接面區(qū)域 160及第二埋藏接面區(qū)域161;設(shè)置在襯底154之上的第一絕緣層162; 一對(duì)電荷儲(chǔ)存層164A、 164B，各設(shè)置在第一絕緣層162之上；設(shè)置在 電荷儲(chǔ)存區(qū)域164A、 164B之間的絕緣區(qū)域170;設(shè)置在電荷儲(chǔ)存區(qū)域 164A、 164B和絕緣區(qū)域170之上的第二絕緣層166;以及設(shè)置在第二 絕緣層166之上的控制柵極168。第一硅化金屬接點(diǎn)(未顯示)可設(shè)置在 襯底154上，而該控制柵極166可由第二硅化金屬接點(diǎn)(未顯示)來加以復(fù)蓋。
電荷儲(chǔ)存區(qū)域164A、 164B是設(shè)置在，例如，第一絕緣層162和 第二絕緣層164之間。電荷儲(chǔ)存區(qū)域164A、 164B是通過設(shè)置在電荷 儲(chǔ)存區(qū)域164A、 164B之間的絕緣區(qū)域170而物理上且電氣上分離。 在一實(shí)作中，控制柵極168可包括了多晶硅，電荷儲(chǔ)存區(qū)域164A、 164B 可包括了富含硅的氮化物(silicon-rich nitride)、多晶硅、或是其它等效 的電荷捕獲材料，而該絕緣區(qū)域170可包括，例如，氧化物。因此， 在襯底154和控制柵極168之間的介電質(zhì)堆?？砂?，例如，富含氧 化硅的氮化物-氧化物(ORO)堆棧、氧化物-多晶硅-氧化物(OPO)堆棧、 或是富含氧化硅之氮化物-多晶硅-富含硅的氮化物-氧化物(ORPRO)堆棧等。
經(jīng)由絕緣區(qū)域170將電荷儲(chǔ)存區(qū)域164A、 164B物理分離可使在 程序化胞(例如，在電荷儲(chǔ)存區(qū)域164B的正常位2)以及未程序化胞(例 如，在電荷儲(chǔ)存區(qū)域164A之未程序化附贈(zèng)位l)之間的閾值電壓(Vi) 窗得以擴(kuò)大或是增加。這可使附贈(zèng)位1擾亂問題大大地減少并實(shí)際上 消失。例如，與圖1的內(nèi)存胞結(jié)構(gòu)50對(duì)比，圖3的內(nèi)存胞結(jié)構(gòu)150可 使在程序化胞(例如，正常位2)以及未程序化胞(例如，未程序化附贈(zèng)位 l)之間的閾值電壓(VT)窗得以增加到大約4.5伏或更多。
因?yàn)楦劫?zèng)位1擾動(dòng)已不再是圖3之內(nèi)存胞架構(gòu)150中的問題，內(nèi) 存胞150可在多個(gè)階被程序化。換句話說，內(nèi)存胞150是一種多級(jí)胞 (multi-level cell; MLC)。在程序化胞(例如，正常位2)以及未程序化胞(例 如，未程序化附贈(zèng)位1)之間的閾值電壓(VT)窗愈大，則可讓中間狀態(tài)得 以存在。例如，當(dāng)程序化胞(例如，正常位2)被程序化至達(dá)到5伏特時(shí)， Vt未程序化胞(例如，未程序化附贈(zèng)位l)將維持在非常接近零伏特。因 此，某個(gè)記憶胞亦可在不同的階處被程序化，例如，到2伏特、3伏特、 4伏特或是5伏特。這些不同的階使得不同的狀態(tài)得以儲(chǔ)存在每一個(gè)電 荷儲(chǔ)存區(qū)域中。例如，Vt窗愈大，可讓兩個(gè)位得以儲(chǔ)存在正常位2處， 而另兩個(gè)位則可儲(chǔ)存在附贈(zèng)位1處，如此四個(gè)位可儲(chǔ)存在單一的內(nèi)存 胞150內(nèi)。雖然單一的雙位內(nèi)存胞150顯示在圖3，應(yīng)了解到任何適當(dāng) 數(shù)量的雙位內(nèi)存胞150可用來形成內(nèi)存數(shù)組，如下參考圖4所作的說 明。
圖4是依據(jù)傳統(tǒng)數(shù)組架構(gòu)200設(shè)置之復(fù)數(shù)個(gè)雙位內(nèi)存胞的簡(jiǎn)化圖 式(實(shí)際的數(shù)組架構(gòu)可包含數(shù)千個(gè)雙位內(nèi)存胞50)。
數(shù)組架構(gòu)200包含了一些如上述之形成在半導(dǎo)體襯底內(nèi)的埋藏位 線。圖4描述了三條埋藏位線(組件符號(hào)202、 204和206)，每一條可 作用為在數(shù)組架構(gòu)200內(nèi)的內(nèi)存胞的汲極或源極。數(shù)組架構(gòu)200亦包 含了一些字符線，其用來控制內(nèi)存胞的柵極電壓。圖4描述了四條字 符線(組件符號(hào)208、 210、 212和214)，其一般和位線形成交叉圖案。 雖然未在圖3中顯示，電荷儲(chǔ)存層，諸如是ORO或OPO堆棧，是位 在位線和字符線之間。圖4中的虛線代表在數(shù)組架構(gòu)200內(nèi)雙位內(nèi)存 胞的其中兩個(gè)第一胞216和第二胞218。需注意的是，位線204是由第一胞216和第二胞218所共享。數(shù)組架構(gòu)200是為人所熟知的虛擬 接地架構(gòu)(ground architecture),因?yàn)榻拥仉娢?ground potential)可被施加 在任何選定的位線，且不需要任何具有固定接地電位的位線。
用于數(shù)組架構(gòu)200的控制邏輯以及電路(未顯示)在傳統(tǒng)閃存操作 (諸如是程序化、讀取、擦除、以及軟程序化)期間，控制內(nèi)存胞的選擇、 施加電壓至字符線208、 210、 212、 214、以及施加電壓至位線202、 204、 206。使用位線接點(diǎn)(未顯示)來傳送電壓到位線202、 204、 206。 圖4顯示了三條導(dǎo)電金屬線(組件符號(hào)220、 222和224)，以及三個(gè)位 線接點(diǎn)(組件符號(hào)226、 228和230)。對(duì)給定的位線而言，因?yàn)槲痪€的 電阻相當(dāng)高，所以位線接點(diǎn)是每十六條字符線才被使用一次。 FN擦除操作
圖5是根據(jù)本發(fā)明之示范實(shí)施例之顯示富勒-諾得漢 (Fowler-Nordheim; FN)擦除操作之雙位內(nèi)存胞150的部份的剖視圖。
為能進(jìn)行FN擦除操作，胞150之電荷儲(chǔ)存區(qū)域164A、 164B包括 了富含硅的氮化物或是相似的材料(例如，多晶硅)。根據(jù)FN擦除操作 的一實(shí)施例，強(qiáng)的垂直場(chǎng)可透過堆棧通過將襯底154接地、浮接(float) 源極160和汲極161、及然后施加高的負(fù)電壓到控制柵極168設(shè)立。根 據(jù)另一種實(shí)施例，強(qiáng)的垂直場(chǎng)可通過在柵極168處施加相對(duì)高的負(fù)偏 壓(例如，-8至U-IO伏特)及施加正偏壓到襯底154而產(chǎn)生。
當(dāng)強(qiáng)的垂直場(chǎng)設(shè)立時(shí)，捕獲在電荷儲(chǔ)存區(qū)域164A、 164B的電子 會(huì)被射出或被推出電荷儲(chǔ)存區(qū)域164A、 164B外而進(jìn)入到襯底154中， 使得內(nèi)存胞150得以被擦除。使用諸如富含硅的氮化物之材料可使得 FN擦除操作得以進(jìn)行，因?yàn)殡娮釉谶@些材料中具有較大的移動(dòng)性，因 為這些電子具有較低的電荷捕獲密度(在和其中電子為固定且較不移動(dòng) 的材料(例如氮化物)相比)。具體而言，使用諸如是富含硅的氮化物之 材料來建構(gòu)電荷儲(chǔ)存區(qū)域164A、 164B使得將電荷推出電荷儲(chǔ)存區(qū)域 164A、 164B外更為容易。企圖將相同的FN擦除操作施用于實(shí)行諸如 是氮化物電荷儲(chǔ)存區(qū)域之內(nèi)存胞，是無法成功的，因?yàn)殡娮訜o法由氮 化物電荷儲(chǔ)存區(qū)域中推出。
雖然至少一示范實(shí)施例已在本發(fā)明的前述詳細(xì)說明中予以呈現(xiàn)， 但應(yīng)體會(huì)到仍然存在著許多變化。亦應(yīng)了解到示范實(shí)施例僅是范例，其并不在于以任何方式來限制本發(fā)明之范疇、運(yùn)用或是配置。相反地， 前述的詳細(xì)說明將提供那些在本領(lǐng)域中具有通常知識(shí)者用來實(shí)作本發(fā) 明示范實(shí)施例的一種方便的指示；應(yīng)可明白的是在不脫離由附加的申 請(qǐng)專利范圍以及其法定的均等物所界定的本發(fā)明的范疇下，對(duì)于在示 范實(shí)施例中所載胞的功能以及設(shè)置仍可有許多的變化。
權(quán)利要求
1、一種方法，包括提供內(nèi)存(150)，該內(nèi)存(150)包括第一電荷儲(chǔ)存區(qū)域(164A)，該第一電荷儲(chǔ)存區(qū)域(164A)通過隔離區(qū)域(170)而與第二電荷儲(chǔ)存區(qū)域(164B)隔開；以及使電子以富勒-諾得漢(FN)隧穿方式穿出至少一個(gè)電荷儲(chǔ)存區(qū)域(164A、164B)進(jìn)入到襯底(154)中，以擦除該至少一個(gè)電荷儲(chǔ)存區(qū)域。
2、 如權(quán)利要求1所述的方法，其中，該內(nèi)存(150)進(jìn)一步包括襯底(154) 以及柵極，并且其中，富勒-諾得漢(FN)隧穿方式包括將該襯底C154)接地；對(duì)該柵極施加電壓，以將電子從該至少一個(gè)電荷儲(chǔ)存區(qū)域(164A、 164B)推出而進(jìn)入到該襯底(154)中。
3、 如權(quán)利要求1所述的方法，其中，該電荷儲(chǔ)存區(qū)域(164A、 164B)包括富含硅的氮化物和多晶硅中的至少一者。
4、 如權(quán)利要求1所述的方法，其中，該電荷儲(chǔ)存區(qū)域(164A、 164B) 是通過設(shè)置在該電荷儲(chǔ)存區(qū)域(164A、 164B)之間的該隔離區(qū)域(170)而物理上且電氣上分離。
5、 一種半導(dǎo)體器件，包括 襯底(154);隔離區(qū)域(170);第一電荷儲(chǔ)存區(qū)域(164A)，包括富含硅的氮化物，其中，該第一電 荷儲(chǔ)存區(qū)域(164A)被配置成儲(chǔ)存第一位以及第二位；第二電荷儲(chǔ)存區(qū)域(164B)，包括富含硅的氮化物，其中，該第二電 荷儲(chǔ)存區(qū)域(164B)是通過該隔離區(qū)域(170)而與該第一電荷儲(chǔ)存區(qū)域 (164A)隔開，其中，該第一電荷儲(chǔ)存區(qū)域(164A)被配置成儲(chǔ)存第一附贈(zèng) 位1以及第二附贈(zèng)位1，其中，該隔離區(qū)域(170)被配置成在當(dāng)該第一和第二位分別被程序化時(shí)，防止該第一和第二附贈(zèng)位1的第二閾值電 壓的擾動(dòng)。
6、 如權(quán)利要求5所述的半導(dǎo)體器件，其中，該第一電荷儲(chǔ)存區(qū)域(164A) 可在多種狀態(tài)下進(jìn)行程序化，且其第一閾值電壓Vt是在0和5伏特之 間，而該第二電荷儲(chǔ)存區(qū)域(164B)的該第二閾值電壓Vt維持在大約0 伏特。
7、 一種半導(dǎo)體器件，包括襯底(154); 隔離區(qū)域(170);第一電荷儲(chǔ)存區(qū)域(164A)，包括多晶硅；第二電荷儲(chǔ)存區(qū)域(164B)，包括多晶硅，其中，該第二電荷儲(chǔ)存區(qū) 域(164B)是通過該隔離區(qū)域(170)而與該第一電荷儲(chǔ)存區(qū)域(164A)隔 開；以及柵極(16S)，其中，通過將該襯底(154)接地并施加電壓到該柵極(168)以從至少 一個(gè)電荷儲(chǔ)存區(qū)域(164A、 164B)注入電子到該襯底(154)中，該至少一 個(gè)電荷儲(chǔ)存區(qū)域(164A、 164B)被配置成從該至少一個(gè)電荷儲(chǔ)存區(qū)域 (164A、 164B)注入電子到該襯底(154)中來擦除該至少一個(gè)電荷儲(chǔ)存區(qū) 域(164A、 164B)。
8、 如權(quán)利要求7所述的半導(dǎo)體器件，其中，該電荷儲(chǔ)存區(qū)域(164A、 164B)是通過設(shè)置在該電荷儲(chǔ)存區(qū)域之間的該隔離區(qū)域(170)而物理上且電氣上分離。
9、 一種半導(dǎo)體器件，包括 襯底(154); 隔離區(qū)域(170);第一電荷儲(chǔ)存區(qū)域(164A)，包括富含硅的氮化物，其中，該第一 電荷儲(chǔ)存區(qū)域G64A)被配置成儲(chǔ)存第一位以及第二位；第二電荷儲(chǔ)存區(qū)域(164B)，包括富含硅的氮化物，其中，該第二電荷儲(chǔ)存區(qū)域(164B)是通過該隔離區(qū)域(170)而與該第一電荷儲(chǔ)存區(qū)域 (164A)隔開，其中，該第一電荷儲(chǔ)存區(qū)域(164A)被配置成儲(chǔ)存第一附贈(zèng) 位1以及第二附贈(zèng)位1，其中，該隔離區(qū)域(170)是配置成在當(dāng)該第一 和第二位分別被程序化時(shí)，防止該第一和第二附贈(zèng)位1的第二閾值電 壓的擾動(dòng)。
10、如權(quán)利要求9所述的半導(dǎo)體器件，其中，該電荷儲(chǔ)存區(qū)域(164A、 164B)是通過設(shè)置在該電荷儲(chǔ)存區(qū)域(164A、 164B)之間的該隔離區(qū)域 (170)而物理上且電氣上分離，其中，在該第一電荷儲(chǔ)存區(qū)域(164A)和 該第二電荷儲(chǔ)存區(qū)域(164B)之間的閾值電壓Vt窗是大約4.5伏特或更 多，且其中，該第一電荷儲(chǔ)存區(qū)域(164A)可在多個(gè)狀態(tài)下程序化，而 該第一閾值電壓Vt在0和5伏特之間，而在該第二電荷儲(chǔ)存區(qū)域(164B) 的該第二閾值電壓Vt維持于大約0伏特。
全文摘要
一種內(nèi)存(150)，包含第一電荷儲(chǔ)存區(qū)域(164A)，其系通過隔離區(qū)域(170)而與第二電荷儲(chǔ)存區(qū)域(164B)隔開。提供用于擦除內(nèi)存(150)的技術(shù)，其中，電子以富勒-諾得漢(Fowler-Nordheim；FN)隧穿方式穿出至少一個(gè)之電荷儲(chǔ)存區(qū)域(164A)、(164B)而進(jìn)入襯底(154)內(nèi)，以擦除內(nèi)存(150)的至少一個(gè)電荷儲(chǔ)存區(qū)域。提供其它的技術(shù)，用于在多種不同階(level)或狀態(tài)下程序化單一的電荷儲(chǔ)存區(qū)域。
文檔編號(hào)G11C11/56GK101438351SQ200780016294
公開日2009年5月20日 申請(qǐng)日期2007年4月5日 優(yōu)先權(quán)日2006年4月6日
發(fā)明者M·丁, W·張 申請(qǐng)人:斯班遜有限公司