專利名稱：具有串行和并行模式的存儲器系統(tǒng)和方法
技術(shù)領(lǐng)域：
0001本發(fā)明涉及并行存儲器系統(tǒng)和串行存儲器系統(tǒng)。
背景技術(shù)：
0002當(dāng)前消費電子裝置使用存儲器裝置。例如，諸如數(shù)碼照相機(jī)、 便攜式數(shù)字助理、便攜式音頻/視頻播放器和移動終端的移動電子裝置一直 以來要求大容量存儲器，優(yōu)選的是具有不斷增加容量和提高速度能力的非易 失性存儲器。由于在不通電的情況下非易失性存儲器和硬盤驅(qū)動器可以保持 數(shù)據(jù)，因此優(yōu)先選擇非易失性存儲器和硬盤驅(qū)動器，從而延長了電池壽命。
0003雖然，現(xiàn)有存儲器裝置對于許多目前的消費電子裝置以足夠的 速度運行，但是這樣的存儲器裝置可能將不足以用于未來要求高數(shù)據(jù)速率的 電子裝置和其他裝置中。例如，記錄高清晰度移動圖像的移動多媒體裝置可 能要求存儲模塊具有大于使用當(dāng)前存儲器技術(shù)的存儲器模塊的編程吞吐量。 雖然這樣的解決方案看起來簡單，但是在這樣的高頻率下信號質(zhì)量卻存在問 題，其在存儲器的工作頻率上設(shè)定了實際的限制。存儲器使用一組并行輸入 /輸出(I/O)引腳和其它部件通信，引腳的數(shù)量視情況而定。1/0引腳接收 命令指令和輸入數(shù)據(jù)并且提供輸出數(shù)據(jù)，這通常被稱為并行接口。高速操作 例如可以導(dǎo)致諸如串?dāng)_、信號扭曲和信號衰減的通信退化效應(yīng)，從而降低
信號質(zhì)量。
0004為了在系統(tǒng)板上將較高密度和較快速操作結(jié)合在一起，存在兩 種設(shè)計技術(shù)諸如菊花鏈的串行互連配置和諸如多點的并行互連配置。這些 設(shè)計技術(shù)可以用于克服決定著硬盤與存儲器系統(tǒng)之間存儲器交換的成本和 操作效率的密度問題。但是，多點配置相對于菊花鏈配置具有缺點。例如， 如果在多點存儲器系統(tǒng)中點的數(shù)量增加，由于每一引腳的負(fù)載效應(yīng)，延遲時 間也增加，從而削弱了多點存儲器系統(tǒng)的總的性能。這歸因于存儲器裝置的 金屬線電阻器-電容器負(fù)載和引腳電容量。在諸如存儲器裝置的裝置中的串 行鏈路可以使用串行接收所有的地址、命令和數(shù)據(jù)的單個引腳輸入。串行鏈路可以提供串行菊花鏈配置來通過級聯(lián)配置有效地控制命令位、地址位和數(shù) 據(jù)位。通過提供串行菊花鏈配置，存儲器裝置識別符UD)號碼被分配給級
聯(lián)鏈上的每一裝置。存儲器裝置可以是動態(tài)隨機(jī)存取存儲器(DRAM)、靜態(tài) 隨機(jī)存取存儲器(SRAM)或者快閃存儲器。

發(fā)明內(nèi)容
0005本發(fā)明提供一種方法和系統(tǒng)，其允許使用串行存取或者使用 并行存取來執(zhí)行存取一個或者多個存儲體的方法。在串行模式中，每一鏈 路作為獨立串行鏈路操作。相反，在并行模式期間，鏈路作為并行鏈路共 同操作。其中，對于串行模式，對于每一鏈路獨立地接收輸入和輸出控制， 而在并行^f莫式期間，所有的鏈路共同使用單組輸入和輸出控制。
0006根據(jù)一個主要方面，本發(fā)明提供一種存儲器系統(tǒng)，包括至 少一個存儲體；連接多個輸入和多個輸出到所述至少一個存儲體的雙模接 口電路，所述接口電路具有串行模式，在串行模式期間至少一個輸入的每 一個作為相應(yīng)的串行輸入操作并且至少 一個輸出的每一個作為相應(yīng)的串 行輸出操作，所述接口電路具有并行模式，在并行模式期間輸入作為并行 輸入共同操作并且輸出作為并行輸出共同操作。
0007在有些實施例中，所述至少一個存儲體包括多個存儲體。
0008在有些實施例中，在串行模式期間，每一個作為相應(yīng)的串行 輸入操作的所述至少 一個輸入包括多個輸入，并且作為相應(yīng)的串行輸出操 作的所述至少一個輸出包括多個輸出。
0009在有些實施例中，雙模接口電路包括多個鏈路和體控制器， 每一個鏈路和體控制器在多個輸入中具有相應(yīng)的輸入；其中，多個鏈路和 體控制器中的每一個可以以串行模式操作以通過以下處理以串行方式執(zhí) 行讀和寫操作對于每一讀和寫操作，如果操作是寫操作，處理在包含命 令、地址和數(shù)據(jù)的相應(yīng)輸入上接收的單個位寬輸入信號；其中，所述多個 鏈路和體控制器可以并行模式共同操作以通過以下處理并行地執(zhí)行讀和 寫操作對于每一讀和寫操作，如果操作是寫操作，處理在包含命令、地 址和數(shù)據(jù)的多個輸入上接收的多個位寬輸入信號。
0010在有些實施例中，每一個鏈路和體控制器被連接到所述存儲體 的預(yù)定一個，并且每一個存儲體被連接到所述輸出的預(yù)定一個。
0011在有些實施例中，每一個鏈路和體控制器還包括對于寫操作的相應(yīng)輸入控制和對于讀操作的相應(yīng)輸出控制；雙模接口電路在并行模式中可 操作地連接多個鏈路和體控制器電路的公共一個的輸入控制到其余的鏈路 和體控制電路的輸入控制，并且連接多個鏈路和體控制電路的公共的輸出控 制到其余的鏈路和體控制電路的輸出控制，使得在并行模式期間所有的鏈路
和體控制電路共同操作；雙模接口電路在串行模式期間可操作地允許獨立信 號在每一個輸入控制和輸出控制處被接收。
0012在有些實施例中，多個鏈路和體控制器對于每一個存儲體包括 相應(yīng)的鏈路和體控制器。
0013在有些實施例中，所述存儲器系統(tǒng)還包括至少一個鏈路轉(zhuǎn)換 器，其在串行模式期間操作來連接每一鏈路和體控制器到相應(yīng)的所選擇的 體，并且在并行模式期間操作來連接所有的鏈路和體控制器到所選擇的存儲 體。
0014在有些實施例中，所述至少一個鏈路轉(zhuǎn)換器包括用于寫和控制 而連接每一鏈路到相應(yīng)的所選擇的體的第一轉(zhuǎn)換器，和用于讀而連接每一鏈 路到所選擇的體的第二鏈路轉(zhuǎn)換器，防止同時連接多個鏈路到同一體。
0015在有些實施例中，雙模接口電路包括用于接收在串行模式和 并行模式之間選擇的數(shù)據(jù)寬度控制輸入的輸入6 6 。
0016在有些實施例中，所述雙才對妻口電路包括用于接收在串行模 式和并行模式之間選擇的數(shù)據(jù)寬度控制輸入信號的輸入，對于每一個鏈路和 體控制器，相應(yīng)的第一多路復(fù)用器具有第一和第二輸入，每個第一輸入被連 接到所述鏈路和體控制器的相應(yīng)輸入控制，每個第二輸入被連接到所述鏈路 和體控制器的公共一個的輸入控制，所述第一多路復(fù)用器在所述數(shù)據(jù)控制寬 度控制輸入的控制下可操作地選擇所述第一輸入或者第二輸入；對于每一個 鏈路和體控制器，相應(yīng)的第二多路復(fù)用器具有第一和第二輸入，每個第一輸 入被連接到所述鏈路和體控制器的相應(yīng)輸出控制，每個第二輸入連接到所述 鏈路和體控制器的公共一個的輸出控制，所述第二多路復(fù)用器在所述數(shù)據(jù)控 制寬度控制輸入信號的控制下可操作地選擇所述第 一輸入或者第二輸入。
0017在有些實施例中，所述雙模接口電路包括對于每一個存儲體 的相應(yīng)的并行到串行變換器，所述并行到串行變換器具有串行輸出；將所述 每一個并行到串行變換器的串行輸出轉(zhuǎn)換到所選擇的輸出的轉(zhuǎn)換邏輯。
0018在有些實施例中，所述存儲器系統(tǒng)還包括用于在串行模式期 間選擇所述并行到串行變換器的串行輸出并且在并行模式期間選擇并行輸出的選擇器邏輯。
0019在有些實施例中，所述存儲器系統(tǒng)還包括數(shù)據(jù)寬度變換器， 用于通過將來自所選擇的體的輸出從對于體存取的數(shù)據(jù)寬度變換為等于所 述多個輸出的輸出數(shù)量的數(shù)據(jù)寬度來產(chǎn)生所述并行輸出。
0020在有些實施例中，所述雙模接口電路包括對于每一存儲體的 相應(yīng)的串行到并行變換器；將每一個輸入轉(zhuǎn)換為一個相應(yīng)的所選擇的串行到 并行變換器的輸入的轉(zhuǎn)換邏輯。
0021在有些實施例中，所述存儲器系統(tǒng)還包括數(shù)據(jù)寬度變換器， 用于將具有等于所述多個輸入的輸入數(shù)量的數(shù)據(jù)寬度的并行輸入變換為對 于體存取的數(shù)據(jù)寬度。
0022根據(jù)另一個主要方面，本發(fā)明提供一種方法，包括根據(jù)數(shù)據(jù) 寬度控制輸入來重新配置存儲器接口為串行模式和并行模式中的所選擇的 一個；在串行模式中，所述存儲器接口用作至少一個串行接口；在并行模式 中，所述存儲器接口用作并行接口。
0023在有些實施例中，所述方法還包括在串行模式期間，提供從 每一鏈路到多個體中的任一體的串行存取。
0024在有些實施例中，根據(jù)數(shù)據(jù)寬度控制輸入來重新配置存儲器接 口為串行模式和并行模式中的所選擇的一個包括對于串行模式，重新配置 多個鏈路和體控制器使得在串行模式期間在至少一個串行接口處的每一個 處接收獨立的輸入和輸出控制；對于并行4莫式，重新配置所述多個鏈路和體
控制器，使得在一個鏈路和體控制器處所接收的輸入和輸出控制被所有的鏈 路和體控制器所共同使用。


0025以下參照附圖僅通過示例描述本發(fā)明的實施例，其中0026圖1為以具有串行接口的多個鏈路和多個體為特征的存儲器系 統(tǒng)的框0027圖2為以具有串行接口的多個獨立鏈路和多個體為特征的存儲 器系統(tǒng)的框0028圖3為對于圖2的存儲器系統(tǒng)的串行操作的時序圖；0029圖4為串行模式期間系統(tǒng)具有單個位串行接口并且并行模式期 間系統(tǒng)具有多個位并行接口的存儲器系統(tǒng)的框圖；0030圖5為示出三個數(shù)據(jù)輸出配置的帶寬比較的示意圖；0031圖6為示出以l位串行數(shù)據(jù)處理的多個獨立串行鏈路配置的框
0032圖7為示出以4位并行數(shù)據(jù)處理的單個非獨立并行鏈路配置的
框0033圖8A為輸入控制多路復(fù)用的示意0034圖8B為輸出控制多路復(fù)用的示意0035圖8C為對于串行和并行操作的體輸出轉(zhuǎn)換的示意0036圖8D為對于串行和并行操作的體輸入轉(zhuǎn)換的示意0037圖9為由本發(fā)明的實施例提供的雙模存儲器系統(tǒng)的框圖。
具體實施例方式
0038對于涉及存儲器裝置的許多操作，高帶寬能力在數(shù)字系統(tǒng)中 正成為日益重要的問題。多種方法正試圖實現(xiàn)高性能的目標(biāo)。實現(xiàn)此目標(biāo) 的一種典型方法是使用具有單個位數(shù)據(jù)寬度的串行接口 ，在該串行接口上 包括命令、地址以及讀和寫數(shù)據(jù)的所有信息被串行傳送到下一個目的地。 消費電子市場中的許多現(xiàn)有產(chǎn)品使用這樣的串行接口 。
0039串行數(shù)據(jù)傳送方法比并行數(shù)據(jù)傳送方法具有許多優(yōu)勢。例如， 串行數(shù)據(jù)傳送所使用的互連在印刷電路板上的數(shù)據(jù)線上不會出現(xiàn)在并行互 連中典型存在的串?dāng)_和干擾。
0040為了提高以串行數(shù)據(jù)傳送的存儲器裝置的最大峰值性能，考 慮使用串行接口的多鏈路模式。具體地， 一組鏈路的每一個以與具有自己 的命令、地址以及讀和寫數(shù)據(jù)的單獨串行鏈路同樣的方式操作。圖l示出 以多個串行接口為特征的存儲器系統(tǒng)的例子。在圖l例子中，示出了被連 接到相應(yīng)鏈路和體控制器16、 18和20的一組串行輸入SI1 10、 SI2 12、 SIn 14。鏈路和體控制器16、 18和20的每一個被連接到相應(yīng)的存儲體， 體022、體124和體n26。以S0028、 SOl 30, SOn32指示串4亍輸 出。圖1示出到每一個體的專用鏈路。由串行數(shù)據(jù)處理實現(xiàn)所有的數(shù)據(jù)傳 送。諸如圖1所示的多個電路可以被順序地連接，在串行互連上的尋址^皮 用來選擇多個電路中的特定一個。
0041在另一個組合多個串行鏈路來提高帶寬的方法中，提供具有多 個獨立鏈路的布置，其可以通過使用布置在鏈路和體控制器與存儲體之間的鏈路轉(zhuǎn)換邏輯來從任意鏈路存取任何體。圖2中示出了一個例子。除了包括
位于鏈路和體控制器16、 18、 20和存儲體22、 24、 26之間的鏈路轉(zhuǎn)換器34 以及位于存儲體22、 24、 26和串行輸出28、 30、 32之間的鏈路轉(zhuǎn)換器36， 該例子和圖1的例子相同。在此情況中包含在每一串行輸入中的地址信息還 包括體標(biāo)識符，以允許針對給定命令來選擇體。不允許從不同的鏈路對同一
體進(jìn)行同時存取。通過在存取同 一體時使對給定體確立串行數(shù)據(jù)的第 一鏈路 具有高于第二鏈路的較高優(yōu)先權(quán)，鏈路轉(zhuǎn)換器防止了串行位流的爭用。為了 處理該防止?fàn)幱?，鏈路轉(zhuǎn)換器34、 36不是僅包含一些邏輯轉(zhuǎn)換器的簡單電 路。再一次，諸如圖2所示的多個電路可以被順序連接，并且在串行互連上 的尋址被用來選"^多個電路中的特定一個。
0042對應(yīng)于圖2的例子，圖3示出具有輸入和輸出串行端口的時序 圖的簡單例子，所述端口被限定在包括多個體的存儲器裝置的外圍電路中。 在圖3中，接收對于串行輸入SIO 10、 SI1 12、 SIn 14的信號的端口凈皮以 SIPO、 SIP1、 SIPn指示。輸出串行輸出SOO 28、 S01 30、 SOn 32的端口#皮 以SOPO、 S0P1、 SOPn指示。鏈路端口的數(shù)量沒有必要和存儲器裝置中包括 的體的數(shù)量相同?？梢栽试S任意數(shù)量的體和鏈路組合?；谶@種鏈路和體互 連的靈活性，數(shù)據(jù)輸入和輸出路徑可以以菊花鏈方式容易地傳送到下一個裝 置。所有鏈路和體的組合均具有共同的接口，通過該共同接口，數(shù)據(jù)被傳送 到具有串行連接的下一個裝置(數(shù)據(jù)寬度為'T，)。對于SIPO，存在包括命 令、地址和數(shù)據(jù)信息的輸入信號，并且該輸入信號在某段時間有效。 一段時 間之后，當(dāng)由任意命令或者專用的控制引腳確立輸出請求時，SOPO上的輸出 有效并且包含輸出數(shù)據(jù)。對于其他的串行輸入和輸出也存在類似的時序布 置。
0043串行接口提供了優(yōu)于并行接口的許多優(yōu)勢，特別是在小干擾和 耦合效應(yīng)方面。但是，串行接口相比于并行接口需要更高的工作頻率以保持 同樣數(shù)量的數(shù)據(jù)帶寬。在一些頻率范圍內(nèi)，雙位操作可以優(yōu)于多串行數(shù)據(jù)總 線接口。
0044本發(fā)明的實施例提供一種可配置為作為一組單個位串行接口或 者多位并行接口才喿作的接口。依據(jù)最大數(shù)據(jù)輸出和可用輸出端口，多位并行 接口可以是雙位并行接口或者是較大數(shù)量的位。當(dāng)數(shù)據(jù)輸出寬度從l位串行 配置改變成多位并行配置時，使用一組輸入控制(即通常用來控制單個位串 行接口的輸入)來控制并行接口，同時忽略了通常^皮用來控制其它單個位串行接口的輸入控制。
0045現(xiàn)在參見圖9，示出由本發(fā)明實施例所提供的雙模存儲器系統(tǒng) 的框圖。系統(tǒng)具有連接一組輸入406和一組輸出408到一組存儲體402和403 的雙模接口電路400、 401。 一般地說，存在至少一個存儲體。接口電3各400 具有串行模式，在該串行模式期間，每個輸入406作為相應(yīng)的串行輸入操作 并且每個輸出408作為相應(yīng)的串行輸出操作。接口電路400具有并行模式， 在該并行模式期間，輸入406作為并行輸入共同地操作并且輸出408作為并 行輸出共同地操作。 一般地說，在串行^f莫式期間，至少一個輸入和至少一個 輸出在串行模式中是可操作的。例如，類似這樣的可能配置是8鏈路、10 個體的配置。在并行模式期間，所有的8個鏈路被并行被使用以便存取該體。 在串行模式期間， 一個鏈路被使用以便存取該體。
0046將參照圖4到圖8來描述圖9的系統(tǒng)的詳細(xì)的例子?，F(xiàn)在參照 圖4，圖4示出在串行和并行操作之間可重新配置的存儲器系統(tǒng)的框圖。該 例子假設(shè)具有n個鏈路和n個體，但是該圖僅包括第一、第二和第n個鏈路 和體的細(xì)節(jié)。電路具有一組n個輸入，其中所示三個被稱為串行輸入SIO 11、 SI113、 Slnl5,對應(yīng)的一組n個鏈路和體控制器40、 42、 44,鏈路轉(zhuǎn)換器 35,存儲體，體Q 23、體1 25體n 27，鏈路轉(zhuǎn)換器37,和現(xiàn)在稱為串行 輸出SOO 29、 S01 31、 SOn 33的一組輸出。鏈路和體控制器40、 42、 44將 串行輸入ll、 13、 15和鏈路轉(zhuǎn)換器35互連。對于SIO 11的鏈路和體控制 器40具有對于IPCO (輸入控制0) 46、 OPCO (輸出控制0) 48的附加引腳。 對于SIl 13的鏈路和體控制器42具有對于IPC1 50、 0PC1 52的附加引腳。 對于SIn 15的鏈路和體控制器44具有對于IPCn 54、 OPCn 56的附加引腳。 還存在到鏈路和體控制器40的輸入66以用于接收控制系統(tǒng)進(jìn)行操作的數(shù)據(jù) 寬度的數(shù)據(jù)寬度控制輸入。在有些實施例中，存在用于在串行模式操作和并 行操作模式之間進(jìn)行選擇的單個位。在其他實施例中，存在用于指示作為介 于1和一些預(yù)定最大數(shù)據(jù)寬度之間的任意寬度的數(shù)據(jù)寬度的多個位。盡管沒 有示出，但輸入到鏈路和體控制器40的數(shù)據(jù)寬度控制輸入66的數(shù)據(jù)寬度控 制信號被類似地輸入到所有其他鏈路和體控制器。在有些實施例中，在數(shù)據(jù) 寬度控制輸入66上接收的數(shù)據(jù)寬度控制信號來自于在上電序列期間設(shè)置的 配置寄存器。它例如可以是單個位。當(dāng)該位是"0",它意味著系統(tǒng)應(yīng)該以串 行模式操作，否則該位是'T，，系統(tǒng)應(yīng)該以并行模式操作。
0047在并行模式操作期間，存在作用于所有的鏈路和體控制器40、42、 44的單個命令，并對于讀或者寫操作涉及單個存儲體。具體實現(xiàn)的特定 方式為對于并行操作，接收包含命令、地址和可能的數(shù)據(jù)的命令。在實例 性的實施例子中，每一個字段的位被并行接收作為全部并行輸入的一部分。 命令和地址位可以被饋送到單個鏈路和體控制器，例如，鏈路和體控制器40， 其中發(fā)生命令和地址處理。可替代地，對于并行操作，可以提供專用命令和 地址寄存器。
0048在串行模式操作期間，控制引腳46、 48為鏈路和體控制器40 的專用控制引腳。在有些實施中，IPC46具有選通輸入流的功能，使得該引 腳在通過SI的命令、地址和/或數(shù)據(jù)聲明期間應(yīng)該為"高"。OPC被用于啟動 輸出緩沖器。當(dāng)發(fā)出讀命令之后OPC為高時，依據(jù)連接，數(shù)據(jù)被傳送到指定 的位置，例如另一個存儲器或者控制器。另一個控制引腳類似地專用于特定 的鏈路和體控制器。此外，在串行模式中，每一個鏈路和體控制器從每一個 串行輸入中提取它自己的命令、地址、數(shù)據(jù)信息。
0049在并行模式操作期間，使用IPC0和OPC0共同控制并行鏈鴻4喿 作。更具體地，所有的鏈路和體控制器40、 42、 44以與第一鏈路和體控制 器40的輸入控制和輸出控制的功能相同的方式進(jìn)行操作。 一般地說，所有 的鏈路和體控制器將以與這些鏈路和體控制器中的特定一個的輸入控制和 輸出控制的功能相同的方式進(jìn)行操作。示出相鄰的鏈路和體控制器對之間的 互連，其中以58指示在鏈路和體控制器40、 42之間的互連，以60指示在 鏈路和體控制器42和隨后的鏈路和體控制器(未示出)之間的互連，以62 指示在倒數(shù)第二個鏈路和體控制器(未示出)與鏈路和體控制器44之間的 互連。這些互連的目的是用來將來自第一鏈路和體控制器40的IPCO控制46 和OPCO控制48傳播到所有其他鏈路和體控制器42、 44,使得所有的鏈路和 體控制器在并行操作期間接收相同的并行鏈路控制信號。對于圖4的實施例， 鏈路和體控制器40、 42和44作為雙模接口電路的例子共同運行。
0050當(dāng)選擇并行操作時，為了控制具有IPCO和OPCO的所有鏈路， 提供具有內(nèi)部電路的其他鏈路(鏈路1到n)來將控制信號路徑從對串行操 作使用到IPCx和OPCx, x=l， ...， n上的輸入轉(zhuǎn)換到對并行操作使用IPCO 和OPCO。這種內(nèi)部電路的詳細(xì)例子將在下面參照圖8A和圖8B進(jìn)行描述。在 并行操作啟動之后，僅有IPCO和OPCO是相關(guān)聯(lián)的，其他的IPCx和OPCx不 具有任何功能性，并且外部信號確立不會影響系統(tǒng)的任何操作。
0051在讀操作被確立或者來自多個SIP端口的輸入數(shù)據(jù)待寫入時，體存取結(jié)果具有如圖5所示的多個數(shù)據(jù)組合。以下將描述串行操作的例子和 并行操作的多個例子。所示第一時鐘80是用于串行操作。對于此時鐘，頻
率為某數(shù)值m,并且?guī)挒?位*01。以82指示數(shù)據(jù)流。在一位數(shù)據(jù)寬度即串 行操作的情況中，讀/寫下面的數(shù)據(jù)，其中數(shù)字表示位的順序'7，表示MSB 并且'0，表示LSB。
D7-〉D6-〉D6-〉D4->D3-〉D2-〉D0-〉D1(SIPO和SOP0)。0052所示第二時鐘84用于2位并行操作，該時鐘假設(shè)具有m/2的 時鐘頻率并且?guī)挒?位,/2-m,與上述串行例子相同。以86指示數(shù)據(jù)流。 在兩位數(shù)據(jù)寬度并行操作的情況中，讀/寫下面的數(shù)據(jù)
D7-〉D5-〉D3-〉D1 (SIPO和SOP0)。
D6-〉D4-〉D2-〉D0 (SIP1和S0P1)。
0053所示第三時鐘88用于4位并行才喿作，該時鐘^f叚設(shè)具有m/4的 時鐘頻率并且?guī)挒?位，/4-m,與上述串行例子相同。以90指示數(shù)據(jù)流。 在四位數(shù)據(jù)寬度并行操作的情況中，讀/寫下面的數(shù)據(jù)
D7-〉D3(SIP0和SOP0) D6-〉D2 (SIP1和S0P1) D5-〉Dl (SIP2和S0P2) D4-〉D0(SIP3和S0P3)
0054對于圖5的例子，已經(jīng)將時鐘速率選擇為使得不同操作模式的 數(shù)據(jù)率相同。這旨在示出為了獲取要求時鐘頻率為m的特定帶寬，通過使用 單個位串行接口、時鐘頻率為m/2的雙位并朽3妻口或者時鐘頻率為m/4的四 位并行接口可以實現(xiàn)同樣的帶寬。當(dāng)然，如果并行接口能夠以頻率m操作， 則雙位并行接口可以具有單個位接口的帶寬的兩倍帶寬。
0055圖6示出以串行模式操作的多個鏈路的例子。在此例中，存在 四個獨立鏈路即鏈路Q 100、鏈路l 102、鏈路2 104、鏈路3 106、和四個 體即體0 120、體l 122、體2 124、體3 126,每一個鏈路具有1位數(shù)據(jù)寬 度，但是更普遍地，能夠使用任意數(shù)量的鏈路和體。與之前已經(jīng)單獨示出的 用于輸入和輸出操作的電路的示意圖不同，圖6中的"鏈路"包括輸入功能 和輸出功能。每一個鏈路100、 102、 104、 106具有專用的控制引腳(IPCx、 OPCx, x=0，…，3)(未示出，在圖4中示出)。鏈路0 100具有I/O SIP0、 SOP0 108，鏈路1 102具有I/O SIP1、 S0P1 110，鏈路2 104具有I/O SIP2、 S0P2 112，鏈路3 106具有I/O SIP3、 S0P3 114。鏈路IOO、 102、 104、 106通過轉(zhuǎn)換器116連接到體120、 122、 124和126。每一鏈3各100、 102、 104、 106可以獨立地同時存取不同的體120、 122、 124和126,而沒有任何時間 限制。路徑103、 105是在使用1位串行操作時說明數(shù)據(jù)流通過鏈路和體的 數(shù)據(jù)流路徑的例子。路徑103表示鏈路O存取體2,而路徑105表示鏈路1 存取體0。 一般地說，對于此例，提供從任何鏈路到任何體的靈活存取。僅 有的限制是同一個體不能同時被多個不同的鏈路所存取。
0056圖7示出以并行模式操作的圖6的鏈路的例子。在此例中，對 于寫操作，存在在四個鏈路100、 102、 104、 106上接收的四位并行輸入以 用于四個體120、 122、 124、 126中所選擇的一個。對于讀才喿作，存在來自 四個體120、 122、 124、 126中所選擇的一個的四位輸出，它們是從四個鏈 路IOO、 102、 104和106并行輸出的。通過單個組的控制引腳(IPCO, OPCO) (未示出，在圖4中示出)來控制。圖6示出鏈路100、 102、 104、 106、轉(zhuǎn) 換器116和體120、 122、 124、 126，但是現(xiàn)在I/O對于鏈3各0 100被標(biāo)記為 SlP—d3， S0P—d3 130、對于鏈3各1 102 #皮標(biāo)記為SlP—d2， S0P—d2 132、只于于 鏈路2 104被標(biāo)記為SIP-dl, SOP — dl 134,對于鏈3各3 106 一皮標(biāo)記為SIP一dO, SOP-d0 136。物理上，對于并行和串行操作的輸入引腳是相同的，但是邏輯 上，輸入信號是不同的。并行操作寫到所選擇的體或者從所選擇的體進(jìn)行讀 取?，F(xiàn)在，存在來自共同用于寫入和命令的鏈路100、 102、 104、 106的4 位數(shù)據(jù)寬度路徑107和到共同用于讀操作的鏈路100、 102、 104、 106的4 位數(shù)據(jù)寬度路徑109。在給定并行操作期間，選4奪體120、 122、 124、 126 中的單獨一個。對于并行操作，由于單個IPC和OPC (其他的IPC ( l-n )和 OPC (l-n)不使用)，僅有一個體能夠被存取。
0057可以看出，圖6和圖7中描述的運行模式使用不同的數(shù)據(jù)寬度。 使用該方法，不同的數(shù)據(jù)寬度控制是可能的并且數(shù)據(jù)寬度尺寸的靈活性是可 獲得的。
0058現(xiàn)在參照圖8A、 8B、 8C和8D來描述用于互連專用串行鏈路控 制輸入的電路的例子。這些例子特別適用于四鏈路:f喿作，但也可以被推廣到 任何數(shù)量的鏈路。圖8A中示出用于多路復(fù)用輸入控制的電路220，圖8B中 示出用于多路復(fù)用輸出控制的電路240,圖8C中示出用于產(chǎn)生串行或者并行 輸出的電路280、以及圖8D中示出用于處理串行和并行輸入的電路450。
0059參見圖8A, —般的以220指示用于輸入控制的多路復(fù)用。四個 專用的串行鏈路輸入控制被指示為IPCO 200、 IPC1 202、 IPC2 204和IPC3206。將這些連接到相應(yīng)的緩沖器208、 210、 212和214,并且隨后連4妄到四 個2輸入多i 各復(fù)用器216、 218、 220和222的每一個的相應(yīng)第一輸入。jt匕夕卜， 第一串行鏈路輸入控制IPC0 200被連接到四個2輸入多路復(fù)用器216、 218、 220和222的每一個的第二輸入。四個2輸入多路復(fù)用器216、 218、 220和 222由數(shù)據(jù)寬度控制信號224來控制。在此情況中，第一狀態(tài)中的控制信號 導(dǎo)致各個串行鏈^各控制IPCO、 IPC1、 IPC2、 IPC3中的每一個出現(xiàn)在多^各復(fù) 用器216、 218、 220、 222的輸出ipcO — i 217、 ipcl — i 219、 ipc2 —i 221、 ipc3 —i 223，并且第二狀態(tài)中的控制信號導(dǎo)致IPCO出現(xiàn)在所有的多3各復(fù)用 器的輸出。
0060現(xiàn)在參見圖8B，一般的以240指示出用于輸出控制的多路復(fù)用。 四個專用的串行鏈路輸出控制被指示為OPCO 250、 0PC1 252、 0PC2 254和 0PC3 256。將這些連接到相應(yīng)的緩沖器258、 260、 262和264，并且隨后連 接到四個2輸入多路復(fù)用器266、 268、 270和272的每一個的相應(yīng)第一輸入。 此外，第 一 串行鏈路輸出控制OPC 0 2 5 0被連接到四個2輸入多路復(fù)用器2 6 6 、 268、 270和272的每一個的第二輸入。四個2輸入多路復(fù)用器266、 268、 270和272由數(shù)據(jù)寬度控制信號224來控制。在此情況中，第一狀態(tài)中的控 制信號導(dǎo)致各個串行鏈路控制OPCO、 0PC1、 0PC2、 0PC3中的每一個出現(xiàn)在 多路復(fù)用器266、 268、 270、 272的輸出opcO — i 267、 opcl —i 269、 opc2_i 271、 opc3 —i 273，并且第二狀態(tài)中的控制信號導(dǎo)致OPC0出現(xiàn)在所有的多路復(fù)用 器的輸出。
0061現(xiàn)在參見圖8C, —般的以280示出的電路使用多路復(fù)用器將并 行數(shù)據(jù)輸出處理變換為串行數(shù)據(jù)處理。該例中假設(shè)有四個輸出，被標(biāo)記為 SOP0 300、 S0P1 302、 SOP2 304和S0P3 306。四個體即體0 420、體0 422、 體2 424、體3 426中的每一個都具有連接到數(shù)據(jù)寬度變換器285的輸入的 相應(yīng)的8位并行輸出289、 291、 294、 295。注意到對于并行-才喿作，8位并 行輸出289、 291、 294、 295中的僅有一個在給定時間有效。示出了四個多 路復(fù)用器288、 290、 292、 294的每一個都具有第一 (被標(biāo)記"0")和第二 (被標(biāo)記'T，)輸入以及被連接以接收數(shù)據(jù)寬度控制信號224的控制輸入。 多路復(fù)用器288、 290、 292、 294中的每一個產(chǎn)生通過相應(yīng)的緩沖器300、 302、 304、 306以在輸出端產(chǎn)生信號的相應(yīng)輸出。對于每一個體420、 422、 424、 426,存在相應(yīng)的并行到串行的寄存器301、 303、 305、 307,這些寄存器的 輸出被連接到轉(zhuǎn)換器296。轉(zhuǎn)換器296可選擇地將并行到串行的寄存器301、303、 305、 307中的每一個的輸出連接到多路復(fù)用器288、 290、 292、 294 中的第一輸入的相應(yīng)一個。數(shù)據(jù)寬度變換器285的四個輸出連接到多路復(fù)用 器288、 290、 292、 294的第二輸入。
0062在串行操作期間，數(shù)據(jù)寬度控制信號224選擇第一輸入到多路 復(fù)用器288、 290、 292、 294的每一個。對于每一串行操作，由體420、 422、 424、 426中的一個(同時多達(dá)四個)輸出的數(shù)據(jù)被移送到對應(yīng)的并行到串行 的寄存器301、 303、 305、 307。在輸入鏈路號的控制下，轉(zhuǎn)換器296通過選 擇每一并行到串行的寄存器301、 303、 305、 307的8位串行輸出將要被路 由到哪一個第 一多路復(fù)用器輸入來控制每一 串行輸出將出現(xiàn)在哪一個輸出 上。對于讀操作，在與通過鏈路接收命令的這個鏈路為同一鏈路處產(chǎn)生串行 輸出。因此，如果命令例如在鏈路O被接收，則輸出應(yīng)該被發(fā)送到輸出鏈路 0以便防止輸出級中偶發(fā)的數(shù)據(jù)爭用。轉(zhuǎn)換器296傳遞并行到串行的寄存器 301、 303、 305、 307的串行輸出到所選擇的第一輸入。多路復(fù)用器288、 290、 292、 294傳遞這些輸入到所選擇的輸出。為了示例目的，對于從體0到鏈路 1的串行鏈路輸出的數(shù)據(jù)流以325示出(這對應(yīng)于圖6中的流105)，并且對 于從體2到鏈路0的串行鏈路輸出的數(shù)據(jù)流以330示出(這對應(yīng)于圖6中的 流103)。
0063在并行操作期間，數(shù)據(jù)寬度變換器285從體420、 "2、 424、 426中的所選擇的一個接收8位，并且將其變換為具有四個位寬的輸出，每 個輸出有兩位。對于并行操作，數(shù)據(jù)寬度控制信號224選擇第二輸入到多路 復(fù)用器288、 290、 292、 294的每一個。數(shù)據(jù)寬度變換器285將第0位和第4 位路由到第一多路復(fù)用器288的第二輸入，將第l位和第5位路由到第二多 路復(fù)用器290,將第2位和第6位路由到第三多路復(fù)用器292的第二輸入， 將第3位和第7位路由到第四多路復(fù)用器294的第二輸入。多路復(fù)用器全部 選擇這些第二輸出并且在每個輸出端產(chǎn)生兩位，并且總的并行輸出信號具有 4位寬。在所描述的例子中，假設(shè)所有的串行鏈路(該例中為4)被組合為 單個并行鏈路。在其他實施中，串行鏈路的子集(例如兩個)被組合為并行 鏈路。在這種情況中，電路以2位寬進(jìn)行操作。在該情況中，僅有兩個輸出 SOPO和S0P1有效。
0064現(xiàn)在參見圖8D, —般的以450指示的電路將串^"數(shù)據(jù)輸入處理 變換為并行數(shù)據(jù)處理。該例中假設(shè)有四個輸入，被標(biāo)記為SIPO、 SIP1、 SIP2 和SIP3。此外，對于此例，假設(shè)在并行操作期間位寬為4。示出四個體520、522、 524、 526。體520、 522、 524、 526的每一個一皮連接以4妄收來自相應(yīng)的 串行到并行寄存器501、 503、 505、 507的輸入。
0065輸入SIPO、 SIP1、 SIP2和SIP3的每一個均通過相應(yīng)的輸入信 號緩沖器500、 502、 504、 506。緩沖器500、 502、 504、 506被連接到凄丈據(jù) 寬度變換器485。數(shù)據(jù)寬度變換器485從四個輸入SIP0、 SIP1、 SIP2和SIP3 的每一個中接收2位并且將其共同變換為8位并行輸出489。所示每一個輸 入SIP0、SIP1、SIP2和SIP3通過轉(zhuǎn)換器487還連接到串行到并行寄存器501、 503、 505、 507的相應(yīng)所選擇的一個。轉(zhuǎn)換器487在IPCi和體地址的控制下 操作。數(shù)據(jù)寬度變換器485的8位并行輸出489也連接到轉(zhuǎn)換器496的8位 并行輸入。轉(zhuǎn)換器496具有4個8位并行輸出，每一個被連^妄到四個多^各復(fù) 用器540、 542、 544、 546的相應(yīng)的第一 8位輸入。串行到并行寄存器501、 503、 505、 507中的每一個的輸出被連接到四個多路復(fù)用器540、 542、 544、 546的相應(yīng)的第二8位輸入。多路復(fù)用器以與數(shù)據(jù)寬度控制^T入224的功能 相同的方式操:作以^^傳遞第一輸入或者第二輸入，如下所述。
0066在串行操作期間，數(shù)據(jù)寬度控制輸入224選擇多路復(fù)用器540、 542、 544、 546的每一個的第二輸入，也就是來自串行到并行寄存器501、 503、 505、 507的輸入。從輸入SIPO、 SIP1、 SIP2和SIP3的其中一個接收 的串行數(shù)據(jù)通過轉(zhuǎn)換器487被路由到串行到并行寄存器501、 503、 505、 507 的所選擇的一個(同時多達(dá)四個)，該轉(zhuǎn)換器487起到與輸入命令的IPC和 體地址的功能相同的作用。所選擇的串行到并行寄存器隨后產(chǎn)生經(jīng)由對應(yīng)的 多路復(fù)用器寫入到對應(yīng)的所選擇的體的并行輸出。
0067在并行操作期間，數(shù)據(jù)寬度控制輸入224選擇每一多路復(fù)用器 的第一輸入，8位輸入(從四個輸入SIPO、 SIP1、 SIP2和SIP3—次4妄收兩 位)作為8位489從數(shù)據(jù)寬度變換器485并行輸出。轉(zhuǎn)換器496選擇體520、 522、 524、 526中的一個，并且數(shù)據(jù)經(jīng)由對應(yīng)的多路復(fù)用器寫入到所選擇的 體。結(jié)果使得包括在每一個輸入處接收的兩位的八位被寫入到所選擇的體。
0068圖4到圖8的實施例采用每一鏈路可獨立轉(zhuǎn)換到每一體。在一 些實施例中，每一鏈路與特定的體具有固定的關(guān)系。例如，對于圖4的實施 例，每一鏈路和體控制器40、 42、 44可以被連接到存儲體23、 25、 27中的 預(yù)定的一個，并且每一存儲體被連接到預(yù)定的一個輸出。這意味著可以不需 要鏈路轉(zhuǎn)換器35、 37。
0069在上述實施例中，為了簡化，裝置部件和電路可以按照圖示那樣互相連接。在本發(fā)明的實際應(yīng)用中，部件和電路等可以互相直接相連。同 樣，如果對于設(shè)備和裝置的搡作有必要，部件和電路等也可以通過其他部件 和電路等間接互相連接。因此，在實際配置中，電路部件和電路之間可以直
接或者間接地互相耦合或者互相連接。
0070上述的本發(fā)明的實施例僅用于示例。對于本領(lǐng)域的技術(shù)人員， 在不脫離所附的權(quán)利要求所唯一 限定的本發(fā)明范圍的情況下，可以實現(xiàn)特 定實施例的各種替換、修改和變更。
權(quán)利要求
1、一種存儲器系統(tǒng)，包括至少一個存儲體；以多個模式可操作的接口電路，用于連接多個輸入和多個輸出到所述至少一個存儲體，所述接口電路具有串行模式，在串行模式期間至少一個輸入的每一個作為相應(yīng)的串行輸入操作并且至少一個輸出的每一個作為相應(yīng)的串行輸出操作，所述接口電路具有并行模式，在并行模式期間輸入作為并行輸入共同操作并且輸出作為并行輸出共同操作。
2、 權(quán)利要求1所述的存儲器系統(tǒng)，其中，所述至少一個存儲體包括多 個存儲體。
3、 權(quán)利要求2所述的存儲器系統(tǒng)，其中，在串行模式期間，每一個作 為相應(yīng)的串行輸入才喿作的所述至少 一個輸入包括多個輸入，并且作為相應(yīng) 的串行輸出操作的所述至少一個輸出包括多個輸出。
4、 權(quán)利要求3所述的存儲器系統(tǒng)，其中，所述接口電路包括雙模接口 電路，所述雙模接口電路包括多個鏈路和體控制器，每一個鏈路和體控制器在多個輸入中具有相應(yīng) 的輸入；其中，所述多個鏈路和體控制器中的每一個以串行模式操作以通過以 下處理以串行方式執(zhí)行讀和寫操作對于每一讀和寫操作，如果所述操作 是寫操作，處理在包含命令、地址和數(shù)據(jù)的相應(yīng)輸入上接收的單個位寬輸入信號；其中，所述多個鏈路和體控制器以并行模式共同操作以通過以下處理并行地執(zhí)行讀和寫操作對于每一讀和寫操作，如果所述操作是寫操作， 處理在包含命令、地址和數(shù)據(jù)的多個輸入上接收的多個位寬輸入信號。
5、 權(quán)利要求4所述的存儲器系統(tǒng)，其中，每一個鏈路和體控制器被連 接到所述存儲體的預(yù)定一個，并且每一個存儲體被連接到所述輸出的預(yù)定一 個。
6、 權(quán)利要求4或5所述的存儲器系統(tǒng)，其中每一個鏈路和體控制器還包括對于寫操作的相應(yīng)輸入控制和對于讀操 作的相應(yīng)輸出控制；在并行模式期間，所述雙模接口電路可操作地連接所述多個鏈路和體控 制電路的公共一個的所述輸入控制到其余的所述鏈路和體控制電路的輸入 控制，并且連接所述多個鏈路和體控制電路的公共的輸出控制到其余的鏈路 和體控制電路的輸出控制，使得在并行模式期間所有的鏈路和體控制電路共同操作；在串行模式期間，所述雙模接口電路可操作地允許獨立信號在每一個輸 入控制和輸出控制處被接收。
7、 權(quán)利要求4到6的任意一個所述的存儲器系統(tǒng)，其中，所述多個鏈 路和體控制器對于每一個存儲體包括相應(yīng)的鏈路和體控制器。
8、 權(quán)利要求4到7的任意一個所述的存儲器系統(tǒng)還包括至少一個鏈路轉(zhuǎn)換器，其在串行模式期間操作來連接每一鏈路和體控制 器到相應(yīng)的所選4奪的體，并且在并行模式期間操作來連接所有的鏈路和體控 制器到所選擇的存儲體。
9、 權(quán)利要求8所述的存儲器系統(tǒng)，其中所述至少一個鏈路轉(zhuǎn)換器包括用于寫和控制而連接每一鏈路到相應(yīng)的 所選擇的體的第一鏈路轉(zhuǎn)換器，和用于讀而連接每一鏈路到所選擇的體的第 二鏈路轉(zhuǎn)換器，防止同時連接多個鏈路到同 一體。
10、 權(quán)利要求4到9的任意一個所述的存儲器系統(tǒng)，其中，所述雙模接 口電^各包^舌接收在串行模式和并行模式之間選擇的數(shù)據(jù)寬度控制輸入的輸入。
11、 權(quán)利要求4到9的任意一個所述的存儲器系統(tǒng)，其中，所述雙才莫接 口電^各包才舌用于接收在串行模式和并行模式之間選擇的數(shù)據(jù)寬度控制輸入信號的 輸入；對于每一個鏈路和體控制器，相應(yīng)的第 一多路復(fù)用器具有第 一和第二輸 入，每個第一輸入被連接到所述鏈路和體控制器的相應(yīng)輸入控制，每個第二 輸入被連接到所述鏈路和體控制器的公共一個的輸入控制，所述第一多路復(fù) 用器在所述數(shù)據(jù)控制寬度控制輸入的控制下可操作地選擇所述第一輸入或 者第二輸入；對于每一個鏈路和體控制器，相應(yīng)的第二多路復(fù)用器具有第 一和第二輸 入，每個第一輸入被連接到所述鏈路和體控制器的相應(yīng)輸出控制，每個第二 輸入被連接到所述鏈路和體控制器的公共一個的輸出控制，所述第二多路復(fù)用器在所述數(shù)據(jù)控制寬度控制輸入信號的控制下可操作地選擇所述第 一輸 入或者第二輸入。
12、 權(quán)利要求1到3的任意一個所述的存儲器系統(tǒng)，其中，所述接口電路包括雙模接口電路，所述雙模接口電路包括對于每一個存儲體的相應(yīng)的并行到串行變換器，所述并行到串行變換器具有串行輸出；將所述每一個并行到串行變換器的串行輸出轉(zhuǎn)換到所選擇的輸出的轉(zhuǎn) 換邏輯。
13、 權(quán)利要求12所述的存儲器系統(tǒng)，還包括用于在串行模式期間選擇所述并行到串行變換器的串行輸出并且在并 行模式期間選擇并行輸出的選擇器邏輯。
14、 權(quán)利要求13所述的存儲器系統(tǒng)，還包括數(shù)據(jù)寬度變換器，用于通過將來自所選擇的體的輸出從對于體存取的數(shù) 據(jù)寬度變換為等于所述多個輸出的輸出數(shù)量的數(shù)據(jù)寬度來產(chǎn)生所述并行輸 出。
15、 權(quán)利要求1到3的任意一個所述的存儲器系統(tǒng)，其中，所述接口電 路包括雙模接口電路，所述雙模接口電路包括對于每一存儲體的相應(yīng)的串行到并行變換器；將每一個輸入轉(zhuǎn)換為一個相應(yīng)的所選擇的并行到串行變換器的輸入的 轉(zhuǎn)換邏輯。
16、 權(quán)利要求15所述的存儲器系統(tǒng)，還包括數(shù)據(jù)寬度變換器，將具有等于所述多個輸入的輸入數(shù)量的數(shù)據(jù)寬度的并 行輸入變換為對于體存取的數(shù)據(jù)寬度。
17、 一種方法，包括根據(jù)數(shù)據(jù)寬度控制輸入來重新配置存儲器接口為串行模式和并行模式 中的所選擇的一個；在串行模式中，所述存儲器接口用作至少一個串行接口； 在并行模式中，所述存儲器接口用作并行接口。
18、 權(quán)利要求17所述的方法，還包括在串行模式期間，提供從每一鏈路到多個體的任意一個體的串行存取。
19、 權(quán)利要求17或者18所述的方法，其中，根據(jù)數(shù)據(jù)寬度控制輸入來 重新配置存儲器接口為串行模式和并行模式中的所選擇的一個包括對于串行模式，重新配置多個鏈路和體控制器，使得在串行模式期間在 至少 一個串行接口的每一個處接收獨立的輸入和輸出控制；對于并行模式，重新配置所述多個鏈路和體控制器，使得在一個鏈^各和 體控制器處所接收的輸入和輸出控制被所有的鏈路和體控制器所共同使用。
全文摘要
本發(fā)明提供了一種方法和系統(tǒng)，其允許使用串行存取或者使用并行存取來執(zhí)行存取一個或者多個存儲體的方法。在串行模式中，每一鏈路作為獨立的串行鏈路操作。相反，在并行模式期間，鏈路作為并行鏈路共同操作。其中，在串行模式中，對于每一鏈路獨立地接收輸入和輸出控制，在并行模式期間，所有的鏈路共同使用單組輸入和輸出控制。
文檔編號G11C7/10GK101548329SQ200780045070
公開日2009年9月30日 申請日期2007年12月10日 優(yōu)先權(quán)日2006年12月12日
發(fā)明者吳學(xué)俊, 潘弘柏, 金鎮(zhèn)祺 申請人:莫塞德技術(shù)公司