專利名稱：閃存器件和操作該閃存器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種閃存器件，尤其涉及一種用于存儲在初始上電時所使 用的數(shù)據(jù)的方法。
背景技術(shù)：
隨著對例如便攜式攝像機、數(shù)字照相機、便攜式電話、MP3( MPEG-1 Layer3 )播放器等移動i殳備的需求增加，也^了更大的努力來改進閃存 器件。
在移動設(shè)備中使用的NAND閃存器件根據(jù)應(yīng)用程序而進行工作，其 中，對NAND閃存器件的選擇是根據(jù)移動設(shè)備的工作特性來確定的。
隨著新技術(shù)的開發(fā)，需要移動設(shè)備的應(yīng)用也相應(yīng)地增加。因此，需要 用于提供對NAND閃存器件進行靈活選擇的方法。
圖l是示出傳統(tǒng)的閃存器件的框圖。
在圖1中，閃存器件100包括存儲單元陣列110，其具有用于存儲 數(shù)據(jù)的存儲單元；外圍電路120，用于將數(shù)據(jù)存儲在存儲單元陣列110中 或者從存儲單元陣列110中讀取數(shù)據(jù)；控制器130，用于通過控制外圍電 路120來控制閃存器件100的操作；初始數(shù)據(jù)鎖存(latch)電路140,用 于臨時存儲在閃存器件100的初始操作(即上電)中操作閃存器件100 所需的管理信息；以及熔絲電路(fuse circuit) 150，使用子熔絲電路 (sub-fuse circuit)將要存儲的初始管理信息存儲在初始數(shù)據(jù)鎖存電路 140中。
存儲單元陣列110包括存儲單元。
外圍電路120連接到存儲單元陣列110，并且包括用于對存儲單元中 的數(shù)據(jù)進行編程或者從存儲單元中讀取數(shù)據(jù)的頁緩沖器。
控制器130輸出控制信號，以便控制外圍電路120的操作。
熔絲電路150具有多個用于存儲數(shù)據(jù)的子熔絲電路，并且通過組合存 儲在子熔絲電路中的信息來產(chǎn)生用于控制閃存器件100的操作的管理信 息。這里，管理信息包括根據(jù)在閃存器件IOO中使用的系統(tǒng)來最佳地操作 閃存器件100的電壓設(shè)置信息等。當(dāng)在初始上電的時候操作閃存器件100 時將管理信息存儲在初始數(shù)據(jù)鎖存電路140中，使得控制器130使用該管 理信息。
然而，子熔絲電路與晶體管相比占用的空間大，從而影響已經(jīng)高度集 成化的存儲芯片的大小。另外，如果子熔絲電路被斷開，則子熔絲電路無 法再次連接。其結(jié)果是，產(chǎn)量可能由于斷開餘溪而降低。

發(fā)明內(nèi)容
本發(fā)明的特征是提供一種閃存器件和操作該閃存器件的方法，以便減 少子熔絲電路所占用的空間、在存儲單元陣列中存儲管理信息并^f吏用該管 理信息。
根據(jù)本發(fā)明的一個示例實施例的閃存器件包括存儲單元陣列，其被 配置成具有用于存儲數(shù)據(jù)的存儲單元，并在一部分存儲單元中存儲初始數(shù) 據(jù)；頁緩沖電路，其被配置成具有頁緩沖器，所述頁緩沖器用于提供要在 存儲單元中進行編程的數(shù)據(jù)或者從存儲單元讀取數(shù)據(jù)；控制器，其被配置 成控制頁緩沖電路以使得當(dāng)開始閃存器件的操作時讀取存儲在存儲單元 陣列中的初始數(shù)據(jù)、判別所讀取的初始數(shù)據(jù)的錯誤并修正初始數(shù)據(jù)的錯 誤；以及初始數(shù)據(jù)鎖存電路，其被配置成鎖存控制器修正了錯誤的初始數(shù) 據(jù)。
該閃存器件進一步包括X解碼器，其被配置成根據(jù)通過輸入/輸出 控制器所輸入的地址來選擇存儲單元陣列的字線；以及Y解碼器，其耦 合到頁緩沖器，Y解碼器被配置成通過耦合到數(shù)據(jù)輸^/輸出線來將要編 程的數(shù)據(jù)傳送到頁緩沖器，或者將從頁緩沖器傳送的所讀取的數(shù)據(jù)輸出到 數(shù)據(jù)輸V輸出線。
控制器包括數(shù)據(jù)評價電路，其被配置判別由頁緩沖電路讀取的初始 數(shù)據(jù)是否發(fā)生錯誤，并將沒有發(fā)生錯誤的數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路；
以及存儲裝置，其被配置成將存儲有初始數(shù)據(jù)的存儲單元陣列的地址信息 進行存儲。
存儲單元陣列具有初始數(shù)據(jù)存儲電路，其用于根據(jù)由控制器所設(shè)置的 地址來存儲初始數(shù)據(jù)。
初始數(shù)據(jù)存儲電路包括第一數(shù)據(jù)裝置，其被配置成存儲要在初始數(shù) 據(jù)鎖存電路中存儲的初始數(shù)據(jù)；以及第二數(shù)據(jù)裝置，其被配置成存儲具有 與第一數(shù)據(jù)裝置中的數(shù)據(jù)相反的邏輯電平的數(shù)據(jù)。
數(shù)據(jù)評價電路包括控制信號輸出裝置，其被配置成將第一數(shù)據(jù)裝置 的數(shù)據(jù)和第二數(shù)據(jù)裝置的數(shù)據(jù)進行比較，并且根據(jù)比較結(jié)果輸出控制信 號；以及數(shù)據(jù)傳送電路，其被配置成根據(jù)所輸出的控制信號來將第一數(shù)據(jù) 裝置的數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路。
控制信號輸出裝置是邏輯組合器件，用于執(zhí)行第一數(shù)據(jù)裝置的數(shù)據(jù)和 第二數(shù)據(jù)裝置的數(shù)據(jù)的邏輯組合并輸出邏輯組合的結(jié)果。
控制信號輸出裝置輸出控制信號，用于控制數(shù)據(jù)傳送電路，以使得在 第二數(shù)據(jù)裝置的數(shù)據(jù)具有與第 一數(shù)據(jù)裝置的數(shù)據(jù)相反的邏輯電平的情況 下，將第一數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路。
初始數(shù)據(jù)存儲電路包括第三數(shù)據(jù)裝置，其被配置成存儲在初始數(shù)據(jù) 鎖存電路中存儲的初始數(shù)據(jù)；以及第四數(shù)據(jù)裝置，其被配置成存儲用于控 制存儲在第三數(shù)據(jù)裝置中的初始數(shù)據(jù)的錯誤的4m校驗數(shù)據(jù)。
第四數(shù)據(jù)裝置存儲^校驗數(shù)據(jù)，其中，第三數(shù)據(jù)裝置中的"1"數(shù)
據(jù)的數(shù)目是偶數(shù)時的^m校驗數(shù)據(jù)的邏輯電平與第三數(shù)據(jù)裝置中的"1"
數(shù)據(jù)的數(shù)目是奇數(shù)時的M校驗數(shù)據(jù)的邏輯電平不同。
數(shù)據(jù)評價電路控制頁緩沖電路，以使得在所讀取的數(shù)據(jù)發(fā)生錯誤的情 況下，再次讀取初始數(shù)據(jù)。
根據(jù)本發(fā)明的一個示例實施例的用于操作閃存器件的方法包括:根據(jù) 功率的輸入來執(zhí)行上電復(fù)位操作；根據(jù)預(yù)定存儲單元的地址信息來讀取初 始數(shù)據(jù)；以及臨時存儲所讀取的初始數(shù)據(jù)，并且根據(jù)所存儲的初始數(shù)據(jù)控 制閃存器件的操作。
該方法進一步包括判別所讀取的初始數(shù)據(jù)是否存在錯誤；以及如果 判別出所讀取的初始數(shù)據(jù)存在餘溪，則修正初始數(shù)據(jù)的鐐溪。
修正錯誤的步驟包括再次讀取存儲發(fā)生了錯誤的數(shù)據(jù)的存儲單元的
數(shù)據(jù)。
該方法還包括通過根據(jù)與初始數(shù)據(jù)有關(guān)的地址信息來存儲從外部設(shè) 備輸出的數(shù)據(jù)而改變初始lt據(jù)。
如上所述，本發(fā)明的實施例涉及在存儲單元陣列中存儲管理信息，從 而減少由子熔絲電路所占用的空間。


圖1示出傳統(tǒng)的閃存器件的框圖2示出根據(jù)本發(fā)明的一個示例實施例的閃存器件的框圖3A是示出根據(jù)本發(fā)明的一個示例實施例的閃存器件的操作的流程
圖3B是示出圖3A中的鎖存初始數(shù)據(jù)的過程的流程圖4A是示出根據(jù)本發(fā)明的第一示例實施例的初始數(shù)據(jù)的存儲的視
圖4B是示出用于鎖存圖4A中所存儲的數(shù)據(jù)作為初始數(shù)據(jù)的數(shù)據(jù)評 價電路的視圖；以及
圖5是示出根據(jù)本發(fā)明的第二示例實施例的初始數(shù)據(jù)的存儲的視圖。
具體實施例方式
下文中將參考附圖更詳細地說明本發(fā)明的實施例。
圖2是示出根據(jù)本發(fā)明的一個示例實施例的閃存器件的框圖。
在圖2中，本實施例的閃存器件200包括:存儲單元陣列(memory cell array)210,其具有耦合到位線BL和字線WL的存儲單元；頁緩沖電路 220，其具有耦合到一對位線的頁緩沖器，用于鎖存并提供要在存儲單元 中進行編程的數(shù)據(jù)以及讀M儲單元中的數(shù)據(jù)并提供所讀取的數(shù)據(jù)；Y解 碼器230，用于根據(jù)所輸入的地址來提供頁緩沖電路220的數(shù)據(jù)輸^/輸出 路徑；X解碼器240,用于才艮據(jù)地址選擇字線；初始數(shù)據(jù)鎖存電路250， 用于鎖存閃存器件200的初始操作所需的管理信息；高壓提供電路260， 用于提供閃存器件200的操作所需的電壓；控制器270，用于控制閃存器 件200的操作；以及輸"輸出控制器280,其耦合到Y(jié)解碼器230和控
制器270，并且用來控制數(shù)據(jù)的輸A/輸出。
存儲單元陣列210具有耦合到位線和字線的存儲單元和使用與控制 器270所分配的地址相對應(yīng)的存儲單元的初始數(shù)據(jù)存儲電路211。
初始數(shù)據(jù)存儲電路211的存儲單元存儲用于閃存器件200的初始操作 的管理信息，并且通過各種方法來存儲數(shù)據(jù)以控制所存儲的初始數(shù)據(jù)的錯 誤。
頁緩沖電路220具有耦合到一對位線的頁緩沖器。
頁緩沖器具有鎖存電路，用于將要被編程的數(shù)據(jù)臨時存儲到存儲單元 并提供所存儲的數(shù)據(jù)，并且用于臨時存儲從存儲單元中所讀取的數(shù)據(jù)。
頁緩沖器從存儲單元中讀取數(shù)據(jù)，并通過由Y解碼器230和輸^/輸 出控制器280所提供的輸7W輸出路徑向外部設(shè)備(未示出)提供所讀取 的數(shù)據(jù)。另外，當(dāng)與初始化有關(guān)的數(shù)據(jù)被讀取時，頁緩沖器將所讀取的數(shù) 據(jù)傳送到控制器270。
Y解碼器230根據(jù)輸入地址提供頁緩沖電路220的頁緩沖器和輸X/ 輸出控制器280之間的路徑。
X解碼器240根據(jù)輸入地址來選#^存儲單元陣列210的字線。
初始數(shù)據(jù)鎖存電路250通過控制器270來接^初始數(shù)據(jù)存儲電路 211所讀取的初始lt據(jù)，并且臨時存儲接收到的數(shù)據(jù)。
高壓提供電路260根據(jù)控制器270來產(chǎn)生用于編程操作或者讀取操作 的電壓，并輸出所產(chǎn)生的電壓。
控制器270具有數(shù)據(jù)評價電路271，用于控制閃存器件200的操作、 確定由頁緩沖電路220所提供的初始數(shù)據(jù)是否發(fā)生了錯誤并將(沒有發(fā)生 餘溪的)初始數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路250。另外，控制器270具有 存儲電路272，用于存儲控制閃存器件200的操作的算法。存儲電路包含 存儲單元陣列210中存儲初始數(shù)據(jù)的存儲單元的地址。
檢測錯誤，并且僅將沒有發(fā)生錯誤的數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路250。 這里，對im發(fā)生的確定根據(jù)存儲在初始數(shù)據(jù)存儲電路211中的數(shù)據(jù)而不 同。
將數(shù)據(jù)存儲在初始數(shù)據(jù)存儲電路211中，使得容易檢測并修改在讀取 數(shù)據(jù)時所發(fā)生的錯誤。
下面詳細說明當(dāng)閃存器件200在接通電源后的初始時間工作時將存操作。
圖3A是示出根據(jù)本發(fā)明的一個實施例的閃存器件的操作的流程圖。
在圖3A中，如果在步驟S310中接通電源以用于閃存器件200的初 始操作，則在步驟S320中傳送上電復(fù)位信號。
在步驟S330中；閃存器件200中的每一個功能塊根據(jù)所傳送的上電 復(fù)位信號來執(zhí)行初始操作。這里，初始操作由控制器270來控制，并且將 電路的M設(shè)置為預(yù)定條件。也就是說，初始操作裝置(或單元)針對閃 存器件200的正常工作提供最小限度的設(shè)置。
在結(jié)束初始化的情況下，控制器270將初始數(shù)據(jù)作為用于進行控制以 正常操作閃存器件200的管理信息鎖存到初始數(shù)據(jù)鎖存電路250。為了執(zhí) 行上述處理，在步驟S340中控制器270傳送讀占線(busy) R/B信號。
在步驟S350中，在傳送R/B信號的條件下，控制器270控制頁緩沖 電路220讀M儲在初始數(shù)據(jù)存儲電路211中的初始數(shù)據(jù)，控制器270修
250。為了執(zhí)行上述過程，控制器270應(yīng)當(dāng)事先知道存儲初始數(shù)據(jù)的初始 數(shù)據(jù)存儲電路211的地址。
在步驟S360中，在初始數(shù)據(jù)鎖存在初始數(shù)據(jù)鎖存電路250中的情況 下，控制器270釋放R/B信號，使得可以執(zhí)行其它操作。
下文中，將詳細描述步驟S350。
圖3B是示出圖3A中的鎖存初始數(shù)據(jù)的過程的it^圖。
在圖3B中，在步驟S340中傳送R/B信號之后，在步驟S351中控制 器270設(shè)置初始數(shù)據(jù)存儲電路211的地址。
在步驟S352中，頁緩沖電路220讀取數(shù)據(jù)。
將初始數(shù)據(jù)存儲電路211的地址信息存儲在控制器270的存儲電路 272中。
在步驟S353中，X解碼器240根據(jù)地址的設(shè)置來選擇初始數(shù)據(jù)存儲 電路211的字線，頁緩沖電路220通過選擇列地址來讀取數(shù)據(jù)。然后，頁 緩沖電路220將所讀取的數(shù)據(jù)輸出到控制器270。
控制器270校驗從頁緩沖電路220所傳送的初始數(shù)據(jù)中的M，彬沒 有發(fā)生錯誤的)初始數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路250。
初始數(shù)據(jù)鎖存電路250鎖存并存儲從控制器270的數(shù)據(jù)評價電路271 所傳送的初始數(shù)據(jù)。
在步驟S354和S356中，隨著與設(shè)置到初始數(shù)據(jù)存儲電路211的地址 有關(guān)的列地址的增大，重復(fù)讀取初始數(shù)據(jù)的過程。
在步驟S360中，如果與每一個地址有關(guān)的初始數(shù)據(jù)的讀取結(jié)束，則 釋放R/B信號。限.
電路211中的初始數(shù)據(jù)而改變。
圖4A是示出根據(jù)本發(fā)明的一個實施例的初始數(shù)據(jù)的存儲的視圖。
在存儲本實施例的初始數(shù)據(jù)之前對其進行反轉(zhuǎn)(invert)。即，第一數(shù) 據(jù)組410和第二數(shù)據(jù)組420 (反轉(zhuǎn)后)存儲如圖4A所示的數(shù)據(jù)。
例如，初始數(shù)據(jù)作為第一數(shù)據(jù)至第四數(shù)據(jù)DO至D3存儲在第一數(shù)據(jù) 組410中。第一至第四數(shù)據(jù)DO至D3的反轉(zhuǎn)后的數(shù)據(jù)作為第五數(shù)據(jù)至第 八數(shù)據(jù)D4至D7存儲在第二數(shù)據(jù)組420中。
讀取第一數(shù)據(jù)組410和第二數(shù)據(jù)組420的數(shù)據(jù)，然后校驗所讀取的數(shù) 據(jù)的錯誤。然后，將該數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路250。
初始數(shù)據(jù)鎖存電路250具有第一鎖存電路251至第八鎖存電路258。 這里，從數(shù)據(jù)評價電路271所輸出的數(shù)據(jù)依次存儲在第一鎖存電路251 至第八鎖存電路258中。
圖4A所示的第一數(shù)據(jù)是存儲在例如初始數(shù)據(jù)鎖存電路250的第一鎖 存電路251中的數(shù)據(jù)。這里，第一數(shù)據(jù)組410是"0101"，第二數(shù)據(jù)組420 是"1010"。
數(shù)據(jù)評價電路271將從第一數(shù)據(jù)組410所讀取的數(shù)據(jù)與從第二數(shù)據(jù)組 420所讀取的數(shù)據(jù)進行比較。在從第一數(shù)據(jù)組410所讀取的數(shù)據(jù)的邏輯電 平是從第二數(shù)據(jù)組420所讀取的數(shù)據(jù)的反轉(zhuǎn)的情況下，確定數(shù)據(jù)被正常讀 取。然而，在從第一數(shù)據(jù)組410所讀取的數(shù)據(jù)的邏輯電平與從第二數(shù)據(jù)組 420所讀取的數(shù)據(jù)的邏輯電平相同的情況下，確定在讀取操作中發(fā)生了錯 誤。在這種情況下，不將數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路250。
在確定發(fā)生了餘溪的情況下，再次執(zhí)行讀取^Mt。
此后將描述用于校驗錯誤的數(shù)據(jù)評價電路271。
圖4B是示出用于鎖存圖4A中所存儲的數(shù)據(jù)作為初始數(shù)據(jù)的數(shù)據(jù)評 價電路的視圖。
在圖4B中，在初始數(shù)據(jù)被存儲的情況下，數(shù)據(jù)評價電路271包括 數(shù)據(jù)傳送電路273，用于接收第一數(shù)據(jù)組410以便檢測錯誤并根據(jù)控制信 號來輸出所接收的第一數(shù)據(jù)組410;以及異或門XOR,用于將第一數(shù)據(jù) 組410和第二數(shù)據(jù)組420進行比較，并根據(jù)比較結(jié)果輸出控制信號。
數(shù)據(jù)傳送電路273依次接收第一數(shù)據(jù)組410的初始數(shù)據(jù)，當(dāng)具有高電
250。
異或門XOR是僅當(dāng)所接收的數(shù)據(jù)具有彼此相反的邏輯電平時輸出具 有高電平的信號的邏輯門。因此，僅當(dāng)?shù)谝粩?shù)據(jù)組410的數(shù)據(jù)具有與第二 數(shù)據(jù)組420的數(shù)據(jù)相反的邏輯電平時，數(shù)據(jù)傳送電路273將所接收的初始 數(shù)據(jù)傳送到初始數(shù)據(jù)鎖存電路250。
如上所述，僅當(dāng)?shù)谝粩?shù)據(jù)組410的數(shù)據(jù)具有與第二數(shù)據(jù)組420的數(shù)據(jù) 相同的邏輯電平時，相應(yīng)地由于在讀取操作中發(fā)生了錯誤，數(shù)據(jù)傳送電路 273不將該初始數(shù)據(jù)傳送到初始lt據(jù)鎖存電路250。另外，控制器270確 定在讀取操作中發(fā)生了錯誤，并且控制頁緩沖電路220重新讀取初始數(shù) 據(jù)。
此后說明(除了上述通過將第一數(shù)據(jù)組410的數(shù)據(jù)和第二數(shù)據(jù)組420 的數(shù)據(jù)進行比較來判別4^的方法之外的)存儲初始數(shù)據(jù)、確定im并修 改錯誤的方法。
圖5是示出根據(jù)本發(fā)明的第二示例實施例的初始數(shù)據(jù)的存儲的視圖。
在圖5中，存儲初始數(shù)據(jù)的方法使用第一數(shù)據(jù)DO至第八數(shù)據(jù)D7中 的一個來校驗錯誤。換句話說，在數(shù)據(jù)D0至D6中所包含的"1"的數(shù)目 是偶數(shù)的情況下，將第八數(shù)據(jù)D7設(shè)置為"0"。然而，在數(shù)據(jù)D0至D6 中所包含的"1"的數(shù)目是奇數(shù)的情況下，將第八數(shù)據(jù)D7設(shè)置為"1"。
如圖5所示，由于第一行的數(shù)據(jù)D0至D6中所包含的'T，的數(shù)目是 偶數(shù)6，因此第八數(shù)據(jù)位D7是"0"數(shù)據(jù)。
數(shù)據(jù)評價電路271對從頁緩沖電路220輸出的初始數(shù)據(jù)進行分類，如 圖5所示，并通過將第八數(shù)據(jù)位D7和數(shù)據(jù)DO至D6中所包含的"1"的
數(shù)目進行比較來檢測錯誤。然后，如果發(fā)生了4m，則重新讀取初始數(shù)據(jù)。
為了改變存儲在初始數(shù)據(jù)存儲電路211中的初始數(shù)據(jù)，通過輸X/輸 出控制器280來輸入要改變的數(shù)據(jù)。然后，控制器270通過設(shè)置初始數(shù)據(jù) 存儲電路2U的地址來執(zhí)行數(shù)據(jù)的編程操作，并因此可以改變初始數(shù)據(jù)。
在本發(fā)明的一個示例實施例中，初始數(shù)據(jù)存儲電路211可以包含在另 外的存儲陣列而不是存儲單元陣列210中。
簡而言之，由于存儲單元陣列210的一部分被分配用來存儲初始數(shù) 據(jù)，因此不需要占據(jù)相當(dāng)大的空間的熔絲電路。其結(jié)果是，可以減小閃存 器件200的布局面積(layout area )。
本說明書中的稱謂"一個實施例"、"實施例"、"示例實施例"等意味 著結(jié)合實施例所描述的特定特征、結(jié)構(gòu)或特性包^^在本發(fā)明的至少一個實 施例中。在說明書的不同位置出現(xiàn)的這種表述不是必然全部指同一實施 例。此外，當(dāng)結(jié)合任意實施例來說明特定特征、結(jié)構(gòu)或特性時，本領(lǐng)域技 術(shù)人員應(yīng)當(dāng)明白結(jié)合其它實施例也能實現(xiàn)這樣的特征、結(jié)構(gòu)或特性。
雖然參考本發(fā)明的多個示例性實施方案說明了實施方案，但是應(yīng)當(dāng)理 解，本領(lǐng)域技術(shù)人員可以設(shè)計大量落入4^〉開的原理的精神和范圍之內(nèi)的 其它修改和實施例。更具體地，在>$^>開、附圖和所附權(quán)利要求的范圍內(nèi) 可以對本主題組合配置的組成部件和/或設(shè)置進行各種變化和變形。除了 組成部件和/或設(shè)置的變化和變形之外，替代的用途對于本領(lǐng)域技術(shù)人員 也是顯而易見的。
權(quán)利要求
1.一種閃存器件，包括存儲單元陣列，其具有用于存儲數(shù)據(jù)的多個存儲單元，所述存儲單元的一部分被配置成存儲初始數(shù)據(jù)；頁緩沖電路，其具有多個頁緩沖器，所述頁緩沖器被配置成存儲要在所述存儲單元中進行編程的數(shù)據(jù)或者從所述存儲單元讀取的數(shù)據(jù)；控制器，其被配置成控制所述頁緩沖電路以使得當(dāng)所述閃存器件上電時讀取存儲在所述存儲單元陣列中的所述初始數(shù)據(jù)、確定從所述存儲單元陣列所讀取的所述初始數(shù)據(jù)的錯誤并校正所述初始數(shù)據(jù)的錯誤；以及初始數(shù)據(jù)鎖存電路，其被配置成鎖存所述控制器校正錯誤之后的初始數(shù)據(jù)。
2. 根據(jù)權(quán)利要求l所述的閃存器件，進一步包括X解碼器，其被配置成根據(jù)通過輸入/輸出控制器所輸入的地址來選 擇所述存儲單元陣列的字線；以及Y解碼器，其耦合到所述頁緩沖器，所述Y解碼器被配置成通過連 接到數(shù)據(jù)輸入/輸出線將要被編程的數(shù)據(jù)傳送到所述頁緩沖器，或者將從 所述頁緩沖器傳送的所讀取的數(shù)據(jù)輸出到所述數(shù)據(jù)輸X/輸出線。
3. 根據(jù)權(quán)利要求2所述的閃存器件，其中，所述控制器包括數(shù)據(jù)評價電路，其被配置成確定由所述頁緩沖電路所讀取的所述初始 數(shù)據(jù)是否有餘溪，并將沒有錯誤的數(shù)據(jù)傳送到所述初始數(shù)據(jù)鎖存電路；以 及存儲單元，其被配置成將存儲有所述初始數(shù)據(jù)的存儲單元陣列的地址 信息進行存儲。
4. 根據(jù)權(quán)利要求1所述的閃存器件，其中，所述存儲單元陣列具有 初始數(shù)據(jù)存儲電路，其用于根據(jù)由所述控制器設(shè)置的地址來存儲所述初始 數(shù)據(jù)。
5. 根據(jù)權(quán)利要求3所述的閃存器件，其中，所述初始數(shù)據(jù)存儲電路 包括第一數(shù)據(jù)單元，其被配置成存儲要存儲在所述初始數(shù)據(jù)鎖存電路中的 初始數(shù)據(jù)；以及 第二數(shù)據(jù)單元，其被配置成存儲具有與所述第一數(shù)據(jù)單元中的數(shù)據(jù)相 反的邏輯電平的數(shù)據(jù)。
6. 根據(jù)權(quán)利要求5所述的閃存器件，其中，所述數(shù)據(jù)評價電路包括:控制信號輸出單元，其被配置成將所述第一數(shù)據(jù)單元的數(shù)據(jù)和所述第 二數(shù)據(jù)單元的數(shù)據(jù)進行比較，并且根據(jù)比較結(jié)果輸出控制信號；以及數(shù)據(jù)傳送電路，其被配置成根據(jù)所輸出的控制信號將所述第一數(shù)據(jù)單 元中的數(shù)據(jù)傳送到所述初始數(shù)據(jù)鎖存電路。
7. 根據(jù)權(quán)利要求6所述的閃存器件，其中，所述控制信號輸出單元 是邏輯組合器件，用于執(zhí)行所述第一數(shù)據(jù)單元的數(shù)據(jù)和所述第二數(shù)據(jù)單元 的數(shù)據(jù)的邏輯組合并輸出邏輯組合的結(jié)果。
8. 根據(jù)權(quán)利要求6所述的閃存器件，其中，所述控制信號輸出單元 輸出所述控制信號，用于控制所述數(shù)據(jù)傳送電路，以使得如果所述第二數(shù) 據(jù)單元的數(shù)據(jù)具有與所述第一數(shù)據(jù)單元的數(shù)據(jù)的邏輯電平相反的邏輯電 平，則將第一數(shù)據(jù)傳送到所述初始數(shù)據(jù)鎖存電路。
9. 根據(jù)權(quán)利要求3所述的閃存器件，其中，所述初始數(shù)據(jù)存儲電路 包括第三數(shù)據(jù)單元，其被配置成存儲在所述初始數(shù)據(jù)鎖存電路中存儲的初 始lt據(jù)；以及第四數(shù)據(jù)單元，其被配置成存儲4^校驗數(shù)據(jù)用于控制存儲在所述第 三數(shù)據(jù)單元中的初始數(shù)據(jù)的發(fā)溪。
10. 根據(jù)權(quán)利要求9所述的閃存器件，其中，所述第四數(shù)據(jù)單元存儲 所述躲校驗數(shù)據(jù)，以及其中，所述第三數(shù)據(jù)單元中的"1"的數(shù)目是偶數(shù)時的所述4m 校驗數(shù)據(jù)的邏輯電平與所述第三數(shù)據(jù)單元中的"1"的數(shù)目是奇數(shù)時的所述4m校驗數(shù)據(jù)的邏輯電平不同。
11. 根據(jù)權(quán)利要求3所述的閃存器件，其中，所述數(shù)據(jù)評價電路控制 所述頁緩沖電路，使得如果所讀取的數(shù)據(jù)有餘溪則再次讀取初始數(shù)據(jù)。
12. —種^Mt閃存器件的方法，所述方法包括 執(zhí)行上電復(fù)位操作以對所述閃存器件上電； 根據(jù)預(yù)定存儲單元的地址信息來讀取初始數(shù)據(jù)；臨時存儲從所述預(yù)定存儲單元讀取的初始數(shù)據(jù)；以及 根據(jù)所存儲的初始數(shù)據(jù)來控制所述閃存器件的操作。
13. 根據(jù)權(quán)利要求12所述的方法，還包括 確定步驟，確定所讀取的初始數(shù)據(jù)是否有錯誤；以及校正步驟，如果確定所讀取的初始數(shù)據(jù)有銜菱，則校正初始數(shù)據(jù)的錯誤。
14. 根據(jù)權(quán)利要求13所述的方法，其中，所述校正步驟包括 再次讀取由所述確定步驟檢測到錯誤的存儲單元的數(shù)據(jù)。
15. 根據(jù)權(quán)利要求12所述的方法，還包括通過根據(jù)與初始數(shù)據(jù)有關(guān)的地址信息來存儲從外部設(shè)備輸出的數(shù)據(jù) 而改變初始lt據(jù)。
全文摘要
公開了一種閃存器件。該閃存器件包括存儲單元陣列，其被配置成具有用于存儲數(shù)據(jù)的存儲單元，在存儲單元的一部分中存儲初始數(shù)據(jù)；頁緩沖電路，其被配置成具有頁緩沖器，所述頁緩沖器用于提供要在存儲單元中進行編程的數(shù)據(jù)或者從存儲單元讀取的數(shù)據(jù)；控制器，其被配置成控制頁緩沖電路以使得當(dāng)開始閃存器件的操作時讀取存儲在存儲單元陣列中的初始數(shù)據(jù)、判別所讀取的初始數(shù)據(jù)的錯誤并修正初始數(shù)據(jù)的錯誤；以及初始數(shù)據(jù)鎖存電路，用于鎖存控制器修正了錯誤的初始數(shù)據(jù)。
文檔編號G11C17/14GK101364439SQ20081000231
公開日2009年2月11日 申請日期2008年1月8日 優(yōu)先權(quán)日2007年8月8日
發(fā)明者元參規(guī), 白侊虎, 車載元 申請人:海力士半導(dǎo)體有限公司