專利名稱：移位寄存器及其柵極驅(qū)動(dòng)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位寄存器及其柵極驅(qū)動(dòng)裝置，特別是一種液晶顯示器 的移位寄存器及其柵極驅(qū)動(dòng)裝置。
背景技術(shù)：
薄膜晶體管液晶顯示器(TFT-LCD)具有重量輕、厚度薄和耗電小等特點(diǎn)， 廣泛應(yīng)用于手機(jī)、顯示器、電視機(jī)等裝置中。
為了顯示圖像，TFT-LCD用mxn點(diǎn)排列的逐行掃描矩陣顯示。TFT-LCD 驅(qū)動(dòng)器主要包括柵極驅(qū)動(dòng)器和數(shù)據(jù)驅(qū)動(dòng)器，數(shù)據(jù)驅(qū)動(dòng)器將輸入的顯示數(shù)據(jù)及 時(shí)鐘信號(hào)定時(shí)順序鎖存，轉(zhuǎn)換成模擬信號(hào)后輸入到液晶面板的數(shù)據(jù)線，柵極 驅(qū)動(dòng)器將輸入的時(shí)鐘信號(hào)通過(guò)移位寄存器轉(zhuǎn)換，切換成開(kāi)啟/關(guān)斷電壓，順 次施加到液晶面板的柵線上。在有源矩陣薄膜晶體管液晶顯示器(雄 TFT-LCD)中，柵極驅(qū)動(dòng)器中的移位寄存器用于產(chǎn)生掃描柵線的掃描信號(hào)，數(shù) 據(jù)驅(qū)動(dòng)器中的移位寄存器用于選擇數(shù)據(jù)線模塊。
在現(xiàn)有技術(shù)移位寄存器中，移位寄存器由數(shù)級(jí)(stage)連接構(gòu)成，第 一級(jí)中起始信號(hào)接于輸入端，根據(jù)各級(jí)的輸出信號(hào)，按順序選擇數(shù)個(gè)柵線。 移位寄存器工作中，要求其各級(jí)在有效Unable)狀態(tài)以外的其它全部時(shí)間 均保持無(wú)效(di sab 1 e )狀態(tài)，但現(xiàn)有技術(shù)移位寄存器使柵線漂浮(floating), 同時(shí)受噪聲電壓影響，移位寄存器的各級(jí)不能保持無(wú)效狀態(tài)，導(dǎo)致錯(cuò)誤操 作。圖4為現(xiàn)有技術(shù)移位寄存器的結(jié)構(gòu)示意圖，包括四個(gè)薄膜晶體管，其中 第一薄膜晶體管M1的漏極連接時(shí)鐘信號(hào)輸出端CKV,柵極與源極之間設(shè)置電 容Cb，源極與第二薄膜晶體管M2的漏極連接，且與本級(jí)輸出端OUTn連接； 第二薄膜晶體管M2的源極與電源負(fù)端VSS連接，柵極與第三薄膜晶體管M3的柵極連接，且與下一級(jí)輸出端0UTn+l連接；第三薄膜晶體管M3的源極與 電源負(fù)端VSS連接，漏極分別與第一薄膜晶體管Ml的柵極和第四薄膜晶體管 M4的源極連接；第四薄膜晶體管M4的漏極與其柵極連接，且與上一級(jí)輸出 端0UTn-l連接。如圖4所示，在第一薄膜晶體管Ml和第二薄膜晶體管M2 為關(guān)閉的無(wú)效狀態(tài)時(shí)，柵線會(huì)出現(xiàn)漂浮，因此，受到與柵線相連的其它噪聲 電壓的影響，移位寄存器不能保持無(wú)效狀態(tài)，并導(dǎo)致錯(cuò)誤操作。
現(xiàn)有技術(shù)為了保持移位寄存器各級(jí)的無(wú)效狀態(tài)防止錯(cuò)誤操作， 一般采用 增加額外供電電路的方法，但該方法直接導(dǎo)致成本上升。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種移位寄存器及其柵極驅(qū)動(dòng)裝置，有效克服現(xiàn)有 移位寄存器柵極漂浮導(dǎo)致錯(cuò)誤操作等技術(shù)缺陷。
為了實(shí)現(xiàn)上述目的，本發(fā)明提供了一種移位寄存器，包括直接沉積在 陣列基板上的六個(gè)薄膜晶體管，其中六個(gè)薄膜晶體管分別為
第一薄膜晶體管，其柵極與源極之間設(shè)置電容，其漏極與第一時(shí)鐘信號(hào) 輸出端連接，其源極與本級(jí)輸出端連接；
第二薄膜晶體管，其柵極與下一級(jí)輸出端連接，其漏極與本級(jí)輸出端連 接，其源極與電源負(fù)端連接；
第三薄膜晶體管，其柵極分別與第二薄膜晶體管的柵極和下一級(jí)輸出端 連接，其漏極與第一薄膜晶體管的柵極連接，其源極與電源負(fù)端連接；
第四薄膜晶體管，其柵極與其漏極連接，其漏極與移位起始信號(hào)輸出端
或上一級(jí)輸出端連接，其源極分別與第一薄膜晶體管的柵極和第三薄膜晶體 管的漏極連接；
第五薄膜晶體管，其柵極與第一時(shí)鐘信號(hào)輸出端連接，其漏極分別與第 四薄膜晶體管的柵極和漏極連接，其源極與本級(jí)輸出端連接；
第六薄膜晶體管，其柵極與第二時(shí)鐘信號(hào)輸出端連接，其漏極與第五薄膜晶體管的源極和本級(jí)輸出端連接，其源極與電源負(fù)端vss連接。
為了實(shí)現(xiàn)上述目的，本發(fā)明還提供了一種柵極驅(qū)動(dòng)裝置，包括移位起 始信號(hào)輸出端和五個(gè)移位寄存器，其中五個(gè)移位寄存器分別與電源負(fù)端、第 一時(shí)鐘信號(hào)輸出端和第二時(shí)鐘信號(hào)輸出端連接，并且所述五個(gè)移位寄存器中，
第一移位寄存器與移位起始信號(hào)輸出端連接，具有第一輸出端；第二移位寄 存器與第 一移位寄存器的第 一輸出端連接，其第二輸出端與所述第 一移位寄 存器連接；第三移位寄存器與第二移位寄存器的第二輸出端連接，其第三輸 出端與所述第二移位寄存器連接；第四移位寄存器與第三移位寄存器的第三 輸出端連接，其第四輸出端與所述第三移位寄存器連接；第五移位寄存器與 第四移位寄存器的第四輸出端連接，具有第五輸出端。
本發(fā)明提出了 一種直接沉積在陣列基板上的移位寄存器和柵極驅(qū)動(dòng)裝 置，通過(guò)第一時(shí)鐘信號(hào)輸出端和第二時(shí)鐘信號(hào)輸出端依次輸出的高電平有效 保持了本級(jí)輸出端的無(wú)效狀態(tài)，柵線不會(huì)出現(xiàn)漂浮，也不會(huì)受到與柵線相連 的其它噪聲電壓的影響，移位寄存器可靠地保持無(wú)效狀態(tài)，不會(huì)導(dǎo)致錯(cuò)誤 操作。與現(xiàn)有技術(shù)為了防止錯(cuò)誤操作采用增加額外供電電路的技術(shù)方案相比， 本發(fā)明不需增加額外供電電路，具有成本低等特點(diǎn)。
下面通過(guò)附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。


圖la為本發(fā)明移位寄存器一種結(jié)構(gòu)的等效電路圖； 圖lb為本發(fā)明移位寄存器另一種結(jié)構(gòu)的等效電路圖； 圖2為本發(fā)明移位寄存器的工作時(shí)序圖； 圖3為本發(fā)明4冊(cè)才及驅(qū)動(dòng)裝置的結(jié)構(gòu)示意圖； 圖4為現(xiàn)有技術(shù)移位寄存器的結(jié)構(gòu)示意圖。
具體實(shí)施方式
圖la為本發(fā)明移位寄存器一種結(jié)構(gòu)的等效電路圖，圖lb為本發(fā)明移位 寄存器另一種結(jié)構(gòu)的等效電路圖。如圖la、圖lb所示，本發(fā)明移位寄存器 的主體結(jié)構(gòu)包括六個(gè)薄膜晶體管和相應(yīng)的輸入輸出端，六個(gè)薄膜晶體管分別 為第一薄膜晶體管Tl、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜 晶體管T4、第五薄膜晶體管T5和第六薄膜晶體管T6,輸入輸出端分別為本 級(jí)輸出端0UTn、上一級(jí)輸出端OUTn-l、下一級(jí)輸出端0UTn+l、第一時(shí)鐘信 號(hào)輸出端CKV1、第二時(shí)鐘信號(hào)輸出端CKV2、移位起始信號(hào)輸出端STV和電源 負(fù)端VSS。
具體地，第一薄膜晶體管Tl的柵極與源極之間設(shè)置電容Cb，其漏極與第 一時(shí)鐘信號(hào)輸出端CKV1連接，其源極與本級(jí)輸出端OUTn連接；第二薄膜晶 體管T2的柵極與第三薄膜晶體管T3的柵極連接，并連接下一級(jí)輸出端 0UTn+l，其漏極與第一薄膜晶體管T1的源極連接，并連接本級(jí)輸出端OUTn, 其源極與電源負(fù)端VSS連接；第三薄膜晶體管T3的柵極與第二薄膜晶體管 T2的柵極連接，并連接下一級(jí)輸出端OUTn+l，其漏極分別與第一薄膜晶體管 Tl的柵極和第四薄膜晶體管T4的源極連接，其源極與電源負(fù)端VSS連接； 第四薄膜晶體管T4的柵極與其漏極連接，其漏極分別與第五薄膜晶體管T5 的漏極連接，并連接移位起始信號(hào)輸出端STV或上一級(jí)輸出端OUTn-l,其源 極分別與第一薄膜晶體管Tl的柵極和第三薄膜晶體管T3的漏極連接；第五 薄膜晶體管T5的柵極與第一時(shí)鐘信號(hào)輸出端CKV1連接，其漏極分別與第四 薄膜晶體管T4的柵極和漏極連接，其源極與第六薄膜晶體管T6的漏極連接， 并連接本級(jí)輸出端OUTn;第六薄膜晶體管T6的柵極與第二時(shí)鐘信號(hào)輸出端 CKV2連接，其漏極與第五薄膜晶體管T5的源極連接，并連接本級(jí)輸出端0UTn， 其源極與電源負(fù)端VSS連接。由于本發(fā)明上述薄膜晶體管直接沉積在陣列基 板上，因此上述源極和漏極是相對(duì)的，實(shí)際使用中可以將相應(yīng)的源極設(shè)置成 漏極，將相應(yīng)的漏極設(shè)置成源極。
圖2為本發(fā)明移位寄存器的工作時(shí)序圖。如圖la和圖2所示，對(duì)于位于第一個(gè)位置的移位寄存器，首先第一時(shí)鐘信號(hào)輸出端CKV1輸出高電平(第二 時(shí)鐘信號(hào)輸出端CKV2為低電平)，由于第五薄膜晶體管T5的4冊(cè)極與第一時(shí) 鐘信號(hào)輸出端CKV1連接，所以第五薄膜晶體管T5啟動(dòng)，第五薄膜晶體管T5 的源極與漏極導(dǎo)通；由于第五薄膜晶體管T5的漏極與移位起始信號(hào)輸出端 STV連接，第五薄膜晶體管T5的源極與本級(jí)輸出端0UTn連接，而此時(shí)移位 起始信號(hào)輸出端STV的輸出為低電平，所以本級(jí)輸出端OUTn也為低電平，保 持無(wú)效狀態(tài)。此過(guò)程中，由于下一級(jí)輸出端0UTn+l為低電平，第二薄膜晶體 管T2和第三薄膜晶體管T3處于截止?fàn)顟B(tài)；由于第二時(shí)鐘信號(hào)輸出端CKV2為 低電平，第六薄膜晶體管T6處于截止?fàn)顟B(tài)。
隨后第二時(shí)鐘信號(hào)輸出端CKV2輸出高電平(第一時(shí)鐘信號(hào)輸出端CKV1 為低電平)，由于第六薄膜晶體管T6的柵極與第二時(shí)鐘信號(hào)輸出端CKV2連 接，所以第六薄膜晶體管T6啟動(dòng)，第六薄膜晶體管T6的源極與漏極導(dǎo)通； 由于第六薄膜晶體管T6的漏極與本級(jí)輸出端OUTn連接，第六薄膜晶體管T6 的源極與電源負(fù)端VSS連接，所以本級(jí)輸出端OUTn也為低電平，保持無(wú)效狀 態(tài)。此過(guò)程中，移位起始信號(hào)輸出端STV的輸出為高電平，由于第四薄膜晶 體管T4的柵極與其漏極連接，所以第四薄膜晶體管T4則啟動(dòng)，第四薄膜晶 體管T4的源極與漏極導(dǎo)通，第四薄膜晶體管T4的源極也為高電平，由于此 時(shí)本級(jí)輸出端OUTn為低電平，所以處于高電平的第四薄膜晶體管T4的源極 與低電平的本級(jí)輸出端OUTn之間的電容Cb充電。由于下一級(jí)輸出端0UTn+l 為低電平，第二薄膜晶體管T2和第三薄膜晶體管T3處于截止?fàn)顟B(tài)。
隨后第一時(shí)鐘信號(hào)輸出端CKV1輸出高電平(第二時(shí)鐘信號(hào)輸出端CKV2 和移位起始信號(hào)輸出端STV為低電平)，則第五薄膜晶體管T5處于導(dǎo)通狀態(tài)， 第四薄膜晶體管T4處于截止?fàn)顟B(tài)，電容Cb積累的電荷使第一薄膜晶體管Tl 的柵極處于高電平，第一薄膜晶體管Tl則啟動(dòng)，第一薄膜晶體管T1的源極 與漏極導(dǎo)通，第一時(shí)鐘信號(hào)輸出端CKV1輸出的高電平由本級(jí)輸出端OUTn輸 出。此過(guò)程中，由于下一級(jí)輸出端0UTn+l為低電平，第二薄膜晶體管T2和第三薄膜晶體管T3處于截止?fàn)顟B(tài)；由于第二時(shí)鐘信號(hào)輸出端CKV2為低電平， 第六薄膜晶體管T6處于截止?fàn)顟B(tài)。
在此之后，移位起始信號(hào)輸出端STV—直為低電平，第二時(shí)鐘信號(hào)輸出 端CKV2輸出高電平(第一時(shí)鐘信號(hào)輸出端CKV1為低電平)，第六薄膜晶體 管T6啟動(dòng)，第六薄膜晶體管T6的源極與漏極導(dǎo)通；由于第六薄膜晶體管T6 的漏極與本級(jí)輸出端0UTn連接，第六薄膜晶體管T6的源極與電源負(fù)端VSS 連接，所以本級(jí)輸出端OUTn也為低電平，保持無(wú)效狀態(tài)。此過(guò)程中，由于下 一級(jí)輸出端0UTn+l為高電平，第二薄膜晶體管T2和第三薄膜晶體管T3處于 導(dǎo)通狀態(tài)，第二薄膜晶體管T2的源極與漏極導(dǎo)通使本級(jí)輸出端0UTn與電源 負(fù)端VSS連接，進(jìn)一步保證了本級(jí)輸出端0UTn的低電平，第三薄膜晶體管 T3的源極與漏極導(dǎo)通使第四薄膜晶體管T4的源極與低電平的本級(jí)輸出端 OUTn之間的電容Cb放電。因此，無(wú)論第一薄膜晶體管Tl和第二薄膜晶體管 T2是否處于上拉(pull -叩)或下拉(pull - down),本級(jí)輸出端0UTn均 保持無(wú)效狀態(tài)。
對(duì)于位于第二個(gè)位置及其以后位置的移位寄存器，其工作原理與前述過(guò) 程基本相同，所不同的是，由于第四薄膜晶體管T4的柵極與上一級(jí)輸出端 0UTn-l連接，在上一級(jí)輸出端OUTn-l輸出高電平時(shí)，第四薄膜晶體管TM啟 動(dòng)，使處于高電平的第四薄膜晶體管T4的源極與低電平的本級(jí)輸出端0UTn 之間的電容Cb充電，并在下一個(gè)時(shí)刻實(shí)現(xiàn)本級(jí)的高電平輸出。
如圖lb、圖2所示，首先第一時(shí)鐘信號(hào)輸出端CKV1輸出高電平(第二 時(shí)鐘信號(hào)輸出端CKV2為低電平)，第五薄膜晶體管T5啟動(dòng)，其源極與漏極 導(dǎo)通，由于第五薄膜晶體管T5的漏極與低電平的上一級(jí)輸出端連接，所以本 級(jí)輸出端也為低電平，保持無(wú)效狀態(tài)。此過(guò)程中，第二薄膜晶體管T2、第三 薄膜晶體管T3和第六薄膜晶體管T6處于截止?fàn)顟B(tài)。
隨后第二時(shí)鐘信號(hào)輸出端CKV2輸出高電平(第一時(shí)鐘信號(hào)輸出端CKV1 為低電平)，第六薄膜晶體管T6啟動(dòng)，其源極與漏極導(dǎo)通，由于第六薄膜體管T6的源極與電源負(fù)端VSS連接，所以本級(jí)輸出端也為低電平，保持無(wú)效 狀態(tài)。此過(guò)程中，第二薄膜晶體管T2和第三薄膜晶體管T3處于截止?fàn)顟B(tài)。
之后，第一時(shí)鐘信號(hào)輸出端CKV1輸出高電平(第二時(shí)鐘信號(hào)輸出端CKV2 為低電平)，第五薄膜晶體管T5啟動(dòng)，其源極與漏極導(dǎo)通，由于此時(shí)上一級(jí) 輸出端輸出高電平，而第五薄膜晶體管T5的漏極與上一級(jí)輸出端連接，所以 上一級(jí)輸出端輸出的高電平由本級(jí)輸出端輸出。此過(guò)程中，第二薄膜晶體管 T2、第三薄膜晶體管T3和第六薄膜晶體管T6處于截止?fàn)顟B(tài)。
在此之后，上一級(jí)輸出端一直為低電平，第二時(shí)鐘信號(hào)輸出端CKV2輸出 高電平(第一時(shí)鐘信號(hào)輸出端CKV1為低電平)，第六薄膜晶體管T6啟動(dòng)， 其源極與漏極導(dǎo)通，本級(jí)輸出端為低電平，保持無(wú)效狀態(tài)。此過(guò)程中，第二 薄膜晶體管T2和第三薄膜晶體管T3處于導(dǎo)通狀態(tài)，進(jìn)一步保證了本級(jí)輸出 端的低電平，同時(shí)使第四薄膜晶體管T4的源極與低電平的本級(jí)輸出端之間的 電容Cb放電。因此，無(wú)論第一薄膜晶體管Tl和第二薄膜晶體管T2是否處于 上拉(pull-up)或下拉(pull-down)，本級(jí)輸出端均保持無(wú)效狀態(tài)。
其它位置移位寄存器的工作過(guò)程可通過(guò)如圖lb所示結(jié)構(gòu)和圖2所示工作 時(shí)序圖得出，不再贅述。
從本發(fā)明上述技術(shù)方案可以看出，本發(fā)明移位寄存器通過(guò)第一時(shí)鐘信號(hào) 輸出端CKV1和第二時(shí)鐘信號(hào)輸出端CKV2依次輸出的高電平有效保持了輸出 端的無(wú)效狀態(tài)，柵線不會(huì)出現(xiàn)漂浮，也不會(huì)受到與柵線相連的其它噪聲電壓 的影響，移位寄存器可靠地保持無(wú)效狀態(tài)，不會(huì)導(dǎo)致錯(cuò)誤操作。
本發(fā)明移位寄存器可以通過(guò)液晶顯示器陣列工藝中的5次掩膜工藝或4 次掩膜工藝來(lái)實(shí)現(xiàn)，通過(guò)在基板有源區(qū)域外的空余部分或基板邊緣處排列薄 膜晶體管，然后將其直接沉積在陣列基板上。
圖3為本發(fā)明柵極驅(qū)動(dòng)裝置的結(jié)構(gòu)示意圖。如圖3所示，柵極驅(qū)動(dòng)裝置 的主體結(jié)構(gòu)包括五個(gè)移位寄存器、移位起始信號(hào)輸出端STV、第一時(shí)鐘信號(hào) 輸出端CKV1、第二時(shí)鐘信號(hào)輸出端CKV2和電源負(fù)端VSS，每個(gè)移位寄存器分別與電源負(fù)端VSS、第一時(shí)鐘信號(hào)輸出端CKV1和第二時(shí)鐘信號(hào)輸出端CKV2 連接，其中每個(gè)移位寄存器與電源負(fù)端VSS連接用于接收柵極關(guān)斷電壓，每 個(gè)移位寄存器與第一時(shí)鐘信號(hào)輸出端CKV1和第二時(shí)鐘信號(hào)輸出端CKV2連接 用于接收第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)，進(jìn)一步地，第一移位寄存器SFT1與 第二移位寄存器SFT2的第二輸出端0UT2連接，用于接收第二移位寄存器SFT2 的第二輸出信號(hào)，同時(shí)第一移位寄存器SFT1的第一輸出端0UT1與第二移位 寄存器SFT2連接，用于向第二移位寄存器SFT2輸出第一輸出信號(hào)。二移位 寄存器SFT2與第三移位寄存器SFT3的第三輸出端0UT3連接，用于接收第三 移位寄存器SFT3的第三輸出信號(hào)，同時(shí)第二移位寄存器SFT2的第二輸出端 0UT2與第三移位寄存器SFT3連接，用于向第三移位寄存器SFT3輸出第二輸 出信號(hào)。第三移位寄存器SFT3與第四移位寄存器SFT4的第四輸出端OITN連 接，用于接收第四移位寄存器SFT4的第四輸出信號(hào)，同時(shí)第三移位寄存器 SFT3的第三輸出端0UT3與第四移位寄存器SFT4連接，用于向第四移位寄存 器SFT4輸出第三輸出信號(hào)。第四移位寄存器SFT4與第五移位寄存器SFT5的 第五輸出端0UT5連接，用于接收第五移位寄存器SFT5的第五輸出信號(hào)，同 時(shí)第四移位寄存器SFT4的第四輸出端0UT4與第五移位寄存器SFT5連接，用 于向第五移位寄存器SFT5輸出第四輸出信號(hào)。第五移位寄存器SFT5的第五 輸出端0UT5與第四移位寄存器SFT4連接，用于向第四移位寄存器SFT4輸出 第五輸出信號(hào)。
移位起始信號(hào)輸出端STV首先輸出起始脈沖，之后第一移位寄存器SFT1 分別從第一時(shí)鐘信號(hào)輸出端CKV1和第二時(shí)鐘信號(hào)輸出端CKV2接收第一時(shí)鐘 信號(hào)和第二時(shí)鐘信號(hào)，第一時(shí)鐘信號(hào)為一高電平脈沖，第二時(shí)鐘信號(hào)為緊接 著第一時(shí)鐘信號(hào)的一高電平脈沖，具有圖la所示結(jié)構(gòu)的本發(fā)明第一移位寄存 器SFT1工作，工作過(guò)程不再贅述；第一移位寄存器SFT1的第一輸出端0UT1 向第二移位寄存器SFT2輸出第一輸出信號(hào)后，第二移位寄存器SFT2分別從 第一時(shí)鐘信號(hào)輸出端CKV1和第二時(shí)鐘信號(hào)輸出端CKV2接收第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)，第二時(shí)鐘信號(hào)為一高電平脈沖，第一時(shí)鐘信號(hào)為緊接著第二
時(shí)鐘信號(hào)的一高電平脈沖，具有圖lb所示結(jié)構(gòu)的本發(fā)明第二移位寄存器SFT2 工作，重復(fù)上述流程，就實(shí)現(xiàn)了液晶顯示器的逐行掃描。
最后應(yīng)說(shuō)明的是以上實(shí)施例僅用以說(shuō)明本發(fā)明的技術(shù)方案而非限制， 盡管參照較佳實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng) 理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技 術(shù)方案的精神和范圍。
權(quán)利要求
1.一種移位寄存器，其特征在于，包括直接沉積在陣列基板上的六個(gè)薄膜晶體管，其中六個(gè)薄膜晶體管分別為第一薄膜晶體管，其柵極與源極之間設(shè)置電容，其漏極與第一時(shí)鐘信號(hào)輸出端連接，其源極與本級(jí)輸出端連接；第二薄膜晶體管，其柵極與下一級(jí)輸出端連接，其漏極與本級(jí)輸出端連接，其源極與電源負(fù)端連接；第三薄膜晶體管，其柵極分別與第二薄膜晶體管的柵極和下一級(jí)輸出端連接，其漏極與第一薄膜晶體管的柵極連接，其源極與電源負(fù)端連接；第四薄膜晶體管，其柵極與其漏極連接，其漏極與移位起始信號(hào)輸出端或上一級(jí)輸出端連接，其源極分別與第一薄膜晶體管的柵極和第三薄膜晶體管的漏極連接；第五薄膜晶體管，其柵極與第一時(shí)鐘信號(hào)輸出端連接，其漏極分別與第四薄膜晶體管的柵極和漏極連接，其源極與本級(jí)輸出端連接；第六薄膜晶體管，其柵極與第二時(shí)鐘信號(hào)輸出端連接，其漏極與第五薄膜晶體管的源極和本級(jí)輸出端連接，其源極與電源負(fù)端VSS連接。
2. —種包含權(quán)利要求1所述移位寄存器的柵極驅(qū)動(dòng)裝置，其特征在于， 包括移位起始信號(hào)輸出端和五個(gè)移位寄存器，其中五個(gè)移位寄存器分別與電 源負(fù)端、第一時(shí)鐘信號(hào)輸出端和第二時(shí)鐘信號(hào)輸出端連接，并且所述五個(gè)移 位寄存器中，第一移位寄存器與移位起始信號(hào)輸出端連接，具有第一輸出端； 第二移位寄存器與第一移位寄存器的第一輸出端連接，其第二輸出端與所述第一移位寄存器連接；第三移位寄存器與第二移位寄存器的第二輸出端連接， 其第三輸出端與所述第二移位寄存器連接；第四移位寄存器與第三移位寄存 器的第三輸出端連接，其第四輸出端與所述第三移位寄存器連接；第五移位 寄存器與第四移位寄存器的第四輸出端連接，具有第五輸出端。
全文摘要
本發(fā)明涉及一種移位寄存器及其柵極驅(qū)動(dòng)裝置。移位寄存器包括直接沉積在陣列基板上的六個(gè)薄膜晶體管，其中第一薄膜晶體管的柵極與源極之間設(shè)置電容，其漏極與第一時(shí)鐘信號(hào)輸出端連接；第二薄膜晶體管的柵極與第三薄膜晶體管的柵極連接；第四薄膜晶體管的柵極與其漏極連接，其漏極與移位起始信號(hào)輸出端或上一級(jí)輸出端連接，其源極與第一薄膜晶體管的柵極連接；第五薄膜晶體管的柵極與第一時(shí)鐘信號(hào)輸出端連接；第六薄膜晶體管的柵極與第二時(shí)鐘信號(hào)輸出端連接。本發(fā)明保持了本級(jí)輸出端的無(wú)效狀態(tài)，柵線不會(huì)出現(xiàn)漂浮，也不會(huì)受到與柵線相連的其它噪聲電壓的影響，移位寄存器可靠地保持無(wú)效狀態(tài)，不會(huì)導(dǎo)致錯(cuò)誤操作。
文檔編號(hào)G11C19/28GK101556830SQ20081010378
公開(kāi)日2009年10月14日 申請(qǐng)日期2008年4月10日 優(yōu)先權(quán)日2008年4月10日
發(fā)明者韓承佑 申請(qǐng)人:北京京東方光電科技有限公司