專利名稱：Ata控制器與閃存的集成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種計(jì)算機(jī)存儲(chǔ)設(shè)備輸入/輸出接口或相關(guān)控制技 術(shù)，具體指高級(jí)技術(shù)附件規(guī)格(Advanced Technology, ATA)，以 及快閃(Flash)存儲(chǔ)器的制造和應(yīng)用技術(shù)。
背景技術(shù)：
在計(jì)算機(jī)系統(tǒng)中，硬盤以及其他諸如光盤驅(qū)動(dòng)器、磁帶機(jī)等設(shè)備， 通常是使用接口 (interface)與計(jì)算機(jī)相連的存儲(chǔ)裝置，接口定義了 從該裝置傳入傳出數(shù)據(jù)所需的物理及邏輯要求。在現(xiàn)代計(jì)算機(jī)系統(tǒng) 中，此類存儲(chǔ)設(shè)備常使用的接口是本領(lǐng)域類廣泛認(rèn)知的集成磁盤電子 (Integrated Drive Electronics， IDE)接口 。該接口確切地i兌應(yīng)稱為 高級(jí)技術(shù)附件規(guī)格(Advanced Technology, ATA)接口。該規(guī)格從 1986年開始制定，并于1988年前后正式標(biāo)準(zhǔn)化，并在之后不斷發(fā)展 出基于該規(guī)格的新版本規(guī)格，或是全新的衍生孤規(guī)格，為個(gè)人計(jì)算機(jī) 連接磁盤驅(qū)動(dòng)器等大容量存儲(chǔ)設(shè)備定義了一整套的實(shí)施方法。
由于該規(guī)格在實(shí)現(xiàn)時(shí)的復(fù)雜度、性能以及成本問題上具有較好的 平衡性，能夠在大多數(shù)場(chǎng)合下以較低的成本和復(fù)雜度帶來相對(duì)較高的 系統(tǒng)性能，在個(gè)人計(jì)算機(jī)存儲(chǔ)器互聯(lián)上已經(jīng)占有相當(dāng)重要的地位。
另一方面，在計(jì)算機(jī)系統(tǒng)中，非易失性存儲(chǔ)器是一種關(guān)鍵組成部 分?？扉W(Flash)存儲(chǔ)器是近年來發(fā)展起來的一種半導(dǎo)體非易失性存 儲(chǔ)器?？扉W存儲(chǔ)器是指，在半導(dǎo)體基板上制作的單個(gè)或多個(gè)場(chǎng)效應(yīng)晶 體管(FET)組成快閃存儲(chǔ)單元，通過改變場(chǎng)效應(yīng)晶體管內(nèi)存有的電 荷的量來記錄信息的一類存儲(chǔ)器。快閃存儲(chǔ)器有多種具體工藝實(shí)現(xiàn)方 式。隨著半導(dǎo)體制作工藝的進(jìn)步，快閃存儲(chǔ)器所具有的存儲(chǔ)密度高、 工作耗電低、工作穩(wěn)定、抗干擾能力強(qiáng)以及價(jià)格低廉等優(yōu)點(diǎn)將會(huì)越來越突出。
快閃存儲(chǔ)器一般被封裝成僅含有最簡(jiǎn)單的控制電路的芯片，作為 進(jìn)一步應(yīng)用的器件。如圖1所示，是一種典型的快閃存儲(chǔ)器芯片內(nèi)部 結(jié)構(gòu)。圖中包含的多路器、緩沖器以及地址譯碼器(可分為航地址譯 碼器和列地址譯碼器)等可以有多種具體實(shí)現(xiàn)方式，但并不影響本說 明對(duì)其功能的定義。 一般對(duì)快閃存儲(chǔ)器的一個(gè)讀數(shù)據(jù)操作可能包括如
下步驟
首先外部信號(hào)到達(dá)緩沖器，經(jīng)緩沖器屏蔽信號(hào)毛刺，將穩(wěn)定的信 號(hào)送入多路器；
隨后多路器根據(jù)選擇信號(hào)將信號(hào)分別引向行地址譯碼器和列地 址譯碼器；
然后由行地址譯碼器和列地址譯碼器向快閃存儲(chǔ)單元發(fā)送地址
信號(hào)；
最后在地址信號(hào)激勵(lì)下產(chǎn)生的數(shù)據(jù)信號(hào)被送到緩沖器，經(jīng)緩沖器 屏蔽信號(hào)毛刺后，將穩(wěn)定的信號(hào)送出。
如上所述，目前的快閃存儲(chǔ)器本身只能進(jìn)行很低級(jí)的操作，不能 直接與個(gè)人計(jì)算機(jī)系統(tǒng)相連接。目前常用的方法是制造專用的接口控 制器芯片，如高級(jí)技術(shù)附件規(guī)格(Advanced Technology, ATA)接 口的控制器芯片，連接個(gè)人計(jì)算機(jī)系統(tǒng)和快閃存儲(chǔ)器。如圖2所示。 圖中所示高級(jí)技術(shù)附件規(guī)格(Advanced Technology, ATA)接口控 制器是單獨(dú)制造的電路，或集成電路芯片，圖中所示的個(gè)人計(jì)算機(jī)系 統(tǒng)通過它與圖中所示的快閃存儲(chǔ)器相連接。這使得系統(tǒng)整體變得更加 復(fù)雜，增加了系統(tǒng)的不確定性，同時(shí)帶來不少的制造成本。

發(fā)明內(nèi)容
本發(fā)明提供了 一種高級(jí)技術(shù)附件規(guī)格(ATA)控制器與閃存存儲(chǔ) 單元的集成方法，將控制器與閃存存儲(chǔ)單元在集成電路基板晶圓上集 成制造。該方法包括在制造快閃存儲(chǔ)器的半導(dǎo)體基板上，直接制作高 級(jí)技術(shù)附件規(guī)格(ATA)控制器的集成電路，并制造譯碼電路等輔助性電路，由高級(jí)技術(shù)附件規(guī)格(ATA)控制器直接控制快閃存儲(chǔ)器單 元的操作。
在一個(gè)實(shí)施例中，利用該方法在集成電路基板晶圓上直接制造高 級(jí)技術(shù)附件規(guī)格(ATA)控制器的集成電路以及與其相連的快閃存儲(chǔ) 器單元。
在另 一個(gè)實(shí)施實(shí)例中，利用該方法在集成電路基板晶圓上直接制 造譯碼電路等輔助電路。
在另 一個(gè)實(shí)施實(shí)例中，利用該方法在集成電路基板晶圓上制造可 用于數(shù)據(jù)緩存用途的除快閃存儲(chǔ)器單元以外的其他種類存儲(chǔ)器。
在另 一個(gè)實(shí)施實(shí)例中，利用該方法在集成電路基板晶圓上制造可 用于軟件程序運(yùn)行的除快閃存儲(chǔ)器單元以外的其他種類存儲(chǔ)器。
在另一個(gè)實(shí)施實(shí)例中，利用該方法在集成電路晶圓上制造可以連 接其他存儲(chǔ)器件的接口電路。
在另 一個(gè)實(shí)施實(shí)例中，利用該方法在一塊集成電路基板上制造制 造一個(gè)或多個(gè)閃存存儲(chǔ)器單元與同一個(gè)高級(jí)技術(shù)附件規(guī)格(ATA)控 制器電路相連接。


圖1為一種典型的快閃存儲(chǔ)器芯片內(nèi)部結(jié)構(gòu)。
圖2為通過獨(dú)立的高級(jí)技術(shù)附件規(guī)格(ATA)控制器芯片連接 個(gè)人計(jì)算機(jī)系統(tǒng)和快閃存儲(chǔ)器。
困3為根據(jù)本發(fā)明在集成電路基板晶圃上制作的高級(jí)技術(shù)附件 規(guī)格(ATA)控制器器和快閃存儲(chǔ)器單元。
具體實(shí)施例方式
本發(fā)明的示例性將以結(jié)合所附圖式的方式加以描述，其中相同的 組件和結(jié)構(gòu)將以相同的組件符號(hào)標(biāo)示。
現(xiàn)在請(qǐng)參考附圖，尤其是圖3，圖3說明根據(jù)本發(fā)明在集成電路 基板晶圓上制作的高級(jí)技術(shù)附件規(guī)格(ATA)控制器和快閃存儲(chǔ)器單元。該結(jié)構(gòu)包括由時(shí)序信號(hào)控制器300，高級(jí)技術(shù)附件規(guī)格(ATA) 協(xié)議控制器305，讀寫控制器310組成的高級(jí)技術(shù)附件規(guī)格(ATA) 控制器320，和快閃存儲(chǔ)器單元315組成。
以上所述所有組件均在同一個(gè)集成電路基板晶圓上一次集成成 制造完成。
上述所有組件均設(shè)計(jì)為集成電路的形式實(shí)現(xiàn)。 上述所有組件相互間的電路連線采用集成電路基板上金屬連線實(shí)現(xiàn).
上述所有組件視為一個(gè)完整的集成電路版圖，在集成電路制作過 程中整體制造。
時(shí)序信號(hào)控制器300用于外部信號(hào)的時(shí)序轉(zhuǎn)換，向高級(jí)技術(shù)附件 規(guī)格(ATA)協(xié)議控制器305和讀寫控制器310提供轉(zhuǎn)換后，符合內(nèi) 部時(shí)序要求的穩(wěn)定的數(shù)據(jù)信號(hào)。
高級(jí)技術(shù)附件規(guī)格(ATA)協(xié)議控制器305用于高級(jí)技術(shù)附件規(guī) 格(ATA)協(xié)議狀態(tài)的控制，其內(nèi)部實(shí)現(xiàn)了高級(jí)技術(shù)附件規(guī)格(ATA) 協(xié)議的所有狀態(tài)機(jī)，能夠根據(jù)時(shí)序信號(hào)控制器300所給出的數(shù)據(jù)信號(hào) 決定應(yīng)有的響應(yīng)，并向時(shí)序信號(hào)控制器300和讀寫控制器310發(fā)出控 制信號(hào)。
讀寫控制器310可以根據(jù)高級(jí)技術(shù)附件規(guī)格(ATA)協(xié)議控制器 的控制信號(hào)向快閃存儲(chǔ)器單元315寫入數(shù)據(jù)，所需數(shù)據(jù)可以從時(shí)序信 號(hào)控制器300接收。
讀寫控制器310可以根據(jù)高級(jí)技術(shù)附件規(guī)格(ATA)協(xié)議控制器 的控制信號(hào)從快閃存儲(chǔ)器單元315讀出數(shù)據(jù)，讀出的數(shù)據(jù)可以向時(shí)序 信號(hào)控制器300發(fā)送。
快閃存儲(chǔ)器單元315可以是多個(gè)快閃存儲(chǔ)器單元，跟據(jù)讀寫控制 器310的信號(hào)完成數(shù)據(jù)段存儲(chǔ)和讀取操作。
雖然本發(fā)明通過具體實(shí)施實(shí)例加以說明，對(duì)于本領(lǐng)域技術(shù)人員來 說，在理解了上述內(nèi)容之后，可以輕易的對(duì)本發(fā)明做各種不同的修飾、 改變及改良，但卻并未超出由所附權(quán)利要求書所定義，本發(fā)明所意圖涵蓋的精神與范疇之外。此外，在此并未對(duì)那些本領(lǐng)域技術(shù)人員所公 知的領(lǐng)域另加說明，是為了使本發(fā)明的說明不致造成誤解。據(jù)此，應(yīng) 當(dāng)理解的是，本發(fā)明并圖意圖將其范圍局限于特定的說明實(shí)例，而由 所附的權(quán)利要求所界定。
權(quán)利要求
1.一種ATA控制器與閃存的集成方法，其特征在于高級(jí)技術(shù)附件規(guī)格(ATA)控制器與快閃存儲(chǔ)器單元是作為一個(gè)集成電路版圖，在同一集成電路基板晶圓上制造的。
2. 根據(jù)權(quán)利要求l所述的一種ATA控制器與閃存的集成方法， 其特征在于，所述的ATA控制器包括該種類控制器所有可能的具體 設(shè)計(jì)實(shí)現(xiàn)。
3. 根據(jù)權(quán)利要求l所述的一種ATA控制器與閃存的集成方法， 其特征在于，所述快閃存儲(chǔ)器單元包括所有該類存儲(chǔ)單元所有可能的 具體"^殳計(jì)實(shí)現(xiàn)。
4. 根據(jù)權(quán)利要求l所述的一種ATA控制器與閃存的集成方法， 其特征在于，所述ATA控制器與快閃存儲(chǔ)器制作在同一塊集成電路 基板晶圃上。
5. 根據(jù)權(quán)利要求l所述的一種ATA控制器與閃存的集成方法， 其特征在于，對(duì)在同一塊集成電路基板上制造的ATA控制器和快閃 存儲(chǔ)器單元的數(shù)量沒有限制。
6. 根據(jù)權(quán)利要求l所述的一種ATA控制器與閃存的集成方法， 其特征在于，對(duì)在同一塊集成電路基板上制造的ATA控制器和快閃 存儲(chǔ)器單元之間連接關(guān)系沒有限制。
7. 根據(jù)權(quán)利要求l所述的一種ATA控制器與閃存的集成方法， 其特征在于，所述ATA控制器與快閃存儲(chǔ)器的制造過程并不要求絕 對(duì)同時(shí)完成，其制造過程完全包含在正常的集成電路制作流程之內(nèi)即 可。
8. 根據(jù)權(quán)利要求l所述的一種ATA控制器與閃存的集成方法， 其特征在于，所述集成電路制造與具體使用的工藝無關(guān)，包括所有已 知和未來可能的集成電路制造工藝。
全文摘要
本發(fā)明提供一種高級(jí)技術(shù)附件規(guī)格(ATA)控制器與閃存存儲(chǔ)單元的集成方法，將控制器與閃存存儲(chǔ)單元在集成電路晶圓上集成制造，在制作該方法能夠有效地提高器件集成度，增強(qiáng)器件可靠性和穩(wěn)定性，并降低器件成本。
文檔編號(hào)G11C7/10GK101577139SQ20081010578
公開日2009年11月11日 申請(qǐng)日期2008年5月5日 優(yōu)先權(quán)日2008年5月5日
發(fā)明者鑫 楊 申請(qǐng)人:鑫 楊