專利名稱：不對(duì)稱靜態(tài)隨機(jī)存取存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種存儲(chǔ)器電路，特別是有關(guān)于一種不對(duì)稱靜態(tài)隨機(jī)存 取存儲(chǔ)器。
背景技術(shù)：
半導(dǎo)體存儲(chǔ)器裝置可分為可讀寫的存儲(chǔ)器與只讀的存儲(chǔ)器，而可讀寫的
存儲(chǔ)器又可分為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(Dynamic Random Access Memory, DRAM)及為靜態(tài)隨機(jī)存取存儲(chǔ)器(Static Random Access Memory, SRAM)兩大種類。
微控制處理器(MCU)除了具有邏輯運(yùn)算單元(ALU)之外，還包括運(yùn)算用的 靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)和儲(chǔ)存開機(jī)指令碼的只讀存儲(chǔ)器(ROM),由于開 機(jī)時(shí)，電源啟動(dòng)重設(shè)(POWER ON RESET)電路會(huì)將微控制處理器(MCU)設(shè)定 到初始狀態(tài)，然后在初始位置讀入開機(jī)指令，并將常駐程序下載到存儲(chǔ)器 (SRAM)內(nèi)，由于只讀存儲(chǔ)器(ROM)及靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)各自會(huì)占 去部份定址空間，再加上開機(jī)指令在開機(jī)時(shí)讀入后便不再用到，另外，部份 常駐程序也要于開機(jī)時(shí)，下載到主機(jī)存儲(chǔ)器內(nèi)，這些動(dòng)作會(huì)增加開機(jī)時(shí)間且 消耗功率。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種不對(duì)稱靜態(tài)隨機(jī)存取存儲(chǔ)器。不對(duì)稱靜態(tài)隨 機(jī)存取存儲(chǔ)器包括至少一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元，靜態(tài)隨機(jī)存取存儲(chǔ)單元 包括一第一反相器和一第二反相器。第一反相器耦接于第一電源和接地電源之間，并具有第一輸出端耦接第一節(jié)點(diǎn)和第一輸入端耦接第二節(jié)點(diǎn)。第二反 相器耦接于第一電源和接地電源之間，并具有第二輸入端耦接第一節(jié)點(diǎn)和第 二輸出端耦接第二節(jié)點(diǎn)。其中當(dāng)?shù)谝浑娫刺峁┙o第一反相器和第二反相器時(shí)， 靜態(tài)隨機(jī)存取存儲(chǔ)單元通過第一反相器和第二反相器具有不同導(dǎo)通程度以預(yù) 先程序化一特定值。
本發(fā)明更提供一種靜態(tài)隨機(jī)存取存儲(chǔ)單元，其包括第一NMOS晶體管、 第一 PMOS晶體管、第二 NMOS晶體管以及第二 PMOS晶體管。第一 NMOS 晶體管具有第一臨界電壓，并耦接于第一節(jié)點(diǎn)和接地電源之間。第一 PMOS 晶體管具有第二臨界電壓，并耦接于第一節(jié)點(diǎn)和第一電源之間。第二 NMOS 晶體管具有第三臨界電壓，并耦接于第二節(jié)點(diǎn)和接地電源之間。第二 PMOS 晶體管具有第四臨界電壓，并耦接于第二節(jié)點(diǎn)和第一電源之間。其中靜態(tài)隨 機(jī)存取存儲(chǔ)單元通過第一臨界電壓、第二臨界電壓、第三臨界電壓以及第四 臨界電壓使上述晶體管具有不同導(dǎo)通程度以預(yù)先程序化一特定值。
與現(xiàn)有技術(shù)相比，本發(fā)明所述方案可以縮短應(yīng)用上述靜態(tài)隨機(jī)存取存儲(chǔ) 單元的微控制處理器的開機(jī)時(shí)間且降低其功率消耗。


圖1是顯示根據(jù)本發(fā)明一實(shí)施例的具有六晶體管的不對(duì)稱靜態(tài)隨機(jī)存取 存儲(chǔ)器。
圖2是顯示存儲(chǔ)器的傳送特性曲線圖。
圖3是顯示根據(jù)本發(fā)明另一實(shí)施例的存儲(chǔ)器單元電源電路。
圖4是顯示根據(jù)本發(fā)明另一實(shí)施例的電源供應(yīng)順序示意圖。
附圖標(biāo)號(hào)
100 不對(duì)稱靜態(tài)隨機(jī)存取存儲(chǔ)器 101、 102 開關(guān) 105 存儲(chǔ)單元
6111、 113 NMOS晶體管
112、 114 PMOS晶體管 121、 122 反相器 300 存儲(chǔ)器單元電源電路 310 電壓斜率供應(yīng)器 320 比較器
300 存儲(chǔ)器單元電源電路
WL 字符線
M、豆 比特線
Vc。re 核心電源
Vdd 電源電位
V— 接地電位
Sl、 Sl'、 S2 傳送特性曲線 X、 Y 節(jié)點(diǎn)
具體實(shí)施例方式
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉
出較佳實(shí)施例，并配合所附圖式，作詳細(xì)說明如下
根據(jù)以下實(shí)施例可有效縮短應(yīng)用靜態(tài)隨機(jī)存取存儲(chǔ)單元的微控制處理器 的開機(jī)時(shí)間且降低其功率消耗。
本發(fā)明主要是利用一層可調(diào)整晶體管臨界電壓(Threshold Voltage, VT)的 離子注入層，將靜態(tài)隨機(jī)存儲(chǔ)器的晶體管臨界電壓改變，使對(duì)稱性改變，之 后有實(shí)施例詳細(xì)說明之，如此一來可以在電源輸入時(shí)，存儲(chǔ)器內(nèi)的狀態(tài)會(huì)改 變到預(yù)定的狀態(tài)，而被程序化的存儲(chǔ)器單元，因臨界電壓(VT)改變不大，這 些存儲(chǔ)器單元仍保有原靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)的電器特性，因此仍可以 再寫入數(shù)據(jù)于其中。圖1是顯示根據(jù)本發(fā)明一實(shí)施例的具有六晶體管的不對(duì)稱靜態(tài)隨機(jī)存取
存儲(chǔ)器(Static Random Access Memory, SRAM) 100。不對(duì)稱靜態(tài)隨機(jī)存取存儲(chǔ)器100包括開關(guān)101和102以及存儲(chǔ)單元105，在本發(fā)明一實(shí)施例中，開關(guān)101和102是NMOS晶體管，但不限定開關(guān)為NMOS晶體管，存儲(chǔ)單元105是一閂鎖電路有兩反相器交叉耦接所組成的，第一反相器121包括NMOS晶體管111和PMOS晶體管112，第二反相器122包括NMOS晶體管113和PMOS晶體管114，節(jié)點(diǎn)X和Y互為反相以儲(chǔ)存數(shù)字?jǐn)?shù)據(jù)。不對(duì)稱靜態(tài)隨機(jī)存取存儲(chǔ)器100可以通過周邊裝置(圖1未顯示)的字符線WL和比特線^和^來存取數(shù)據(jù)。
關(guān)于數(shù)據(jù)存入部份，例如當(dāng)存儲(chǔ)器100寫入數(shù)據(jù)1時(shí)，比特線^的電位會(huì)拉高到電位Vdd，比特線信號(hào)^的電位會(huì)拉低到接地電位Vgnd，字符線WL導(dǎo)通NMOS晶體管101和102，因此節(jié)點(diǎn)X為高電位而節(jié)點(diǎn)Y為低電位。當(dāng)存儲(chǔ)器100寫入數(shù)據(jù)0時(shí)，比特線厄的電位會(huì)拉低到接地電位Vgnd，比特線信號(hào)^Z的電位會(huì)拉高到電位Vdd，字符線WL導(dǎo)通NMOS晶體管101和102，因此節(jié)點(diǎn)X為低電位而節(jié)點(diǎn)Y為高電位。
關(guān)于數(shù)據(jù)讀取部份，例如當(dāng)存儲(chǔ)單元105儲(chǔ)存數(shù)據(jù)為1被讀取時(shí)，會(huì)預(yù)先充電比特線^至電源電位Vdd，以及比特線^的電位會(huì)預(yù)先拉低到接地電位Vgnd，再通過字符線WL導(dǎo)通NMOS晶體管101和102，接下來，系統(tǒng)會(huì)檢測(cè)比特線^和^的電位，由于節(jié)點(diǎn)X為高電位，節(jié)點(diǎn)Y為低電位，比特線^的電位不會(huì)被拉低，以及比特線^Z不會(huì)被拉高，所以系統(tǒng)得知儲(chǔ)存在存儲(chǔ)單元105的數(shù)據(jù)為1。
當(dāng)存儲(chǔ)單元105儲(chǔ)存數(shù)據(jù)為0被讀取時(shí)，會(huì)預(yù)先充電比特線^至電源電
位Vdd，以及比特線^的電位會(huì)預(yù)先拉低到接地電位Vgnd，再通過字符線WL
導(dǎo)通NMOS晶體管101和102，接下來，系統(tǒng)會(huì)檢測(cè)比特線^和^Z的電位，由于節(jié)點(diǎn)X為低電位，節(jié)點(diǎn)Y為高電位，比特線^的電位會(huì)被拉低，而比特線^會(huì)被拉高，所以系統(tǒng)得知儲(chǔ)存在存儲(chǔ)單元105的數(shù)據(jù)為0。
其中，根據(jù)本發(fā)明一實(shí)施例，NMOS晶體管111和113具有不同的臨界電壓(VT)，將NMOS晶體管113的臨界電壓提高0.2伏特，所以NMOS晶體管113的臨界電壓VT113比NMOS晶體管111的臨界電壓VTm高0.2伏特，因此當(dāng)電源輸入至存儲(chǔ)器100后，靜態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元105會(huì)預(yù)先被程序化，由于NMOS晶體管lll會(huì)比較早導(dǎo)通，所以節(jié)點(diǎn)X的電位會(huì)被拉低，而節(jié)點(diǎn)Y會(huì)被拉高，存儲(chǔ)單元105會(huì)預(yù)先被設(shè)定為0。然而，本發(fā)明不限定只調(diào)整NMOS晶體管113，也可以調(diào)整其他晶體管111、 112、 114或及其組合，例如NMOS晶體管113的臨界電壓(VT)提高0.1伏特且PMOS晶體管114的臨界電壓(VT)降低0.1伏特。
根據(jù)本發(fā)明另一實(shí)施例，將NMOS晶體管111的臨界電壓提高0.2伏特，所以NMOS晶體管111的臨界電壓VTm比NMOS晶體管113的臨界電壓VTm高0.2伏特，因此當(dāng)電源輸入至存儲(chǔ)器100后，靜態(tài)隨機(jī)存取存儲(chǔ)器的存儲(chǔ)單元105會(huì)預(yù)先被程序化，由于NMOS晶體管113會(huì)比較早導(dǎo)通，所以節(jié)點(diǎn)Y的電位會(huì)被拉低，而節(jié)點(diǎn)X會(huì)被拉高，存儲(chǔ)單元105會(huì)預(yù)先被設(shè)定為1。因此存儲(chǔ)單元105可以預(yù)先設(shè)定為l或0。
圖2是顯示存儲(chǔ)器100的傳送特性曲線圖，曲線Sl是第二反相器122的傳送特性曲線，曲線S2是第一反相器121的傳送特性曲線，曲線Sl'是當(dāng)NMOS晶體管113的臨界電壓(VT)提高0.2伏特的第二反相器122的傳送特性曲線，橫軸為節(jié)點(diǎn)X的電壓，縱軸為節(jié)點(diǎn)Y的電壓。
圖3是顯示根據(jù)本發(fā)明另一實(shí)施例的存儲(chǔ)器單元電源電路300。存儲(chǔ)器單元電源電路300包括電壓斜率供應(yīng)器310和比較器320，因此存儲(chǔ)器單元電源電路300可以提供一具有特定斜率的核心電源Vc。re。由于周邊電路必須先啟動(dòng)使字符線WL先關(guān)閉開關(guān)101和102以避免比特線^和^影響存儲(chǔ)單元105，因此電源啟動(dòng)順序?yàn)?l)周邊電路、再來啟動(dòng)(2)存儲(chǔ)單元電源電路300，最后(3)存儲(chǔ)單元105，如圖3所示，存儲(chǔ)器單元電源電路300會(huì)根據(jù)電源電位Vdd提供另一核心電源Ve。M給存儲(chǔ)單元105。
圖4是顯示根據(jù)本發(fā)明另一實(shí)施例的電源供應(yīng)順序示意圖。如圖4所示，電源電壓Vdd會(huì)比核心電源V,先拉高電位。周邊電路會(huì)先接收電源電壓Vdd，存儲(chǔ)單元之后才會(huì)接收到核心電源Ve。re，因此周邊電路會(huì)比存儲(chǔ)單元先啟動(dòng)。其中圖3的存儲(chǔ)器單元電源電路300可以控制輸出核心電源V,的斜率。
本發(fā)明雖以較佳實(shí)施例揭露如上，然其并非用以限定本發(fā)明的范圍，任何熟悉本領(lǐng)域的相關(guān)技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求書為準(zhǔn)。
10
權(quán)利要求
1、一種不對(duì)稱靜態(tài)隨機(jī)存取存儲(chǔ)器，包括至少一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元，其特征在于，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元包括一第一反相器，耦接于一第一電源和一接地電源之間，具有一第一輸出端耦接一第一節(jié)點(diǎn)和一第一輸入端耦接一第二節(jié)點(diǎn)；以及一第二反相器，耦接于所述第一電源和所述接地電源之間，具有一第二輸入端耦接所述第一節(jié)點(diǎn)和一第二輸出端耦接所述第二節(jié)點(diǎn)；其中當(dāng)所述第一電源提供給所述第一反相器和所述第二反相器時(shí)，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元通過所述第一反相器和所述第二反相器具有不同導(dǎo)通程度以預(yù)先程序化一特定值。
2、 如權(quán)利要求1所述的存儲(chǔ)器，其特征在于，所述第一反相器包括一第一NMOS晶體管，具有一第一臨界電壓，耦接于所述第一節(jié)點(diǎn)和所 述接地電源之間；以及一第一PMOS晶體管，具有一第二臨界電壓，耦接于所述第一節(jié)點(diǎn)和所 述第一電源之間。
3、 如權(quán)利要求2所述的存儲(chǔ)器，其特征在于，所述第二反相器包括 一第二NMOS晶體管，具有一第三臨界電壓，耦接于所述第二節(jié)點(diǎn)和所述接地電源之間；以及一第二PMOS晶體管，具有一第四臨界電壓，耦接于所述第二節(jié)點(diǎn)和所 述第一電源之間。
4、 如權(quán)利要求3所述的存儲(chǔ)器，其特征在于，所述靜態(tài)隨機(jī)存取存儲(chǔ)單 元通過所述第一臨界電壓、所述第二臨界電壓、所述第三臨界電壓以及所述 第四臨界電壓使所述第一反相器和所述第二反相器具有不同導(dǎo)通程度以預(yù)先 程序化所述特定值。
5、 如權(quán)利要求3所述的存儲(chǔ)器，其特征在于，所述第四臨界電壓等于所述第三臨界電壓且所述第一臨界電壓不等于所述第三臨界電壓。
6、 如權(quán)利要求5所述的存儲(chǔ)器，其特征在于，當(dāng)所述第一臨界電壓比所述第三臨界電壓高或低時(shí)，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元會(huì)預(yù)先程序化所述特定值。
7、 如權(quán)利要求3所述的存儲(chǔ)器，其特征在于，所述第四臨界電壓不等于所述第三臨界電壓且所述第一臨界電壓等于所述第三臨界電壓。
8、 如權(quán)利要求7所述的存儲(chǔ)器，其特征在于，當(dāng)所述第二臨界電壓比所述第四臨界電壓高或低時(shí)，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元會(huì)預(yù)先程序化所述特定值。
9、 如權(quán)利要求3所述的存儲(chǔ)器，其特征在于，所述第一臨界電壓、所述第二臨界電壓、所述第三臨界電壓以及所述第四臨界電壓是分別通過調(diào)整所述第一 NMOS晶體管、所述第一 PMOS晶體管、所述第二 NMOS晶體管以及所述第二PMOS晶體管的離子注入層來控制的。
10、 如權(quán)利要求3所述的存儲(chǔ)器，其特征在于，還包括一第一開關(guān)，根據(jù)一字符線導(dǎo)通以傳送一比特線的信號(hào)至所述第一節(jié)點(diǎn)；以及一第二開關(guān)，根據(jù)所述字符線導(dǎo)通以傳送一反相比特線的信號(hào)至所述第二節(jié)點(diǎn)。
11、 一種靜態(tài)隨機(jī)存取存儲(chǔ)單元，其特征在于，所述的存儲(chǔ)單元包括一第一NMOS晶體管，具有一第一臨界電壓，耦接于一第一節(jié)點(diǎn)和一接地電源之間；一第一PMOS晶體管，具有一第二臨界電壓，耦接于所述第一節(jié)點(diǎn)和一第一電源之間；一第二NMOS晶體管，具有一第三臨界電壓，耦接于一第二節(jié)點(diǎn)和所述接地電源之間；以及一第二PMOS晶體管，具有一第四臨界電壓，耦接于所述第二節(jié)點(diǎn)和所述第一電源之間；其中所述靜態(tài)隨機(jī)存取存儲(chǔ)單元通過所述第一臨界電壓、所述第二臨界電壓、所述第三臨界電壓以及所述第四臨界電壓使所述晶體管具有不同導(dǎo)通程度以預(yù)先程序化所述特定值。
12、 如權(quán)利要求ll所述的存儲(chǔ)單元，其特征在于，當(dāng)所述第一臨界電壓比所述第三臨界電壓高或低時(shí)，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元會(huì)預(yù)先程序化所述特定值。
13、 如權(quán)利要求ll所述的存儲(chǔ)單元，其特征在于，當(dāng)所述第二臨界電壓比所述第四臨界電壓高或低時(shí)，所述靜態(tài)隨機(jī)存取存儲(chǔ)單元會(huì)預(yù)先程序化所述特定值。
14、 如權(quán)利要求ll所述的存儲(chǔ)單元，其特征在于，所述第一臨界電壓、所述第二臨界電壓、所述第三臨界電壓以及所述第四臨界電壓是分別通過調(diào)整所述第一 NMOS晶體管、所述第一 PMOS晶體管、所述第二 NMOS晶體管以及所述第二PMOS晶體管的離子注入層來控制的。
全文摘要
本發(fā)明提供一種不對(duì)稱靜態(tài)隨機(jī)存取存儲(chǔ)器，包括至少一個(gè)靜態(tài)隨機(jī)存取存儲(chǔ)單元，靜態(tài)隨機(jī)存取存儲(chǔ)單元包括一第一反相器和一第二反相器。第一反相器耦接于第一電源和接地電源之間，并具有第一輸出端耦接第一節(jié)點(diǎn)和第一輸入端耦接第二節(jié)點(diǎn)。第二反相器耦接于第一電源和接地電源之間，并具有第二輸入端耦接第一節(jié)點(diǎn)和第二輸出端耦接第二節(jié)點(diǎn)。其中當(dāng)?shù)谝浑娫刺峁┙o第一反相器和第二反相器時(shí)，靜態(tài)隨機(jī)存取存儲(chǔ)單元通過第一反相器和第二反相器具有不同導(dǎo)通程度以預(yù)先程序化一特定值。
文檔編號(hào)G11C11/41GK101650969SQ200810131388
公開日2010年2月17日 申請(qǐng)日期2008年8月11日 優(yōu)先權(quán)日2008年8月11日
發(fā)明者張家銓, 鐘毅勛, 陳偉松, 陳瑞隆 申請(qǐng)人:世界先進(jìn)積體電路股份有限公司