專利名稱：：內(nèi)容可尋址存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種內(nèi)容可尋址存儲(chǔ)器(contentaddressablememory，CAM)，特別是指一種不用預(yù)充電(precharge)且具有低功率消耗的內(nèi)容可尋址存儲(chǔ)器。
背景技術(shù)：
：內(nèi)容可尋址存儲(chǔ)器包含多個(gè)呈陣列排列的內(nèi)容可尋址存儲(chǔ)單元(CAMcell),并以列為單位將其儲(chǔ)存的內(nèi)容與一搜尋數(shù)據(jù)比較是否匹配(match),以產(chǎn)生多個(gè)分別與列對(duì)應(yīng)的匹配位。根據(jù)每一內(nèi)容可尋址存儲(chǔ)單元可儲(chǔ)存的狀態(tài)數(shù)目，內(nèi)容可尋址存儲(chǔ)器可以是二元(binary)內(nèi)容可尋址存儲(chǔ)器、三元(ternary)內(nèi)容可尋址存儲(chǔ)器或其它。當(dāng)內(nèi)容可尋址存儲(chǔ)器是二元內(nèi)容可尋址存儲(chǔ)器時(shí)，每一內(nèi)容可尋址存儲(chǔ)單元包括一數(shù)據(jù)存儲(chǔ)單元(datamemorycell)及一比較電路，其中，數(shù)據(jù)存儲(chǔ)單元儲(chǔ)存一數(shù)據(jù)位及一互補(bǔ)數(shù)據(jù)位，以表示"O"及'T，這二種狀態(tài)中的一者。當(dāng)內(nèi)容可尋址存儲(chǔ)器是三元內(nèi)容可尋址存儲(chǔ)器時(shí)，每一存儲(chǔ)單元包括一數(shù)據(jù)存儲(chǔ)單元、一屏蔽存儲(chǔ)單元(maskmemorycell)及一比較電路，其中，數(shù)據(jù)存儲(chǔ)單元儲(chǔ)存一數(shù)據(jù)位及一互補(bǔ)數(shù)據(jù)位，屏蔽存儲(chǔ)單元儲(chǔ)存一屏蔽位及一互補(bǔ)屏蔽位，二者相互配合以表示"O"、'T，及"不理會(huì)(don'tcare)"這三種狀態(tài)中的一者。一般來說，不論是二元內(nèi)容可尋址存儲(chǔ)器或三元內(nèi)容可尋址存儲(chǔ)器，在每個(gè)比較周期都需要對(duì)搜尋位的輸入端、互補(bǔ)搜尋位的輸入端及匹配位的輸出端進(jìn)行預(yù)充電，如此一來，將影響整體效能及功率消耗。
發(fā)明內(nèi)容因此，本發(fā)明的目的是提供一種可以加快操作速度及降低功率消耗的內(nèi)容可尋址存儲(chǔ)器。因此，本
發(fā)明內(nèi)容可尋址存儲(chǔ)器包含一第一內(nèi)容可尋址存儲(chǔ)單元及一第二內(nèi)容可尋址存儲(chǔ)單元。該第一內(nèi)容可尋址存儲(chǔ)單元包含一第一數(shù)據(jù)存儲(chǔ)單元及一第一比較電路。該第一數(shù)據(jù)存儲(chǔ)單元用以儲(chǔ)存一第一數(shù)據(jù)位。該第一比較電路耦接至該第一數(shù)據(jù)存儲(chǔ)單元，用以比較該第一數(shù)據(jù)位與一第一搜尋位以決定是否匹配。該第二內(nèi)容可尋址存儲(chǔ)單元包含一第二數(shù)據(jù)存儲(chǔ)單元及一第二比較電路。該第二數(shù)據(jù)存儲(chǔ)單元用以儲(chǔ)存一第二數(shù)據(jù)位。該第二比較電路耦接至該第二數(shù)據(jù)存儲(chǔ)單元，用以比較該第二數(shù)據(jù)位與一第二搜尋位以決定是否匹配。其中，該第一比較電路包含一第一邏輯電路，該第二比較電路包含一第二邏輯電路，且該第一邏輯電路與該第二邏輯電路形成一靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯電路。圖1為本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的一方塊圖；圖2為本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的第一實(shí)施例；圖3為本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的第二實(shí)施例；圖4為本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的第三實(shí)施例；以及圖5為本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的第四實(shí)施例。附圖符號(hào)說明1數(shù)據(jù)存儲(chǔ)單元2、2，邏輯電路2124晶體管21，24，晶體管3、3，邏輯電路31~32b晶體管31'32'晶體管4數(shù)據(jù)存儲(chǔ)單元5屏蔽存儲(chǔ)單元6、6，邏輯電路61~64晶體管61'64'晶體管7、7，邏輯電路7174晶體管71'74'晶體管10、20比較電^各具體實(shí)施例方式有關(guān)本發(fā)明的前述及其他技^;內(nèi)容、特點(diǎn)與功效，在以下結(jié)合參考附圖的四個(gè)實(shí)施例的詳細(xì)說明中，將:—清楚地呈現(xiàn)。在本發(fā)明被詳細(xì)描述之前，要注意的是，在以下的說明內(nèi)容中，類似的元件是以相同的編號(hào)來表示。請(qǐng)參閱圖1，圖1示出了本
發(fā)明內(nèi)容可尋址存儲(chǔ)器適用于接收"個(gè)搜尋位及w個(gè)互補(bǔ)搜尋位,并輸出m個(gè)匹配位MS,,且包括mx"個(gè)內(nèi)容可尋址存儲(chǔ)單元Mt^，其中，,'=lw，/=1"。請(qǐng)參閱圖2，圖2示出了本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的第一實(shí)施例，第一實(shí)施例為一個(gè)二元內(nèi)容可尋址存儲(chǔ)器，圖中顯示"=3的情形。位于第/列的個(gè)內(nèi)容可尋址存儲(chǔ)單元M々分別接收"個(gè)搜尋位5^.及《個(gè)互補(bǔ)搜尋位5可。每一內(nèi)容可尋址存儲(chǔ)單元M^.包括一數(shù)據(jù)存儲(chǔ)單元1與一比較電路10,其中，比較電路10包括一邏輯電路2及一邏輯電路3。對(duì)于每一內(nèi)容可尋址存儲(chǔ)單元M《々.而言，數(shù)據(jù)存儲(chǔ)單元1儲(chǔ)存一數(shù)據(jù)位D^及一互補(bǔ)數(shù)據(jù)位^;邏輯電路2用來比較數(shù)據(jù)存儲(chǔ)單元1所儲(chǔ)存的位D^.、^與相對(duì)應(yīng)的搜尋位SB,、互補(bǔ)搜尋位^是否匹配，且輸出一比較結(jié)果至邏輯電路3;邏輯電路3包括受比較結(jié)果控制且互補(bǔ)的一晶體管31及一晶體管32,當(dāng)比較結(jié)果是匹配時(shí)，晶體管31不導(dǎo)通，晶體管32導(dǎo)通，而當(dāng)比較結(jié)果是不匹配時(shí)，晶體管31導(dǎo)通，晶體管32不導(dǎo)通。此外，位于第/列的w個(gè)內(nèi)容可尋址存儲(chǔ)單元Mt^.的邏輯電路3共同形成一靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯(staticCMOSlogic)電路。在第一實(shí)施例中，如圖2中所示，對(duì)于位于第/列的w個(gè)內(nèi)容可尋址存儲(chǔ)單元M^.而言，晶體管31是P型金屬氧化物半導(dǎo)體(PMOS)晶體管，且在一工作電壓的輸入端與匹配位M8,.的輸出端之間并聯(lián)；晶體管32是N型金屬氧化物半導(dǎo)體(NMOS)晶體管，且在一地電壓的輸入端及匹配位MS,的輸出端之間串聯(lián)；因此，邏輯電路3共同形成一具有"個(gè)輸入端及一輸出端的互補(bǔ)式與非門(NANDgate)。如此一來，不需要對(duì)搜尋位6^.的輸入端、互補(bǔ)搜尋位^的輸入端及匹配位MB,.的輸出端進(jìn)行預(yù)充電，也沒有靜態(tài)電流，可以加快操作速度及降低功率消耗。在第一實(shí)施例中，對(duì)于每一內(nèi)容可尋址存儲(chǔ)單元M、而言，邏輯電路2包括四晶體管2124，其中，晶體管21及晶體管22是NMOS晶體管，晶體管23及晶體管24是PMOS晶體管，晶體管21及晶體管23分別受數(shù)據(jù)位D^.及互補(bǔ)數(shù)據(jù)位^控制，且在相對(duì)應(yīng)的搜尋位S巧的輸入端及比較結(jié)果的輸出端之間并聯(lián)，晶體管22及晶體管24分別受互補(bǔ)數(shù)據(jù)位^及數(shù)據(jù)位D5"控制，且在相對(duì)應(yīng)的互補(bǔ)搜尋位^的輸入端及比較結(jié)果的輸出端之間并聯(lián)。以下將對(duì)第一實(shí)施例的運(yùn)作原理做較詳細(xì)的說明。對(duì)于每一內(nèi)容可尋址存儲(chǔ)單元Mf/y而言，當(dāng)數(shù)據(jù)存儲(chǔ)單元1所儲(chǔ)存的數(shù)據(jù)位、互補(bǔ)數(shù)據(jù)位^與相對(duì)應(yīng)的搜尋位^S^、互補(bǔ)搜尋位^匹配時(shí)(例如(Z^y,^,SA,^)為(0,l,0，l)或(1,0，1,0》)，邏輯電路2所輸出的比較結(jié)果是l,使得晶體管31不導(dǎo)通，晶體管32導(dǎo)通，而當(dāng)數(shù)據(jù)存儲(chǔ)單元l所儲(chǔ)存的數(shù)據(jù)位D^.、互補(bǔ)數(shù)據(jù)位^與相對(duì)應(yīng)的搜尋位SB,、互補(bǔ)搜尋位^不匹配時(shí)(例如(D^,^，6^，^〉為(0,U，0)或仏0,0，1))，邏輯電路2輸出的比較結(jié)果是0，使得晶體管31導(dǎo)通，晶體管32不導(dǎo)通。對(duì)于位于第z'列的w個(gè)內(nèi)容可尋址存儲(chǔ)單元M"y.而言，當(dāng)邏輯電路2所輸出的比較結(jié)果都是l時(shí)，匹配位M^.的邏輯值是0，表示第/列是匹配的，而當(dāng)邏輯電路2的比較結(jié)果中的至少一者是O時(shí)，匹配位M萬,是1，表示第,'列是不匹酉己的。請(qǐng)參閱圖3，其示出了本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的第二實(shí)施例，與第一實(shí)施例相似，不同之處在于邏輯電路2'及邏輯電路3，。在第二實(shí)施例中，對(duì)于位于第/列的"個(gè)內(nèi)容可尋址存儲(chǔ)單元^^/y而言，晶體管23'、24，、31，是NMOS晶體管，晶體管21，、22，、32，是PMOS晶體管，晶體管31，在地電壓的輸入端與匹配位Affi,的輸出端之間并聯(lián)，晶體管32，在工作電壓的輸入端與匹配位MS,的輸出端之間串聯(lián)，因此，邏輯電路3'共同形成一具有"個(gè)輸入端及一輸出端的互補(bǔ)式或非門(NORgate)。如此一來，不需要對(duì)搜尋位S巧的輸入端、互補(bǔ)搜尋位S可的輸入端及匹配位MB,的輸出端進(jìn)行預(yù)充電，也沒有靜態(tài)電流，可以加快操作速度及降低功率消耗。此外，第二實(shí)施例的運(yùn)作原理可由第一實(shí)施例類推，此處不再多加說明。請(qǐng)?jiān)賲㈤唸D4，本發(fā)明的第三實(shí)施例是一個(gè)三元內(nèi)容可尋址存儲(chǔ)器，圖中顯示"=3的情形。位于第/列的"個(gè)內(nèi)容可尋址存儲(chǔ)單元M"y.分別接收w個(gè)搜尋位及"個(gè)互補(bǔ)搜尋位^。每一內(nèi)容可尋址存儲(chǔ)單元Mt/y.包括一數(shù)據(jù)存儲(chǔ)單元4、一屏蔽存儲(chǔ)單元5與一比較電路20,其中，比較電路20包括一邏輯電路6及一邏輯電路7。對(duì)于每一內(nèi)容可尋址存儲(chǔ)單元Mt/"而言，數(shù)據(jù)存儲(chǔ)單元4儲(chǔ)存一數(shù)據(jù)位D^.及一互補(bǔ)數(shù)據(jù)位^;每一屏蔽存儲(chǔ)單元5儲(chǔ)存一屏蔽位C^.及一互補(bǔ)屏蔽位^;邏輯電路6及邏輯電路7用來比較數(shù)據(jù)存儲(chǔ)單元4所儲(chǔ)存的位D^.、^、屏蔽存儲(chǔ)單元5所儲(chǔ)存的位C^.、^及相對(duì)應(yīng)的搜尋位S巧、互補(bǔ)搜尋位^"是否匹配，以決定自身是否導(dǎo)通，當(dāng)這些位匹配時(shí)，邏輯電路6不導(dǎo)通，邏輯電路7導(dǎo)通，而當(dāng)這些位不匹配時(shí)，邏輯電路6導(dǎo)通，邏輯電路7不導(dǎo)通。此外，由附圖可清楚的了解，位于第/列的"個(gè)內(nèi)容可尋址存儲(chǔ)單元Mt/々.的邏輯電路6及邏輯電路7共同形成一靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯電路。在本實(shí)施例中，每一內(nèi)容可尋址存儲(chǔ)單元MC/y.的編碼方式及是否匹配如下表所示風(fēng)，<table>tableseeoriginaldocumentpage10</column></row><table>對(duì)于位于第z'列的"個(gè)內(nèi)容可尋址存儲(chǔ)單元M/々.而言，邏輯電路6在一工作電壓的輸入端與匹配位MS,.的輸出端之間并聯(lián)，邏輯電路7在一地電壓的輸入端與匹配位M5,.的輸出端之間串聯(lián)，因此，邏輯電路6及邏輯電路7共同形成一類似互補(bǔ)式與非門的電路。如此一來，不需要對(duì)搜尋位的輸入端、互補(bǔ)搜尋位5可的輸入端及匹配位M^.的輸出端進(jìn)行預(yù)充電，也沒有靜態(tài)電流，可以加快操作速度及降低功率消耗。在第三實(shí)施例中，對(duì)于每一內(nèi)容可尋址存儲(chǔ)單元M"^而言，邏輯電路6包括四晶體管6164,邏輯電路7包括四晶體管7174，其中，晶體管6164為PMOS晶體管，且分別受相對(duì)應(yīng)的搜尋位5巧、互補(bǔ)數(shù)據(jù)位^、相對(duì)應(yīng)的互補(bǔ)搜尋位SA.及互補(bǔ)屏蔽位CA控制，晶體管61及晶體管62串聯(lián)，晶體管63及晶體管64串聯(lián)，且與晶體管61及晶體管62并聯(lián)，晶體管7174為NMOS晶體管，且分別受相對(duì)應(yīng)的搜尋位S石,、互補(bǔ)屏蔽位^、相對(duì)應(yīng)的互補(bǔ)搜尋位^及互補(bǔ)數(shù)據(jù)位萬g控制，晶體管71及晶體管72串聯(lián)，晶體管73及晶體管74串聯(lián)，且與晶體管71及晶體管72并聯(lián)。以下將對(duì)本發(fā)明的第三實(shí)施例的運(yùn)作原理做較詳細(xì)的說明。對(duì)于每一內(nèi)容可尋址存儲(chǔ)單元而言，當(dāng)數(shù)據(jù)存儲(chǔ)單元4所儲(chǔ)存的數(shù)據(jù)位DBy.、互補(bǔ)數(shù)據(jù)位^、屏蔽存儲(chǔ)單元5所儲(chǔ)存的屏蔽位C^.、互補(bǔ)屏蔽位^及相對(duì)應(yīng)的搜尋位、互補(bǔ)搜尋位^匹配時(shí)(例如{1^，^,(^，^,5^，^}為{0，1，1，0,0，1}、{1，0,0，1，1,0}、{0，1，0，1，0，1}或{0,1,0，1,1,0})，晶體管"及晶體管62不會(huì)同時(shí)導(dǎo)通，且晶體管w及晶體管64不會(huì)同時(shí)導(dǎo)通，使得邏輯電路6不導(dǎo)通，相對(duì)應(yīng)地，晶體管71及晶體管72會(huì)同時(shí)導(dǎo)通，或者晶體管73及晶體管74會(huì)同時(shí)導(dǎo)通，使得邏輯電路7導(dǎo)通；相反地，當(dāng)數(shù)據(jù)存儲(chǔ)單元4所儲(chǔ)存的位D^.、互補(bǔ)數(shù)據(jù)位^、屏蔽存儲(chǔ)單元5所儲(chǔ)存的屏蔽位C^.、互補(bǔ)屏蔽^及相對(duì)應(yīng)的搜尋位S^、互補(bǔ)搜尋位^不匹配時(shí)(例如《D^,^，C^，^，幼p^〉為{0，1,1,0,1,0}、{1,0,0,1,0,1}、{1，0,1,0,0，1}或{1,0,1,0，1,0}),晶體管61及晶體管62會(huì)同時(shí)導(dǎo)通，或者晶體管63及晶體管64會(huì)同時(shí)導(dǎo)通，使得邏輯電路6導(dǎo)通，相對(duì)應(yīng)地，晶體管71及晶體管72不會(huì)同時(shí)導(dǎo)通，且晶體管73及晶體管74不會(huì)同時(shí)導(dǎo)通，使得邏輯電路7不導(dǎo)通。對(duì)于位于第/列的"個(gè)三元內(nèi)容可尋址存儲(chǔ)單元Mt^.而言，當(dāng)邏輯電路6都不導(dǎo)通且邏輯電路7都導(dǎo)通時(shí)，相對(duì)應(yīng)的匹配位MB,是0,表示第/列是匹配的，而當(dāng)邏輯電路6中的至少一者導(dǎo)通且邏輯電路7中的至少一者不導(dǎo)通時(shí)，相對(duì)應(yīng)的匹配位M6,是l，表示第/列是不匹配的。請(qǐng)參閱圖5，其示出了本
發(fā)明內(nèi)容可尋址存儲(chǔ)器的第四實(shí)施例，與第三實(shí)施例相似，不同之處在于編碼方式、邏輯電路6，與邏輯電路7，。在第四實(shí)施例中，每一存儲(chǔ)單元Mt^的編碼方式及是否匹配如下表所示風(fēng),狀態(tài)是否匹配00無效一定不匹配010視5^.而定101視s^.而定11<table>tableseeoriginaldocumentpage12</column></row><table>對(duì)于位于第/列的"個(gè)內(nèi)容可尋址存儲(chǔ)單元ML^而言，晶體管61，64'是NMOS晶體管，晶體管71'74，是PMOS晶體管，邏輯電路6，在地電壓的輸入端與匹配位MS,的輸出端之間并聯(lián)，邏輯電路7，在工作電壓的輸入端與匹配位Affi,的輸出端之間串聯(lián)，因此，邏輯電路6'及邏輯電路7'共同形成一類似互補(bǔ)式或非門的電路。如此一來，不需要對(duì)搜尋位^A的輸入端、互補(bǔ)搜尋位5可的輸入端及匹配位MS,的輸出端進(jìn)行預(yù)充電，也沒有靜態(tài)電流，可以加快操作速度及降低功率消耗。此外，第四實(shí)施例的運(yùn)作原理可由第三實(shí)施例類推，此處不再多加說明。需注意者，在上述實(shí)施例中，數(shù)據(jù)存儲(chǔ)單元l、4及屏蔽存儲(chǔ)單元5是靜態(tài)隨機(jī)存取存儲(chǔ)單元(SRAMcell),但本發(fā)明并不以此為限，亦可以其它類型的存儲(chǔ)單元來實(shí)現(xiàn)。綜上所述，上述實(shí)施例藉由將邏輯電路3、3'耦接成靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯電路，或者將邏輯電路6、6'及邏輯電路7、7，耦接成靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯電路，不需要預(yù)充電，也沒有靜態(tài)電流，因此確實(shí)能實(shí)現(xiàn)加快操作速度及降低功率消耗的功效。以上所述僅為本發(fā)明的實(shí)施例而已，不能以此限定本發(fā)明實(shí)施的范圍，凡依本發(fā)明權(quán)利要求及發(fā)明說明內(nèi)容所作的簡單的等效變化與修飾，皆仍屬本發(fā)明專利涵蓋的范圍內(nèi)。權(quán)利要求1.一種內(nèi)容可尋址存儲(chǔ)器，包含一第一內(nèi)容可尋址存儲(chǔ)單元，包含一第一數(shù)據(jù)存儲(chǔ)單元，用以儲(chǔ)存一第一數(shù)據(jù)位；以及一第一比較電路，耦接至該第一數(shù)據(jù)存儲(chǔ)單元，用以比較該第一數(shù)據(jù)位與一第一搜尋位以決定是否匹配；以及一第二內(nèi)容可尋址存儲(chǔ)單元，包含一第二數(shù)據(jù)存儲(chǔ)單元，用以儲(chǔ)存一第二數(shù)據(jù)位；以及一第二比較電路，耦接至該第二數(shù)據(jù)存儲(chǔ)單元，用以比較該第二數(shù)據(jù)位與一第二搜尋位以決定是否匹配；其中，該第一比較電路包含一第一邏輯電路；該第二比較電路包含一第二邏輯電路；以及該第一邏輯電路與該第二邏輯電路形成一靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯電路。2.依據(jù)權(quán)利要求1所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一邏輯電路包含有一第一NMOS晶體管與一第一PMOS晶體管；該第二邏輯電路包含有一第二NMOS晶體管與一第二PMOS晶體管；該第一NMOS晶體管與該第二NMOS晶體管串聯(lián)；以及該第一PMOS晶體管與該第二PMOS晶體管并聯(lián)。3.依據(jù)權(quán)利要求1所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一邏輯電路包含有一第一NMOS晶體管與一第一PMOS晶體管；該第二邏輯電i各包含有一第二NMOS晶體管與一第二PMOS晶體管；該第一NMOS晶體管與該第二NMOS晶體管并聯(lián)；以及該第一PMOS晶體管與該第二PMOS晶體管串聯(lián)。4.依據(jù)權(quán)利要求1所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一比較電路還產(chǎn)生一第一比較結(jié)果；該第二比較電路還產(chǎn)生一第二比較結(jié)果；該第一邏輯電路與該第二邏輯電路還分別依據(jù)該第一比較結(jié)果與該第二比較結(jié)果以輸出一匹配位。5.依據(jù)權(quán)利要求1所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一數(shù)據(jù)存儲(chǔ)單元還儲(chǔ)存一第一互補(bǔ)數(shù)據(jù)位，該第一邏輯電路包含有一第一NMOS晶體管與一第一PMOS晶體管，該第一比較電路還產(chǎn)生一傳遞到該NMOS晶體以及,用以比較該第一數(shù)據(jù)以及,用以比較該第二數(shù)據(jù)管及該P(yáng)MOS晶體管的第一比較結(jié)果，且還包含一第二NMOS晶體管及一第二PMOS晶體管，分別受該第一數(shù)據(jù)位及該第一互補(bǔ)數(shù)據(jù)位控制，且在該第一搜尋位的輸入端及該第一比較結(jié)果的輸出端之間并聯(lián)；以及一第三NMOS晶體管及一第三PMOS晶體管，分別受該第一互補(bǔ)數(shù)據(jù)位及該第一數(shù)據(jù)位控制，且在一第一互補(bǔ)搜尋位的輸入端及該第一比較結(jié)果的輸出端之間并聯(lián)。6.依據(jù)權(quán)利要求1所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一數(shù)據(jù)存儲(chǔ)單元還儲(chǔ)存一第一互補(bǔ)數(shù)據(jù)位，該第一邏輯電路包含有一第一PMOS晶體管與一第一NMOS晶體管，該第一比較電路還產(chǎn)生一傳遞到該NMOS晶體管及該P(yáng)MOS晶體管的第一比較結(jié)果，且還包含一第二PMOS晶體管及一第二NMOS晶體管，分別受該第一數(shù)據(jù)位及該第一互補(bǔ)數(shù)據(jù)位控制，且在該第一搜尋位的輸入端及該第一比較結(jié)果的輸出端之間并聯(lián)；以及一第三PMOS晶體管及一第三NMOS晶體管，分別受該第一互補(bǔ)數(shù)據(jù)位及該第一數(shù)據(jù)位控制，且在一第一互補(bǔ)搜尋位的輸入端及該第一比較結(jié)果的輸出端之間并聯(lián)。7.依據(jù)權(quán)利要求1所述的內(nèi)容可尋址存儲(chǔ)器，為一個(gè)三元內(nèi)容可尋址存儲(chǔ)器，該第一內(nèi)容可尋址存儲(chǔ)單元還包含一屏蔽存儲(chǔ)單元，用以儲(chǔ)存一屏蔽位。8.依據(jù)權(quán)利要求7所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一比較電路還耦接至該屏蔽存儲(chǔ)單元，且是比較該第一數(shù)據(jù)位、該第一搜尋位及該屏蔽位以決定是否匹配，并還包含一第三邏輯電路；該第一邏輯電路、該第二邏輯電路及該第三邏輯電路形成該靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯電路。9.依據(jù)權(quán)利要求8所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一數(shù)據(jù)存儲(chǔ)單元還儲(chǔ)存一第一互補(bǔ)數(shù)據(jù)位，該屏蔽存儲(chǔ)單元還儲(chǔ)存一互補(bǔ)屏蔽位，該第一邏輯電路包含一第一NMOS晶體管，耦接至該屏蔽存儲(chǔ)單元，并受該互補(bǔ)屏蔽位控制；一第二NMOS晶體管，串聯(lián)耦接至該第一NMOS晶體管，并受該第一搜尋位控制；一第三NMOS晶體管，耦接至該第一數(shù)據(jù)存儲(chǔ)單元，并受該第一互補(bǔ)數(shù)據(jù)位控制；以及一第四NMOS晶體管，串聯(lián)耦接至該第三NMOS晶體管，并受一第一互補(bǔ)搜尋位控制；其中，該第一與第二NMOS晶體管系并聯(lián)耦接至該第三與第四NMOS晶體管。10.依據(jù)權(quán)利要求9所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第三邏輯電路包含一第一PMOS晶體管，耦接至該屏蔽存儲(chǔ)單元，并受該互補(bǔ)屏蔽位控制；一第二PMOS晶體管，串聯(lián)耦接至該第一PMOS晶體管，并受該第一互補(bǔ)搜尋位控制；一第三PMOS晶體管，耦接至該第一數(shù)據(jù)存儲(chǔ)單元，并受該第一互補(bǔ)數(shù)據(jù)位控制；及一第四PMOS晶體管，串聯(lián)耦接至該第三PMOS晶體管，并受該第一搜尋位控制；其中，該第一與第二PMOS晶體管系并聯(lián)耦接至該第三與第四PMOS晶體管。11.依據(jù)權(quán)利要求8所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第一數(shù)據(jù)存儲(chǔ)單元還儲(chǔ)存一第一互補(bǔ)數(shù)據(jù)位，該屏蔽存儲(chǔ)單元還儲(chǔ)存一互補(bǔ)屏蔽位，該第一邏輯電路包含一第一NMOS晶體管，耦接至該屏蔽存儲(chǔ)單元，并受該互補(bǔ)屏蔽位控制；一第二NMOS晶體管，串聯(lián)耦接至該第一NMOS晶體管，并受一第一互補(bǔ)搜尋位控制；一第三NMOS晶體管，耦接至該第一數(shù)據(jù)存儲(chǔ)單元，并受該第一互補(bǔ)數(shù)據(jù)位控制；以及一第四NMOS晶體管，串聯(lián)耦接至該第三NMOS晶體管，并受該第一搜尋位控制；其中，該第一與第二NMOS晶體管系并聯(lián)耦接至該第三與第四NMOS晶體管。12.依據(jù)權(quán)利要求11所述的內(nèi)容可尋址存儲(chǔ)器，其中，該第三邏輯電路包含一第一PMOS晶體管，耦接至該屏蔽存儲(chǔ)單元，并受該互補(bǔ)屏蔽位控制；一第二PMOS晶體管，串聯(lián)耦接至該第一PMOS晶體管，并受該第一搜尋位控制；一第三PMOS晶體管，耦接至該第一數(shù)據(jù)存儲(chǔ)單元，并受該第一互補(bǔ)數(shù)據(jù)位控制；以及一第四PMOS晶體管，串聯(lián)耦接至該第三PMOS晶體管，并受該第一互補(bǔ)搜尋位控制；其中，該第一與第二PMOS晶體管系并聯(lián)耦接至該第三與第四PMOS晶體管。全文摘要一種內(nèi)容可尋址存儲(chǔ)器，包含一第一內(nèi)容可尋址存儲(chǔ)單元及一第二內(nèi)容可尋址存儲(chǔ)單元。該第一內(nèi)容可尋址存儲(chǔ)單元儲(chǔ)存一第一數(shù)據(jù)位，并比較該第一數(shù)據(jù)位與一第一搜尋位以決定是否匹配。該第二內(nèi)容可尋址存儲(chǔ)單元儲(chǔ)存一第二數(shù)據(jù)位，并比較該第二數(shù)據(jù)位與一第二搜尋位以決定是否匹配。其中，該第一內(nèi)容可尋址存儲(chǔ)單元包含一第一邏輯電路，該第二內(nèi)容可尋址存儲(chǔ)單元包含一第二邏輯電路，且該第一邏輯電路與該第二邏輯電路形成一靜態(tài)互補(bǔ)式金屬氧化物半導(dǎo)體邏輯電路。文檔編號(hào)G11C15/00GK101630529SQ20081013773公開日2010年1月20日申請(qǐng)日期2008年7月18日優(yōu)先權(quán)日2008年7月18日發(fā)明者江明澄申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司