專利名稱：半導體存儲器件和數(shù)據(jù)存儲方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體存儲器件和數(shù)據(jù)存儲方法。具體地，本發(fā)明涉 及包括單元陣列的半導體存儲器件和用于半導體存儲器件的數(shù)據(jù)存儲 方法，所述單元陣列具有以網(wǎng)格模式排列的存儲單元。
背景技術(shù)：
近些年來，隨著信息處理技術(shù)的發(fā)展，需要提高數(shù)據(jù)處理速度。 在諸如矩陣計算或者圖像處理的信息處理中，在一些情況下處理定義 多維空間的數(shù)據(jù)。例如，在圖像處理中，伴隨顯示器件的較高清晰度 的實現(xiàn)，需要以更高速度顯示更多的像素。鑒于這一點，提出了一種 技術(shù)，其中，通過使用具有以網(wǎng)格模式排列的存儲單元的存儲器件， 在所述存儲器件內(nèi)再現(xiàn)多維空間，并且將在數(shù)據(jù)空間內(nèi)的地址與在存 儲器件內(nèi)的地址相關(guān)聯(lián)，由此提高數(shù)據(jù)處理速度。在下述文獻內(nèi)公開 了這樣的數(shù)據(jù)處理方法的示例日本未審查專利申請公開NO. 05-120121、日本未審査專利申請公開No. 09-259035、日本未審查專利 申請公開No. 10-112179以及日本未審查專利申請公開No. 05-257458。
圖41示出了在日本未審査專利申請公開No. 05-120121內(nèi)公開的半 導體存儲器件的方框圖。在這個示例內(nèi)，在具有以二維排列的存儲單 元的信息存儲單元內(nèi)存儲圖像數(shù)據(jù)。而且，使用暫時行/列編號(number) 產(chǎn)生單元102、列對應(yīng)轉(zhuǎn)換單元103和行對應(yīng)轉(zhuǎn)換單元104來替換用于指 定存儲單元的行編號和列編號。因此，使用在日本未審査專利申請公 開No. 05-120121內(nèi)公開的技術(shù)，能夠高速執(zhí)行圖像數(shù)據(jù)的行/列替換處 理。
圖42示出了在日本未審査專利申請公開No. 09-25卯35內(nèi)公開的半
導體存儲器件的方框圖。在這個示例內(nèi)，在通過使用選擇電路M1和M2 改變行地址和列地址的組合之前，暫時向存儲單元陣列210內(nèi)寫入二維 圖像，由此執(zhí)行對于圖像的旋轉(zhuǎn)變換處理或者線形對稱變換處理。因 此，使用在日本未審査專利申請公開No. 09-259035內(nèi)公開的技術(shù)，能 夠高速執(zhí)行圖像的旋轉(zhuǎn)變換處理或者線形對稱變換處理。
圖43示出了在日本未審查專利申請公開No. 10-112179內(nèi)公開的半 導體存儲器件的方框圖。在這個示例內(nèi)，半導體存儲器件包括多個子 陣列306-0到306-7。在矩形數(shù)據(jù)中的不同行內(nèi)的數(shù)據(jù)被存儲在不同的子 陣列內(nèi)。然后，并行執(zhí)行數(shù)據(jù)的讀和寫，由此實現(xiàn)處理速度的提高。
圖44示出了在日本未審査專利申請公開No. 05-257458內(nèi)公開的半 導體存儲器件的方框圖。在這個示例內(nèi)，半導體存儲器件包括地址轉(zhuǎn) 換單元402，用于將形成圖像的每個像素的邏輯地址轉(zhuǎn)換為用于表示在 存儲器內(nèi)的單元的位置的物理地址。而且，地址轉(zhuǎn)換單元402產(chǎn)生物理 地址，以便高效率地在存儲器內(nèi)布置像素數(shù)據(jù)。因此，使用在日本未 審査專利申請公開No. 05-257458內(nèi)公開的技術(shù)，實現(xiàn)了存儲器的有效 使用。
但是，在日本未審查專利申請公開No. 05-120121、日本未審查專 利申請公開No. 09-259035、日本未審查專利申請公開No. 10-112179號 以及日本未審査專利申請公開No. 05-257458內(nèi)公開的技術(shù)內(nèi)，將圖像 數(shù)據(jù)劃分為要存儲的單元，其連接到不同的字線。當將動態(tài)隨機存取 存儲器(DRAM)用作存儲器件時，在所述存儲器內(nèi)，通過選擇任何 字線來選擇在行方向上排列的單元，并且通過選擇任何讀出傳感器來 選擇在列方向上排列的單元。因此，在現(xiàn)有技術(shù)內(nèi)，必須在對于圖像 數(shù)據(jù)的寫入操作或者讀取操作期間驅(qū)動多條字線。鑒于上述情況，在 日本未審查專利申請公開No. 05-120121、日本未審查專利申請公開No. 09-259035、日本未審查專利申請公開No. 10-112179以及日本未審查專 利申請公開No. 05-257458內(nèi)公開的技術(shù)內(nèi)，產(chǎn)生一個問題功耗按照
要驅(qū)動的字線的數(shù)量而提高。在安裝到便攜裝置等的半導體存儲器件 的領(lǐng)域內(nèi)，非常需要減少功耗。因此，功耗的增加是一個嚴重的問題。
發(fā)明內(nèi)容
在本發(fā)明的一個實施例內(nèi)，提供了一種半導體存儲器件，用于基 于數(shù)據(jù)的坐標信息而存儲該限定多維空間的數(shù)據(jù)，該半導體存儲器件 包括單元陣列，包括以網(wǎng)格模式排列的存儲單元，用于存儲數(shù)據(jù)； 字線選擇器，用于選擇和驅(qū)動多條字線的任何一條，以激活在行方向 上排列的存儲單元；多個寫入放大器和多個讀出放大器，用于向在列 方向上排列的存儲單元寫入數(shù)據(jù)和從其讀取數(shù)據(jù)；放大器選擇器，用 于選擇所述多個寫入放大器的任何一個和所述多個讀出放大器的任何 一個，以便向所述多個寫入放大器的所選擇的一個輸入數(shù)據(jù)和從所述 多個讀出放大器的所選擇的一個輸出數(shù)據(jù)；以及地址轉(zhuǎn)換電路，用于 根據(jù)所述數(shù)據(jù)的坐標信息產(chǎn)生要向字線選擇器提供的行地址，并且通 過將所述數(shù)據(jù)的坐標信息轉(zhuǎn)換為一維信息來產(chǎn)生要向放大器選擇器提 供的列地址。
在本發(fā)明的另一個實施例內(nèi)，提供了一種用于半導體存儲器件的 數(shù)據(jù)存儲方法，該半導體存儲器件包括具有以網(wǎng)格模式排列的存儲器 單元的單元陣列，用于基于數(shù)據(jù)的坐標信息來存儲限定多維空間的所 述數(shù)據(jù)，所述數(shù)據(jù)存儲方法包括基于數(shù)據(jù)的坐標信息中的單個坐標 信息來確定存儲數(shù)據(jù)的行地址；以及基于被轉(zhuǎn)換為一維信息的坐標信 息來確定存儲數(shù)據(jù)的列地址。
在按照本發(fā)明的半導體存儲器件和數(shù)據(jù)存儲方法內(nèi)，通過將限定 多維空間的數(shù)據(jù)轉(zhuǎn)換為一維信息，能夠在由單條字線指定的多個單元 內(nèi)存儲在空間內(nèi)提供的所有數(shù)據(jù)。因此，通過驅(qū)動單條字線，能夠任 意地訪問在一個空間內(nèi)提供的數(shù)據(jù)。換句話說，在訪問在一個空間內(nèi) 提供的數(shù)據(jù)的情況下，不必驅(qū)動多條字線。因此，在按照本發(fā)明的半 導體存儲器件和數(shù)據(jù)存儲方法內(nèi)，能夠減少在數(shù)據(jù)訪問期間用于驅(qū)動
字線所需要的功耗。
在按照本發(fā)明的半導體存儲器件和數(shù)據(jù)存儲方法內(nèi)，能夠減少用 于數(shù)據(jù)訪問所需要的功耗。
通過下面結(jié)合附圖的對于某些優(yōu)選實施例的詳細說明，本發(fā)明的 上述和其他目的、優(yōu)點和特征將更清楚，其中
圖l是示出按照本發(fā)明的實施例l的半導體存儲器件的方框圖； 圖2是示出按照實施例1的地址轉(zhuǎn)換電路的方框圖3是示出在按照實施例1的地址轉(zhuǎn)換電路產(chǎn)生單元陣列行地址 的情況下執(zhí)行的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的圖；其中，
(存儲單元陣列的單元陣列行地址CAX) =11比特，(字線的數(shù) 量)=2h
(存儲單元陣列的單元陣列列地址CAY) =v比特，(放大器的 數(shù)量)=2V
(由地址控制電路輸出的字線地址WL) 二h比特 (由地址控制電路輸出的位線地址BL) 二v比特 (要處理的圖像的X軸方向上的地址X) 二m比特 (要處理的圖像的Y軸方向上的地址Y) 二n比特； 圖4是示出在按照實施例1的地址轉(zhuǎn)換電路產(chǎn)生單元陣列列地址的
情況下執(zhí)行的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的圖；其中，
(存儲單元陣列的單元陣列行地址CAX) 二h比特，(字線的數(shù)
量)=2h
(存儲單元陣列的單元陣列列地址CAY) 二v比特，(放大器的 數(shù)量)=2V
(由地址控制電路輸出的字線地址WL) 二h比特 (由地址控制電路輸出的位線地址BL) 二v比特 (要處理的圖像的X軸方向上的地址X) 二m比特
(要處理的圖像的Y軸方向上的地址Y) =11比特；
圖5是示出按照實施例1的半導體存儲器件的單元陣列中的數(shù)據(jù)存 儲位置的圖6是示出在典型的半導體存儲器件內(nèi)的單元陣列內(nèi)的數(shù)據(jù)存儲 位置的圖7是示出由按照實施例1的半導體存儲器件讀取的圖像的圖； 圖8是示出按照實施例1的半導體存儲器件的操作的時序圖9是示出由按照實施例1的半導體存儲器件讀取的圖像的圖； 圖10是示出按照實施例1的半導體存儲器件的操作的時序圖ll是由按照實施例l的半導體存儲器件讀取的圖像的圖12是示出按照實施例1的半導體存儲器件的操作的時序圖13是由按照實施例1的半導體存儲器件讀取的圖像的圖14是示出按照實施例1的半導體存儲器件的操作的時序圖15是示出由按照實施例1的半導體存儲器件讀取的圖像的圖16是示出按照實施例1的半導體存儲器件的操作的時序圖17是示出在按照實施例的半導體存儲器件內(nèi)的數(shù)據(jù)讀取時間和
在典型的DRAM內(nèi)的數(shù)據(jù)讀取時間之間的比較的示例的圖18是示出在按照本發(fā)明的實施例2的地址轉(zhuǎn)換電路產(chǎn)生單元陣 列行地址的情況下執(zhí)行的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的圖；其中，
(存儲單元陣列的單元陣列行地址CAX) =11比特，(字線的數(shù) 量)=2h
(存儲單元陣列的單元陣列列地址CAY) =v比特，(放大器的 數(shù)量)=2V
(由地址控制電路輸出的字線地址WL) =11比特 (由地址控制電路輸出的位線地址BL) -v比特 (要處理的圖像的X軸方向上的地址X) =111比特 (要處理的圖像的Y軸方向上的地址Y) =11比特 (要處理的圖像的Z軸方向上的地址Z) =0比特； 圖19是示出在按照實施例2的地址轉(zhuǎn)換電路產(chǎn)生單元陣列列地址
的情況下執(zhí)行的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的圖；其中，
(存儲單元陣列的單元陣列行地址CAX) =h比特，(字線的數(shù)
(存儲單元陣列的單元陣列列地址CAY) 二V比特，(放大器的 數(shù)量)=2V
(由地址控制電路輸出的字線地址WL) =11比特 (由地址控制電路輸出的位線地址BL) 二v比特 (要處理的圖像的X軸方向上的地址X) 二m比特 (要處理的圖像的Y軸方向上的地址Y) =11比特 (要處理的圖像的Z軸方向上的地址Z) =0比特； 圖20是示出按照實施例2的半導體存儲器件的單元陣列中的數(shù)據(jù) 存儲位置的圖21是示出由按照實施例2的半導體存儲器件讀取的圖像的圖22是示出按照實施例2的半導體存儲器件的操作的時序圖23是示出按照本發(fā)明的實施例4的半導體存儲器件的操作的時
序圖24是示出按照本發(fā)明的實施例5的半導體存儲器件的操作的(在 串行操作期間的)時序圖25是示出按照實施例5的半導體存儲器件的操作的(在并行操作 期間的)時序圖26是示出了在本發(fā)明的實施例6內(nèi)用于轉(zhuǎn)換要處理的圖像的方 法的圖27是示出按照實施例6的半導體存儲器件的操作的時序圖； 圖28是示出由按照本發(fā)明的實施例7的半導體存儲器件讀取的圖 像的圖29是示出按照實施例7的半導體存儲器件的讀取操作的時序圖； 圖30是示出按照實施例7的半導體存儲器件的寫入操作的時序圖； 圖31是示出按照實施例7的半導體存儲器件的讀取操作的另一個 示例的時序圖32是示出按照實施例7的半導體存儲器件的寫入操作的另一個 示例的時序圖33是示出按照本發(fā)明的實施例8的半導體存儲器件的字線選擇
器、存儲單元陣列和寫入放大器/讀出放大器的方框圖34是示出按照實施例8的半導體存儲器件的寫入操作的時序圖35是示出按照本發(fā)明的實施例9的半導體存儲器件的方框圖36是示出按照實施例9的半導體存儲器件的讀取操作的時序圖37是示出按照實施例9的半導體存儲器件的寫入操作的時序圖38是示出按照本發(fā)明的實施例10的半導體存儲器件的方框圖39是示出按照實施例10的半導體存儲器件的讀取操作的時序
圖40是示出按照實施例10的半導體存儲器件的寫入操作的時序
圖41是在日本未審查專利申請公開No. 05-120121內(nèi)公開的半導體 存儲器件的方框圖42是在日本未審查專利申請公開No. 09-259035內(nèi)公開的半導體 存儲器件的方框圖43是示出在日本未審查專利申請公開No. 10-112179內(nèi)公開的半
導體存儲器件的方框圖；并且
圖44是示出在日本未審査專利申請公開No. 05-257458內(nèi)公開的半
導體存儲器件的方框圖。
具體實施例方式
現(xiàn)在參見說明性實施例來在此說明本發(fā)明。本領(lǐng)域內(nèi)的技術(shù)人員 可以認識到，可以使用本發(fā)明的指導來實現(xiàn)許多替代實施例，并且本 發(fā)明不限于用于解釋性目的而說明的實施例。
實施例l
以下，將參見
本發(fā)明的實施例。在下面，給出了一個示 例的描述，其中，圖像信息被作為用于限定多維空間的數(shù)據(jù)進行處理。 要處理的數(shù)據(jù)包括用于表示在空間內(nèi)的位置的坐標信息。例如，在限 定二維空間的圖像數(shù)據(jù)的情況下，每個數(shù)據(jù)包括X地址和Y地址。圖l 示出了按照本發(fā)明的實施例l的半導體存儲器件l的方框圖。如圖l內(nèi)所
示，半導體存儲器件1包括時鐘產(chǎn)生電路10、命令解碼器ll、邏輯電路
12、模式寄存器13、地址控制電路14、地址轉(zhuǎn)換電路15、字線選擇器 16、單元陣列17、寫入放大器/讀出放大器18、放大器選擇器19、鎖存 電路20和輸入/輸出緩存器21。
時鐘產(chǎn)生電路10基于時鐘信號CLK、反相時鐘信號CLKb和時鐘啟 用信號CKE來產(chǎn)生要用于半導體存儲器件1內(nèi)的時鐘信號。命令解碼器 ll解碼由諸如芯片選擇信號CS、行地址選通(RAS)信號、列地址選 通(CAS)信號或者寫入啟用信號WE的信號指定的命令。
邏輯電路12響應(yīng)于由命令解碼器11解碼的命令并且按照由模式寄 存器指定的操作模式，而產(chǎn)生用于地址控制電路14、字線選擇器16、 放大器選擇器19和鎖存電路20的每個的控制信號。模式寄存器13根據(jù) 從外部輸入的X地址和Y地址來指定諸如突發(fā)模式(burst mode)或者正
常操作模式的操作模式。
地址控制電路14包括地址緩存器、刷新計數(shù)器和突發(fā)計數(shù)器。地 址緩存器暫時存儲從外部輸入的X地址和Y地址。在DRAM內(nèi)使用的刷 新計數(shù)器設(shè)置DRAM的刷新周期，并且產(chǎn)生其刷新地址。突發(fā)計數(shù)器 在存儲器的突發(fā)操作內(nèi)產(chǎn)生用于指定在單元陣列17內(nèi)的每個存儲單元 的地址。地址控制電路14輸出由地址緩存器、刷新計數(shù)器和突發(fā)計數(shù) 器產(chǎn)生的地址作為字線地址WL和位線地址BL。字線地址WL指定在單 元陣列17內(nèi)以網(wǎng)格模式排列的存儲單元的行方向上的每個位置。位線 地址BL指定在單元陣列17內(nèi)以網(wǎng)格模式排列的存儲單元的列方向上的 每個地址。而且，地址控制電路14響應(yīng)于由邏輯電路12輸出的控制信 號，而選擇和輸出由地址緩存器、刷新計數(shù)器和突發(fā)計數(shù)器輸出的任 何一個地址。注意，字線地址WL和位線地址BL每個通過使用多個比特 而指示單個地址。
當要輸入的數(shù)據(jù)限定由X地址和Y地址指定的空間時，地址轉(zhuǎn)換電
路15根據(jù)所述數(shù)據(jù)的坐標信息來產(chǎn)生要提供到字線選擇器16的單個單
元陣列行地址CAX，并且通過將所述數(shù)據(jù)的坐標信息轉(zhuǎn)換為一維信息 而產(chǎn)生要被提供到放大器選擇器19的單元陣列列地址CAY。在實施例l 內(nèi)，取代字線地址和位線地址，使用單元陣列行地址CAX和單元陣列 列地址CAY來激活單元陣列17的存儲單元。例如，當?shù)刂房刂齐娐?4 基于X地址輸出字線地址WL并且基于Y地址示出位線地址BL時，地址 轉(zhuǎn)換電路15通過使用字線地址WL和位線地址BL的每個的任何數(shù)量的 比特來產(chǎn)生單個單元陣列行地址CAX，并且通過使用不用于產(chǎn)生單元 陣列行地址CAX的字線地址WL和位線地址BL的每個的比特的組合來 產(chǎn)生單元陣列列地址CAY。下面說明地址轉(zhuǎn)換電路15的細節(jié)。
單元陣列17包括以網(wǎng)格模式排列的多個存儲單元。按照實施例l， 在單元陣列17內(nèi)，確定在行方向上排列的存儲單元的數(shù)量，以便能夠 全部存儲在圖像空間內(nèi)的所有像素。字線選擇器16根據(jù)單元陣列行地 址CAX來選擇多條字線的任何一條。所選擇的字線與以網(wǎng)格模式排列 的存儲單元內(nèi)的同一行內(nèi)排列的多個存儲單元連接。因此，字線選擇
器16選擇字線的任何一條，由此激活連接到所選擇的字線的存儲單元。 寫入放大器/讀出放大器18包括多對寫入放大器和讀出放大器。該多對 寫入放大器和讀出放大器每對連接到一個位線對。該位線對包括作為 一對的兩條位線，并且所述位線對被作為行進行處理。所述位線對與 以網(wǎng)格模式排列的存儲單元內(nèi)的同一列內(nèi)排列的多個存儲單元連接。 放大器選擇器19根據(jù)單元陣列列地址CAY選擇多對寫入放大器和讀出
放大器的任何一對。注意，半導體存儲器件i包括多組單元陣列n、字
線選擇器16和寫入放大器/讀出放大器18。多組那些部件的每個組被稱 為體(bank)。在圖1內(nèi)，示出了體0-3。除非另外指定，下面說明對于 體0的操作。
鎖存電路20包括多個鎖存電路。鎖存電路20與由時鐘產(chǎn)生電路10
輸出的時鐘信號同步地加載從外部輸入的數(shù)據(jù)，并且向由放大器選擇 器19選擇的寫入放大器輸出數(shù)據(jù)。而且，鎖存電路20與由時鐘產(chǎn)生電
路10輸出的時鐘信號同步地加載從由放大器選擇器19選擇的讀出放大 器輸出的數(shù)據(jù)，并且向輸入/輸出緩存器21輸出數(shù)據(jù)。輸入/輸出緩存器 21向鎖存電路20輸出從外部輸入的數(shù)據(jù)DQ，并且向外部輸出從鎖存電 路20輸出的數(shù)據(jù)DQ。假定半導體存儲器件l通過使用多個數(shù)據(jù)輸入/輸 出端子來并行執(zhí)行數(shù)據(jù)的輸入和輸出。
在這種情況下，詳細說明地址轉(zhuǎn)換電路15。圖2示出了按照實施例 1的地址轉(zhuǎn)換電路15的方框圖。如圖2內(nèi)所示，地址轉(zhuǎn)換電路15包括圖 像映射電路15a-15b和圖像映射選擇器15e。在圖像映射電路15a到15d 內(nèi)，對于要處理的每個大小的圖像預定地址轉(zhuǎn)換方法。例如，圖像映 射電路15a處理在垂直方向(Y軸方向)上具有80像素大小和在水平方 向(X方向)上具有80像素大小的圖像。圖像映射電路15a到15d每個根 據(jù)從地址控制電路14輸出的字線地址WL和位線地址BL來產(chǎn)生單個單 元陣列行地址CAX和多個單元陣列列地址CAY。圖像映射電路15a到 15d可以通過使用轉(zhuǎn)換表作為地址轉(zhuǎn)換規(guī)則來執(zhí)行地址轉(zhuǎn)換，或者可以 通過計算來執(zhí)行地址轉(zhuǎn)換。或者，可以按照要處理的圖像的大小來改 變在圖像映射電路的輸入側(cè)上的總線布線和在其輸出側(cè)上的總線布線 之間的連接的組合。
圖像映射選擇器15e響應(yīng)于從外部輸入的圖像大小選擇信號而激 活圖像映射電路15a到15d的任何一個，并且禁用剩余的圖像映射電路。 具體上，地址轉(zhuǎn)換電路15按照響應(yīng)于圖像大小選擇信號而選擇的圖像 映射電路內(nèi)設(shè)置的規(guī)則執(zhí)行地址轉(zhuǎn)換。
接著，詳細說明地址轉(zhuǎn)換。在圖3和4內(nèi)示出了地址轉(zhuǎn)換規(guī)則的示 例。在下面的示例內(nèi)，為了概括轉(zhuǎn)換規(guī)則，假定使用h比特的比特寬度 來形成單元陣列行地址CAX和由地址控制電路14輸出的字線地址WL， 并且使用v比特的比特寬度來形成單元陣列列地址CAY和由地址控制 電路14輸出的位線地址BL。而且，假定要在X軸方向上處理的圖像的 地址X由m個比特構(gòu)成，并且要在Y軸方向上處理的圖像的地址Y由n個 比特構(gòu)成。換句話說，在單元陣列17內(nèi)提供的字線的數(shù)量是2h，并且在 單元陣列17內(nèi)提供的位線對的數(shù)量是2v。
圖3示出了用于從由地址控制電路14輸出的字線地址WL和位線地 址BL向單元陣列行地址CAX的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的示例。在這個示 例內(nèi)，將h比特的字線地址WL與圖像的X地址相關(guān)聯(lián)。例如，字線地址 WL的最低有效位WL1與X地址的最低有效位X1相關(guān)聯(lián)。因此，使用字 線地址WL的m比特來限定X地址。在這種情況下，字線地址的從第m+l 比特到第h比特(最高有效位)的比特具有共同值，作為在要處理的圖 像空間內(nèi)的像素的坐標地址。
地址轉(zhuǎn)換電路15根據(jù)由地址控制電路14輸出的地址信息來產(chǎn)生單 元陣列行地址CAX。在這個示例內(nèi)，地址轉(zhuǎn)換電路15通過使用在位線 地址BL內(nèi)不被用作表示圖像空間的值的位線地址(例如從Y地址的第 n+l比特到第v比特(最高有效位)的比特值)來產(chǎn)生單元陣列行地址 CAX。例如，Y地址的從第n+1比特到最高有效位的比特與以從單元陣 列行地址CAX的最低有效位起的單元陣列行地址CAX的比特相關(guān)聯(lián)。 可以任意地設(shè)置不與Y地址的任何比特值相關(guān)聯(lián)的單元陣列行地址 CAX的比特值。
圖4示出了從由地址控制電路14輸出的字線地址WL和位線地址 BL向單元陣列列地址CAY的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的示例。在這個示例 內(nèi)，v比特位線地址BL與圖像的Y地址相關(guān)聯(lián)。例如，位線地址BL的最 低有效位BL1與Y地址的最低有效位Y1相關(guān)聯(lián)。然后，使用位線地址BL 的n比特來限定Y地址。在這種情況下，位線地址的從第n+l比特到第v 比特(最高有效位)的比特具有共同值，作為在要處理的圖像空間內(nèi) 的像素的坐標地址。
地址轉(zhuǎn)換電路15根據(jù)由地址控制電路輸出的地址信息來產(chǎn)生單元 陣列列地址CAY。在這個示例內(nèi)，地址轉(zhuǎn)換電路15通過使用在字線地
址WL和位線地址BL內(nèi)的、被用作表示圖像空間的值的字線地址和位線 地址(例如從X地址的最低有效位到第m比特的比特值和從Y地址的最 小有效比特到第n比特的比特值)來產(chǎn)生單元陣列列地址CAY。例如， 作為從X地址的最低有效位到第m比特的比特的值，使用從X地址的最 低有效位到第m比特的比特的值。另外，作為從單元陣列行地址CAX 的第m+l比特到最高有效位的比特的值，使用從Y地址的最低有效位到 第n比特的比特的值。
具體上，地址轉(zhuǎn)換電路15通過使用具有共同值的X地址和Y地址的 每個的比特作為要處理的圖像的空間坐標，產(chǎn)生單個單元陣列行地址 CAX。而且，地址轉(zhuǎn)換電路15通過使用具有作為要處理的圖像的空間 坐標的不同值的X地址和Y地址的每個的比特來產(chǎn)生單元陣列列地址 CAY。結(jié)果，能夠在由單個單元陣列行地址CAX指定的存儲單元內(nèi)存 儲具有預定區(qū)域的圖像。注意，可以使用X地址和Y地址的任何一個來 產(chǎn)生單元陣列行地址CAX，或者可以使用X地址和Y地址的組合來產(chǎn)生 該單元陣列行地址CAX。能夠根據(jù)情況來任意設(shè)置在單元陣列列地址 CAY的比特與X地址和Y地址的每個的比特之間的對應(yīng)關(guān)系。
接著，圖5示出了在按照轉(zhuǎn)換規(guī)則在單元陣列17內(nèi)存儲具有在X軸 方向上的8個像素和在Y軸方向上的16個像素的大小的圖像的情況下獲 得的數(shù)據(jù)存儲地址。在具有在X軸方向上的8個像素和在Y軸方向上的16 個像素的大小的圖像內(nèi)，通過使用3比特X地址和4比特Y地址在來表達 在圖像空間內(nèi)的所有像素的地址。在這個示例內(nèi)，將Y地址的最高三個 位用作單元陣列行地址CAX，并且將X地址的最低三個位用作單元陣列 列地址CAY的最低三個位。另外，Y地址的最低四個位被用作單元陣列 列地址CAY的最高四個位。
如圖5內(nèi)所示，在連接到由地址值"0"指定的單條字線的存儲單 元內(nèi)，存儲具有表示"O"值的最高三個位的Y地址的圖像。圖6示出了 在當不使用地址轉(zhuǎn)換電路15時在單元陣列17內(nèi)存儲具有相同大小的圖
像的情況下獲得的數(shù)據(jù)存儲位置。在這種情況下，如圖6內(nèi)所示，通過 使用八條字線和16個位線對來存儲圖像。
接著，說明按照實施例l的半導體存儲器件的數(shù)據(jù)讀取操作。在這 種情況下，將說明用于讀取5種類型的圖像的操作，所每個類型的圖像 具有例如8個像素X8個像素的相同圖像空間。在圖7、 9、 11、 13和15 內(nèi)示出了要讀取的圖像的示例，并且在圖8、 10、 12、 14和16內(nèi)示出了 用于讀取那些圖像的操作的時序圖。注意，在下面的說明(包括下面 的示例的說明)內(nèi)，作為操作的示例，通過使用Y地址的一部分來控制 單元陣列行地址CAX，并且通過使用未用于產(chǎn)生單元陣列行地址CAX 的X地址和Y地址的剩余部分來控制單元陣列列地址CAY。因此，當使 用X地址和Y地址的組合來產(chǎn)生單元陣列行地址CAX和單元陣列列地 址CAY時，可以設(shè)置規(guī)格以便能夠及時地輸入對應(yīng)于單元陣列行地址 CAX和單元陣列列地址CAY的X地址和Y地址，并且能夠根據(jù)所述規(guī)格 來進行適當?shù)母淖儭?br>
在典型的DRAM存儲器內(nèi)，通過RAS信號來指定存儲單元的字線
地址。然后，在由tRCD基于RAS信號而確定的時間過去后，輸入CAS
信號，以便指定位線地址。在輸入CAS信號后，在由延遲確定的時間過
去后輸出要讀取的數(shù)據(jù)。而且，在讀取由與指定的字線不同的字線指 定的存儲單元內(nèi)存儲的數(shù)據(jù)的情況下，在輸出了從指定的字線地址讀
取的所有數(shù)據(jù)后執(zhí)行預充電。然后，在由tRP確定的時間過去后，通過 使用RAS信號和CAS信號來新指定字線地址和位線地址。注意，tRCD、 延遲和tRP每個表示在半導體存儲器件內(nèi)確定的時間。半導體存儲器件 基于時鐘信號CLK工作。對應(yīng)于時鐘信號CLK的一個周期的時間在下 文中被稱為tCK。
首先，在圖7內(nèi)所示的圖像通過使用14個像素來表示字符"A"。 圖8是示出讀取表示字符"A"的14個數(shù)據(jù)的情況的時序圖。如圖8內(nèi)所 示，在第一時鐘CL1的時間輸入RAS信號時，半導體存儲器件l接收操
作開始命令ACT。在這種情況下，也同時輸入用作單元陣列行地址CAX 的Y地址。然后，半導體存儲器件1在第三時鐘CL3的時間接收CAS信號， 并且也接收讀取命令RED。在這種情況下，輸入被用作單元陣列列地 址CAY的一部分的X地址。然后，在由延遲確定的時間過去后，輸出數(shù) 據(jù)Q0。數(shù)據(jù)Q0是由坐標(Y=l， X = 3)表示的數(shù)據(jù)，該坐標由與第一 時鐘CL1同步地輸入的Y地址和與第三時鐘CL3同步地輸入的X地址來 指定。
在半導體存儲器件l內(nèi)，在第三時鐘CL3后與時鐘同步地按照順序 輸入X地址和Y地址，由此讀取基于使用輸入地址產(chǎn)生的單元陣列列地 址CAY而選擇的14個數(shù)據(jù)。在這個示例內(nèi)，在從當向半導體存儲器件l 輸入RAS信號的時間到完成所有數(shù)據(jù)的讀取的時間的時段期間需要19 個時鐘。在半導體存儲器件l內(nèi)，在由單條字線激活的存儲單元內(nèi)存儲 關(guān)于在圖像空間內(nèi)的像素的信息。因此，不輸入RAS信號和CAS信號， 直到讀取了所有的數(shù)據(jù)。而且，在讀取所有的數(shù)據(jù)后執(zhí)行預充電操作， 并且進行用于讀取在另一個圖像空間內(nèi)的圖像數(shù)據(jù)的準備。
在圖9內(nèi)所示的圖像是通過使用8個像素形成的直線圖像，這些像 素具有在由在圖像空間內(nèi)的"2"的Y地址指定的列內(nèi)的坐標。圖10是 示出在讀取用于表示直線圖像的8個數(shù)據(jù)的情況的時序圖。如圖10內(nèi)所 示，在第一時鐘CL1的時間輸入RAS信號時，半導體存儲器件l接收操 作開始命令ACT。在這種情況下，也同時輸入用作單元陣列行地址CAX 的Y地址。然后，半導體存儲器件1在第三時鐘CL3的時間接收CAS信號， 并且也接收讀取命令RED。此時，輸入用作單元陣列列地址CAY的一 部分的X地址。然后，在由延遲確定的時間過去后輸出數(shù)據(jù)QO。數(shù)據(jù) Q0是由坐標(Y = 2， X = 0)表示的數(shù)據(jù)，所述坐標由與第一時鐘CL1 同步地輸入的Y地址和與第三時鐘CL3同步地輸入的X地址指定。
在半導體存儲器件l內(nèi)，在第三時鐘CL3后與時鐘同步地順序地輸 入X地址和Y地址，由此讀取8個數(shù)據(jù)。在這個示例內(nèi)，在從當向半導體存儲器件1輸入RAS信號的時間到完成所有數(shù)據(jù)的讀取的時間的時段期
間需要13個時鐘。在半導體存儲器件l內(nèi)，在由單條字線激活的存儲單
元內(nèi)存儲關(guān)于在圖像空間內(nèi)的像素的信息。因此，不輸入RAS信號和 CAS信號直到讀取了所有的數(shù)據(jù)。而且，在讀取所有的數(shù)據(jù)后執(zhí)行預充
電操作，并且進行用于讀取在另一個圖像空間內(nèi)的圖像數(shù)據(jù)的準備。
在圖11內(nèi)所示的圖像包括在圖像空間中位于對角的8個像素。圖12 是示出讀取表示對角延伸的直線圖像的8個數(shù)據(jù)的情況的時序圖。如圖 12內(nèi)所示，在第一時鐘CL1的時間輸入RAS信號時，半導體存儲器件l 接收操作開始命令ACT。在這種情況下，也同時輸入用作單元陣列行 地址CAX的Y地址。然后，半導體存儲器件1在第三時鐘CL3的時間接 收CAS信號，并且也接收讀取命令RED。此時，輸入用作單元陣列列地 址CAY的一部分的X地址。然后，在由延遲確定的時間過去后輸出數(shù)據(jù) Q0。數(shù)據(jù)Q0是由坐標(Y=0， X=0)表示的數(shù)據(jù)，所述坐標由與第一 時鐘CL1同步地輸入的Y地址和與第三時鐘CL3同步地輸入的X地址來 指定。
在半導體存儲器件l內(nèi)，在第三時鐘CL3后與時鐘同步地順序地輸 入X地址和Y地址，由此讀取8個數(shù)據(jù)。在這個示例內(nèi)，在從當向半導體 存儲器件1輸入RAS信號的時間到完成所有數(shù)據(jù)的讀取的時間的時段期 間需要13個時鐘。在半導體存儲器件l內(nèi)，在由單條字線激活的存儲單 元內(nèi)存儲關(guān)于在圖像空間內(nèi)的像素的信息。因此，不輸入RAS信號和 CAS信號直到讀取了所有的數(shù)據(jù)。而且，在讀取所有的數(shù)據(jù)后執(zhí)行預充 電操作，并且進行用于讀取在另一個圖像空間的圖像數(shù)據(jù)的準備。
圖13的圖像示出了每個由位于Y軸方向上的8個像素表示的字線。 所述字線具有分別由X地址O、 3、 5和7指定的X地址。圖14是示出讀取 表示多條線的32個數(shù)據(jù)的情況的時序圖。在這個示例內(nèi)，假定半導體
存儲器件1執(zhí)行突發(fā)操作。所述突發(fā)操作是下述操作，其中，當輸入RAS 信號時輸入的Y地址被用作首地址，由此利用在半導體存儲器件l內(nèi)提
供的突發(fā)計數(shù)器來產(chǎn)生接著所述首地址之后的Y地址。在這個示例的半 導體存儲器件l內(nèi)，反相時鐘信號的使用使得能夠獲得當半導體存儲器 件l根據(jù)單相時鐘信號操作時獲得的數(shù)據(jù)輸出速度的兩倍高的數(shù)據(jù)輸 出速度。這樣的數(shù)據(jù)輸出方法被稱為雙倍數(shù)據(jù)速率(double data rate)。
如圖14內(nèi)所示，在第一時鐘CL1的時間輸入RAS信號時，半導體存 儲器件1接收操作開始命令ACT。在這種情況下，也同時輸入用作單元 陣列行地址CAX的Y地址。然后，半導體存儲器件1在第三時鐘CL3的 時間接收CAS信號，并且也接收讀取命令RED。此時，輸入用作單元陣 列列地址CAY的一部分的X地址。然后，在由延遲確定的時間過去后輸 出數(shù)據(jù)Q0。數(shù)據(jù)Q0是由坐標(Y二0， X=0)表示的數(shù)據(jù)，所述坐標由 與第一時鐘CL1同步地輸入的Y地址和與第三時鐘CL3同步地輸入的X 地址來指定。
半導體存儲器件1通過突發(fā)操作而順序讀取8個數(shù)據(jù)，而不輸入單 獨的X地址和Y地址。在順序執(zhí)行多個突發(fā)操作的情況下，使用CAS信 號來輸入適當?shù)刈x取的首地址。在這個示例內(nèi)，在從當向半導體存儲 器件1輸入RAS信號的時間到完成所有數(shù)據(jù)的讀取的時間的時段期間需 要21個時鐘。在半導體存儲器件l內(nèi)，在由單條字線激活的存儲單元內(nèi) 存儲關(guān)于在圖像空間內(nèi)的像素的信息。因此，不輸入RAS信號直到讀取 了所有的數(shù)據(jù)。而且，在讀取所有的數(shù)據(jù)后執(zhí)行預充電操作，并且進 行用于讀取在另一個圖像空間內(nèi)的圖像數(shù)據(jù)的準備。
在圖15內(nèi)所示的圖像是在Y軸方向上具有8個像素區(qū)域和在X軸方 向上具有6個像素區(qū)域的圖像。圖16是示出讀取對應(yīng)于所述區(qū)域的48個 數(shù)據(jù)的情況的時序圖。也在這種情況下，以與在圖13內(nèi)所示的示例內(nèi) 相同的方式通過突發(fā)操作來讀取像素。也在這個示例內(nèi)，按照雙倍數(shù) 據(jù)速率來讀取數(shù)據(jù)。
如圖16內(nèi)所示，在第一時鐘CL1的時間輸入RAS信號時，半導體存
儲器件1接收操作開始命令ACT，在這種情況下，也同時輸入用作單元
陣列行地址CAX的Y地址。然后，半導體存儲器件1在第三時鐘CL3的 時間接收CAS信號，并且也接收讀取命令RED。此時，輸入用作單元陣 列列地址CAY的一部分的X地址。然后，在由延遲確定的時間過去后輸 出數(shù)據(jù)Q0。數(shù)據(jù)Q0是由坐標(Y = 0， X = 0)表示的數(shù)據(jù)，所述坐標由 與第一時鐘CL1同步地輸入的Y地址和與第三時鐘CL3同步地輸入的X 地址來指定。
半導體存儲器件1通過突發(fā)操作順序地讀取8個數(shù)據(jù)，而不輸入單 獨的X地址和Y地址。在順序地執(zhí)行多個突發(fā)操作的情況下，使用CAS 信號來輸入適當?shù)刈x取的首地址。在這個示例內(nèi)，在從當向半導體存 儲器件1輸入RAS信號的時間到完成所有數(shù)據(jù)的讀取的時間的時段期間 需要29個時鐘。在半導體存儲器件l內(nèi)，在由單條字線激活的存儲單元 內(nèi)存儲關(guān)于在圖像空間內(nèi)的像素的信息。因此，不輸入RAS信號直到讀 取了所有的數(shù)據(jù)。而且，在讀取所有的數(shù)據(jù)后執(zhí)行預充電操作，并且 進行用于讀取在另一個圖像空間內(nèi)的圖像數(shù)據(jù)的準備。
如上所述，在按照實施例l的半導體存儲器件l內(nèi)，地址轉(zhuǎn)換電路 15通過將限定二維空間的圖像數(shù)據(jù)轉(zhuǎn)換為一維信息而產(chǎn)生單元陣列列 地址。而且，地址轉(zhuǎn)換電路15產(chǎn)生用于每個圖像空間的單個單元陣列 行地址。結(jié)果，能夠在連接到單條字線的存儲單元內(nèi)存儲用于單個圖 像空間的數(shù)據(jù)。換句話說，半導體存儲器件l使得能夠僅僅通過激活單 條字線而訪問圖像數(shù)據(jù)，所述圖像數(shù)據(jù)被存儲在單元陣列17內(nèi)，并且 限定二維空間。因此，在半導體存儲器件l內(nèi)，能夠減少要激活的字線 的數(shù)量，導致減少數(shù)據(jù)訪問所需要的功耗。
在圖像空間內(nèi)的X地址和Y地址分別對應(yīng)于字線地址和位線地址。 在訪問具有不同的X地址的數(shù)據(jù)的情況下，需要為對于所述不同的X地 址的每個的訪問執(zhí)行預充電操作。在典型的DRAM內(nèi)，使用多條字線 來存儲限定二維空間的數(shù)據(jù)，因此必須執(zhí)行多個預充電操作。另一方
面，按照實施例l的半導體存儲器件l通過將預充電操作僅僅執(zhí)行一次 來使得能夠進行對于具有不同的X地址的數(shù)據(jù)的任意訪問。因為這個原 因，在半導體存儲器件l內(nèi)，能夠減少對于預充電操作所需要的功耗。
而且，在訪問在典型的DRAM內(nèi)具有不同X地址的數(shù)據(jù)的情況下， 必須將RAS信號的輸入、CAS信號的輸入和預充電操作執(zhí)行多次。另一 方面，根據(jù)實施例1的半導體存儲器件1通過將RAS信號的輸入、CAS 信號的輸入和預充電操作僅僅執(zhí)行一次，使得能夠任意地訪問具有不 同X地址的數(shù)據(jù)。換句話說，在半導體存儲器件l內(nèi)，與典型的DRAM 相比較，能夠減少與要訪問的數(shù)據(jù)的量無關(guān)地執(zhí)行的RAS信號的輸入、 CAS信號的輸入和預充電操作所需要的時間。圖17示出了在典型的 DRAM內(nèi)的操作時間和在按照實施例1的半導體存儲器件1內(nèi)的操作時 間之間的比較的示例。
在圖17內(nèi)，假定由tRCD確定的時間被表示為"a"，由延遲確定 的時間被表示為"b"，時鐘信號的一個周期tCK被表示為"c"，并且 由tRP確定的時間被表示為"d"。當例如訪問在典型DRAM中的具有2 X2的圖像大小的數(shù)據(jù)時，以2(a+b+2c+d)來表示處理時間。另一方面， 在半導體存儲器件l內(nèi)，以a+b+4c+d來表示處理時間。在這種情況下， 在典型的DRAM和半導體存儲器件1之間，依賴于要讀取的數(shù)據(jù)的量的 與"c"相關(guān)的項是相同的。因此，對于除了與"c"相關(guān)的項相關(guān)聯(lián)的 時間之外的時間進行比較。關(guān)于在典型的DRAM和半導體存儲器件1之 間的處理時間的比率，當假定典型DRAM的處理時間是100y。時，半導 體存儲器件1能夠使用所述處理時間的50%來完成操作。當要讀取的圖 像的X軸方向上的像素的數(shù)量增加時，處理時間的比率的差變大。艮口， 按照實施例1的半導體存儲器件1與典型的DRAM相比較使得能夠以較 高速度進行數(shù)據(jù)處理。當要處理的圖像的大小增加時，半導體存儲器 件l的高速操作的效果變得更大。
按照實施例1的半導體存儲器件1包括對應(yīng)于要由地址轉(zhuǎn)換電路15
處理的圖像的每個大小的多個圖像映射電路15a到15d。圖像映射電路 15a到15d能夠按照預定的轉(zhuǎn)換規(guī)則而執(zhí)行地址轉(zhuǎn)換而不需要算術(shù)處 理。換句話說，在半導體存儲器件l內(nèi)，即使當執(zhí)行地址轉(zhuǎn)換時，由于 算術(shù)處理而導致的功耗也不增加。因此，在半導體存儲器件l內(nèi)，能夠 防止增加由于執(zhí)行地址轉(zhuǎn)換而導致的功耗。
而且，在按照實施例l的半導體存儲器件l內(nèi)，地址轉(zhuǎn)換電路按照 預定的轉(zhuǎn)換規(guī)則來執(zhí)行地址轉(zhuǎn)換。因此，與數(shù)據(jù)的地址無關(guān)地確定在 轉(zhuǎn)換之前的地址和轉(zhuǎn)換之后的地址之間的對應(yīng)。具體地，在半導體存 儲器件l內(nèi)存儲的數(shù)據(jù)保持由外部裝置指定的坐標信息。結(jié)果，外部裝 置能夠訪問在半導體存儲器件l內(nèi)存儲的數(shù)據(jù)而無需轉(zhuǎn)換所述數(shù)據(jù)的 坐標信息。
實施例2
實施例l示出了處理限定二維空間的圖像數(shù)據(jù)的示例。在本發(fā)明的 實施例2內(nèi)，說明處理限定三維空間的圖像數(shù)據(jù)的示例。在這種情況下， 作為用于表示三維空間的坐標信息，使用X軸(X地址)、Y軸(Y地址) 和Z軸(Z地址)。在實施例2內(nèi)，地址轉(zhuǎn)換電路15使用X地址、Y地址 和Z地址的組合來產(chǎn)生單元陣列列地址CAY。注意，Z地址被作為用于 指定例如在半導體存儲器件l內(nèi)的單元陣列的體(bank)的體地址BA 來處理。具體地，當向半導體存儲器件1輸入Z地址時，利用地址控制 電路14輸出對應(yīng)于Z地址的體地址BA。
在圖18和19內(nèi)示出了按照實施例2的地址轉(zhuǎn)換規(guī)則的示例。圖18 示出了用于從由地址控制電路14輸出的字線地址WL向單元陣列行地 址CAX的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的示例。在這個示例內(nèi)，h比特字線地址 WL與圖像的X地址相關(guān)聯(lián)。例如，字線地址WL的最低有效位WL1與X 地址的最低有效位X1相關(guān)聯(lián)。使用字線地址WL的m比特來定義X地址。 在這種情況下，字線地址的從第m+l比特到第h比特(最高有效位)的 比特具有共同值，作為要處理的圖像空間的坐標地址。
地址轉(zhuǎn)換電路15根據(jù)由地址控制電路14輸出的地址信息來產(chǎn)生單 元陣列行地址CAX。在這個示例內(nèi)，地址轉(zhuǎn)換電路15通過使用在字線 地址WL內(nèi)的、不被用作表示圖像空間的值的字線地址(例如從X地址 的第m+l比特到第h比特(最高有效位)的比特的值)來產(chǎn)生單元陣列 行地址CAX。例如，從X地址的第m+l比特到最高有效位的比特與從單 元陣列行地址CAX的最低有效位起的比特相關(guān)聯(lián)。另外，能夠任意地 設(shè)置不與X地址的任何比特值相關(guān)聯(lián)的單元陣列行地址CAX的比特值。
圖19示出了用于從由地址控制電路14輸出的字線地址WL、位線地 址BL和體地址BA向單元陣列列地址CAY的地址轉(zhuǎn)換的轉(zhuǎn)換規(guī)則的示 例。在這個示例內(nèi)，將v比特位線地址與圖像的Y地址相關(guān)聯(lián)。例如， 位線地址BL的最低有效位BL1與Y地址的最低有效位Y1相關(guān)聯(lián)。然后， 使用位線地址BL的n比特來定義Y地址。在這種情況下，位線地址的從 第n+l比特到第v比特(最高有效位)的比特具有共同值，作為要處理 的圖像空間內(nèi)的圖像的坐標地址。
地址轉(zhuǎn)換電路15根據(jù)由地址控制電路14輸出的地址信息來產(chǎn)生單 元陣列列地址CAY。在這個示例內(nèi)，地址轉(zhuǎn)換電路15通過使用在字線 地址WL、位線地址BL和體地址BA內(nèi)的、被用作表示圖像空間的值的 字線地址、位線地址和體地址BA (例如從X地址的最低有效位到第m 比特的比特的值、從Y地址的最低有效位到第n比特的比特的值，和從 體地址BA的最低有效位到第o比特的比特的值)來產(chǎn)生單元陣列列地址 CAY。例如，作為單元陣列列地址CAY的從最低有效位到第o比特的比 特的值，使用z地址的從最低有效位到第o比特的比特的值。作為單元 陣列列地址CAY的從第o+l比特到第o+n比特的比特的值，使用Y地址的 從最低有效位到第n比特的比特的值。作為單元陣列列地址CAY的從 o+n+l比特到最高有效位的比特的值，使用X地址的從最低有效位到第 m比特的比特的值。
換句話說，地址轉(zhuǎn)換電路15通過使用具有共同值的X地址、Y地址
和z地址的每個的比特作為要處理的圖像的空間坐標來產(chǎn)生單個單元
陣列行地址CAX。另外，地址轉(zhuǎn)換電路15通過使用具有作為要處理的 圖像的空間坐標的不同值的X地址、Y地址和Z地址的每個的比特來產(chǎn) 生單元陣列列地址CAY。結(jié)果，能夠在由單個單元陣列行地址CAX指 定的存儲單元內(nèi)存儲具有三維空間的圖像。注意，可以通過使用X地址、 Y地址和Z地址的任何一個來產(chǎn)生單元陣列行地址CAX，或者可以通過 使用X地址、Y地址和Z地址的組合來產(chǎn)生單元陣列行地址CAX。而且， 能夠根據(jù)情況任意設(shè)置在單元陣列列地址CAY的比特與X地址、Y地址 和Z地址的每個的比特之間的對應(yīng)關(guān)系。
而且，將說明按照實施例2的半導體存儲器件的讀取操作。首先， 在圖20內(nèi)示出了按照實施例2的單元陣列內(nèi)的數(shù)據(jù)存儲位置。如圖20內(nèi) 所示，在實施例2內(nèi)，在連接到單條字線的存儲單元內(nèi)存儲單個三維圖 像數(shù)據(jù)(例如具有4像素X 4像素X 4像素的圖像空間的圖像數(shù)據(jù))。 在下面的說明內(nèi)，描述當讀取圖像數(shù)據(jù)時執(zhí)行的操作作為示例。在圖 21內(nèi)示出了要讀取的圖像的示例，并且在圖22內(nèi)示出了讀取所述圖像
的情況的時序圖。
要讀取的數(shù)據(jù)包括由在圖21內(nèi)的Q0到Q4表示的5個像素。如圖22 內(nèi)所示，在第一時鐘CL1的時間輸入RAS信號時，半導體存儲器件l接 收操作開始命令ACT。在這種情況下，也同時輸入用作單元陣列行地 址CAX的X地址。然后，半導體存儲器件1在第三時鐘CL3的時間接收 CAS信號，并且也接收讀取命令RED。在這種情況下，輸入用作單元陣 列列地址CAY的一部分的Y地址和Z地址。然后，在由延遲確定的時間 過去后輸出數(shù)據(jù)QO。數(shù)據(jù)QO是由坐標(Y = 0， X = 0， Z=0)表示的數(shù) 據(jù)，所述坐標由與第一時鐘CL1同步地輸入的X地址以及與第三時鐘 CL3同步地輸入的Y地址和Z地址來指定。
在半導體存儲器件l內(nèi)，在第三時鐘CL3后與時鐘同步地順序輸入
X地址和Y地址，由此讀取5個數(shù)據(jù)。在這個示例內(nèi)，在從當向半導體存
儲器件1輸入RAS信號的時間到完成所有數(shù)據(jù)的讀取的時間的時段期間
需要10個時鐘。在半導體存儲器件l內(nèi)，在由單條字線激活的存儲單元 內(nèi)存儲關(guān)于在圖像空間內(nèi)的像素的信息。因此，不輸入RAS信號和CAS 信號直到讀取了所有的數(shù)據(jù)。而且，在讀取所有的數(shù)據(jù)后執(zhí)行預充電 操作，并且進行用于讀取在另一個圖像空間內(nèi)的圖像數(shù)據(jù)的準備。
如上所述，半導體存儲器件1通過將用于由地址轉(zhuǎn)換電路15執(zhí)行的 地址轉(zhuǎn)換的規(guī)則與三維數(shù)據(jù)相關(guān)聯(lián)，而能夠不僅處理二維數(shù)據(jù)還能夠 處理三維數(shù)據(jù)。
實施例3
在實施例1和2內(nèi)，要訪問的體的數(shù)量是l。當半導體存儲器件l包 括多個體時，能夠通過體交織控制來并行訪問多個體。所述體交織控 制表示在包括多個體的半導體存儲器件內(nèi)執(zhí)行的控制。在體交織控制 內(nèi)，能夠單獨地激活每個體的字線。另外，能夠從連接到在每個體內(nèi) 的激活的字線的存儲單元并行讀取數(shù)據(jù)。通過使用體交織控制，當例 如通過4個比特表示單個像素的值時，可以將這些比特的值劃分為多個
體以供存儲。 實施例4
在本發(fā)明的實施例4內(nèi)，Z地址不被用作表示空間坐標的地址，而 是被用作用于表示數(shù)據(jù)輸入/輸出端子(以下簡寫為"I/0端子")的編 號的端子地址。在半導體存儲器件內(nèi)， 一般預先確定i/o端子的數(shù)量， 并且不可能在生產(chǎn)半導體存儲器件后改變I/0端子的數(shù)量。在這種情況 下，當處理具有大于I/0端子的實際數(shù)量的比特寬度的數(shù)據(jù)時，必須使 用另一個半導體存儲器件，或者重新設(shè)計半導體存儲器件。
鑒于這一點，在實施例4內(nèi)，Z地址與I/0端子的編號相關(guān)聯(lián)。例如， 在具有16個I/0端子的半導體存儲器件內(nèi)，當處理具有64比特的比特寬 度的數(shù)據(jù)時，向由0表示的Z地址分配第0到第15 1/0端子，并且向由l
表示的Z地址分配第16到第31 1/0端子，向由2表示的Z地址分配第32到 第47I/0端子，并且向由3表示的Z地址分配第48到第63I/0端子。另外， 具有64比特的比特寬度的數(shù)據(jù)被劃分為具有16比特的比特寬度的數(shù) 據(jù)。然后，以要輸入/輸出的數(shù)據(jù)的順序添加Z地址作為數(shù)據(jù)的地址。
圖23是示出在以上述方式使用Z地址的情況下半導體存儲器件1的 數(shù)據(jù)輸出操作的時序圖。注意，在這個示例內(nèi)，按照突發(fā)操作在半導 體存儲器件1內(nèi)產(chǎn)生Z地址。如圖23內(nèi)所示，當輸入RAS信號和CAS信 號時，輸出數(shù)據(jù)Q0。數(shù)據(jù)Q0對應(yīng)于通過第0到第15 1/0端子輸出的數(shù)據(jù)。 然后，輸出數(shù)據(jù)Q1到Q3。數(shù)據(jù)Q1對應(yīng)于通過第16到第31 1/0端子輸出 的數(shù)據(jù)。數(shù)據(jù)Q2對應(yīng)于通過第32到第47 1/0端子輸出的數(shù)據(jù)。數(shù)據(jù)Q3 對應(yīng)于通過第48到第63 1/0端子輸出的數(shù)據(jù)。
如上所述，在按照實施例4的半導體存儲器件1內(nèi)，地址轉(zhuǎn)換電路 使用X地址、Y地址和Z地址的組合來產(chǎn)生單元陣列列地址。因此，即 使當Z地址被用作對應(yīng)于I/0瑞子的編號的附加信息時，能夠在連接到 單條字線的存儲單元內(nèi)存儲數(shù)據(jù)，其中，通過所述I/0端子來輸入/輸出 數(shù)據(jù)。換句話說，通過使用Z地址來作為附加信息，半導體存儲器件l 能夠處理具有不同比特寬度的各種數(shù)據(jù)，而與I/0端子的數(shù)量無關(guān)。因 為在半導體存儲器件1內(nèi)產(chǎn)生Z地址，因此在這種情況下，外部裝置也 能夠通過僅僅使用X地址和Y地址來管理數(shù)據(jù)。
實施例5
在本發(fā)明的實施例5內(nèi)，當用多個比特來表示單個像素的值時，Z 地址被用作與表示所述像素的值的比特的位置相關(guān)聯(lián)的數(shù)據(jù)地址。例 如，當用4個比特來表示輸出數(shù)據(jù)時，輸出數(shù)據(jù)的最低有效位被分配到 由0表示的Z地址，輸出數(shù)據(jù)的第二最低有效位被分配到由1表示的Z地 址，輸出數(shù)據(jù)的第三最低有效位被分配到由2表示的Z地址，輸出數(shù)據(jù) 的最高有效比特被分配到由3表示的Z地址。
27
注意，在實施例5內(nèi)，按照突發(fā)操作在半導體存儲器件1內(nèi)產(chǎn)生Z
地址。地址轉(zhuǎn)換電路15使用X地址、Y地址和Z地址的組合來產(chǎn)生單元 陣列列地址CAY。
圖24是示出按照實施例5的半導體存儲器件1的操作的時序圖。如 圖24內(nèi)所示，在實施例5內(nèi)，當指定基于X地址和Y地址讀取的數(shù)據(jù)的地 址時，其后輸出四個數(shù)據(jù)，即數(shù)據(jù)Q0到Q3。在這種情況下，按照突發(fā) 操作來順序地輸出數(shù)據(jù)Q0到Q3。而且，數(shù)據(jù)Q0到Q3對應(yīng)于4比特數(shù)據(jù) 的比特。
如上所述，在按照實施例5的半導體存儲器件1內(nèi)，由多個比特表 示的數(shù)據(jù)的每個比特與每個Z地址相關(guān)聯(lián)，由此，在連接到單條字線的
存儲單元內(nèi)存儲由多個比特形成的數(shù)據(jù)。在這種情況下，因為在半導 體存儲器件1中產(chǎn)生Z地址，因此外部裝置能夠通過僅僅使用X地址和Y
地址來管理數(shù)據(jù)。
注意，在上述的實施例內(nèi)，半導體存儲器件l按照串行操作順序地 輸出數(shù)據(jù)?；蛘?，半導體存儲器件l能夠按照并行操作來輸出數(shù)據(jù)，以 用于通過使用多個I/0端子來并行輸岀數(shù)據(jù)。圖25是示出用于執(zhí)行并行 操作的半導體存儲器件l的操作的時序圖。如圖25內(nèi)所示，在并行操作 內(nèi)，在輸入CAS信號后，與單個時鐘同步地同時輸出四個數(shù)據(jù)。
實施例6
在本發(fā)明的實施例6內(nèi)，當單個圖像空間被劃分為多個小空間時， Z地址被用作用于表示所述小空間的小空間地址。在半導體存儲器件l 內(nèi)，單元陣列行地址CAX和單元陣列列地址CAY由多個比特形成。因 此，由2的冪表示字線的數(shù)量和位線對的數(shù)量。另一方面，在單個圖像 空間內(nèi)的X軸方向上的像素的數(shù)量和在Y軸方向的像素的數(shù)量不一定由
2的冪表示。結(jié)果，在單元陣列17內(nèi)的存儲單元的使用效率可能變差。
鑒于這一點，在實施例6內(nèi)，將單個圖像空間處理為具有由2的冪 限定的像素數(shù)量的一組小空間(例如小圖像)。例如，在X軸方向上具 有1024個像素和在Y軸方向上具有768個像素的情況下，圖像被劃分為 在X軸方向上具有1024個像素和在Y軸方向上具有256個像素的小圖像， 由此將單個圖像處理為一組三個小圖像。然后，對所述小圖像的每個 分配Z地址。在圖26內(nèi)示出了通過這樣的劃分而獲得的屏幕圖像。
圖27是示出這種情況的半導體存儲器件1的操作的時序圖。如圖27 內(nèi)所示，使用X地址、Y地址和Z地址來指定要讀取的像素，由此能夠 以與實施例2內(nèi)相同的方式來也在實施例6內(nèi)訪問數(shù)據(jù)。注意，也能夠 通過地址轉(zhuǎn)換電路15執(zhí)行圖像的劃分和在劃分后的被分配到小空間的 Z地址的產(chǎn)生。
如上所述，在按照實施例6的半導體存儲器件1內(nèi)，大小不由2的冪 限定的圖像也被劃分為小圖像，每個小圖像具有由2的冪表示的大小。 結(jié)果，能夠增強在單元陣列17內(nèi)排列的存儲單元的使用效率。而且， 當通過地址轉(zhuǎn)換電路15執(zhí)行按照實施例6的圖像大小的轉(zhuǎn)換時，外部裝 置不必執(zhí)行任何轉(zhuǎn)換。
實施例7
本發(fā)明的半導體存儲器件l具有如上所述的減少功耗的效果。另 外，當將本發(fā)明的半導體存儲器件l與諸如按照全頁面操作而讀取和寫 入數(shù)據(jù)的CPU的數(shù)據(jù)處理裝置組合時，能夠獲得具體提高數(shù)據(jù)讀取/寫 入操作的速度的效果。所述全頁面操作表示用于訪問在輸入一對地址 (例如X地址和Y地址的組合)后訪問連接到單條字線的多個存儲單元 的操作。在本發(fā)明的實施例7內(nèi)所述的數(shù)據(jù)發(fā)送/接收方法中，根據(jù)用于 本發(fā)明的半導體存儲器件1的數(shù)據(jù)存儲方法來改變用于CPU的數(shù)據(jù)發(fā)送 /接收方法，由此能夠增強提高數(shù)據(jù)讀取/寫入操作的速度的效果。
圖28示出了在實施例7內(nèi)要處理的圖像的示例。如圖28內(nèi)所示，圖
像具有對應(yīng)于在具有8X8像素的圖像的上半部分內(nèi)的數(shù)據(jù)Q0到QV的 像素數(shù)據(jù)。當處理這樣的圖像時，在典型SDRAM內(nèi)執(zhí)行的操作中，指 定地址(X=0， Y = 0)，并且發(fā)送/接收數(shù)據(jù)Q0到Q3，數(shù)據(jù)Q0到Q3被 存儲在連接到由O表示的X地址指定的字線的存儲單元內(nèi)。然后，指定 地址(X=l， Y = 0)，并且發(fā)送/接收被存儲在由l表示的X地址指定的 字線的存儲單元內(nèi)的數(shù)據(jù)Q4到Q7。其后，對于由2表示的X地址到由7 表示的X地址的地址，順序地重復操作。
另一方面，在實施例7內(nèi)所示的全頁面操作內(nèi)，通過調(diào)整地址轉(zhuǎn)換 方法，例如，指定地址(X=0, Y=0)，然后，能夠順序地讀取或者 寫入數(shù)據(jù)QO到QV而不必再一次指定地址。圖29是示出按照實施例7的 讀取操作的時序圖。如圖29內(nèi)所示，在實施例7內(nèi)所示的數(shù)據(jù)發(fā)送/接收 方法內(nèi)，在時鐘CL1的時間指定第0個Y地址以及操作開始命令ACT。 然后，在時鐘CL3的時間指定第0個X地址以及讀取命令RED。響應(yīng)于 在時鐘CL3的時間輸入讀取命令RED，在時鐘CL6到CL20的時間順序地 讀取數(shù)據(jù)QO到QV。如此讀取的數(shù)據(jù)QO到QV被適當?shù)夭贾迷贑PU內(nèi)， 由此再現(xiàn)目標圖像。
另一方面，圖30是示出按照實施例7的寫入操作的時序圖。如圖30 內(nèi)所示，在實施例7內(nèi)所示的數(shù)據(jù)發(fā)送/接收方法內(nèi)，在時鐘CLK1的時 間指定第O個Y地址以及操作開始命令ACT。然后，在時鐘CL3的時間， 指定第O個X地址以及寫入命令WRT，并且輸入被用作初始數(shù)據(jù)的數(shù)據(jù) Q0。然后，在時鐘CL3到CL17的時間順序地輸入數(shù)據(jù)Q0到QV。因此， 在實施例7內(nèi)，通過在CPU側(cè)以連續(xù)的形式來布置寫入數(shù)據(jù)，寫入目標 圖像數(shù)據(jù)，而無需重新輸入每個X地址的地址。
作為半導體存儲器件l的另一個示例，說明在使用偽SRAM (具有 SRAM接口并且使用DRAM單元的RAM)的情況下執(zhí)行的操作。在偽 SRAM內(nèi)，在規(guī)格內(nèi)規(guī)定，使用讀取命令或者寫入命令來發(fā)送X地址和 Y地址。因此，在圖31和32的時序圖內(nèi)所示的操作分別對應(yīng)于數(shù)據(jù)讀取
操作和數(shù)據(jù)寫入操作。圖31是示出偽SRAM的讀取操作的時序圖。如圖 31內(nèi)所示，在偽SRAM內(nèi)，輸入X地址和Y地址以及讀取命令RED，然 后讀取數(shù)據(jù)。圖32是示出偽SRAM的寫入操作的時序圖。如圖32內(nèi)所示， 在偽SRAM內(nèi)，輸入X地址、Y地址和用作首地址的數(shù)據(jù)QO以及寫入命 令WRT，然后順序地輸入數(shù)據(jù)。
在按照本發(fā)明的半導體存儲器件l內(nèi)，在連接到單條字線的存儲單 元內(nèi)存儲多維圖像數(shù)據(jù)。因此，在通過使用像在實施例7中那樣的地址 轉(zhuǎn)換方法來保持地址信息的同時，能夠按照全頁面操作來寫入數(shù)據(jù)。 結(jié)果，能夠通過執(zhí)行全頁面操作一次來讀取或者寫入單個圖像的數(shù)據(jù)， 而無需重新輸入地址。因此，在本發(fā)明的半導體存儲器件l內(nèi)，能夠減 少用于重新輸入地址和命令的時間以及用于預充電操作的時間，結(jié)果 是能夠以高速訪問存儲器。
實施例8
在本發(fā)明的實施例8內(nèi)，說明下述示例，其中，當在執(zhí)行數(shù)據(jù)寫入 操作之前寫入數(shù)據(jù)時對于在單元陣列內(nèi)的存儲單元執(zhí)行一次復位操 作。圖33是示出按照實施例8的字線選擇器16、存儲器單元陣列17和讀 出放大器/寫入放大器18的詳細方框圖。注意圖33示出了邏輯電路12為 用于產(chǎn)生后述的清除信號CLR的框。
如圖33內(nèi)所示，字線選擇器16除了用于選擇性地驅(qū)動字線X的字線 選擇器的功能之外還包括復位控制單元16a。復位控制電路16a響應(yīng)于例 如從邏輯電路12輸出的清除信號CLR來向單元陣列的位線DT施加復位 電勢(例如地電勢)。單元陣列17包括位線對Y，每個包括位線DT 和位線DB;以及存儲單元MC，每個被連接在位線DT和位線DB之一與 每條字線X之間。存儲單元MC是用于存儲數(shù)據(jù)的存儲元件。注意，在 圖33內(nèi)，為了簡化說明而僅僅示出四條字線X和四個位線對Y，但是實
際上，提供了更多的字線X和更多的位線對Y。寫入放大器/讀出放大器 18包括讀出放大器SA和寫入放大器WA。在那些電路內(nèi)，可以共同地使
31
用相同的電路。圖33僅僅圖解了寫入放大器WA，其涉及作為實施例7
的特性的操作。
在這種情況下，說明按照實施例8的半導體存儲器件11的數(shù)據(jù)寫入 操作。圖34是示出數(shù)據(jù)寫入操作的時序圖。在圖34內(nèi)所示的示例內(nèi)， 數(shù)據(jù)"1"被寫入到連接到第O字線X和第O位線對Y的存儲單元MC內(nèi)， 并且數(shù)據(jù)"0"被寫入其他存儲單元MC內(nèi)。如圖34內(nèi)所示，在所述寫 入操作內(nèi)，在時鐘CL1的時間輸入Y地址以及操作開始命令ACT，并且 在時鐘CL3的時間輸入X地址和輸入數(shù)據(jù)以及寫入命令WRT。然后，響 應(yīng)于在時鐘CL3的時間的寫入命令WRT、 X地址和輸入數(shù)據(jù)的輸入，清 除信號CLR在時鐘CL3的和時鐘CL4之間的時段期間上升。按照清除信 號CLR的上升，位線DT從預充電電壓(例如VDD/2)變?yōu)榈碗娖?。?一方面，與位線DT相反，位線DB由于寫入放大器的放大操作而從預充 電電壓(例如VDD/2)變?yōu)楦唠娖健＝Y(jié)果，每個位線對被設(shè)置為數(shù)據(jù)"0" 的狀態(tài)。換句話說，所有的存儲單元MC保存數(shù)據(jù)"0"。在時鐘CL4 后的時段期間，清除信號CLR降落，以便向存儲單元MC內(nèi)寫入數(shù)據(jù)。
然后，在從時鐘CL4起的時段期間向存儲單元MC內(nèi)寫入數(shù)據(jù)。在 圖34內(nèi)所示的示例內(nèi)，被寫入數(shù)據(jù)"1"的存儲單元MC的數(shù)量是1 (僅 僅連接到第O位線對Y的存儲單元)。因為這個原因，因此在時鐘CL4 的時間反相第O位線對Y的電勢，由此向連接到第O位線對Y的存儲單元 MC內(nèi)寫入數(shù)據(jù)"1"。在這種情況下，在實施例7內(nèi)，對于被寫入數(shù)據(jù) "0"的存儲單元MC，不執(zhí)行寫入操作，因為存儲單元的復位值和要 寫入的數(shù)據(jù)的值相同。
如上所述，在按照實施例8的半導體存儲器件1內(nèi)，在數(shù)據(jù)被寫入 存儲單元MC之前將存儲單元MC復位一次，并且僅僅對于具有與在復 位狀態(tài)內(nèi)的數(shù)據(jù)值不同的數(shù)據(jù)值的存儲單元MC執(zhí)行數(shù)據(jù)寫入操作。具 體地，即使當另一個數(shù)據(jù)已經(jīng)被寫入存儲單元MC內(nèi)時，通過復位操作 來復位在存儲單元MC內(nèi)存儲的數(shù)據(jù)。結(jié)果，在按照實施例8的半導體
存儲器件1中，與在存儲單元MC內(nèi)存儲的數(shù)據(jù)無關(guān)，其后僅僅對于具 有與在復位狀態(tài)內(nèi)的值不同的值的寫入數(shù)據(jù)的存儲單元MC執(zhí)行寫入
操作。因此，能夠減少要經(jīng)受數(shù)據(jù)寫入操作的存儲單元MC的數(shù)量，結(jié)
果是能夠減少用于數(shù)據(jù)寫入操作所需要的時間。
實施例9
在本發(fā)明的實施例9內(nèi)所示的示例內(nèi)，按照實施例l的半導體存儲 器件1的地址轉(zhuǎn)換電路15被替換為與其他塊不同的半導體器件。圖35是 示出按照實施例9的半導體存儲器件1的方框圖。如圖35內(nèi)所示，按照 實施例9的半導體存儲器件1被提供作為半導體器件，該半導體器件與
在實施例l的半導體器件的不同之處在于，以不同的方式提供了具有除 了地址轉(zhuǎn)換電路15之外的塊的存儲器la以及以不同的方式提供了地址 轉(zhuǎn)換電路15。地址轉(zhuǎn)換電路15被提供在存儲器la和CPU 30之間，按照 實施例9的地址轉(zhuǎn)換電路15從CPU 30接收X地址和Y地址，并且以與在 上述實施例內(nèi)相同的方式來將所接收的X地址和Y地址轉(zhuǎn)換為單元陣列 行地址CAX和單元陣列列地址CAY，由此向存儲器la輸出X地址和Y地 址。注意，在實施例9內(nèi)，還從CPU30向存儲器la直接地輸入命令和數(shù) 據(jù)。
在向典型的SDRAM等發(fā)送地址數(shù)據(jù)的情況下，CPU 30發(fā)送對應(yīng)于 單元陣列行地址CAX的Y地址以及操作開始命令ACT，并且也發(fā)送對應(yīng) 于單元陣列列地址CAY的X地址以及讀取命令RED或者寫入命令 WRT。然后，地址轉(zhuǎn)換電路15通過使用X地址和Y地址的每個的一部分 來產(chǎn)生要輸入到存儲器la的單元陣列行地址CAX和單元陣列列地址 CAY。因此，在實施例9內(nèi)，將用于CPU30的地址數(shù)據(jù)發(fā)送方法改變?yōu)?與其他實施例不同的方法。
圖36是示出按照實施例9的讀取操作的時序圖。在圖36內(nèi)所示的示 例內(nèi)，向按照實施例9的半導體存儲器件1應(yīng)用與在圖29內(nèi)所示的類似 的操作。如圖36內(nèi)所示，在實施例9內(nèi)，CPU30發(fā)送操作開始命令ACT
以及被用作單元陣列行地址CAX的、Y地址的從第5比特到第7比特的比 特。然后，地址轉(zhuǎn)換電路15基于所接收的地址數(shù)據(jù)而向存儲器la輸出 單元陣列行地址CAX。之后，讀取命令READ以及被用作單元陣列列地 址CAY的、Y地址的從第1比特到第4比特的比特和X地址的從第1比特 到第3比特的比特被發(fā)送。然后，地址轉(zhuǎn)換電路15根據(jù)所接收的地址數(shù) 據(jù)向存儲器la輸出單元陣列列地址CAY。
圖37是示出按照實施例9的寫入操作的時序圖。在圖37內(nèi)所示的示 例內(nèi)，向按照實施例9的半導體存儲器件1應(yīng)用與在圖30內(nèi)所示的類似 的操作。如圖37內(nèi)所示，在實施例9內(nèi)，CPU30向地址轉(zhuǎn)換電路15發(fā)送 操作開始命令ACT以及用作單元陣列行地址CAX的、Y地址的從第5比 特到第7比特的比特。然后，地址轉(zhuǎn)換電路15根據(jù)所接收的地址數(shù)據(jù)來 向存儲器la輸出單元陣列行地址CAX。之后，CPU 30向地址轉(zhuǎn)換電路 15發(fā)送讀取命令RED以及被用作單元陣列列地址CAY的、Y地址的從第 1比特到第4比特的比特和X地址的從第1比特到第3比特的比特。然后， 地址轉(zhuǎn)換電路15根據(jù)所接收的地址數(shù)據(jù)向存儲器la輸出單元陣列列地 址CAY。
如上所述，通過改變CPU30的地址輸出方法，即使當?shù)刂忿D(zhuǎn)換電 路15被提供作為另一個半導體器件時，能夠?qū)崿F(xiàn)與上述實施例的那些 相同的操作。而且，當另一個半導體器件被提供作為地址轉(zhuǎn)換電路15 時，典型存儲器的使用使得能夠減少功耗和進行高速存儲器訪問，就像在上述的實施例內(nèi)那樣。
實施例IO
在實施例9內(nèi)，需要選擇和輸出每次要由CPU30輸出的地址數(shù)據(jù)。 在選擇性輸出地址的情況下，產(chǎn)生問題CPU 30的操作復雜。鑒于這一點，在本發(fā)明的實施例10內(nèi)，在按照實施例9的地址轉(zhuǎn)換電路15的前 級處，提供了鎖存電路31。圖38示出了包括鎖存電路31的半導體存儲器件l的方框圖。鎖存電路31接收從CPU 30輸出的地址數(shù)據(jù)和命令數(shù)據(jù)，并且暫時
存儲地址數(shù)據(jù)，由此響應(yīng)于所接收的命令而選擇性地輸出地址。鎖存
電路31向地址轉(zhuǎn)換電路15與所選擇的地址數(shù)據(jù)同步地輸出接收的命令 數(shù)據(jù)。例如，當鎖存電路31從CPU 30接收X地址和Y地址并且CPU 30 輸出操作開始命令ACT時，鎖存電路31與操作開始命令ACT同步地輸 出用作單元陣列行地址CAX的、Y地址的從第5比特到第7比特的比特。 而且，當CPU 30輸出讀取命令RED或者寫入命令WRT時，鎖存電路31 與讀取命令RED或者寫入命令WRT同步地輸出用作單元陣列列地址 CAY的、Y地址的的從第1比特到第4比特的比特和X地址的從第1比特 到第3比特的比特。
圖39是示出按照實施例10的讀取操作的時序圖。在圖39內(nèi)所示的 示例內(nèi)，向按照實施例10的半導體存儲器件1應(yīng)用與在圖29內(nèi)所示類似 的操作。如圖39內(nèi)所示，在實施例10內(nèi)，CPU30發(fā)送X地址和Y地址以 及操作開始命令ACT。然后，鎖存電路31向地址轉(zhuǎn)換電路15發(fā)送操作 開始命令ACT以及用作單元陣列行地址CAX的、Y地址的從第5比特到 第7比特的比特。地址轉(zhuǎn)換電路15根據(jù)所接收的地址數(shù)據(jù)來向存儲器la 輸出單元陣列行地址CAX。之后，鎖存電路31向地址轉(zhuǎn)換電路15發(fā)送 讀取命令RED以及用作單元陣列列地址CAY的、Y地址的從第l比特到 第4比特的比特和X地址的從第1比特到第3比特的比特。地址轉(zhuǎn)換電路 15根據(jù)所接收的地址數(shù)據(jù)來向存儲器la輸出單元陣列列地址CAY。
進一步地，圖40是示出按照實施例10的寫入操作的時序圖。在圖 40內(nèi)所示的示例內(nèi)，向按照實施例10的半導體存儲器件1應(yīng)用類似于在 圖30內(nèi)所示的操作的操作。如圖40內(nèi)所示，在實施例10內(nèi)，鎖存電路 31與操作開始命令ACT同步地向地址轉(zhuǎn)換電路15發(fā)送被用作單元陣列 行地址CAX的、Y地址的從第5比特到第7比特的比特。然后，地址轉(zhuǎn)換 電路15根據(jù)所接收的地址數(shù)據(jù)向存儲器la輸出單元陣列行地址CAX。 之后，鎖存電路31向地址轉(zhuǎn)換電路15發(fā)送寫入命令WRT以及被用作單
元陣列列地址CAY的、Y地址的從第1比特到第4比特的比特和X地址的 從第1比特到第3比特的比特。地址轉(zhuǎn)換電路15根據(jù)所接收的地址數(shù)據(jù) 向存儲器la輸出單元陣列列地址CAY。
如上所述，通過提供按照實施例10的鎖存電路31， CPU30能夠輸 出地址而不選擇要輸出的地址。結(jié)果，簡化CPU 30的操作，并且能夠 簡單地設(shè)計要在CPU 30上運行的程序。
顯然，本發(fā)明不限于上述實施例，而是在不脫離本發(fā)明的范圍和 精神的情況下可以修改和改變本發(fā)明。例如，本發(fā)明能夠被應(yīng)用到具 有以網(wǎng)格模式排列的存儲單元的任何存儲器件。本發(fā)明能夠被應(yīng)用到 不僅DRAM還有閃存存儲器等。在上述的說明內(nèi)，主要描述了數(shù)據(jù)讀 取操作，但是也能夠在寫入操作內(nèi)獲得與讀取操作相同的效果。而且， 也能夠通過程序說明來實現(xiàn)上述的轉(zhuǎn)換方法和輸入地址的輸入方法。 當通過使用程序來實現(xiàn)上述的操作時，無需改變硬件。
權(quán)利要求
1. 一種半導體存儲器件，用于基于數(shù)據(jù)的坐標信息來存儲限定多維空間的數(shù)據(jù)，所述半導體存儲器件包括單元陣列，包括以網(wǎng)格模式排列的存儲單元，用于存儲所述數(shù)據(jù)；字線選擇器，用于選擇和驅(qū)動多條字線的任何一條以激活在行方向上排列的所述存儲單元；多個寫入放大器和多個讀出放大器，用于向在列方向上排列的所述存儲單元寫入數(shù)據(jù)和從其讀取數(shù)據(jù)；放大器選擇器，用于選擇所述多個寫入放大器的任何一個和所述多個讀出放大器的任何一個，以便向所述多個寫入放大器的所選擇的一個輸入所述數(shù)據(jù)和從所述多個讀出放大器的所選擇的一個輸出所述數(shù)據(jù)；以及地址轉(zhuǎn)換電路，用于根據(jù)所述數(shù)據(jù)的所述坐標信息產(chǎn)生要向所述字線選擇器提供的行地址，并且通過將所述數(shù)據(jù)的所述坐標信息轉(zhuǎn)換為一維信息來產(chǎn)生要向所述放大器選擇器提供的列地址。
2. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述地址轉(zhuǎn)換 電路通過使用具有共同值的多個數(shù)據(jù)的比特值作為指示所述坐標信息 的地址值，來產(chǎn)生行地址。
3. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述地址轉(zhuǎn)換 電路通過使用具有不同值的多個數(shù)據(jù)的比特值的組合作為指示所述坐 標信息的地址值，來產(chǎn)生所述列地址。
4. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述地址轉(zhuǎn)換 電路向與所述數(shù)據(jù)相關(guān)聯(lián)的輸入/輸出端子編號分配端子地址，以使用 所述端子地址和所述坐標信息的組合來產(chǎn)生所述列地址。
5. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述地址轉(zhuǎn)換 電路當通過使用多個比特設(shè)置所述數(shù)據(jù)的值時，向所述多個比特的每 個比特分配數(shù)據(jù)地址，以通過使用所述數(shù)據(jù)地址和所述坐標信息的組 合來產(chǎn)生所述列地址。
6. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述地址轉(zhuǎn)換 電路將所述空間的大小劃分為小空間，每個小空間具有通過使用由2的 冪表示的數(shù)據(jù)的數(shù)量限定的大小，并且所述地址轉(zhuǎn)換電路向用于表示 每個所述小空間的編號分配小空間地址，以通過使用所述小空間地址 和所述坐標信息的組合來產(chǎn)生所述列地址。
7. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述地址轉(zhuǎn)換電路包括對應(yīng)于所述數(shù)據(jù)的所述空間的每個大小的多個圖像映射電 路，并且響應(yīng)于用于指定所述數(shù)據(jù)的所述空間的大小的圖像大小選擇 信號來選擇所述圖像映射電路之一。
8. 根據(jù)權(quán)利要求7所述的半導體存儲器件，其中，所述多個圖像 映射電路每個都根據(jù)對于所述數(shù)據(jù)的所述空間的每個大小預先規(guī)定的 規(guī)則執(zhí)行地址轉(zhuǎn)換。
9. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述半導體存 儲器件執(zhí)行突發(fā)操作，以順序地輸入和輸出多個數(shù)據(jù)。
10. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述半導體存 儲器件執(zhí)行全頁面操作，以通過一次地址輸入訪問連接到單條字線的 多個存儲單元。
11. 根據(jù)權(quán)利要求l所述的半導體存儲器件，還包括復位控制電 路，用于控制所有的所述存儲單元使之在將所述數(shù)據(jù)寫入到所述多個 存儲單元之前進入復位狀態(tài)。
12. 根據(jù)權(quán)利要求l所述的半導體存儲器件，其中，所述半導體存 儲器件被形成在半導體基板上，所述半導體基板具有與其他功能塊不 同的所述地址轉(zhuǎn)換電路。
13. 根據(jù)權(quán)利要求12所述的半導體存儲器件，還包括鎖存電路， 用于暫時存儲從發(fā)送側(cè)器件向所述地址轉(zhuǎn)換電路的前級發(fā)送的地址數(shù) 據(jù)，以便響應(yīng)于從所述發(fā)送側(cè)器件發(fā)送的命令信號而向所述地址轉(zhuǎn)換 電路發(fā)送從所述地址數(shù)據(jù)當中選擇的地址數(shù)據(jù)，所述命令信號用于指 定所述半導體存儲器件的操作。
14. 一種用于半導體存儲器件的數(shù)據(jù)存儲方法，所述半導體存儲 器件包括具有以網(wǎng)格模式排列的存儲單元的單元陣列，用于根據(jù)數(shù)據(jù) 的坐標信息來存儲限定多維空間的數(shù)據(jù)，所述數(shù)據(jù)存儲方法包括基于所述數(shù)據(jù)的所述坐標信息當中的單個坐標信息來確定存儲所 述數(shù)據(jù)的行地址；并且基于被轉(zhuǎn)換為一維信息的所述坐標信息來確定存儲所述數(shù)據(jù)的列 地址。
全文摘要
按照本發(fā)明的一個方面，提供了一種半導體存儲器件，用于基于數(shù)據(jù)的坐標信息而存儲限定多維空間的數(shù)據(jù)，包括單元陣列，具有以網(wǎng)格模式排列的存儲單元，用于存儲數(shù)據(jù)；字線選擇器，用于選擇和驅(qū)動多條字線的任何一條，其激活在行方向上排列的存儲單元；寫入放大器和多個讀出放大器，用于向在列方向上排列的存儲單元寫入數(shù)據(jù)和從其讀取數(shù)據(jù)；放大器選擇器，用于向所選擇的一個寫入放大器輸入數(shù)據(jù)和從所選擇的讀出放大器輸出數(shù)據(jù)；以及，地址轉(zhuǎn)換電路，根據(jù)數(shù)據(jù)的坐標信息產(chǎn)生要向字線選擇器提供的行地址，并且通過將數(shù)據(jù)的坐標信息轉(zhuǎn)換為一維信息來產(chǎn)生要被提供到放大器選擇器的列地址。
文檔編號G11C8/10GK101383184SQ20081014403
公開日2009年3月11日 申請日期2008年7月23日 優(yōu)先權(quán)日2007年7月23日
發(fā)明者中村博功, 牛越謙一, 石崎達也, 黑川敬之 申請人:恩益禧電子股份有限公司