專利名稱：一種存儲器元件及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于高密度存儲器元件及此元件的操作方法，基于包括硫族 化合物材料在內(nèi)的相變存儲材料及其它可編程電阻材料。
背景技術(shù)：
相變存儲材料，諸如硫族化合物材料及類似材料可在集成電路中通過 施加電流而在非晶態(tài)與結(jié)晶態(tài)之間進(jìn)行相變。大致上非晶態(tài)的特征在于其 電阻高于結(jié)晶態(tài)，這種情況可輕易地被感測而儲存數(shù)據(jù)。這些屬性有利于 使用可編程電阻材料來形成以隨機(jī)存取方式讀取及寫入的非易失存儲器 電路。
從非晶態(tài)到結(jié)晶態(tài)的變化一般是可透過低電流操作。相反地，從結(jié)晶 態(tài)到非晶態(tài)的變化(在本發(fā)明中稱為"復(fù)位") 一般是需要高電流來達(dá)成，包 括短時間的高電流密度脈沖來熔化或擊穿晶質(zhì)結(jié)構(gòu)，之后相變材料迅速地 冷卻，結(jié)束相變過程并且允許至少一部份相變材料穩(wěn)定于非晶態(tài)。
在相變存儲器中，通過在相變材料的主動區(qū)域內(nèi)引起非晶態(tài)與結(jié)晶態(tài) 之間的轉(zhuǎn)換來儲存數(shù)據(jù)。圖1是具有二種狀態(tài)中的一個(儲存單個位數(shù)據(jù))
的存儲單元的曲線圖，其中低電阻設(shè)置(編程)狀態(tài)100及高電阻復(fù)位(擦除) 狀態(tài)102分別具有不重疊的電阻范圍。
低電阻設(shè)置狀態(tài)100的最高電阻R,與高電阻復(fù)位狀態(tài)102的最低電 阻R2之間的差定義為讀取范圍101，電阻區(qū)隔帶101用于區(qū)別處于設(shè)置狀 態(tài)100的存儲單元與處于復(fù)位狀態(tài)102的存儲單元。通過確定存儲單元的 電阻對應(yīng)于低電阻狀態(tài)100或是對應(yīng)于高電阻狀態(tài)102來確定存儲單元內(nèi) 儲存的數(shù)據(jù)，例如通過測量存儲單元電阻卨—J二或是低于電阻區(qū)隔帶101中 的臨界電阻值RsAl03。
為了可靠地區(qū)別復(fù)位狀態(tài)102和設(shè)置狀態(tài)100，重要的是維持相對大 的電阻區(qū)隔帶IOI。然而，己經(jīng)觀察到處于復(fù)位狀態(tài)102的某些相變存儲單元可能會退化成所謂的"拖尾位(tailing bit)"效應(yīng)，其中存儲單元的電阻 隨時間提前降低到臨界電阻值RSA103以下，導(dǎo)致這些存儲單元的數(shù)據(jù)保 持問題以及位錯誤。錯誤修正編碼(Error Correction Coding, ECC)可用于解 決拖尾位問題，但需要以寫入效率、讀取速度以及芯片尺寸為代價。
因而，希望提供一種在沒有ECC的情況下解決這些數(shù)據(jù)保持問題并 且產(chǎn)生改良的數(shù)據(jù)儲存效能的存儲單元結(jié)構(gòu)以及這些結(jié)構(gòu)的操作方法。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的一個目的在于提供一種存儲器元件，包括存儲單 元，此存儲單元包括第一電極、第二電極以及具有沿第一電極與第二電極 之間的電極間電流路徑串聯(lián)掃夂列的第 一 主動區(qū)域及第二主動區(qū)域的相變 材料。存儲器元件包括驅(qū)動電路，適于施加驅(qū)動電壓或電流至存儲單元以 儲存位。驅(qū)動電壓或電流包括第一驅(qū)動電壓或電流，適于通過在第一主動 區(qū)域及第二主動區(qū)域內(nèi)均產(chǎn)生高電阻條件而在存儲單元內(nèi)建立高電阻狀 態(tài)，以在存儲單元內(nèi)儲存位的第一值。高ili阻狀態(tài)有一最小電阻，該最小 電阻代表至少 一主動區(qū)域處于高電阻條件。驅(qū)動電壓或電流還包括第二驅(qū) 動電壓或電流，適于通過在第一主動區(qū)域及第二主動區(qū)域內(nèi)均產(chǎn)生低電阻 條件而在存儲單元內(nèi)建立低電阻狀態(tài)，以在存儲單元內(nèi)儲存位的第二值。 低電阻狀態(tài)具有儲存第一主動區(qū)域及第二主動區(qū)域均處于低電阻條件的 最大電阻。存儲器元件還包括感測電路，以通過確定存儲單元的電阻對應(yīng) 于低電阻狀態(tài)或是對應(yīng)于高電阻狀態(tài)而感測位值。
本發(fā)明的另一個目的在于提供一種存儲單元的操作方法，此存儲單元 包括第一電極、第二電極以及具有沿第一電極與第二電極之間的電極間電 流路徑串聯(lián)排列的第一主動區(qū)域及第二主動區(qū)域的相變材料。此方法包括 確定要儲存于存儲單元內(nèi)的位的數(shù)據(jù)值。如果數(shù)據(jù)值是第一值，則施加第 一驅(qū)動電壓或電流于存儲單元，第一驅(qū)動電壓或電流適于通過在第一主動 區(qū)域及第二主動區(qū)域內(nèi)均產(chǎn)生高電阻條件而在存儲單元內(nèi)建立高電阻狀 態(tài)，以儲存位的第-一值。高電阻狀態(tài)具有儲存至少一主動區(qū)域處于高電阻 條件的最小電阻。如果數(shù)據(jù)值是第二值，則施加第二驅(qū)動電壓或電流，第 二驅(qū)動電壓或電流適于通過在第一主動區(qū)域及第二主動區(qū)域內(nèi)均產(chǎn)生低電阻條件而在存儲單元內(nèi)建立低電阻狀態(tài)，以儲存位的第二值。此方法包 括通過確定存儲單元的電阻對應(yīng)于低電阻狀態(tài)或是高電阻狀態(tài)來確定儲 存于存儲單元內(nèi)的位的數(shù)據(jù)值。
由于存儲單元的高電阻狀態(tài)有一最小電阻，此最小電阻代表至少一主 動區(qū)域處于高電阻條件，本發(fā)明允許即便一主動區(qū)域經(jīng)歷拖尾位效應(yīng)后仍 能確定儲存的數(shù)據(jù)值。因而，可以在不使用ECC的情況下顯著地降低存 儲單元陣列的拖尾位故障率。
在閱讀附圖、詳細(xì)描述以及權(quán)利要求范圍后可以看到本發(fā)明的其它方 面及優(yōu)點(diǎn)。


圖1是具有低電阻設(shè)置狀態(tài)和高電阻復(fù)位狀態(tài)兩種狀態(tài)中的一種狀態(tài) 的存儲單元的圖形分布。
圖2A至圖2C是具有單個主動區(qū)域的相變材料存儲器單元的三種現(xiàn) 有技術(shù)相變存儲單元的示意圖。
圖3A至圖3E是存儲器元件的現(xiàn)有技術(shù)結(jié)構(gòu)的橫截面圖。
圖4A、圖4B、圖5A、圖5B顯示了處于復(fù)位狀態(tài)的存儲單元的拖尾 位效應(yīng)的可能先期錯誤模型。
圖6是處于復(fù)位狀態(tài)的存儲單元在烘烤過不同時間之后的測量電阻分 布數(shù)據(jù)，用來顯示拖尾位效應(yīng)。
圖7是顯示第一次烘烤和第二次烘烤之后的存儲單元電阻分布的三維 等高圖。
圖8A至圖8B是進(jìn)一歩展示拖尾位效應(yīng)的隨機(jī)性的電阻分布。
圖9是陣列的映像圖，其中映像圖上的點(diǎn)代表第一次烘烤和第二次烘
烤后的電阻比率差異大于10的存儲單元的位置。
圖IOA至圖10B是具有與開關(guān)元件串聯(lián)排列的兩個主動區(qū)域的存儲
單元的示意圖。
圖11A顯示了具有沿電極間路徑串聯(lián)排列的多個主動區(qū)域的存儲單 元的編程方法。
圖11B顯示了儲存于具有沿電極間'li流路徑串聯(lián)排列的多個主動區(qū)域的選定存儲單元內(nèi)的單個位的感測方法。
圖12是包括存儲器陣列的集成電路的簡化方塊圖，存儲器陣列由適 于儲存一個數(shù)據(jù)位且具有串聯(lián)排列的二或多個主動區(qū)域的存儲單元實現(xiàn)。
圖13顯示了存儲器陣列的一部份。
圖14顯示了 1T1R存儲單元的陣列的測量電阻分布以及1T2R存儲單 元的陣列的計算電阻分布。
圖15A至圖15B是進(jìn)一步顯示第二主動區(qū)域的保護(hù)效果的陣列映像圖。
圖16是1T1R和1T2R存儲單元在不同溫度下的陣列內(nèi)存儲單元的故 障率隨時間變化的曲線圖。
圖17是具有沿第一和第二電極之間的電極間電流路徑串聯(lián)排列的第 一及第二主動區(qū)域的第一存儲單元的橫截面圖。
圖18是具有沿第一和第二電極之間的電極間電流路徑串聯(lián)排列的第 一及第二主動區(qū)域的第二存儲單元的橫截面圖。
圖19是具有沿第一和第二電極之間的電極間電流路徑串聯(lián)排列的第 一及第二主動區(qū)域的第三存儲單元的橫截面圖。
圖20是具有沿第 和第二電極之間的電極間電流路徑串聯(lián)排列的第 一及第二主動區(qū)域的第四存儲單元的橫截面圖。
圖21是具有沿第---和第二電極之間的電極間電流路徑串聯(lián)排列的第 一及第二主動區(qū)域的第五存儲單元的橫截面圖。
圖22是具有沿第 -和第二電極之間的電極間電流路徑串聯(lián)排列的第 一及第二主動區(qū)域的第六存儲單元的橫截面圖。主要元件符號說明
100:低電阻設(shè)置狀態(tài)
101:電阻區(qū)隔帶
102:高電阻復(fù)位狀態(tài)
103:參考電阻值 200:存儲單元 202:存儲單元 204:存儲單元210:場效晶體管 212:雙極結(jié)晶體管
214: 二極管 220:存儲器單元 230:位線 240:字線 312:第一電極 313:電介質(zhì)間隙壁 314:第二電極 315:寬度 318:主動區(qū)域 321:寬度
322:第一電極 323:頂面 324:第二電極 328:主動區(qū)域 329:底面
331:側(cè)壁表面
332:第一電極 334:第二電極 335:電介質(zhì)間隙壁 338:主動區(qū)域
341:寬度
342:第一電極 343:頂面 344:第一電極 348:主動區(qū)域 349:底面 351:寬度 352:第二電極353:寬度
354:第一電極
358:主動區(qū)域
400:存儲單元
410:主動區(qū)域
412:頂部電極
414:底部電極
416:存儲器單元
420:晶質(zhì)區(qū)域
500:存儲單元
510:主動區(qū)域
520:晶質(zhì)區(qū)域
550:低電阻路徑
800:電阻分布
810:電阻分布
820:電阻分布
830:電阻分布
840:電阻分布
1010:存取元件
1020:第一主動區(qū)域
1030:第二主動區(qū)域
1040:第一電極
1050:第二電極
l跳步驟
mo:步驟
1120:步驟
1150:步驟
l跳步驟
1170:步驟
1210:集成電路1212:存儲器陣列 1214:字線譯碼器 1216:字線 1218:位線譯碼器 1220:位線
1222:總線
1224:感測電路(感測放大器)以及數(shù)據(jù)輸入結(jié)構(gòu) 1226:數(shù)據(jù)總線 1228:數(shù)據(jù)輸入線
1230:其它電路 1232:數(shù)據(jù)輸出線 1234:控制器
1236:驅(qū)動電路電壓及電流源 1330:存儲單元
1332:存儲單元 1334:存儲單元 1336:存儲單元
1340:主動區(qū)域
1342:主動區(qū)^或 1344:主動區(qū)域 1346:主動區(qū)域 1354:源極線 1355:源極線終端電路 1356:字線 1358:字線
1360:位線
1362:位線 1380:電流路徑 1400:電阻分布 1410:電阻分布1420:電阻分布 1430:電阻分布 1450:參考電阻值 1700:第一存儲單元 1710:內(nèi)部電極 1712:寬度 1714:接觸面 1716:接觸面 1720:第一存儲器單元
1722:主動區(qū)域
1730:第二存儲器單元
1732:主動區(qū)域
1740:底部電極(第--電極)
1750:頂部電極(第二電極)
1760:導(dǎo)電接觸接點(diǎn)
1770:導(dǎo)電介層接點(diǎn)
1800:第二存儲單元
1810:內(nèi)部電極
1812:寬度
1814:接觸面
1816:接觸面
1820:第一存儲器單元
1822:第一主動區(qū)域
1830:第二存儲器單元
1832:第二主動區(qū)域
1840:第一電極 1850:第二電極 I860:導(dǎo)電接觸接點(diǎn) 1870:導(dǎo)電介層接點(diǎn) 1900:第三存儲單元1920:存儲器單元 1922:第一主動區(qū)域
1926:寬度 1928:厚度
1932:第二主動區(qū)域
1940:第一電極
1942:寬度 1944:第一接觸面
1950:第二電極
1952:寬度 1954:第二接觸面
I960:導(dǎo)電接觸接點(diǎn) 1970:導(dǎo)電介層接點(diǎn) 2000:第四存儲單元 2010:內(nèi)部電極 2012:寬度
2020:第一存儲器單元 2022:第一主動區(qū)域 2030:第二存儲器單元 2032:第二主動區(qū)域 2034:第二接觸面 2040:第一電極 2042:寬度 2044:第一接觸面 2050:第二電極 2060:導(dǎo)電接觸接點(diǎn) 2070:電極
2100:第五存儲單元 2102a:第一部份 2102b:第二部份2120a:存儲器單元
2120b:存儲器單元
2122:第一主動區(qū)域
2132:第二主動區(qū)域
2140a:底部電極(第
2140b:底部電極
2150a:頂部電極
2150b:頂部電極(第
2160a:導(dǎo)電接觸接點(diǎn)
2160b:導(dǎo)電接觸接點(diǎn)
2170a:導(dǎo)電介層接點(diǎn)
2170b:導(dǎo)電介層接點(diǎn)
2180:線
2200:第六存儲單元
2202a:第一部份
2202b:第二部份
2220a:存儲器單元
2220b:存儲器單元
2222:第一主動區(qū)域
2232:第二主動區(qū)域
2240a:底部電極(第
2240b:底部電極
2250a:頂部電極
2250b:頂部電極(第
2260a:導(dǎo)電接觸接點(diǎn)
2260b:導(dǎo)電接觸接點(diǎn)
2270a:導(dǎo)電介層接點(diǎn)
2270b:導(dǎo)電介層接點(diǎn)
2280:摻雜區(qū)域
2282:摻雜區(qū)域
電極)
162290:半導(dǎo)體襯底 2292:柵極 Rl:最高電阻 R2:最低電阻
RSA:參考電阻
Ridx:第一電阻指標(biāo)
Ridy:第二電阻指標(biāo)
具體實施例方式
本發(fā)明的后續(xù)描述參照特定的結(jié)構(gòu)實施例及方法。要理解，并不意圖 將本發(fā)明局限于具體公開的實施例及方法，而是可以使用其它特征、元件、 方法以及實施例來實施本發(fā)明。描述優(yōu)選實施例是為了說明本發(fā)明，而不 是限制其范圍。本領(lǐng)域熟知此項技藝者應(yīng)該意識到可以對后續(xù)描述進(jìn)行各 種等同變化。在不同實施例中相似的元件由相似的參考標(biāo)記共同表示。
圖2A至圖2C分別是具有相變材料存儲器單元220的三種現(xiàn)有技術(shù) 相變存儲單元的示意圖，相變材料存儲器單元220帶有單個主動區(qū)域(在圖 中由可變電阻表示)，并且耦接到選擇元件，例如晶體管或二極管。
圖2A是使用場效晶體管(field effect transistor, FET) 210作為選擇元件 的現(xiàn)有技術(shù)存儲單元200的不意圖。在第-方向上延伸的字線240耦接到 FET 210的柵極，并且存儲器單元220將FET 210的漏極耦接到在第二方 向上延伸的位線230。
圖2B是與圖2A類似的存儲單元202的示意圖，除了存取元件由雙 極結(jié)晶體管(bipolar junction transistor, BJT) 212實現(xiàn)，而圖2C是與圖2A 類似的存儲單元204的示意圖，除了存取元件由二極管214實現(xiàn)。
讀取或?qū)懭氩僮骺赏ㄟ^向字線240及位線230施加適當(dāng)?shù)碾妷簛懋a(chǎn)生 流經(jīng)存儲器單元220的電流來實現(xiàn)。所施加的電壓的電平及持續(xù)時間取決 于所進(jìn)行的操作，例如讀取操作或?qū)懭氩僮鳌?br> 圖3A至圖3E是存儲器單元220的現(xiàn)有技術(shù)結(jié)構(gòu)的橫截面圖。
圖3A是存儲器單元220的第一結(jié)構(gòu)的簡化橫截面圖，此存儲器單元 220耦接于第一電極312及第二電極314。例如，第一電極312耦接于存取元件(諸如二極管或晶體管)的端子，同時第二電極314耦接于位線。
具有寬度315的電介質(zhì)間隙壁313分隔第一電極312及第二電極314。 存儲器單元220的相變材料延伸過電介質(zhì)間隙壁313并且接觸第一電極 312及第二電極314，藉此定義位于第 一電極312及第二電極314之間的 電極間路徑，其路徑長度由電介質(zhì)間隙壁313的寬度315所定義。操作時， 隨著電流在第一電極312和第二電極314之間通過，并且流經(jīng)存儲器單元 220，存儲器單元220的相變材料的主動區(qū)域318比存儲器單元220的剩 余部份更快地加熱。
圖3B是存儲器單元220的第二結(jié)構(gòu)的簡化橫截面圖，此存儲器單元 220耦接于第一電極322及第二電極324。存儲器單元220的相變材料具 有主動區(qū)域328，并且分別在頂面323及底面329接觸第一電極322及第 二電極324。存儲器單元220的寬度321與第一電極322及第二電極324 的寬度相同。
圖3C是存儲器單元220的第三結(jié)構(gòu)的簡化橫截面圖，此耦接于第一 電極332及第二電極334，存儲器單元220的相變材料具有主動區(qū)域338。 第一電極332及第二電極334由電介質(zhì)間隙壁335分隔。第一電極332及 第二電極334以及電介質(zhì)間隙壁335具有側(cè)壁表面331。存儲器單元220 的相變材料位于側(cè)壁表面331上，并且延伸過電介質(zhì)間隙壁335以接觸第 一電極332及第二電極334。
圖3D是存儲器單元220的第四結(jié)構(gòu)的簡化橫截面圖，此存儲器單元 220耦接于第一電極342及第二電極344。存儲器單元220的相變材料具 有主動區(qū)域348并且分別在頂面及底面343、 349接觸第一電極342及第 二電極344。存儲器單元220的寬度341小于第 一電極342及第二電極344。
圖3E是存儲器單元220的第五結(jié)構(gòu)的簡化橫截面圖，此存儲器單元 220耦接于第一電極354及第二電極352。第一電極354的寬度351小于 第二電極352和存儲器單元220的寬度353。由于寬度351和寬度353之 間的差異，操作時，存儲器單元220的相變材料中的電流密度在鄰接第一 電極354的區(qū)域內(nèi)是最大的，導(dǎo)致主動區(qū)域358具有如圖所示的"蘑菇"形 狀。
如上文所描述的，陣列中處于高電阻復(fù)位狀態(tài)的某些存儲單元將經(jīng)歷
18拖尾位效應(yīng)，其中那些存儲單元的電阻下降，導(dǎo)致數(shù)據(jù)保持問題及位錯誤。 圖4和圖5顯示的是處于復(fù)位狀態(tài)的存儲單元的拖尾位效應(yīng)的可能先
期錯誤模型(possible early fail model)。由于經(jīng)歷拖尾位效應(yīng)的存儲單元的 初始復(fù)位電阻很高，而小的或其它不良主動區(qū)域不被認(rèn)為是可能的原因。 反而，在圖4和圖5所示的先期錯誤模型中，通常非晶質(zhì)主動區(qū)域內(nèi)的結(jié) 晶區(qū)域的隨機(jī)分布在烘烤過程中成長。對于經(jīng)歷拖尾位效應(yīng)的存儲單元， 結(jié)晶區(qū)域的隨機(jī)排列在形成貫穿主動區(qū)域的低電阻路徑之前，僅需要非常 短時間的成長。
圖4A顯示了具有頂部電極412及底部電極414以及包括相變材料的 存儲器單元416的"蘑菇型"存儲單元400。在復(fù)位時，存儲器單元416具 有大致上非晶質(zhì)的卞動區(qū)域410以及位于主動區(qū)域410內(nèi)隨機(jī)分布的晶質(zhì) 區(qū)域420。如圖4B所示，在烘烤之后，主動區(qū)域410內(nèi)的晶質(zhì)區(qū)域420 成長，但沒有形成貫穿主動區(qū)域410的完整低電阻路徑。因而，盡管圖4A 和圖4B所示的存儲單元的電阻有所下降，但不會經(jīng)歷拖尾位效應(yīng)。
圖5A和圖5B顯示了在主動區(qū)域510內(nèi)具有隨機(jī)分布的晶質(zhì)區(qū)域520 的存儲單元500。如圖5B所示，在烘烤后低電阻路徑550貫穿主動區(qū)域 510形成，導(dǎo)致圖5A和圖5B的存儲單元經(jīng)歷拖尾位效應(yīng)。
圖6是進(jìn)一步顯示拖尾位效應(yīng)的高電阻復(fù)位狀態(tài)的存儲單元的測量電 阻數(shù)據(jù)的曲線圖。復(fù)位狀態(tài)的存儲單元最初的電阻分布由標(biāo)記"第一次烘 烤前"的曲線所給出。如圖中所看到的，在130°C下的烘烤導(dǎo)致某些存儲 單元經(jīng)歷拖尾位效應(yīng)，隨著烘烤時間的增加，處于電阻分布的低電阻尾部 (曲線的最左側(cè)部份)的存儲單元數(shù)量增加。
在存儲單元的第一次烘烤實驗后，進(jìn)行復(fù)位操作以將存儲單元復(fù)位到 高電阻狀態(tài)，存儲單元的最終電阻分布如標(biāo)記"第二次烘烤前"的曲線所 示，并且實質(zhì)上與曲線"第一次烘烤前"相同。如從圖中所看到的，在130°C 下進(jìn)行第二次烘烤導(dǎo)致數(shù)量與第一次烘烤非常近似的存儲單元經(jīng)歷拖尾 位效應(yīng)。隨著烘烤時間的增加，處于電阻分布的低電阻尾部的存儲單元數(shù) 量再次增加。
如圖6所示，對于不同的烘烤時間而言，第一次烘烤及第二次烘烤后， 存儲單元的電阻分布非常類似。然而，如下文參照圖7和圖8更詳細(xì)描述的，己經(jīng)觀察到在第一次烘烤過程中經(jīng)歷拖尾位效應(yīng)的存儲單元不必與第 二次烘烤過程中經(jīng)歷拖尾位效應(yīng)的存儲單元相同，這表示在給定存儲單元 經(jīng)歷拖尾位效應(yīng)是隨機(jī)性發(fā)生。
圖7是分別在130°C下進(jìn)行第一次烘烤和第二次烘烤10小時后的存 儲單元電阻分布的三維等高圖。
在第一次烘烤之后，基于存儲單元的測量電阻為存儲單元分配第一電
阻指標(biāo)Ridx，各個第一電阻指標(biāo)Ridx與-一非重疊電阻范圍相關(guān)，且從最
低電阻到最高電阻依序排列。
在復(fù)位操作以及第二次烘烤后，再次測量各存儲單元的電阻，并基于
第二次烘烤后的存儲單元電阻分配第二電阻指標(biāo)Ridy，其中各個第二電阻 指標(biāo)Ridy和對應(yīng)Ridx代表同一電阻范圍(例如，Ridx=20以及Ridy=20代 表同一電阻范圍)。
如圖中所看到的，即便在第--次烘烤后給定Ridx中的每個存儲單元 的電阻處于相關(guān)的電阻范圍內(nèi)，但這些相同的存儲單元在第二次烘烤后的 電阻散布在Ridy的一定范圍上。
針對給定Ridx的存儲單元的所表現(xiàn)出來Ridy的范圍展示了拖尾位效 應(yīng)的明顯隨機(jī)性。例如，具有低Ridx的某些存儲單元具有高Ridy，這表 示在第一次烘烤中經(jīng)歷拖尾位效應(yīng)的某些存儲單元在第二次烘烤中不經(jīng) 歷拖尾位效應(yīng)。此外，具有高Ridx的某些存儲單元具有低Ricty，這表示 在第一次烘烤中不經(jīng)歷拖尾位效應(yīng)的某些存儲單元在第二次烘烤中經(jīng)歷 拖尾位效應(yīng)。
拖尾位效應(yīng)的隨機(jī)性進(jìn)一步顯示于圖8A中，其中顯示了在130°C下 進(jìn)行第一次烘烤10小時后由第一電阻指標(biāo)Ridx排列的512Kb陣列的存儲 單元的電阻分布800。
圖8A還包括第--電阻指標(biāo)Rick=20的88,221個存儲單元在第二次烘 烤后的Ridy電阻分布8()。如圖8A可以看到，分布810顯示了盡管全部 88,221個存儲單元的電阻在第一次烘烤處于與Ridx=20相關(guān)的電阻范圍 (因而沒有存儲單元經(jīng)歷拖尾位效應(yīng))，但在第二次烘烤后，相同的88,221 存儲單元的電阻分布810至少在Ridy—0到Ridy-21的范圍內(nèi)，其中某些
存儲單元經(jīng)歷拖尾位效應(yīng)。圖8A還顯示了僅使用512Kb陣列的分布800預(yù)測的第二次烘烤后的 88,221個存儲單元的可能性分布820。如可以在圖中看到的，預(yù)測分布820 與Ridx=20的實際分布810相匹配，展示了基于現(xiàn)有分布可以準(zhǔn)確地預(yù)測 烘烤后的電阻分布。還展示了陣列中的拖尾位效應(yīng)的隨機(jī)性，因為它顯示 了分布以及因而拖尾位的可能性是烘烤時間的函數(shù)，并且與現(xiàn)有復(fù)位狀態(tài) 下的那些存儲單元的電阻無關(guān)。
圖8B的分布830顯示了陣列內(nèi)在第二次烘烤后電阻落在與第一次烘 烤相同的電阻范圍的存儲單元數(shù)量。例如，分布830中數(shù)據(jù)點(diǎn) Ridx=Ridy=20的存儲單元數(shù)量是第一次烘烤后電阻與Ridx=20相關(guān)且在 第二次烘烤后電阻與Ridy=20相關(guān)的存儲單元數(shù)量，其中如上文所描述的， Ridx=20和Ridy=20覆蓋相同的電阻范圍。
圖8B還顯示了陣列中在第二次烘烤后電阻落在與第一次烘烤相同的 電阻范圍的存儲單元的預(yù)測分布840，分布840使用從圖8A的分布800 獲得的可能性。預(yù)測分布840進(jìn)一歩展示了陣列的電阻分布以及經(jīng)歷拖尾 位效應(yīng)的存儲單元的可能性是烘烤時間的函數(shù)，并且獨(dú)立于現(xiàn)有復(fù)位狀態(tài) 的存儲單元的電阻。
圖9是陣列的映像圖，其中映像圖上的點(diǎn)代表第一次烘烤和第二次烘 烤后的電阻比率差異大于10 (|Rlst/R2nd|>10)的存儲單元的位置。如圖9 可以看到的，經(jīng)歷這種電阻差異的存儲單元在陣列內(nèi)隨機(jī)分布。
拖尾位效應(yīng)的不規(guī)則特征導(dǎo)致相變存儲單元陣列的數(shù)據(jù)保持問題及 位錯誤。錯誤修正編碼(ECC)可用于解決拖尾位問題，但可能以寫入效率、 讀取速度以及芯片尺寸為代價。因而希望提供一種在沒有ECC的情況下 解決這些數(shù)據(jù)保持問題并且改良數(shù)據(jù)儲存效能的存儲單元結(jié)構(gòu)以及此結(jié) 構(gòu)的操作方法。
圖10A和圖10B是具有沿第一和第二電極的電極間電流路徑與開關(guān) 元件(存取元件)串聯(lián)排列的兩個主動區(qū)域的存儲單元的示意圖，圖IOA和 圖IOB的存儲單元解決了上述拖尾位問題，并且使數(shù)據(jù)保持得以改良，且 位錯誤得以降低。
圖IOA至圖10B的存儲單元包括開關(guān)或存取元件(例如二極管或晶體 管)1010、第一主動區(qū)域1020及第二主動區(qū)域1030以及第一電極1040及第二電極1050。第-一主動區(qū)域1020及第二主動區(qū)域1030以及開關(guān)元件 1010沿第一電極1040和第二電極1050之間的電極間電流路徑串聯(lián)排歹U， 使得相同的電流通過各元件。操作時，耦接于第一電極及第二電極1040、 1050的驅(qū)動電路(例如，參見圖12的驅(qū)動電路電壓和電流源極1236)施加 驅(qū)動電壓或電流至存儲單元以儲存單個位。驅(qū)動電壓或電流包括第一驅(qū)動 電壓或電流使得沿電極問路徑流動的電流足以在第一主動區(qū)域1020及第 二主動區(qū)域1030內(nèi)均產(chǎn)生高電阻條件(非晶態(tài))來在存儲單元內(nèi)建立高電 阻狀態(tài)以在存儲單元內(nèi)儲存位的第-一值。驅(qū)動電壓或電流包括第二驅(qū)動電 壓或電流使得沿電極間路徑流動的電流足以在第一主動區(qū)域1020和第二 主動區(qū)域1030內(nèi)均產(chǎn)生低電阻條件(結(jié)晶態(tài))來在存儲單元內(nèi)建立低電阻 狀態(tài)以在存儲單元儲存位的第二值。因而，當(dāng)存儲單元處于高電阻復(fù)位狀 態(tài)時，第一主動區(qū)域1020和第二主動區(qū)域1030均產(chǎn)生大致上非晶(高電阻) 狀態(tài)，并且當(dāng)存儲單元處于低電阻編程狀態(tài)時，第一主動區(qū)域1020和第 二主動區(qū)域1030均產(chǎn)生到大致上晶質(zhì)(低電阻)狀態(tài)。
存儲單元的高電阻狀態(tài)具有儲存至少一主動區(qū)域1020、 1030處于高 電阻條件的最小電阻，并且存儲單元的低電阻狀態(tài)具有儲存第一主動區(qū)域 1020和第二主動區(qū)域1030均處于低電阻條件的最大電阻。
耦接于存儲單元的感測電路(例如，參見圖12的感測電路1224)通過 確定存儲單元的電阻對應(yīng)于低電阻狀態(tài)還是對應(yīng)于高電阻狀態(tài)來感測存 儲單元中的位值。例如，可通過感測電路的感測放大器對比電極間路徑內(nèi) 的電流與適當(dāng)?shù)膮⒖茧娏鱽泶_定位的值。
由于存儲單元的高電阻狀態(tài)具有儲存至少一主動區(qū)域1020、 1030處 于高電阻條件的最小電阻，即便一個主動區(qū)域1020、 1030經(jīng)歷拖尾位效 應(yīng)，仍可確定儲存于存儲單元的數(shù)據(jù)值。
在圖10A的存儲單元中，第一主動區(qū)域1020沿開關(guān)元件1010和第二 主動區(qū)域1030之間的電極間電流路徑排列，同時在圖10B的存儲單元中， 開關(guān)元件1010沿第一主動區(qū)域1020及第二主動區(qū)域1030之間的電極間 電流路徑排列。
由于當(dāng)存儲單元處于復(fù)位狀態(tài)時，主動區(qū)域1020、 1030均處于大致 上非晶態(tài)，通過串聯(lián)排列t動區(qū)域1020、 1030并且使其彼此間隔，可在不使用ECC的情況下顯著地降低存儲單元陣列中的拖尾位故障率(在某些 實例中超過104)。例如，如果存儲單元處于復(fù)位狀態(tài)且一個主動區(qū)域經(jīng)歷 拖尾位效應(yīng)，串聯(lián)排列導(dǎo)致另一主動區(qū)域"保護(hù)"存儲單元的復(fù)位狀態(tài)。因 而，如果各個主動區(qū)域具有經(jīng)歷拖尾位效應(yīng)的獨(dú)立可能性P(P^)，串聯(lián)排 列二主動區(qū)域可將存儲單元經(jīng)歷拖尾位效應(yīng)的可能性降低到P2。此外，要 理解存儲單元經(jīng)歷拖尾位效應(yīng)的可能性將降低，甚至是在兩個(或多個)主 動區(qū)域的拖尾位效應(yīng)之間存在相關(guān)的情況下。
在圖IOA和圖10B的示意圖中，存儲單元具有兩個串聯(lián)排列的主動
區(qū)域。然而要理解，本發(fā)明一般包括具有二或多個串聯(lián)排列的主動區(qū)域的
存儲單元。對于具有串聯(lián)排列的N (N〉l)個主動區(qū)域的存儲單元并且如果
各主動區(qū)域具有經(jīng)歷拖尾位效應(yīng)的獨(dú)立可能性p (P<1)，存儲單元經(jīng)歷拖尾
位效應(yīng)的可能性降低到pw。
圖11A顯示了具有沿電極間電流路徑串聯(lián)排列的多個主動區(qū)域的存 儲單元的編程方法，此方法解決了拖尾位效應(yīng)的問題并且產(chǎn)生改良的數(shù)據(jù) 保持。
在步驟1100中，確定要儲存于選定存儲單元內(nèi)的數(shù)據(jù)位的數(shù)據(jù)值。 如果要儲存到存儲單元內(nèi)的位的數(shù)據(jù)值是第一數(shù)據(jù)值，則在步驟1110中 將多個主動區(qū)域全部設(shè)置成高電阻的大致上非晶條件，以在存儲單元中建 立高電阻狀態(tài)。反之，如果要儲存到存儲單元的位的數(shù)據(jù)值是第二數(shù)據(jù)值，
則在步驟1120中將多個:t:動區(qū)域全部設(shè)置成低電阻的結(jié)晶態(tài)條件，以在
存儲單元中建立低電阻狀態(tài)。
由于當(dāng)建立存儲單元的高電阻狀態(tài)時全部主動區(qū)域已經(jīng)設(shè)置成高電 阻條件，只要至少一主動區(qū)域保持高電阻狀態(tài)，主動區(qū)域的串聯(lián)排列允許 存儲單元保持相對高的電阻。
圖11B顯示了具有沿電極間電流路徑串聯(lián)排列的多個主動區(qū)域的選 定存儲單元內(nèi)儲存的位的感測方法。如步驟1150，確定存儲單元的電阻對 應(yīng)于高電阻狀態(tài)或是低電阻狀態(tài)，高電阻狀態(tài)具有儲存至少一主動區(qū)域處 于高電阻條件的最小電阻，而低電阻狀態(tài)具有儲存至少全部主動區(qū)域處于 低電阻條件的最大電阻。
因而，此方法允許即便某些主動區(qū)域已經(jīng)經(jīng)歷了拖尾位效應(yīng)仍可以確定儲存的數(shù)據(jù)值。如果存儲單元的電阻對應(yīng)于高電阻狀態(tài)，那么至少一主 動區(qū)域處于高電阻狀態(tài)且在步驟1160所感測的數(shù)據(jù)值是位的第一值。反 之，存儲單元的電阻使得全部主動區(qū)域處于低電阻條件，且在步驟1170 所感測的數(shù)據(jù)值是第二值。
圖12是包括存儲器陣列1212的集成電路1210的簡化方塊圖，存儲 器陣列1212由適于儲存一數(shù)據(jù)位且具有串聯(lián)排列的二或多個主動區(qū)域的 存儲單元實現(xiàn)。具有讀取、設(shè)置以及復(fù)位模式的字線譯碼器1214耦接且 電性連通，在存儲器陣列1212中成列排列的多個字線1216。位線(行)譯 碼器1218電性連通于在陣列1212中成行排列的多個位線1220，以讀取、 設(shè)置以及復(fù)位陣列1212屮的相變存儲單元(未圖標(biāo))。地址供應(yīng)至字線譯碼 器及驅(qū)動器1214以及位線譯碼器1218的總線1222。方塊1224的感測電 路(感測放大器)以及數(shù)據(jù)輸入結(jié)構(gòu)(包括讀取、設(shè)置以及復(fù)位模式的電壓源 和/或電流源)透過數(shù)據(jù)總線1226耦接到位線譯碼器1218。數(shù)據(jù)透過數(shù)據(jù) 輸入線1228從集成電路210的輸入/輸出端或者從集成電路1210內(nèi)部或 外部的其它數(shù)據(jù)源供應(yīng)到方塊1224內(nèi)的數(shù)據(jù)輸入結(jié)構(gòu)。集成電路1210上 可包括其它電路1230，例如通用處理器(general purpose processor)或者專 用電路(special purpose application circuitry),或者提供由陣列1212支持的 系統(tǒng)單芯片(system-on-a-chip)功能的模塊組合。數(shù)據(jù)透過數(shù)據(jù)輸出線1232 從方塊1224內(nèi)的感測放大器供應(yīng)到集成電路1210上的輸入/輸出端或者集 成電路1210內(nèi)部或外部的其它數(shù)據(jù)目的地。
在本實例中使用驅(qū)動電壓或電流狀態(tài)機(jī)器實現(xiàn)的控制器1234控制驅(qū) 動電路電壓和電流源1236的施加，以向字線和位線施加驅(qū)動電壓或電流， 包括讀取、編程、擦除、擦除驗證以及編程驗證電壓和/或電流?？刂破?1234可使用本領(lǐng)域公知的專用邏輯電路實現(xiàn)。在其它實施例中，控制器 1234包括通用處理器，其可以實現(xiàn)于同一集成電路上以執(zhí)行計算器程序來 控制元件的操作。在其它實施例中，專用邏輯電路和通用處理器的組合可 用于實現(xiàn)控制器1234。
如圖13所示，陣列1212的各存儲單元包括存取晶體管(或諸如二極管 的其它存取元件)以及具有串聯(lián)排列的多個主動區(qū)域的相變材料。在圖13 中顯示了分別具有多個主動區(qū)域1340、 1342、 1344、 1346的四個存儲單
24元1330、 1332、 1334、 1336，其代表可以包括數(shù)百萬存儲單元的陣列的一 小部份。在圖13中，盡管多個主動區(qū)域分別顯示成包含二主動區(qū)域，可 以理解各主動區(qū)域可以包括兩個以上的主動區(qū)域。
存儲單元1330、 1332、 1334、 1336的各個存取晶體管的源極共同地 連接于源極線1354，源極線1354終止于源極線終端電路1355，例如接地 端子。在另一實施例中，存取元件的源極線未電性連接，而是獨(dú)立可控的。 在某些實施例中，源極線終端電路1355可包括驅(qū)動電路以及譯碼電路， 此驅(qū)動電路諸如電壓源及電流源的驅(qū)動電路，此譯碼電路用以施加接地電 壓以外的驅(qū)動電壓或電流至源極線1354。
包括字線1356、 1358在內(nèi)的多個字線沿第一方向平行延伸。字線 1356、 1358電性連通于字線譯碼器1214。存儲單元1330和1334的存取 晶體管的柵極連接于字線1356，并且存儲單元1332和1336的存取晶體管 的柵極共同地連接于字線1358。
包括位線1360、 1362在內(nèi)的多個位線在第二方向上平行延伸并且電 性連通于位線譯碼器1218。在所示實施例屮，此多個主動區(qū)域分別排列于 對應(yīng)存取元件的漏極與對應(yīng)位線之間?；蛘?，主動區(qū)域可位于對應(yīng)存取元 件的源極側(cè)，或者位于對應(yīng)存取元件的源極側(cè)及漏極側(cè)。
應(yīng)該理解，存儲器陣列1212不限于圖13所示的陣列結(jié)構(gòu)，并且還可 以使用其它陣列結(jié)構(gòu)。此外，除了 MOS晶體管，在某些實施例中還可以 是用雙極晶體管或二極管作為存取元件。
操作時，陣列1212中的各存儲單元依據(jù)對應(yīng)多個主動區(qū)域的總電阻 來儲存單個數(shù)據(jù)位。例如，可通過感測電路1224的感測放大器來對比選 定存儲單元的位線上的電流與適當(dāng)?shù)膮⒖茧娏鞫_定數(shù)據(jù)值?？山⒖?電流，使預(yù)定的電路范圍對應(yīng)于邏輯"O"，并且不同的電流范圍對應(yīng)于邏 輯T。
因此，可通過向字線1358、 1356中的一個施加適當(dāng)?shù)碾妷?，并且?位線1360、 1362中的一個耦接到電壓源而使電流流經(jīng)選定的存儲單元來 達(dá)成對陣列1212的存儲單元的讀取或?qū)懭搿＠?，貫穿選定存儲單元(在 本實例中為存儲單元1330及對應(yīng)的多個主動區(qū)域1340)的電流路徑1380 通過向位線1360、字線1356以及源極線1354施加足以開啟存儲單元1330的存取晶體管的電壓并產(chǎn)生路徑1380中的電流從位線1360流到源極線 1354而建立，或者反之亦然。所施加的電壓的電平和持續(xù)時間取決于所進(jìn) 行的操作，例如讀取操作或?qū)懭氩僮鳌?br> 在存儲單元1330的復(fù)位(或擦除)操作中，字線譯碼器1214向字線1356 提供適當(dāng)?shù)碾妷好}沖以開啟存儲單元1330的存取晶體管。位線譯碼器 1218向位線1360供應(yīng)適當(dāng)振幅及持續(xù)時間的電壓脈沖以產(chǎn)生電流流經(jīng)全 部多個主動區(qū)域1340，電流將全部多個主動區(qū)域1340的溫度升高到相變 材料的轉(zhuǎn)換溫度之上，并且還升高到熔化溫度之上，以使全部多個主動區(qū) 域處于液態(tài)。電流隨后終止，例如通過終止位線1360和字線1356上的電 壓脈沖，由于多個主動區(qū)域1340中的全部主動區(qū)域迅速冷卻而穩(wěn)定到高 電阻的大致上非晶條件并且將存儲單元設(shè)置于高電阻狀態(tài)，導(dǎo)致相對快的 淬滅時間(quenchingtime)。復(fù)位操作還可以包括多個脈沖，例如使用一對 脈沖。
在選定存儲單元]330的設(shè)置(或編程)操作中，字線譯碼器1214向字 線1356提供適當(dāng)?shù)碾妷好}沖以開啟存儲單元1330的存取晶體管。位線譯 碼器1218向位線1360供應(yīng)適當(dāng)振幅及持續(xù)時間的電壓脈沖以產(chǎn)生電流流 經(jīng)全部多個主動區(qū)域1340，而電流脈沖足以使多個主動區(qū)域1340的全部 主動區(qū)域的溫度上升轉(zhuǎn)換溫度以上，并使此多個主動區(qū)域1340的全部主 動區(qū)域從高電阻的大致上非晶條件轉(zhuǎn)換成低電阻的大致上晶質(zhì)條件，這種 轉(zhuǎn)換降低了全部多個主動區(qū)域的電阻并且將存儲單元設(shè)置到低電阻狀態(tài)。
在儲存于存儲單元1330中的位的數(shù)據(jù)值的讀取(或產(chǎn)生)操作中，字線 譯碼器1214向字線1356提供適當(dāng)?shù)碾妷好}沖來開啟存儲單元1330的存 取晶體管。位線譯碼器1218向位線1360供應(yīng)適當(dāng)振幅及持續(xù)時間的電壓 以產(chǎn)生電流流經(jīng)全部多個主動區(qū)域1340，該電流不會引起多個主動區(qū)域 1340的任何主動區(qū)域的電阻狀態(tài)發(fā)生變化。位線1360上的以及流經(jīng)多個 主動區(qū)域1340的電流取決于存儲單元的電阻，并因而取決于與存儲單元 相關(guān)的數(shù)據(jù)狀態(tài)。因而，通過檢測存儲單元1330的電阻對應(yīng)于高電阻狀 態(tài)或是對應(yīng)于低電阻狀態(tài)來確定存儲單元的數(shù)據(jù)狀態(tài)，例如通過感測電路 1224的感測放大器對比位線1360上的電流與適當(dāng)?shù)膮⒖茧娏鳌?br> 圖14顯示了分別在130°C烘烤10小時及22小時后具有一個開關(guān)元件的單主動區(qū)域相變存儲單元(1T1R)的512Kb陣列的測量電阻分布1400 和1410。虛線1450代表用于確定儲存于存儲單元內(nèi)的單個位的數(shù)據(jù)值的 100Kohm的參考電阻值RSA。如圖中所看到的，1T1R分布1400和1410
包括了經(jīng)歷拖尾位效應(yīng)且電阻低于RSA的存儲單元，導(dǎo)致了這些存儲單元 的位錯誤。
圖14還顯示了具有兩個串聯(lián)排列且彼此間隔的主動區(qū)域的存儲單元 (1T2R)的仿真256Kb陣列的計算電阻分布1420和1430， 256Kb分布1420 和1430分別由測量的512K 1T1R陣列分布1400和1410進(jìn)行計算。256Kb 陣列分布1420內(nèi)的1T2:R存儲單元的電阻通過對分布1400內(nèi)的兩個1T1R 存儲單元的電阻進(jìn)行求和計算而得到，并且256Kb陣列分布1430內(nèi)的 1T2R存儲單元的電阻通過對分布1410內(nèi)的兩個1T1R存儲單元的電阻進(jìn) 行求和計算而得到。
如圖11中所看到的，1T2R存儲單元的附加主動區(qū)域保護(hù)存儲單元的 復(fù)位狀態(tài)，使計算的分布1420和1430完全處于RsA之上，因而避免了位 錯誤。
圖15A和圖15B更展示了存儲單元處于復(fù)位狀態(tài)時第二主動區(qū)域的 保護(hù)效果。圖15A是具有選擇元件(例如晶體管或二極管)及單個主動區(qū)域 的存儲單元(1T1R)的陣列的映像圖，圖上的點(diǎn)顯示了在130°C烘烤50小時 后電阻低于RSA=100Kohm的1T1R存儲單元的位置。圖15B顯示了具有 選擇元件以及兩個間隔且串聯(lián)排列的主動區(qū)域的存儲單元(1T2R:)的模擬 結(jié)果，通過對圖15B的陣列中的兩個存儲單元的電阻進(jìn)行求和從圖15A 的測量數(shù)據(jù)中計算出圖15B的結(jié)果。如圖15A中看到的，在130°C下烘 烤50小時后，沒有存儲單元的計算電阻低于RSA。
圖16顯示了對于具有計算的活化能(activation energy) Ea=2.04eV的存 儲材料的1T1R和1T2R存儲單元在不同溫度下的陣列內(nèi)的存儲單元故障 率隨時間變化的曲線圖。與虛線1600相關(guān)的數(shù)據(jù)點(diǎn)代表在150°C烘烤時 隨時間變化的1T1R存儲單元陣列的測量故障率(電阻低于參考的復(fù)位狀 態(tài)的存儲單元的EJ分比)，虛線1600是虛線1620的平移曲線。
線1610代表使用與線1300相關(guān)的1T1R存儲單元的測量數(shù)據(jù)所計算 的在150。C下烘烤時的1T2R存儲單元陣列的計算故障率。如圖中所看到的，線1610的拖尾部份在150。C下達(dá)成了故障率的明顯改良，表示1T2R
存儲單元的拖尾位效應(yīng)降低。
曲線1620和1630顯示了分別在130°C下烘烤的1T1R存儲單元陣列 的測量故障率以及1T2R存儲單元陣列的計算故障率，再次顯示了 1T2R 存儲單元的改良故障率效能。此外，曲線1640和1650分別顯示了在85。C 下烘烤時1T1R陣列的預(yù)期故障率以及1T2R陣列的計算故障率。
圖16還包括公開的使用160°C、 140。C及125°C的測量故障率數(shù)據(jù)外 推的計算活化能為2.4eV的1T1R存儲單元陣列在85°C下的故障率數(shù)據(jù)的 曲線1660。參見Gleixner等人的"Data Retention Characterization of Phase-Change Memory Arrays", IEEE 45th Annual International Reliability Physics Symposium, pp.542-546， 2007，此文獻(xiàn)并入本發(fā)明以供參考?；?于以上的計算結(jié)果，可預(yù)期到存儲單元的1T2R陣列將進(jìn)一步降低曲線 1660的ITIR存儲單元的故障率。
圖17至圖22顯示了包括相變材料的存儲單元的橫截面圖，相變材料 具有沿第一電極及第二電極之間的電極間電流路徑串聯(lián)排列的第一主動 區(qū)域及第二主動區(qū)域，其實現(xiàn)于圖2的陣列1212內(nèi)。
圖17是第-一存儲單元1700的橫截面圖，其具有沿第一電極1740和 第二電極1750之間的電極間電流路徑串聯(lián)排列的第一主動區(qū)域1722及第 二主動區(qū)域1732。
存儲單元包括第一存儲器單元1720，其包括位于第一電極1740上的 相變材料，以及第二存儲器單元1730，其包括位于第二電極1750下方的 相變材料。例如，存儲器單元1720、 1730可分別包括從Ge、 Sb、 Te、 Se、 In、 Ti、 Ga、 Bi、 Sn、 Cu、 Pd、 Pb、 Ag、 S、 Si、 O、 P、 As、 N以及Au 的族群中選擇的--種或多種材料。
存儲單元1700還包括內(nèi)部電極1710，其在第一接觸面1714接觸第一 存儲器元件1720并且在第二接觸面1716接觸第二存儲器元件1730，內(nèi)部 電極1710由電介質(zhì)包圍(未圖示)，并將第--存儲器單元1720電性耦接至 第二存儲器單元1730。
例如，第-一電極1740及第二電極1750以及內(nèi)部電極1710可分別包 括TiN或TaN。 TiN在存儲器元件1720、 1730分別包括GST(如下文所討論的)的實施例中是較佳的，因為其可與GST良好接觸，且是半導(dǎo)體工藝
中所使用的常用材料，并且在GST發(fā)生轉(zhuǎn)換的較高溫度(通常在600~700°C 范圍內(nèi))下提供良好的擴(kuò)散勢壘?；蛘?，頂部電極和底部電極1750、 1740 以及內(nèi)部電極1710可以是TiAlN或TaAlN，或者對于其它實例可包括從 Ti、 W、 Mo、 Al、 Ta、 Cu、 Pt、 Ir、 La、 Ni、 N、 0、 Ru以及其組合所構(gòu) 成的族群中選擇的--種或多種元素。內(nèi)部電極1710可包括電阻高于第一 及第二存儲器單元1720、 1730的材料的最高電阻狀態(tài)的材料，較高的電 阻允許內(nèi)部電極1710作為加熱器，并且對給定的電流密度在主動區(qū)域 1722、 1732內(nèi)產(chǎn)生較大的溫度變化。
導(dǎo)電接觸接點(diǎn)1760將存儲單元1700耦接到存取電路，例如晶體管或 二極管。在所示的實施例屮，導(dǎo)電接觸接點(diǎn)1760包括難熔金屬，例如鎢。 可使用的其它金屬包括Ti、 Mo、 Al、 Ta、 Cu、 Pt、 Ir、 La、 Ni以及Ru。 也可以使用其它的接觸接點(diǎn)結(jié)構(gòu)以及材料。例如，導(dǎo)電接觸接點(diǎn)1760可 包括作為存取晶體管的漏極或源極區(qū)域的摻雜半導(dǎo)體材料。
存儲單元1700還包括貫穿電介質(zhì)(未繪示)延伸的導(dǎo)電介層接點(diǎn)1770 以便將第二電極1750耦接到位線或者接地。例如，導(dǎo)電介層接點(diǎn)1770可 包括上文針對導(dǎo)電接觸接點(diǎn)1760所討論的所有材料?；蛘撸墒÷詫?dǎo)電 介層接點(diǎn)1770并且第二電極1750可包括一部份位線。
操作時，導(dǎo)電介層接點(diǎn)1770和接觸接點(diǎn)1760上的電壓可產(chǎn)生電流沿 電極間電流路徑從第一電極H40經(jīng)第 -存儲器單元1720、內(nèi)部電極1710 以及第二存儲器元件1730流到第二電極1750，或者反之亦然。
內(nèi)部電極1710的寬度1712 (在有些實施例中是直徑)小于第一電極 1740及第二電極1750以及第一存儲器單元1720及第二存儲器單元1730 的寬度。這種寬度上的差異將電流密度集中于鄰接內(nèi)部電極1710的第一 存儲器單元1720及第二存儲器單元1730的區(qū)域內(nèi)，導(dǎo)致如圖17所示的 與各接觸面1714、 1716鄰接的第一主動區(qū)域1722及第二主動區(qū)域1732。 如圖17中所看到的，主動區(qū)域1722、 1732彼此間隔且串聯(lián)排列。當(dāng)復(fù)位 狀態(tài)建立于存儲單元1700內(nèi)時，主動區(qū)域1722和1732均處于高電阻的 大致上非晶條件。因而，存儲單元1700經(jīng)歷拖尾位效應(yīng)的可能性被顯著 降低，并且改良了僅有單個主動區(qū)域的存儲單元的故障率效能。存儲單元1700的實施例的存儲器單元1720、 1730分別包括硫族化合
物基材料以及其它材料在內(nèi)的相變存儲材料。硫族元素包括四種元素氧
(O)、硫(S)、硒(Se)以及碲(Te)，形成元素周期表的VIA族的部份。硫族化 合物包括硫族元素與更陽電性的元素或自由基的化合物。硫族化合物合金 包括硫族化合物與諸如過渡金屬等其它材料的組合。硫族化合物合金通常 包含元素周期表的IVA族的一個或多個元素，例如鍺(Ge)以及錫(Sn)。通 常，硫族化合物合金包括與銻(Sb)、鎵(Ga)、銦(In)以及銀(Ag)中的一種或 多種的組合。許多相變存儲材料已經(jīng)在技術(shù)文獻(xiàn)中進(jìn)行了描述，包括以下 合金Ga/Sb、 In/Sb、 In/Se、 Sb/Te、 Ge/Te、 Ge/Sb/Te、 In/Sb/Te、 Ga/Se/Te、 Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te以及Te/Ge/Sb/S。 在Ge/Sb/Te合金的家族中，寬范圍的合金成份是可工作的。該成份的特征 為TeaGebSb1(KHa+b)。 一個研究者已經(jīng)描述了最有用的合金是沉積材料中的 Te的平均濃度低于70%的合金，通常低于60%并且一般從低到大約23% 到高達(dá)大約58%的K，并H最佳是大約48%到58%的化。Ge的濃度為大 約5%以上，并且在材料中的平均濃度從8%到大約30%， 一般保持在50% 以下。更佳地，(&的濃度范圍從大約8%到大約40%。在這種成份中，主 要構(gòu)成元素的剩余部份是Sb。這些百分比是原子百分比，構(gòu)成元素的原子 總共為100% (參見Ovshinsky的美國專利第5,687,112號第10-11欄)。另 一個研究者所評價的特定合金包括Ge2Sb2Te5、 GeSb2Te4以及GeSb4Te7 (Noboru Yamada， "Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording", SPIEv.3109， pp.28-37(1997))。更一般地，諸 如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)等過渡金屬及其混合物 或合金可與Ge/Sb/化組合以形成具有可編程電阻屬性的相變合金。有用的 存儲材料的具體實例在Ovshinsky的'112專利中的第11-13欄中給出，此 專利并入本發(fā)明以供參考。
在某些實施例中，硫族化合物以及其它相變材料摻雜有雜質(zhì)，以使用 摻雜硫族化合物來改變導(dǎo)電性、轉(zhuǎn)換溫度、熔化溫度以及其它的存儲器單 元屬性。用于摻雜硫族化合物的代表性雜質(zhì)包括氮、硅、氧、二氧化硅、 氮化硅、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦以及氧化鈦。 例如，參見美國專利第6,800,504號，以及美國專利申請公開第2005/0029502號。
相變合金能夠在存儲單元的主動溝道區(qū)內(nèi)在材料處于大致上非晶的 固體相的第一結(jié)構(gòu)狀態(tài)與材料處于局部有序的晶質(zhì)固體相的第二結(jié)構(gòu)狀 態(tài)之間切換。這些合金至少是雙穩(wěn)的。術(shù)語"非晶"用于表示相對無序的結(jié) 構(gòu)，比單晶更加無序，其具有可檢測的特征，例如比結(jié)晶態(tài)更高的電阻。 術(shù)語"晶質(zhì)"用于表示相對有序的結(jié)構(gòu)，比非晶結(jié)構(gòu)更有序，其具有可檢測 的特征，例如比非晶態(tài)更低的電阻。通常，相變材料可以在完全非晶態(tài)以 及完全結(jié)晶態(tài)之間的譜帶上的局部有序的不同可檢測態(tài)之間切換?？捎煞?晶相和晶相之間變化所影響的其它材料特性包括原子的有序性(atomic order)、自由電子密度(free electron density)以及活化能。材料可切換成不同 的固體相或者二或多種同體相的混合物，提供完全非晶態(tài)與完全結(jié)晶態(tài)之 間的灰階。材料中的電性屬性也可以相應(yīng)地變化。
相變合金通過施加電性脈沖從一個相狀態(tài)變到另一個相狀態(tài)。己經(jīng)觀 察到較短時間且較高振幅的脈沖趨向于將相變材料變到非晶態(tài)。較長時間 且較低振幅的脈沖趨向于將相變材料變到結(jié)晶態(tài)。較短時間且較高振幅的 脈沖內(nèi)的能量高到足以允許晶質(zhì)結(jié)構(gòu)的鍵能斷開，并且時間短到足以防止 原子重新對齊成結(jié)晶態(tài)?？梢栽诓贿M(jìn)行過度實驗的情況下確定具體適用于 特定相變合金的適當(dāng)脈沖形狀。在本發(fā)明的后續(xù)部份，相變材料被稱作 GST，并且應(yīng)該理解到可以使用其它類型的相變材料。本發(fā)明中描述的用 于實現(xiàn)PCRAM的材料是Ge2Sb2Te5。
其它可編程電阻存儲材料可用于本發(fā)明的其它實施例，.包括N2摻雜 GST、 GexSby或者使用不同晶體相變來確定電阻的材料；PrxCayMn03、 PrxSryMn03、Zr()x或者使用電性脈沖來改變電阻狀態(tài)的其它材料；[7,7,8,8]-四氫基苯醌二甲垸(TCNQ)、 [6,6]-苯基C61 丁酸甲脂(PCBM)、 TCNQ-PCBM、 Cu-TCNQ、 Ag-TCNQ、 C60-TCNQ、摻雜有其它金屬TCNQ， 或者具有由電性脈沖控制的雙穩(wěn)或多穩(wěn)電阻狀態(tài)的其它聚合物材料。
形成硫族化合物材料的示范性方法是在lmTorr 100mTorr的壓力下 利用Ar、 N2和/或He等源氣體的PVD濺射或磁控濺射方法。沉積通常在 室溫下進(jìn)行。長寬比為1 5的準(zhǔn)直器用于改良注入(fill-in)效能。為了改良 注入效能，還使用幾十伏特至幾千伏特的直流驅(qū)動。另一方面，可以同時使用直流驅(qū)動與準(zhǔn)直器的組合。
任選在真空下或N2環(huán)境下進(jìn)行沉積后的退火處理以改良硫族化合物 材料的晶質(zhì)狀態(tài)。退火溫度通常在100°C到400°C之間，退火時間小于
30分鐘。
硫族化合物材料的厚度取決于存儲單元結(jié)構(gòu)的設(shè)計。 一般來說，厚度 大于8nm的硫族化合物材料具有相變特征使得材料呈現(xiàn)至少兩種穩(wěn)定的 電阻狀態(tài)。
圖18-圖22也顯示了具有串聯(lián)排列的第一及第二區(qū)域的存儲單元。如 需要理解的，上文針對圖17的存儲單元單元描述的材料可用于圖18~圖 22的存儲單元，并IL因而不再對這些材料的詳細(xì)描述進(jìn)行重復(fù)。
圖18顯示了具有沿第一電極1840與第二電極1850之間的電極間電 流路徑串聯(lián)排列的第一主動區(qū)域1822及第二主動區(qū)域1832的第二存儲單 元1800的橫截面圖。
存儲單元1800包括第一存儲器單元1820，其包括第---電極1840，以 及第二存儲器單元1830，其位于第二電極1850下方。
存儲單元1800還包括在第一接觸面1814接觸第一存儲器單元1820 且在第二接觸面1816接觸第二電極的內(nèi)部電極1810。第一存儲器單元 1820和第二存儲器單元1830以及內(nèi)部電極1810形成由電介質(zhì)(未繪示)包 圍的多層柱，多層柱電性耦接第一電極1840和第二電極1850。
導(dǎo)電接觸接點(diǎn)1860將存儲單元1800耦接到諸如晶體管或二極管的存 取電路。還可以使用其它接觸接點(diǎn)結(jié)構(gòu)。例如，導(dǎo)電接觸接點(diǎn)I860可包 括作為存取晶體管的漏極或源極區(qū)域的摻雜半導(dǎo)體材料。
存儲單元1800還包括貫穿電介質(zhì)延伸(未繪示)的導(dǎo)電介層接點(diǎn)1870 以將第二電極1850耦接到位線或者接地。或者，可省略導(dǎo)電介層接點(diǎn)1870 并且第二電極1850可包括一部份位線。
操作時，導(dǎo)電介層接點(diǎn)1870和接觸接點(diǎn)1S60上的電壓產(chǎn)生電流沿電 極間電流路徑從第一電極1840經(jīng)第--存儲器單元1820、內(nèi)部電極1810 以及第二存儲器單元1830流到第二電極1850，或者反之亦然。
內(nèi)部電極810的寬度1812(在某他實施例中是直徑)與第一和第二存 儲器單元的寬度實質(zhì)上相同。如本發(fā)明所使用的，術(shù)語"實質(zhì)上"意圖包括制造誤差。內(nèi)部電極1810的寬度還小于第一電極及第二電極1840、 1850 的寬度，導(dǎo)致操作時電流密度集中于多層柱內(nèi)。在某些實施例中，內(nèi)部電 極1810包括加熱器材料，導(dǎo)致主動區(qū)域1822、 1832鄰接于接觸面1814、 1816。
圖19顯示了具有在沿第一電極1940和第二電極1950之間的電極間 電流路徑串聯(lián)排列的第一主動區(qū)域及第二主動區(qū)域1922、 1932的第三存 儲單元1900的橫截面圖。
存儲單元1900包括存儲器單元1920，其包括電性耦接第一電極1940 和第二電極1950的相變材料。第一電極1940在第一接觸面1944接觸存 儲器單元1920，并第二電極1950在第二接觸面1954接觸存儲器單元1920。
存儲器單元1920的寬度1926大于第一電極1940的寬度1942，且大 于頂部電極1950的寬度1952。這種寬度上的差異將電流密度集中于鄰接 第一電極及第二電極1940、 1950的存儲器單元1920的區(qū)域內(nèi)。此外，存 儲器單元1920的厚度1928足以在存儲單元1900處于復(fù)位狀態(tài)時分隔大 致上非晶主動區(qū)域1920、 1930。
導(dǎo)電接觸接點(diǎn)1960將存儲單元1900耦接到存取電路，例如晶體管或 二極管。也可以使用其它接觸接點(diǎn)結(jié)構(gòu)。例如，導(dǎo)電接觸接點(diǎn)I960可包 括作為存取晶體管的漏極或源極區(qū)域的摻雜半導(dǎo)體材料。
存儲單元1900還包括貫穿電介質(zhì)延伸(未繪示)的導(dǎo)電介層接點(diǎn)1970 以將第二電極1950耦接到位線或者接地。或者，可省略導(dǎo)電介層接點(diǎn)1970 并且第二電極1950可包括---部份位線。
操作時，導(dǎo)電介層接點(diǎn)1970和接觸接點(diǎn)1960上的電壓產(chǎn)生電流沿電 極間電流路徑從第一電極1940經(jīng)存儲器單元1920流到第二電極1950，或 者反之亦然。
圖20顯示了具有沿第-"電極2040和第二電極2050之間的電極間電 流路徑串聯(lián)排列的第一主動區(qū)域2022及第二主動區(qū)域2032的第四存儲單 元2000的橫截面圖。
存儲單元2000包括在第 -接觸面2044接觸第一電極2040的第一存 儲器單元2020以及位于存儲器單元2020上的導(dǎo)電電極2070。第一電極 2040的寬度2042小于第-，儲器爭元2020和電極2070的寬度。這種寬度上的差異將電流密度集中于鄰接第一電極2040的那部份存儲器單元
2020內(nèi)的，導(dǎo)致如圖20所示的鄰接第一接觸面2044的主動區(qū)域2022。
內(nèi)部電極2010在第二接觸面2034接觸第二存儲器單元2030，并且將 第二存儲器單元2030耦接到電極2070。內(nèi)部電極2010的寬度2012小于 第二存儲器單元2030和第二電極2050的寬度。這種寬度上的差異將電流 密度集中于鄰接內(nèi)部電極2010的那部份第二存儲器單元2030內(nèi)，導(dǎo)致如 圖所示的鄰接第二接觸面2034的主動區(qū)域2032。
導(dǎo)電接觸接點(diǎn)2060將存儲單元2000耦接到諸如晶體管或二極管的存 取電路。還可以使用其它接觸接點(diǎn)結(jié)構(gòu)。例如，導(dǎo)電接觸接點(diǎn)2060可包 括作為存取晶體管的漏極或源極區(qū)域的摻雜半導(dǎo)體材料。
第二電極2050透過導(dǎo)電介層接點(diǎn)耦接到位線或者接地?；蛘?，第二 電極1850可包括一部份位線。
在圖17~圖20的存儲單元中，主動區(qū)域處于不同平面上，使得一主動 區(qū)域覆蓋另一主動區(qū)域。圖21-圖22顯示了第一主動區(qū)域1020和第二主 動區(qū)域1030實體上彼此間隔但位于同一實體平面內(nèi)的存儲單元。
圖21顯示了具有沿第 一電極2140a和第二電極2150b么間的電極間 電流路徑串聯(lián)排列的第一主動區(qū)域2122及第二主動區(qū)域2132的第五存儲 單元2100的橫截面圖。
存儲單元2100包括實體上位于同一平面且如線2180所表示的彼此電 性連接的第-一部份2102a和第二部份2102b。由線2180所表示的電性耦接 可使用各種技術(shù)達(dá)成，例如導(dǎo)電線和/或接觸接點(diǎn)。
第一部份2102a和第二部份2102b實質(zhì)上是相同的，其中術(shù)語"實質(zhì) 上"意圖包括制造誤差。存儲單元2100的各部份2102包括導(dǎo)電接觸接點(diǎn) 2160、位于導(dǎo)電接觸接點(diǎn)2160上的底部電極2140、位于底部電極2140 上的存儲器單元2120、位于存儲器單元2120上的頂部電極2150以及位于 頂部電極2150上的導(dǎo)電介層接點(diǎn)2170。
底部電極2140的寬度小于存儲器單元2120和頂部電極2150的寬度。 操作時，這種寬度上的差異將電流密度集中到與底部電極2140鄰接的那 部份存儲器單元2120，產(chǎn)生如圖21所示的位于存儲器單元2120a內(nèi)的主 動區(qū)域2122以及位于存儲器單元2120b內(nèi)的主動區(qū)域2132。圖22顯示了具有沿第一電極2240a和第二電極2250b之間的電極間 電流路徑串聯(lián)排列的第一主動區(qū)域2222及第二主動區(qū)域2232的第六存儲 單元的橫截面圖。
存儲單元2200包括實體上位于同一平面的第一部份2202a和第二部 份2202b，第一部份2202a耦接到晶體管的源極，且第二部份2202b耦接 到晶體管的漏極。
第一部份2202a和第二部份2202b實質(zhì)上是相同的，其中術(shù)語"實質(zhì) 上"意圖包括制造誤差。存儲單元2200的各部份2202包括導(dǎo)電接觸接點(diǎn) 2260、位于導(dǎo)電接觸接點(diǎn)2260上的底部電極2240、位于底部電極2240 上的存儲器單元2220、位于存儲器單元2220上的頂部電極2250以及位于 頂部電極2250上的導(dǎo)電介層接點(diǎn)2270。
導(dǎo)電接觸接點(diǎn)2260a耦接于半導(dǎo)體襯底2290內(nèi)的摻雜區(qū)域2280，摻 雜區(qū)域2280作為晶體管選擇元件的源極。導(dǎo)電接觸接點(diǎn)2260b耦接于半 導(dǎo)體襯底2290內(nèi)的慘雜區(qū)域2282，摻雜區(qū)域2282作為晶體管的漏極區(qū)域。 晶體管還包括覆蓋于襯底2290上的柵極2292 (其包括一部份字線)。
導(dǎo)電介層接點(diǎn)2270a耦接于第一位線，且導(dǎo)電介層接點(diǎn)1970b耦接于 第二位線。
操作時，柵極2292和第一及第二位線上的電壓產(chǎn)生電流從第二部份 2202b經(jīng)晶體管流到第一部份2202a，或者反之亦然。底部電極2240的寬 度小于存儲器單元2220和頂部電極2250的寬度。這種寬度上的差異將電 流密度集中到與底部電極2240鄰接的那部份存儲器單元2220，導(dǎo)致如圖 所示的位于存儲器單元2220a內(nèi)的主動區(qū)域2222以及位于存儲器單元 2220b內(nèi)的主動區(qū)域223 2 。
圖17 圖22所示的存儲單元包括當(dāng)在存儲單元中建立高電阻狀態(tài)時 處于高電阻的大致上非晶條件的兩個主動區(qū)域，因而解決了拖尾位問題并 且導(dǎo)致存儲單元陣列的故障率降低。然而，應(yīng)該理解本發(fā)明還包括具有兩 個以上串聯(lián)排列且彼此間隔的主動區(qū)域的存儲單元，當(dāng)在存儲單元中建立 高電阻復(fù)位狀態(tài)時，此兩個以上主動區(qū)域全部處于高電阻的大致上非晶條 件。例如，圖17 圖22所示的結(jié)構(gòu)串聯(lián)重復(fù)和/或串聯(lián)組合以獲得串聯(lián)排 列的兩個以上的主動區(qū)域。一般來說，本發(fā)明所描述的存儲單元的二或多個主動區(qū)域可電性串聯(lián) 排列并且耦接到諸如場效晶體管、雙極結(jié)晶體管、二極管的選擇元件的端 子(例如選擇晶體管的漏極或源極)，和/或耦接于選擇元件的不同端子(例如 一個或多個主動區(qū)域耦接于漏極并且一個或多個主動區(qū)域耦接于源極)。
同樣，本發(fā)明所描述的存儲單元的二或多個主動區(qū)域可實體上排列于 同一平面內(nèi)且彼此電性串聯(lián)耦接，和/或可排列于不同平面且彼此電性串聯(lián) 耦接。
盡管參照上述較佳實施例揭示本發(fā)明，但要理解這些實施例意圖是示 意性的，而不是限制性的。對于本領(lǐng)域熟知此項技藝者而言可以輕易地進(jìn) 行修飾和組合，
權(quán)利要求
1、一種存儲器元件，其特征在于，包括存儲單元，包括第一電極、第二電極以及具有沿所述第一電極與所述第二電極之間的電極間電流路徑串聯(lián)排列的第一主動區(qū)域及第二主動區(qū)域的相變材料；驅(qū)動電路，適于施加驅(qū)動電壓或電流至所述存儲單元以儲存位，所述驅(qū)動電壓或電流包括第一驅(qū)動電壓或電流，適于通過在所述第一主動區(qū)域及所述第二主動區(qū)域內(nèi)均產(chǎn)生高電阻條件而在所述存儲單元內(nèi)建立高電阻狀態(tài)，以在所述存儲單元內(nèi)儲存所述位的第一值，所述高電阻狀態(tài)具有儲存至少一所述主動區(qū)域處于所述高電阻條件的最小電阻，以及第二驅(qū)動電壓或電流，適于通過在所述第一主動區(qū)域及所述第二主動區(qū)域內(nèi)均產(chǎn)生低電阻條件而在所述存儲單元內(nèi)建立低電阻狀態(tài)，以在所述存儲單元內(nèi)儲存所述位的第二值，所述低電阻狀態(tài)具有儲存所述第一主動區(qū)域和所述第二主動區(qū)域均處于所述低電阻條件的最大電阻；以及感測電路，通過確定所述存儲單元的電阻對應(yīng)于所述低電阻狀態(tài)或是對應(yīng)于所述高電阻狀態(tài)而感測所述存儲單元中的所述位的值。
2、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元 更包括具有第--端子及第二端子的二極管，所述第一主動區(qū)域耦接于所述 第一端子，且所述第二主動區(qū)域耦接于所述第二端子。
3、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元 更包括具有漏極端子及源極端子的晶體管，所述第一主動區(qū)域耦接于所述 漏極端子，且所述第二主動區(qū)域耦接于所述源極端子。
4、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元 更包括具有射極端子和集極端子的雙極結(jié)晶體管，所述第--主動區(qū)域耦接 于所述射極端子，且所述第二主動區(qū)域耦接于所述集極端子。
5、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元 更包括具有射極端子和集極端子的雙極結(jié)晶體管，所述第一主動區(qū)域耦接于所述射極端子，且所述第二主動區(qū)域透過所述第一主動區(qū)域耦接于所述 射極端子。
6、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元 更包括具有射極端子和集極端子的雙極結(jié)晶體管，所述第一主動區(qū)域耦接 于所述集極端子，且所述第二主動區(qū)域透過所述第--主動區(qū)域耦接于所述 集極端子。
7、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元 更包括具有漏極端子及源極端子的晶體管，所述第二主動區(qū)域透過所述第 一主動區(qū)域耦接于所述源極端子。
8、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元更包括具有漏極端子及源極端子的晶體管，所述第二主動區(qū)域透過所述第 一主動區(qū)域耦接于所述漏極端子。
9、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于所述存儲單元更包括存儲器單元，所述存儲器單元包括所述相變材 料，所述第一主動區(qū)域和所述第二主動區(qū)域位于所述存儲器單元內(nèi)；所述第一電極在第一接觸面接觸所述存儲器單元，所述第一電極的寬 度小于所述存儲器單元的寬度，使得所述第一主動區(qū)域鄰接所述第一接觸面；以及所述第二電極在第二接觸面接觸所述存儲器單元，所述第二電極的寬 度小于所述存儲器單元的寬度，使得所述第二主動區(qū)域鄰接所述第二接觸 面。
10、 根據(jù)權(quán)利要求l所述的存儲器元件，其特征在于，所述存儲單元 更包括第一存儲器單元以及第二存儲器單元，所述第一存儲器單元包括所 述相變材料的一部份，所述第二存儲器單元包括所述相變材料的一部份， 所述第一主動區(qū)域位于所述第一存儲器單元內(nèi)，且所述第二主動區(qū)域位于 所述第二存儲器單元內(nèi)。
11、 根據(jù)權(quán)利要求IO所述的存儲器元件，其特征在于 所述第一存儲器單元接觸所述第-一 電極 ， 所述第二存儲器單元接觸所述第二電極；以及所述存儲單元更包括沿所述第一存儲器單元和所述第二存儲器單元之間的所述電極間電流路徑排列的內(nèi)部電極。
12、 根據(jù)權(quán)利要求ll所述的存儲器元件，其特征在于 所述內(nèi)部電極在第一接觸面接觸所述第一存儲器單元且在第二接觸面接觸所述第二存儲器單元；所述第一存儲器單元的寬度大于所述內(nèi)部電極的寬度，使得所述第一 主動區(qū)域鄰接所述第一接觸面；以及所述第二存儲器單元的寬度大于所述內(nèi)部電極的寬度，使得所述第二 主動區(qū)域鄰接所述第二接觸面。
13、 根據(jù)權(quán)利要求11所述的存儲器元件，其特征在于 所述第一電極在第-接觸面接觸所述第-存儲器單元，所述第一電極的寬度小于所述第一存儲器單元的寬度，使得所述第一主動區(qū)域鄰接所述 第一接觸面；所述存儲單元更包括位于所述第一存儲器單元上的導(dǎo)電電極，所述導(dǎo)電電極的寬度大于所述第一電極的寬度；所述內(nèi)部電極位于所述導(dǎo)電電極上且在第二接觸面接觸所述第二存 儲器單元，所述內(nèi)部電極的寬度小于所述導(dǎo)電電極的寬度，使得所述第二 主動區(qū)域鄰接所述第二接觸面。
14、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述第一主動 區(qū)域和所述第二主動區(qū)域位于同一平面。
15、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述第一主動 區(qū)域覆蓋所述第二主動區(qū)域。
16、 根據(jù)權(quán)利要求1所述的存儲器元件，其特征在于，所述存儲單元 更包括具有第一端子和第二端子的二極管，所述第一主動區(qū)域透過所述第 二主動區(qū)域耦接到所述第-端子。
17、 一種存儲單元的操作方法，所述存儲單元包括第一電極、第二電 極以及具有沿所述第一電極與所述第二電極之間的電極間電流路徑串聯(lián) 排列的第一主動區(qū)域及第二主動區(qū)域的相變材料，其特征在于，所述方法 包括確定要儲存到所述存儲單元內(nèi)的位的數(shù)據(jù)值；如果所述數(shù)據(jù)值是第-'值則施加第一驅(qū)動電壓或電流至所述存儲單元，所述第一驅(qū)動電壓或電流適于通過在所述第一主動區(qū)域及所述第二主 動區(qū)域內(nèi)均產(chǎn)生高電阻條件而在所述存儲單元內(nèi)建立高電阻狀態(tài)，以儲存 所述位的所述第一值，所述高電阻狀態(tài)具有儲存至少一所述主動區(qū)域處于 所述高電阻條件的最小電阻；如果所述數(shù)據(jù)值是第二值則施加第二驅(qū)動電壓或電流至所述存儲單 元，所述第二驅(qū)動電壓或電流適于通過在所述第一主動區(qū)域及所述第二主 動區(qū)域內(nèi)均產(chǎn)生低電阻條件而在所述存儲單元內(nèi)建立低電阻狀態(tài)以儲存 所述位的所述第二值，所述低電阻狀態(tài)具有儲存所述第一主動區(qū)域及所述 第二主動區(qū)域均處于所述低電阻狀態(tài)的最大電阻；以及通過確定所述存儲單元的電阻對應(yīng)于所述低電阻狀態(tài)或是對應(yīng)于所 述高電阻狀態(tài)而確定儲存于所述存儲單元中的所述位的所述數(shù)據(jù)值。
18、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述確定儲存于所述存儲單元內(nèi)的所述位的所述數(shù)據(jù)值的步驟包括施加第 三驅(qū)動電壓或電流至所述存儲單元并檢測所述存儲單元內(nèi)的電流，所述存 儲單元內(nèi)的所述電流對應(yīng)于儲存于所述存儲單元內(nèi)的所述位的所述數(shù)據(jù) 值。
19、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有第--端子及第二端子的二極管，所述第一主動區(qū)域 耦接于所述第一端子且所述第二主動區(qū)域耦接于所述第二端子。
20、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有漏極端子及源極端子的晶體管，所述第一主動區(qū)域 耦接于所述漏極端子且所述第二主動區(qū)域耦接于所述源極端子。
21、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有射極端子及集極端子的雙極結(jié)晶體管，所述第一主 動區(qū)域耦接于所述射極端子且所述第二主動區(qū)域耦接于所述集極端子。
22、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有漏極端子及源極端子的晶體管，所述第二主動區(qū)域 透過所述第一主動區(qū)域耦接于所述源極端子。
23、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有漏極端子及源極端子的晶體管，所述第一主動區(qū)域耦接于所述源極端子且所述第二主動區(qū)域耦接于所述源極端子。
24、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有射極端子及集極端子的雙極結(jié)晶體管，所述第一主動區(qū)域耦接于所述射極端子，且所述第二 、E動區(qū)域透過所述第一主動區(qū)域耦接于所述射極端子。
25、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有射極端子及集極端子的雙極結(jié)晶體管，所述第一主 動區(qū)域耦接于所述集極端子，且所述第二主動區(qū)域透過所述第一主動區(qū)域 耦接于所述集極端子。
26、 根據(jù)權(quán)利要求17所述的存儲單元的操作方法，其特征在于，所 述存儲單元更包括具有第--j端子和第二端子的二極管，所述第一主動區(qū)域 透過所述第二主動區(qū)域耦接于所述第一端f。
全文摘要
本發(fā)明公開了一種存儲器元件及其操作方法。存儲單元包括第一電極及第二電極。存儲單元還包括相變材料，其具有沿第一電極與第二電極之間的電極間電流路徑串聯(lián)排列的第一主動區(qū)域和第二主動區(qū)域。
文檔編號G11C16/02GK101577140SQ200810185498
公開日2009年11月11日 申請日期2008年12月16日 優(yōu)先權(quán)日2008年5月8日
發(fā)明者施彥豪, 陳介方, 龍翔瀾 申請人:旺宏電子股份有限公司