專利名稱：預(yù)下拉前級突波的移位緩存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種移位緩存器，尤其是指一種抑制前級產(chǎn)生的突波的移位緩 存器。
背景技術(shù)：
功能先進的顯示器漸成為現(xiàn)今消費電子產(chǎn)品的重要特色，其中液晶顯示
器己經(jīng)逐漸成為各種電子設(shè)備如移動電話、個人數(shù)字助理(PDA)、數(shù)字相機、 計算機屏幕或筆記型計算機屏幕所廣泛應(yīng)用具有高分辨率彩色屏幕的顯示器。 請參閱圖1，圖1為現(xiàn)有技術(shù)的液晶顯示器10的功能方塊圖。液晶顯示 器10包含一液晶顯示面板12、 一柵極驅(qū)動器(gate driver) 14以及源極驅(qū)動 器(source driver) 16。液晶顯示面板12包含多個像素(pixel)，而每一個像 素包含三個分別代表紅綠藍(lán)(RGB)三原色的像素單元20構(gòu)成。以一個1024 X 768分辨率的液晶顯示面板12來說，共需要1024 X 768 X 3個像素單元20 組合而成。柵極驅(qū)動器14輸出掃描信號使得每一列的晶體管22依序開啟，同 時源極驅(qū)動器16則輸出對應(yīng)的數(shù)據(jù)信號至一整列的像素單元20使其充電到各 自所需的電壓，以顯示不同的灰階。當(dāng)同一列充電完畢后，柵極驅(qū)動器14便 將該列的掃描信號關(guān)閉，然后柵極驅(qū)動器14再輸出掃描信號將下一列的晶體 管22打開，再由源極驅(qū)動器16對下一列的像素單元20進行充放電。如此依 序下去，直到液晶顯示面板12的所有像素單元20都充電完成，再從第一列開 始充電。
在目前的液晶顯示面板設(shè)計中，柵極驅(qū)動器14等效上為移位緩存器 (shift register)，其目的即每隔一固定間隔輸出掃描信號至液晶顯示面板 12。以一個1024 X 768分辨率的液晶顯示面板12以及60Hz的更新頻率為例， 每一個畫面的顯示時間約為1/60=16.67ms。所以每一個掃描信號的脈波約為 16.67ms/768=21.7tis。而源極驅(qū)動器16則在這21. 7 y s的時間內(nèi)，將像素單 元20充放電到所需的電壓，以顯示出相對應(yīng)的灰階。請參閱圖2，圖2為現(xiàn)有技術(shù)的移位緩存器輸出的突波在多級傳送后的
示意圖。對于采用非晶硅薄膜制程技術(shù)的柵極驅(qū)動器14而言，移位緩存器的 每一級移位緩存單元在高溫時運作時，其輸出OUT(n)會受到其前二級的移位 緩存單元輸出0UT(n-2)的突波40影響，而這不必要的突波也會經(jīng)由一級一級 移位緩存單元傳遞下去而越來越明顯，最終導(dǎo)致與所需要的輸出脈沖42相似 而發(fā)生錯充的情形。這樣一來，面板上的像素會在接受突波40的時候即行充 電，進而發(fā)生畫面不正確的現(xiàn)象。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的為提供一種可抑制前級產(chǎn)生的突波的移位緩存 器，以解決現(xiàn)有技術(shù)的問題。
本發(fā)明的目的為提供一種移位緩存器，其包含多個移位緩存單元，該多個 移位緩存單元系以串聯(lián)的方式耦接，每一移位緩存單元系用來依據(jù)一第一頻率 信號、一第二頻率信號以及該每一移位緩存單元的前一個移位緩存單元的一驅(qū) 動信號脈沖，在該每一移位緩存單元的一輸出端輸出一輸出信號脈沖。每一移 位緩存單元包含一提升模塊，耦接于一第一節(jié)點，用來依據(jù)該第一頻率信號， 提供該輸出信號脈沖； 一提升驅(qū)動模塊，耦接于該第一節(jié)點，用來依據(jù)該每一 移位緩存單元的前一個移位緩存單元的該驅(qū)動信號脈沖，導(dǎo)通該提升模塊；一 預(yù)下拉模塊，其包含一第一端、 一第二端以及一第三端，該第一端耦接于該第 一節(jié)點，該第二端耦接于該每一移位緩存單元的前兩個移位緩存單元的一輸出 端，該第三端耦接一電源電壓端以接收一電源電壓，用來于響應(yīng)該每一移位緩 存單元的前兩個移位緩存單元的一輸出信號脈沖時，將該第一節(jié)點的電位調(diào)整 至該電源電壓； 一下拉模塊，耦接于該第一節(jié)點，用來依據(jù)一下拉驅(qū)動信號下 拉該第一節(jié)點的電位至該電源電壓；以及一下拉驅(qū)動模塊，用來提供該下拉驅(qū) 動信號。
依據(jù)本發(fā)明，該預(yù)下拉模塊包含一第一晶體管，其漏極、柵極和源極分別 耦接于該第一端、該第二端以及該第三端。


圖1為現(xiàn)有技術(shù)的液晶顯示器的功能方塊圖；圖2為現(xiàn)有技術(shù)的移位緩存器輸出的突波在多級傳送后的示意圖3為本發(fā)明的移位緩存器的移位緩存單元的方塊圖4A是第一實施例的移位緩存單元的電路圖4B是第二實施例的移位緩存單元的電路圖5為本發(fā)明的各信號以及節(jié)點的時序圖6A是第三實施例的移位緩存單元的電路圖6B是第四實施例的移位緩存單元的電路圖7是第五實施例的移位緩存單元的電路圖。
其中，附圖標(biāo)記
10 液晶顯示器 14 柵極驅(qū)動器
20、 112像素 40 突波
100 (n)移位緩存單元 300 (n)移位緩存單元 T1-T18晶體管 CK 第一頻率信號 104提升驅(qū)動模塊 0UT(n) 輸出端 108、 208、 308下拉模塊 P、 Q、 K、 R節(jié)點
12 液晶顯示面板
16源極驅(qū)動器
22晶體管
42 輸出脈沖
200 (n)移位緩存單元
50移位緩存器
102提升模塊
XCK第二頻率信號
106、 206、 306預(yù)下拉模塊
ST(n) 驅(qū)動信號端
110、 210、 310下拉驅(qū)動模塊
具體實施例方式
請參閱圖3，圖3為本發(fā)明的移位緩存器50的移位緩存單元100 (n)的方 塊圖。本實施例的移位緩存器可適用于液晶顯示器的柵極驅(qū)動器。移位緩存器 50包含多個串接(cascade-connected)的移位緩存單元100 (n)。移位緩存單元 100(n)用來依據(jù)一第一頻率信號CK、 一第二頻率信號XCK以及每一移位緩存 單元100(n)的前一級移位緩存單元100(n-l)的一驅(qū)動信號脈沖輸出每一移位 緩存單元100(n)的掃描信號。當(dāng)?shù)谝患壱莆痪彺鎲卧?00(1)自輸入端ST(O) 接收到一起始脈沖的(start pulse)后，移位緩存單元100 (1)就會隔一標(biāo)準(zhǔn)頻
8率(clock cycle)輸出產(chǎn)生輸出信號脈沖ST(l),接下來，每一移位緩存單元 100 (n)依據(jù)第一頻率信號CK、第二頻率信號XCK以及每一移位緩存單元100 (n) 的前一級移位緩存單元100(n-l)于驅(qū)動信號端ST(n-l)輸出的驅(qū)動信號脈沖， 以每隔一標(biāo)準(zhǔn)頻率的方式輸出該每一移位緩存單元lOO(n)于輸出端OUT(n)輸 出一輸出信號，該輸出信號即掃描信號脈沖，用來輸出并開啟對應(yīng)的像素112 的晶體管。第一頻率信號CK與第二頻率信號XCK的相位相差180度。
每一移位緩存單元100(n)包含一提升模塊(pu11-up module) 102、 一提升 驅(qū)云力模塊(pull-up driving circuit) 104、 一預(yù)下拉模塊(pre-pull-down circuit) 106、 一下拉模塊(pull-down module) 108以及一下拉驅(qū)動模塊110。 提升模塊102耦接于第一節(jié)點Q，用來依據(jù)第一頻率信號CK，提供輸出信號脈 沖0UT(n)。提升驅(qū)動模塊104耦接于第一節(jié)點Q，用來依據(jù)每一移位緩存單元 lOO(n)的前一個移位緩存單元lOO(n-l)的驅(qū)動信號脈沖ST(n-l)導(dǎo)通提升模 塊102。預(yù)下拉模塊106的第一端耦接于第一節(jié)點Q、第二端耦接于每一移位 緩存單元100(n)的前兩個移位緩存單元100 (n-2)的輸出端0UT(n-2)、第三端 耦接電源電壓端以接收電源電壓Vss。預(yù)下拉模塊106用來于響應(yīng)每一移位緩 存單元100(n)的前兩個移位緩存單元100(n-2)的一輸出信號脈沖0UT(n-2) 時，將第一節(jié)點Q的電位調(diào)整至電源電壓Vss。下拉模塊108耦接于第一節(jié)點Q， 用來依據(jù)一下拉驅(qū)動信號下拉第一節(jié)點Q的電位至電源電壓Vss。下拉驅(qū)動模 塊110用來提供該下拉驅(qū)動信號。在本實施例中，預(yù)下拉模塊106包含一第一 晶體管Tl。
請參閱圖4A，圖4A是第一實施例的移位緩存單元100(n)的電路圖。移位 緩存單元100 (n)的提升模塊102包含一第二晶體管T2以及一第三晶體管T3。 晶體管T2的漏極耦接于第一頻率信號CK、其柵極耦接于第一節(jié)點Q、其源極 耦接于驅(qū)動信號端ST(n)。而第三晶體管T3的漏極、柵極和源極分別耦接于 第一頻率信號CK、第一節(jié)點Q以及輸出端OUT(n)。提升驅(qū)動模塊104包含一 第四晶體管T4，其漏極和柵極耦接于前一級移位緩存單元100(n-l)的驅(qū)動信 號端ST(n-l),其源極耦接于第一節(jié)點Q。下拉模塊108包含一第五晶體管T5、 一第六晶體管T6、 一第七晶體管T7、 一第八晶體管T8、 一第九晶體管T9、 一 第十晶體管T10、 一第十一晶體管Tll、 一第十二晶體管T12、 一第十三晶體 管T13、 一第十四晶體管T14、 一第十五晶體管T15以及一第十六晶體管T16。晶體管T5的漏極、柵極以及源極分別耦接至該提升模塊的第一節(jié)點Q、第二 節(jié)點K及輸出端0UT(n)。晶體管T6的漏極、柵極和源極分別耦接至輸出端 0UT(n)、第二節(jié)點K及電源電壓端Vss。晶體管T7的漏極、柵極和源極分別耦 接至驅(qū)動信號端ST(n)、第二節(jié)點K以及電源電壓端Vss。晶體管T8的漏極、 柵極和源極分別耦接至第二節(jié)點K、驅(qū)動信號端ST(n)及電源電壓端Vss。晶體 管T9的漏極、柵極和源極分別耦接至第三節(jié)點P、前一個移位緩存單元的一 驅(qū)動信號端ST(n-l)及電源電壓端Vss。晶體管T10的其漏極、柵極和源極分別 耦接至第三節(jié)點P、驅(qū)動信號端ST(n)及電源電壓端Vss。晶體管T11的漏極和 柵極耦接至第二頻率信號XCK，其源極耦接至第三節(jié)點P。晶體管T12的漏極、 柵極和源極分別耦接至第一節(jié)點Q、第三節(jié)點P及該電源電壓端Vss。晶體管 T13的漏極、柵極和源極分別耦接至驅(qū)動信號端ST(n)、該第三節(jié)點P及該電 源電壓端Vss。晶體管T14的漏極、柵極和源極分別耦接至輸出端OUT(n)、第 二頻率信號XCK及電源電壓端Vss。晶體管T15的漏極、柵極和源極分別耦接 至第一節(jié)點Q、下一個移位緩存單元100(n+l)的一輸出端OUT(n+l)及電源電 壓端Vss。晶體管T16的漏極、柵極和源極分別耦接至輸出端OUT(n)、下一個 移位緩存單元的一輸出端OUT(n+l)及電源電壓端Vss。晶體管T19的漏極、柵 極和源極分別耦接至第一節(jié)點Q、起始脈沖ST(O)及電源電壓端Vss。下拉驅(qū)動 模塊110包含第十七晶體管T17以及第十八晶體管T18。晶體管T17的漏極與 柵極耦接至第一頻率信號CK，其源極耦接至第二節(jié)點K。晶體管T18的漏極耦 接至第二節(jié)點K，其柵極與源極皆耦接至第二頻率信號XCK。
請一并參閱圖4A以及圖5，圖5為本發(fā)明的各信號以及節(jié)點的時序圖。 在時段tO-tl期間，來自前二級移位緩存單元100 (n-2)的輸出信號端OUT(n_2) 的輸出信號脈沖處于高電壓準(zhǔn)位，使得預(yù)下拉模塊106的晶體管Tl會開啟 (turn on)導(dǎo)通電源電壓Vss，所以節(jié)點Q(n)的電位會被下拉至低電壓準(zhǔn)位Vss。 在時段tl-t2期間，第一頻率信號CK處于低電壓準(zhǔn)位，第二頻率信號XCK處 于高電壓準(zhǔn)位。來自前一級移位緩存單元100 (n-1)的驅(qū)動信號端ST(n-1)的驅(qū) 動信號亦處于高電壓準(zhǔn)位，使得晶體管T4會開啟(turnon)導(dǎo)通。此時節(jié)點Q 的電位開始被拉高。在此同時，節(jié)點K輸出的電壓準(zhǔn)位(亦即下拉驅(qū)動信號) 是低電壓準(zhǔn)位，所以晶體管T5、 T6、 T7系關(guān)閉。
在時段t2-t3期間，第一頻率信號CK處于高電壓準(zhǔn)位，使得節(jié)點K輸出的電壓準(zhǔn)位(亦即下拉驅(qū)動信號)是高電壓準(zhǔn)位，所以晶體管T5、 T6、 T7開啟 導(dǎo)通。但是，節(jié)點Q(n)的電位會因為浮動(floating)之故，且因電容效應(yīng)而 隨著第一頻率信號CK而跳升。當(dāng)節(jié)點Q的電位跳升之后，晶體管T2和T3會 被開啟導(dǎo)通第一頻率信號CK，導(dǎo)致輸出端OUT(n)和驅(qū)動信號端ST(n)輸出高 電壓準(zhǔn)位。其它晶體管的運作為本領(lǐng)域具有通常技術(shù)者所了解，在此不另贅述。
請注意，因為在t0-tl期間，節(jié)點Q(n)的電位被預(yù)下拉模塊106下拉， 所以現(xiàn)有技術(shù)中的突波會被大幅抑制。也就是說，對每一級的移位緩存單元 100(n)而言，Q(n)的電位受到突波的影響降低，使得接下來電晶體T2、 T3的 電容耦合效應(yīng)的影響也會大大降低。
請參閱圖4B，圖4B是第二實施例的移位緩存單元400(n)的電路圖。圖 4B的移位緩存單元400(n)與圖4A的移位緩存單元100 (n)具有相同標(biāo)號組件 者，其操作原理一致，在此不另贅述。圖犯的移位緩存單元400(n)與圖4A 的移位緩存單元100(n)的差別在于預(yù)下拉電路406另包含一第四端，該第四 端耦接于移位緩存單元400(n+2)的一輸出端OUT(n+2)，用來于響應(yīng)該移位緩 存單元400(n+2)的一輸出信號脈沖時，將第一節(jié)點Q的電位調(diào)整至電源電壓 Vss。較佳地，移位緩存單元400(n)另包含一再下拉晶體管T17。再下拉晶體管 T17的漏極、柵極和源極則分別耦接于第一節(jié)點Q、移位緩存單元400(n+2)的 一輸出端0UT(n+2)和電源電壓Vss。
請參閱圖6A，圖6A是第三實施例的移位緩存單元200 (n)的電路圖。移位 緩存單元200 (n)，其提升模塊102包含一第二晶體管T2以及一第三晶體管T3。 晶體管T2的漏極耦接于第一頻率信號CK、其柵極耦接于第一節(jié)點Q、其源極 耦接于驅(qū)動信號端ST(n)。而第三晶體管T3的漏極、柵極和源極分別耦接于 第一頻率信號CK、第一節(jié)點Q以及輸出端OUT(n)。提升驅(qū)動模塊104包含一 第四晶體管T4，其漏極和柵極耦接于前一級移位緩存單元200(n-l)的驅(qū)動信 號端ST(n-1)，其源極耦接于第一節(jié)點Q。預(yù)下拉模塊206包含一第一晶體管 Tl。下拉模塊208包含一第五晶體管T5、 一第六晶體管T6、 一第七晶體管T7、 一第八晶體管T8、 一第九晶體管T9、 一第十晶體管TIO、 一第十一晶體管Tll、 一第十二晶體管T12、 一第十三晶體管T13、 一第十四晶體管T14、 一第十五 晶體管T15以及一第十六晶體管T16。晶體管T5的漏極、柵極以及源極分別 耦接至提升模塊102的第一節(jié)點Q、第二節(jié)點K及輸出端OUT(n)。晶體管T6
ii的漏極、柵極和源極分別耦接至輸出端0UT(n)、第二節(jié)點K及該電源電壓端 Vss。晶體管T7的漏極、柵極和源極分別耦接至驅(qū)動信號端ST(n)、第二節(jié)點K 以及電源電壓端Vss。晶體管T8的漏極、柵極和源極分別耦接至第二節(jié)點K、 第一節(jié)點Q及電源電壓端Vss。晶體管T9的漏極、柵極和源極分別耦接至一第 三節(jié)點P、第一節(jié)點Q及電源電壓端Vss。晶體管T10的漏極和柵極耦接至第二 頻率信號XCK，其源極耦接該第三節(jié)點P。晶體管T11的漏極、柵極和源極分 別耦接至該第三節(jié)點P、該第一頻率信號CK及該電源電壓端Vss。晶體管T12 的漏極、柵極和源極分別耦接至第一節(jié)點Q、第三節(jié)點P及前一級移位緩存單 元的該驅(qū)動信號端ST(n-1)。晶體管T13的漏極、柵極和源極分別耦接至該驅(qū) 動信號端ST(n)、該第三節(jié)點P及該電源電壓端Vss。晶體管T14的漏極、柵極 和源極分別耦接至該輸出端OUT(n)、第三節(jié)點P及該電源電壓端Vss。晶體管 T15的漏極、柵極和源極分別耦接至該第一節(jié)點Q、下一個移位緩存單元的一 輸出端OUT(n+l)及電源電壓端Vss。晶體管T16漏極、柵極和源極分別耦接至 該輸出端OUT(n)、下一個移位緩存單元的一輸出端OUT(n+l)及電源電壓端Vss。 下拉驅(qū)動模塊110包含一第十七晶體管T17以及一第十八晶體管T18。晶體管 T17的漏極與柵極耦接至該第一頻率信號，其源極耦接至第二節(jié)點K。晶體管 T18的漏極耦接至第二節(jié)點K，其柵極與源極皆耦接至一第二頻率信號。
請注意，移位緩存單元200(n)與移位緩存單元100(n)的差異僅在于下拉 模塊的構(gòu)造不同，但是兩者在輸出端OUT(n)、驅(qū)動信號端ST(n)以及節(jié)點Q(n) 的信號時序與圖5所示完全相同。易言之，在tO-tl期間，節(jié)點Q(n)的電位 被預(yù)下拉模塊206下拉，所以現(xiàn)有技術(shù)中的突波會被大幅抑制。也就是說，對 每一級的移位緩存單元200(n)而言，Q(n)的電位受到突波的影響降低，使得 接下來電晶體T2、 T3的電容耦合效應(yīng)的影響也會大大降低。
請參閱圖6B，圖6B是第四實施例的移位緩存單元500(n)的電路圖。圖 6B的移位緩存單元500(n)與圖6A的移位緩存單元200(n)具有相同標(biāo)號組件 者，其操作原理一致，在此不另贅述。圖6B的移位緩存單元500(n)與圖6A 的移位緩存單元200(n)的差別在于預(yù)下拉電路506另包含一第四端，該第四 端耦接于移位緩存單元500(n+2)的一輸出端，用來于響應(yīng)該移位緩存單元 500(n+2)的一輸出信號脈沖時，將第一節(jié)點Q的電位調(diào)整至電源電壓Vss。較 佳地，移位緩存單元500(n)另包含一再下拉晶體管T18。再下拉晶體管T18的漏極、柵極和源極則分別耦接于第一節(jié)點Q、移位緩存單元500 (n—2)的一 輸出端OUT (n+2)和電源電壓Vss 。
請參閱圖7,圖7是第五實施例的移位緩存單元300(n)的電路圖。移位緩 存單元300 (n)的提升模塊302包含一第二晶體管T2以及一第三晶體管T3。晶 體管T2的漏極耦接于第一頻率信號CK、其柵極耦接于第一節(jié)點Q、其源極耦 接于驅(qū)動信號端ST(n)。而第三晶體管T3的漏極、柵極和源極分別耦接于第 一頻率信號CK、第一節(jié)點Q以及輸出端OUT(n)。提升驅(qū)動模塊304包含一第 四晶體管T4，其漏極和柵極耦接于前一級移位緩存單元300(n-1)的驅(qū)動信號 端ST(n-1)，其源極耦接于第一節(jié)點Q。預(yù)下拉模塊306的第一端耦接于第一 節(jié)點Q、第二端耦接于每一移位緩存單元300(n)的前兩個移位緩存單元 300(n-2)的輸出端0UT(n-2)、第三端耦接電源電壓端以接收電源電壓Vss。預(yù) 下拉模塊306包含一第一晶體管T1。下拉模塊308包含一第五晶體管T5、 一 第六晶體管T6、 一第七晶體管T7、 一第八晶體管T8、 一第九晶體管T9、 一第 十晶體管T10以及一第十一晶體管Tll。晶體管T5的漏極、柵極和源極分別 耦接于前一級移位緩存單元300(n-l)的該驅(qū)動信號端ST(n-l)、第二頻率信號 XCK、第一節(jié)點Q。晶體管T6的漏極、柵極和源極分別耦接至第一節(jié)點Q、起 始脈沖ST(O)及電源電壓端Vss晶體管T7的漏極、柵極和源極分別耦接至第一 節(jié)點Q、第一頻率信號CK及電源電壓端Vss。晶體管T8的漏極、柵極和源極分 別耦接至第二節(jié)點K、第二頻率信號XCK及電源電壓端Vss。晶體管T9的漏極、 柵極和源極分別耦接至第一節(jié)點Q、下一個移位緩存單元300(n+l)的一輸出端 OUT(n+l)及該電源電壓端Vss。晶體管TIO的漏極、柵極和源極分別耦接至輸 出端OUT(n)、第三節(jié)點P及電源電壓端Vss。晶體管T11的漏極、柵極和源極 分別耦接至該輸出端OUT(n)、下一個移位緩存單元的一輸出端OUT(n+l)及該 電源電壓端Vss。下拉驅(qū)動模塊310包含第十三晶體管T13、 一第十四晶體管 T14、 一第十五晶體管T15以及一第十六晶體管T16。晶體管T13的漏極與柵 極耦接至第一頻率信號CK，其源極耦接至第四節(jié)點R。晶體管T14的漏極、柵 極和源極分別耦接至第四節(jié)點R、輸出端OUT(n)及電源電壓端Vss。晶體管T15 的漏極、柵極和源極分別耦接至第一頻率信號CK、第四節(jié)點R及第三節(jié)點P。 晶體管T16的漏極、柵極和源極分別耦接至第三節(jié)點P、輸出端OUT(n)及電源
電壓端Vss。
13請注意，移位緩存單元300(n)與移位緩存單元100(n)兩者在輸出端 OUT(n)、驅(qū)動信號端ST(n)以及節(jié)點Q(n)的信號時序與圖5所示完全相同。易 言之，在t0-tl期間，節(jié)點Q(n)的電位被預(yù)下拉模塊306下拉，所以現(xiàn)有技 術(shù)中的突波會被大幅抑制。也就是說，對每一級的移位緩存單元300(n)而言， Q(n)的電位受到突波的影響降低，使得接下來電晶體T2、 T3的電容耦合效應(yīng) 的影響也會大大降低。
相較于現(xiàn)有技術(shù)，本發(fā)明的移位緩存器在每一級移位緩存單元設(shè)有一預(yù)下 拉模塊，用來下拉來自每一級移位緩存單元的前二級每一級移位緩存單元的突 波。如此一來，前二級移位緩存單元產(chǎn)生的突波就不會一級接一級的傳遞下去， 故可避免像素因誤判而發(fā)生誤充電的情形。
權(quán)利要求
1. 一種移位緩存器，其特征在于，包含多個移位緩存單元，該多個移位緩存單元以串聯(lián)的方式耦接，每一移位緩存單元用來依據(jù)一第一頻率信號、一第二頻率信號以及該每一移位緩存單元的前一個移位緩存單元的一驅(qū)動信號脈沖，在該每一移位緩存單元的一輸出端輸出一輸出信號脈沖，每一移位緩存單元包含一提升模塊，耦接于一第一節(jié)點，用來依據(jù)該第一頻率信號，提供該輸出信號脈沖；一提升驅(qū)動模塊，耦接于該第一節(jié)點，用來依據(jù)該每一移位緩存單元的前一個移位緩存單元的該驅(qū)動信號脈沖，導(dǎo)通該提升模塊；一預(yù)下拉模塊，其包含一第一端、一第二端以及一第三端，該第一端耦接于該第一節(jié)點，該第二端耦接于該每一移位緩存單元的前兩個移位緩存單元的一輸出端，該第三端耦接一電源電壓端以接收一電源電壓，用來于響應(yīng)該每一移位緩存單元的前兩個移位緩存單元的一輸出信號脈沖時，將該第一節(jié)點的電位調(diào)整至該電源電壓；一下拉模塊，耦接于該第一節(jié)點，用來依據(jù)一下拉驅(qū)動信號下拉該第一節(jié)點的電位至該電源電壓；以及一下拉驅(qū)動模塊，用來提供該下拉驅(qū)動信號。
2. 如權(quán)利要求1所述的移位緩存器，其特征在于，該預(yù)下拉模塊包含一 第一晶體管，其漏極、柵極和源極分別耦接于該第一端、該第二端以及該第三一山怖。
3. 如權(quán)利要求2所述的移位緩存器，其特征在于，該提升模塊包含 一第二晶體管，其漏極耦接于該第一頻率信號、其柵極耦接于該第一節(jié)點、其源極耦接于一驅(qū)動信號端；以及一第三晶體管，其漏極、柵極和源極分別耦接于該第一頻率信號、該第一 節(jié)點以及該輸出端。
4. 如權(quán)利要求3所述的移位緩存器，其特征在于，該提升驅(qū)動模塊包含一 第四晶體管，其漏極和柵極耦接于前一級移位緩存單元的一驅(qū)動信號端，其源 極耦接于該第一節(jié)點。
5. 如權(quán)利要求4所述的移位緩存器，其特征在于，該下拉模塊包含-一第五晶體管，其漏極、柵極以及源極分別耦接至該提升模塊的該第』節(jié) 點、 一第二節(jié)點及輸出端；一第六晶體管，其漏極、柵極和源極分別耦接至該輸出端、該第二節(jié)點及該電源電壓端；一第七晶體管，其漏極、柵極和源極分別耦接至該驅(qū)動信號端、該第二節(jié) 點以及該電源電壓端；一第八晶體管，其漏極、柵極和源極分別耦接至該第二節(jié)點、該驅(qū)動信號 端及該電源電壓端；一第九晶體管，其漏極、柵極和源極分別耦接至一第三節(jié)點、前一個移位 緩存單元的一驅(qū)動信號端及該電源電壓端；一第十晶體管，其漏極、柵極和源極分別耦接至該第三節(jié)點、該驅(qū)動信號 端及該電源電壓端；一第十一晶體管，其漏極和柵極耦接至第二頻率信號，其源極耦接至該第 三節(jié)點；一第十二晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、該第三節(jié) 點及該電源電壓端；一第十三晶體管，其漏極、柵極和源極分別耦接至該驅(qū)動信號端、該第三 節(jié)點及該電源電壓端；一第十四晶體管，其漏極、柵極和源極分別耦接至該輸出端、該第二頻率 信號及該電源電壓端；一第十五晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、下一個移 位緩存單元的一輸出端及該電源電壓端；以及一第十六晶體管，其漏極、柵極和源極分別耦接至該輸出端、下一個移位 緩存單元的一輸出端及該電源電壓端；一第十九晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、 一起始脈 沖及該電源電壓端。
6.如權(quán)利要求4所述的移位緩存器，其特征在于，該下拉模塊包含一第五晶體管，其漏極、柵極以及源極分別耦接至該提升模塊的該第一節(jié) 點、 一第二節(jié)點及該輸出端；一第六晶體管，其漏極、柵極和源極分別耦接至該輸出端、該第二節(jié)點及該電源電壓端；一第七晶體管，其漏極、柵極和源極分別耦接至該驅(qū)動信號端、該第二節(jié)點以及該電源電壓端；一第八晶體管，其漏極、柵極和源極分別耦接至該第二節(jié)點、該第一節(jié)點 及該電源電壓端；一第九晶體管，其漏極、柵極和源極分別耦接至一第三節(jié)點、該第一節(jié)點 及該電源電壓端；一第十晶體管，其漏極和柵極耦接至第二頻率信號，其源極耦接該第三節(jié)點；一第十一晶體管，其漏極、柵極和源極分別耦接至該第三節(jié)點、該第一頻 率信號及該電源電壓端；一第十二晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、該第三節(jié) 點及前一級移位緩存單元的該驅(qū)動信號端；一第十三晶體管，其漏極、柵極和源極分別耦接至該驅(qū)動信號端、該第三 節(jié)點及該電源電壓端；一第十四晶體管，其漏極、柵極和源極分別耦接至該輸出端、該第三節(jié)點 及該電源電壓端；一第十五晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、下一個移 位緩存單元的一輸出端及該電源電壓端；以及一第十六晶體管，其漏極、柵極和源極分別耦接至該輸出端、下一個移位 緩存單元的一輸出端及該電源電壓端。
7. 如權(quán)利要求4所述的移位緩存器，其特征在于，該下拉驅(qū)動模塊包含-一第十七晶體管，其漏極與柵極耦接至該第一頻率信號，其源極耦接至該第二節(jié)點；以及一第十八晶體管，其漏極耦接至該第二節(jié)點，其柵極與源極皆耦接至一第 二頻率信號。
8. 如權(quán)利要求4所述的移位緩存器，其特征在于，該下拉模塊包含 一第五晶體管，其漏極、柵極和源極分別耦接于前一級移位緩存單元的該驅(qū)動信號端、該第二頻率信號、該第一節(jié)點；一第六晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、 一起始脈沖及該電源電壓端；一第七晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、該第一頻率 信號及該電源電壓端；一第八晶體管，其漏極、柵極和源極分別耦接至一第二節(jié)點、該第二頻率 信號及該電源電壓端；一第九晶體管，其漏極、柵極和源極分別耦接至該第一節(jié)點、下一個移位 緩存單元的一輸出端及該電源電壓端；一第十晶體管，其漏極、柵極和源極分別耦接至該輸出端、 一第三節(jié)點及 該電源電壓端；以及一第十一晶體管，其漏極、柵極和源極分別耦接至該輸出端、下一個移位 緩存單元的一輸出端及該電源電壓端。
9. 如權(quán)利要求8所述的移位緩存器，其特征在于，該下拉驅(qū)動模塊包含 一第十三晶體管，其漏極與柵極耦接至該第一頻率信號，其源極耦接至一第四節(jié)點；一第十四晶體管，其漏極、柵極和源極分別耦接至該第四節(jié)點、該輸出端 及該電源電壓端；一第十五晶體管，其漏極、柵極和源極分別耦接至該第一頻率信號、該第 四節(jié)點及該第三節(jié)點；以及一第十六晶體管，其漏極、柵極和源極分別耦接至該第三節(jié)點、該輸出端 及該電源電壓端。
10. 如權(quán)利要求1所述的移位緩存器，其特征在于，該第一頻率信號與 該第二頻率信號的相位相差180度。
11. 如權(quán)利要求1所述的移位緩存器，其特征在于，應(yīng)用于一液晶顯示器。
12. 如權(quán)利要求1所述的移位緩存器，其特征在于，該預(yù)下拉模塊另包含 一第四端，該第四端耦接于該每一移位緩存單元的下兩個移位緩存單元的一輸 出端，用來于響應(yīng)該每一移位緩存單元的下兩個移位緩存單元的一輸出信號脈 沖時，將該第一節(jié)點的電位調(diào)整至該電源電壓。
13. 如權(quán)利要求12所述的移位緩存器，其特征在于，該預(yù)下拉模塊另包含 一再下拉晶體管，其漏極、柵極和源極分別耦接于該第一端、該第四端以及該 第二端。
全文摘要
本發(fā)明公開了一種移位緩存器，其包含多個移位緩存單元，該等移位緩存單元以串聯(lián)的方式耦接，每一移位緩存單元包含提升模塊、提升驅(qū)動模塊、預(yù)下拉模塊、下拉模塊以及下拉動模塊。提升模塊用來依據(jù)第一頻率信號提供輸出信號脈沖。提升驅(qū)動模塊用來依據(jù)每一移位緩存單元的前一個移位緩存單元的驅(qū)動信號脈沖，導(dǎo)通該提升模塊。預(yù)下拉模塊耦接于每一移位緩存單元的前兩個移位緩存單元的輸出端和第一節(jié)點，用來于響應(yīng)該每一移位緩存單元的前兩個移位緩存單元的輸出信號脈沖時，下拉第一節(jié)點的電位。下拉模塊耦接于該第一節(jié)點，用來依據(jù)下拉驅(qū)動信號下拉該第一節(jié)點的電位。下拉驅(qū)動模塊用來提供該下拉驅(qū)動信號。
文檔編號G11C19/00GK101447232SQ20081018778
公開日2009年6月3日 申請日期2008年12月31日 優(yōu)先權(quán)日2008年12月31日
發(fā)明者劉柏源, 江明峰, 蔡宗廷, 賴明升 申請人:友達(dá)光電股份有限公司