專利名稱：雙向移位寄存器、采用它的顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及雙向移位寄存器，以及采用它的顯示裝置，特別是涉及適用于掃描電路的雙向移位寄存器，與采用它的顯示裝置。
背景技術(shù)：
對于以液晶顯示裝置為代表的平面顯示裝置，由于厚度小，重量輕，并且耗電量低，故其廣泛地用作各種設(shè)備的顯示裝置。最近，為了進一步減小厚度，減輕重量，降低成本，確立了與過去的非晶硅薄膜晶體管相比較，采用電子移動度高的低溫多晶硅薄膜晶體管，構(gòu)成驅(qū)動電路，在玻璃基板上成一體地形成該驅(qū)動電路的技術(shù)。
另外，近年的液晶顯示裝置的高分辨率的要求日益增加。由于分辨率提高， 一次顯示的信息量增加，故有助于液晶顯示裝置的附件價值的提高。另外，可通過使顯示裝置與雙向掃描相對應(yīng)，對應(yīng)于液晶顯示裝置的朝向，改變所顯示的影像的朝向。于是，人們希望實現(xiàn)具有高分辨率的顯示區(qū)域，和雙向掃描電路的高附加價值的液晶顯示裝置。
在專利文獻l， 2中公開實現(xiàn)這樣的液晶顯示裝置的技術(shù)。圖28為專利文獻1所述的平面顯示裝置的概略圖。在圖28中，在該平面顯示裝置中，在陣列基板101上設(shè)置掃描線驅(qū)動電路102，信號線驅(qū)動電路103，與多個(mxn)的開關(guān)元件110。掃描線Gl Gn為用于將掃描線驅(qū)動電路102的輸出作為開關(guān)元件110的控制信號而傳輸?shù)牟季€。另外，信號線Sl Sm為用于將來自信號線驅(qū)動電路103的輸出傳輸給開關(guān)元件110的源極/漏極的布線。
在以上的液晶顯示裝置中，掃描線驅(qū)動電路102，信號線驅(qū)動電路103中的至少一者采用雙向移位寄存器。雙向移位寄存器由多個串聯(lián)的單位寄存器構(gòu)成，具有通過3相的移位時鐘信號，沿正向或反向移位的功能。
圖29為專利文獻1中記載的構(gòu)成雙向移位寄存器的單位寄存器的電路圖。在圖29中，單位寄存器包括時鐘端子C1， C2， C3，正向脈沖輸入端子INP，反向脈沖輸入端子INN，輸出端子OUT，移位方向控制信號P，和N，由trl trl7的晶體管構(gòu)成。
由具有時鐘端子Cl和輸出端子OUT之間的導(dǎo)電路徑的晶體管trl，與具有電源電極VDD和輸出端子OUT之間的導(dǎo)電路徑的晶體管tr2，構(gòu)成輸出電路。
另外，具有下述的輸入電路，該輸入電路包括具有正向脈沖輸入端子INP與晶體管td的控制電極之間的導(dǎo)電路徑的晶體管tr3;具有反向脈沖輸入端子INN和晶體管trl的控制電極之間的導(dǎo)電路徑的晶體管tr4;具有電源電極VDD和晶體管tr2的控制電極之間的導(dǎo)電路徑的晶體管tr5，在正向脈沖移位時，使晶體管tr3和晶體管trl之間導(dǎo)通，并且使正向脈沖輸入端子INP和晶體管tr5的控制電極之間導(dǎo)通，在反向脈沖移位時，使晶體管tr4和晶體管trl之間導(dǎo)通，并且使反向脈沖輸入端子INN和晶體管tr5的控制電極之間導(dǎo)通。
另外，具有下述的復(fù)位電路，該復(fù)位電路包括具有時鐘端子C2和晶體管tr2的控制電極之間的導(dǎo)電路徑的晶體管tr6;具有時鐘端子C3和晶體管tr2的控制電極之間的導(dǎo)電路徑的晶體管tr7;具有電源電極VDD和晶體管trl的控制電極之間的導(dǎo)電路徑的晶體管tr8，在正向脈沖移位時，使晶體管tr6和晶體管tr2的控制電極以及晶體管tr8的控制電極之間導(dǎo)通，在反向脈沖移位時，使晶體管tr7和晶體管tr2的控制電極以及晶體管tr8的控制電極之間導(dǎo)通。
此外，具有翻轉(zhuǎn)防止電路，在該電路中，在于晶體管trl導(dǎo)通，晶體管tr2截止的狀態(tài)，輸入到時鐘端子Cl中的時鐘信號的電壓電平翻轉(zhuǎn)的場合，防止晶體管tr2的控制電極的電壓電平翻轉(zhuǎn)的情況。
再有，在輸入電路中，包括具有晶體管tr3和晶體管trl的控制電極之間的導(dǎo)電路徑的晶體管trll;具有晶體管tr4和晶體管trl之間的導(dǎo)電路徑的晶體管trl2;具有正向脈沖輸入端子INP和晶體管tr5之間的導(dǎo)電路徑的晶體管td3;具有反向脈沖輸入端子INN和晶體管tr5之間的導(dǎo)電路徑的晶體管tr14，在正向脈沖移位時，使晶體管trll和trl3導(dǎo)通，在反向脈沖移位時，使晶體管trl2和晶體管trl4導(dǎo)通。另外，復(fù)位電路包括具有晶體管tr6和晶體管tr2以及晶體管tr8之間的導(dǎo)電路徑的晶體管trl5;具有晶體管tr7和晶體管tr2以及晶體管tr8之間的導(dǎo)電路徑的晶體管td6，在正向脈沖移位時使晶體管td5導(dǎo)通，在反向脈沖移位時使晶體管tr16導(dǎo)通。
此外，翻轉(zhuǎn)防止電路包括具有電源電極VDD和晶體管tr2的控制電極之間的導(dǎo)電路徑與晶體管trl的向控制電極的導(dǎo)電路徑的晶體管tr9;具有晶體管tr9和晶體管tr2之間的導(dǎo)電路徑與向時鐘端子Cl的導(dǎo)電路徑的晶體管trl(K
按照這樣的由單位寄存器構(gòu)成的雙向移位寄存器，可防止在正向脈沖移位時和反向脈沖移位時，產(chǎn)生輸出信號的偏差。
下面對在專利文獻2中公開的雙向移位寄存器的結(jié)構(gòu)進行說明。圖30為專利文獻2的包括級聯(lián)級的移位寄存器的方框圖。在圖30中，形成輸出OUTn按照縱向列而設(shè)置的雙向掃描電路的結(jié)構(gòu)。各移位寄存器級212通過從時鐘發(fā)生器201輸出的3相的時鐘信號C1， C2， C3中的任意者驅(qū)動。通過切換時鐘信號C1， C2， C3，移位寄存器的移位方向從下向上，或從上向下控制。
圖31為圖30的移位寄存器所采用的移位寄存器級(單位寄存器)212的電路圖。移位寄存器212包括NMOS晶體管216， 217， 218， 218a， 219，220， 220a， 221， 221a， 225， 225a。
在NMOS晶體管216中，柵極與節(jié)點P1連接，將時鐘信號C1 (C3)供給漏極，使源極為輸出OUTn。在NMOS晶體管217中，柵極與節(jié)點P2連接，使漏極為輸出OUTn，源極與電源VSSI連接。NMOS晶體管216,217構(gòu)成輸出電路，按照節(jié)點P1， P2的電壓電平，使OUTn是有源的。
NMOS晶體管218， 218a的每個成二極管連接，相鄰的移位寄存器級的輸出OUTn—1， OUTn+l與漏極連接，將源極與節(jié)點Pl共用連接。NMOS晶體管218， 218a構(gòu)成來自相鄰的移位寄存器級的輸入電路。
在NMOS晶體管219中，柵極與節(jié)點P2連接，漏極與節(jié)點P1連接，源極與電源VSSI連接，在節(jié)點P2為高電平時，節(jié)點P1為低電平。
在NMOS晶體管220， 220a的每個中，漏極與電源VDD共用連接，移位寄存器級的輸出OUTn+2， OUTn—2與柵極連接，源極與節(jié)點P2共用連接。NMOS晶體管220， 220a相當(dāng)于復(fù)位電路。
在NMOS晶體管221， 221a的每個中，漏極與節(jié)點P2共用連接，移 位寄存器級的輸出OUTn—l， OUTn+l與柵極連接，源極與電源VSS共 用連接。NMOS晶體管221， 221a構(gòu)成來自相鄰的移位寄存器級的輸入電 路。
在NMOS晶體管225， 225a的每個中，漏極與節(jié)點Pl共用連接，移 位寄存器級的輸出OUTn+2， OUTn—2與柵極連接，源極與電源VDDI 共用連接。NMOS晶體管225， 225a相當(dāng)于復(fù)位電路。
以上這樣的結(jié)構(gòu)的移位寄存器級212將一個相鄰的移位寄存器級的輸 出OUTn—1，OUTn+l中的任意者通過時鐘信號Cl (C3)，從輸出OUTn， 輸出給另一相鄰的移位寄存器級。另外，通過2個離開的移位寄存器級的 輸出OUTn+2， OUTn—2，使輸出OUTn處于復(fù)位狀態(tài)。
將這樣的移位寄存器級212串聯(lián)連接的移位寄存器不必要求專利文獻 l中的規(guī)定掃描方向的信號(圖29中的P和N)，實現(xiàn)雙向掃描。
專利文獻l: JP特開2004—185684號文獻(圖1，圖4)
專利文獻2: JP特表2001—506044號文獻(圖1，圖2)
下面的分析針對本發(fā)明而提供。
為了采用過去的雙向移位寄存器，實現(xiàn)高附件加值的液晶顯示裝置， 具有下述的問題。
比如，在專利文獻l中，為了實現(xiàn)雙向掃描，必須重復(fù)地設(shè)置具有相 同功能的電路要素。即，如圖29所示，晶體管trll， tr3，和trl2， tr4分 別通過信號P， N，和INP， INN控制。它們中的一者通過各自的掃描方 向而激活，另一者處于動作停止的狀態(tài)。同樣，對于trl3和tr14，與trl5， tr6和trl6， tr7的組合，通過掃描方向，激活一者，另一者處于動作停止 的狀態(tài)。于是，在這樣的結(jié)構(gòu)的雙向移位寄存器中，由于必須具有對應(yīng)于 掃描方向，活性化，非活性化的電路要素，故具有電路規(guī)模增加的傾向。
在這里， 一般，期望像素的配置間距，構(gòu)成掃描電路的移位寄存器的 配置間距為相同的長度。根據(jù)傳遞從掃描電路輸出的信號的電氣布線的布 置的觀點來說，這是不言自明的。伴隨顯示裝置的分辨率的提高，像素的 配置間距，與移位寄存器的配置間距均變小。即，如圖32所示，伴隨像素21的配置間距的縮小，移位寄存器1的電路寬度L像L'那樣增加。伴
隨L的增加，故具有顯示裝置中的配置有掃描電路的一側(cè)的框緣增加的問
題。另外，在顯示裝置的設(shè)計中，在打算將顯示部作為裝置中心的場合， 必須在配置有掃描電路的一側(cè)和相反側(cè)，將框緣擴大到相同的長度。于是， 在專利文獻l中的雙向掃描電路中，難以兼顧配置間距的縮小，與顯示裝 置的框緣的變窄。
另一方面，在專利文獻2中，不必像專利文獻l那樣，對應(yīng)于掃描方 向，重復(fù)相同的電路要素而設(shè)置電路。但是，由于將圖31中的P1， P2等 的節(jié)點復(fù)位的時刻每幀1次，故產(chǎn)生上述節(jié)點的電位變化的另一問題。即， 在某時鐘周期，復(fù)位的節(jié)點在l幀的剩余的期間，處于浮動(floating)狀 態(tài)。在該浮動的期間，因與對象的節(jié)點連接的晶體管的泄漏電流，從外部 施加的噪音等，節(jié)點的電位變化。具有因該電位變化，本來，必須維持在 導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)的電路要素呈現(xiàn)另外的舉動，有電路的穩(wěn)定的動作受 到損害的危險。
根據(jù)以上情況，如果打算通過已有技術(shù)，實現(xiàn)雙向掃描電路，或具有 雙向掃描電路的顯示裝置，則產(chǎn)生電路規(guī)模大，難以兼顧使窄間距和窄框 緣，或電路的穩(wěn)定的動作受到損害中的任意的問題。

發(fā)明內(nèi)容
于是，本發(fā)明的目的在于提供電路規(guī)模小，并且穩(wěn)定地動作的雙向移 位寄存器，以及采用它的顯示裝置。 用于解決課題的技術(shù)方案
本發(fā)明的一個方面(側(cè)面)的雙向移位寄存器包括多個串聯(lián)的單位寄 存器，其通過相位各不相同的3個以上的時鐘信號的任意者和確定移位方 向的設(shè)定信號而進行傳輸控制；選擇電路，其可對應(yīng)于上述設(shè)定信號，從 上述3個以上的時鐘信號中，選擇至少l個時鐘信號，該雙向移位寄存器 按照通過對應(yīng)于每個上述單位寄存器，由上述選擇電路選擇的1個時鐘信 號，使上述單位寄存器處于復(fù)位狀態(tài)的方式構(gòu)成。
也可在本發(fā)明的雙向移位寄存器中，上述單位寄存器包括輸出端子； 驅(qū)動上述輸出端子的輸出電路；輸入電路，其按照輸入相鄰的單位寄存器的輸出信號和設(shè)定信號，根據(jù)該輸出信號和設(shè)定信號，使上述輸出端子為 有效電平的方式，驅(qū)動輸出電路；和復(fù)位用晶體管，其按照通過由選擇電 路選擇的一個時鐘信號，使輸出端子為非有效電平的方式驅(qū)動上述輸出電 路。
還可在本發(fā)明的雙向移位寄存器中，輸出電路包括按照使輸出端子為 非有效電平的方式進行控制的第1輸出晶體管，復(fù)位用晶體管成二極管連 接，向漏極供給通過上述選擇電路選擇的一個時鐘信號，源極與上述第1 輸出晶體管的柵極連接。
在本發(fā)明的雙向移位寄存器中，輸出電路包括按照使輸出端子為有效
電平的方式進行控制的第2輸出晶體管，輸入電路包括第1，第2和第3 輸入晶體管，第1輸入晶體管成二極管連接，向漏極供給通過選擇電路選 擇的另一時鐘信號，將源極與第2和第3輸入晶體管的漏極連接，在第2 和第3輸入晶體管中，將相鄰的一個和另一單位寄存器的輸出信號分別供 給各個柵極，將源極共同地與第2輸出晶體管的柵極連接。
也可在本發(fā)明的雙向移位寄存器中，選擇電路包括通過設(shè)定信號，切 換到導(dǎo)通狀態(tài)或斷開狀態(tài)的開關(guān)元件，按照該開關(guān)元件將3個以上的時鐘 信號有選擇地輸出給單位寄存器的方式構(gòu)成。
也可在本發(fā)明的雙向移位寄存器中，選擇電路至少包括第1選擇晶體 管和第2選擇晶體管，在第l選擇晶體管中，3個以上的時鐘信號中的任 意的布線與柵極電極和源極連接，漏極與第2選擇晶體管的源極連接，在 第2選擇晶體管中，設(shè)定信號的布線與柵極連接，輸出從漏極選擇的一個 時鐘信號。
也可在本發(fā)明的雙向移位寄存器中，第l選擇晶體管通過3個以上的 時鐘信號中的任意者，控制在導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)；
第2選擇晶體管也可通過設(shè)定信號，控制在導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)。 還可在本發(fā)明的雙向移位寄存器中，單位寄存器包括 輸出端子；
驅(qū)動輸出端子的輸出電路；
輸入電路，其按照輸入相鄰的單位寄存器的輸出信號和設(shè)定信號，根 據(jù)該輸出信號和設(shè)定信號，使輸出端子為有效電平的方式，驅(qū)動輸出電路；輸出電路也可包括第1輸出晶體管，該第1輸出晶體管按照向柵極供 給通過選擇電路選擇的一個時鐘信號，使輸出端子為非有效電平的方式進 行控制。
也可在本發(fā)明的雙向移位寄存器中，輸出電路包括按照使輸出端子為 有效電平的方式進行控制的第2輸出晶體管； 輸入電路包括第1和第2輸入晶體管；
在第1和第2輸入晶體管中，通過選擇電路選擇的另一時鐘信號供給 通過設(shè)定信號選擇的第1和第2輸入晶體管中的一者的漏極，使相鄰的一 個和另一個單位寄存器供給相應(yīng)的柵極，源極共同地與第2輸出晶體管的 柵極連接。
也可在本發(fā)明的雙向移位寄存器中，選擇電路相對多個單位寄存器的 全部，或針對規(guī)定個數(shù)的單位寄存器的每個而設(shè)置。
最好，本發(fā)明的顯示裝置為包括排列有多個像素的像素陣列，與激活 像素的掃描電路的顯示裝置，掃描電路包括上述的雙向移位寄存器。
也可在本發(fā)明的顯示裝置中，雙向移位寄存器中包括的晶體管和像素
中的開關(guān)晶體管僅僅由NMOS晶體管和PMOS晶體管中的任意一者構(gòu)成。 也可在本發(fā)明的顯示裝置中，在像素陣列的配置區(qū)域的兩側(cè)分別具備 掃描電路。
還在本發(fā)明的本發(fā)明的顯示裝置中，在像素陣列的配置區(qū)域的兩側(cè)分 別具備的掃描電路同時驅(qū)動同一開關(guān)晶體管的柵極。 發(fā)明的效果
按照本發(fā)明，通過已選擇的時鐘信號，使單位寄存器處于復(fù)位狀態(tài)， 在不增加電路規(guī)模的情況下，實現(xiàn)穩(wěn)定地動作的雙向掃描。


圖1為表示本發(fā)明的第1實施例的顯示裝置的結(jié)構(gòu)圖2為本發(fā)明的第1實施例的顯示裝置的剖視圖3為表示本發(fā)明的第1實施例的掃描電路的結(jié)構(gòu)的方框圖4為表示本發(fā)明的第1實施例的移位寄存器的結(jié)構(gòu)的電路圖5為表示本發(fā)明的第1實施例的開關(guān)陣列的結(jié)構(gòu)的電路圖；圖6為表示本發(fā)明的第1實施例的顯示裝置的像素部分的電路圖7為表示本發(fā)明的第1實施例的正向移位時的掃描電路的動作的時 序圖8為表示本發(fā)明的第1實施例的反向移位時的掃描電路的動作的時 序圖9為表示本發(fā)明的第2實施例的移位寄存器的結(jié)構(gòu)的電路圖； 圖10為表示本發(fā)明的第2實施例的開關(guān)陣列的結(jié)構(gòu)的電路圖； 圖11為本發(fā)明的第2實施例的顯示裝置的像素部分的電路圖； 圖12為本發(fā)明的第2實施例的掃描電路的正向移位時的時序圖； 圖13為本發(fā)明的第2實施例的掃描電路的反向移位時的時序圖； 圖14為表示本發(fā)明的第3實施例的掃描電路的結(jié)構(gòu)的方框圖； 圖15為表示本發(fā)明的第3實施例的開關(guān)陣列的結(jié)構(gòu)的電路圖； 圖16為本發(fā)明的第3實施例的掃描電路的正向移位時的時序圖； 圖17為本發(fā)明的第3實施例的掃描電路的反向移位時的時序圖； 圖18為表示本發(fā)明的第4實施例的掃描電路的結(jié)構(gòu)的方框圖； 圖19為表示本發(fā)明的第4實施例的移位寄存器的結(jié)構(gòu)的方框圖； 圖20為表示本發(fā)明的第4實施例的開關(guān)陣列的結(jié)構(gòu)的電路圖； 圖21為表示本發(fā)明的第5實施例的掃描電路的結(jié)構(gòu)的方框圖22為表示本發(fā)明的第5實施例的移位寄存器的結(jié)構(gòu)的電路圖23為表示本發(fā)明的第5實施例的開關(guān)陣列的結(jié)構(gòu)的電路圖24為表示本發(fā)明的第5實施例的移位寄存器的另一結(jié)構(gòu)的電路圖25為表示本發(fā)明的第5實施例的開關(guān)陣列的另一結(jié)構(gòu)的電路圖26為表示本發(fā)明的第6實施例的掃描電路的結(jié)構(gòu)的方框圖27為表示本發(fā)明的第7實施例的顯示裝置的結(jié)構(gòu)圖28為專利文獻1的平面顯示裝置的概略圖29為表示專利文獻1的3相位雙向移位寄存器的一個結(jié)構(gòu)的電路
圖30為專利文獻2的移位寄存器的方框圖31為專利文獻2的移位寄存器所采用的移位寄存器級的電路圖； 圖32為表示像素間距和電路寬度L的說明的圖。標(biāo)號的說明
標(biāo)號l， la， lc， ld， le表示移位寄存器； 標(biāo)號2， 2b， 2c， 2d， 2f表示掃描電路；
標(biāo)號3表示絕緣基板；
標(biāo)號4表示顯示部；
標(biāo)號5表示第1掃描電路；
標(biāo)號6表示第2掃描電路；
標(biāo)號7表示柵極總線；
標(biāo)號8表示源極IC;
標(biāo)號9表示端子列；
標(biāo)號IO表示數(shù)據(jù)總線；
標(biāo)號ll表示液晶部；
標(biāo)號12表示保持電容；
標(biāo)號B， 13a表示開關(guān)晶體管；
標(biāo)號14表示相對基板；
標(biāo)號15表示液晶層；
標(biāo)號16表示共同布線；
標(biāo)號20表示輸出電路；
標(biāo)號30， 30a， 30b， 30c， 30d， 30e表示開關(guān)陣列; 標(biāo)號Trl Tr14， Tr20 Tr25， Tr20b Tr27b， Tr20c Tr27c， Tr30 Tr35表示NMOS晶體管；
標(biāo)號Trla Trlla， Tr20a Tr25a， Tr30a Tr35a表示PMOS晶體管<
具體實施例方式
本發(fā)明的實施方式的半導(dǎo)體電路涉及下述的半導(dǎo)體電路，其中，通過 包括至少3個以上的時鐘信號、規(guī)定傳輸方向的信號的多個信號來控制的 雙向移位寄存器按照縱列(in a cascade)而設(shè)置，具有選擇單元(機構(gòu))， 該選擇機構(gòu)對應(yīng)于規(guī)定傳輸方向的信號，適當(dāng)選擇輸入到雙向移位寄存器 中的時鐘信號。
最好，選擇機構(gòu)由開關(guān)電路構(gòu)成，并且通過規(guī)定傳輸方向的信號，將開關(guān)電路切換到導(dǎo)通狀態(tài)，或斷開狀態(tài)，而且將已輸入的時鐘信號輸出給 已設(shè)定的任意的端子。
另外，最好，選擇電路至少由第1選擇晶體管和第2選擇晶體管構(gòu)成， 將時鐘信號連接到第1選擇晶體管的柵電極，與源電極，并且第1選擇晶 體管的漏電極與第2選擇晶體管的源電極連接，并且將設(shè)定信號連接到第 2選擇晶體管的柵極。
此外，最好，選擇電路至少由第1選擇晶體管和第2選擇晶體管構(gòu)成， 第1選擇晶體管通過時鐘信號，控制在導(dǎo)通狀態(tài)，或截止?fàn)顟B(tài)，并且第2
選擇晶體管通過設(shè)定信號，控制在導(dǎo)通狀態(tài)，或截止?fàn)顟B(tài)。
還有，最好，單位寄存器包括輸出端子；驅(qū)動輸出端子的輸出電路； 輸入電路，輸入相鄰的單位寄存器的輸出信號和設(shè)定信號，按照根據(jù)該輸 出信號和設(shè)定信號，使輸出端子為有效電平(active level)的方式驅(qū)動輸 出電路；將從選擇電路輸出的，用于使輸出端子為非有效電平的電信號輸 入到輸出電路中。
再有，最好，輸出電路包括按照使輸出端子為非有效電平的方式來控 制的第l輸出晶體管。
另外，最好，輸出電路包括按照使輸出端子為有效電平的方式來控制 的第2輸出晶體管，輸入電路包括第l、第2輸入晶體管，在第1和第2 晶體管中，相鄰的一個和另一單位寄存器的輸出信號供給各自的柵極，源 極共同地與第2輸出晶體管的柵極連接。
另外，最好，選擇機構(gòu)針對多個雙向移位寄存器的每個而設(shè)置。
最好，在包括排列有多個像素的像素陣列，與具備激活像素的掃描電 路的顯示裝置中，掃描電路由上述半導(dǎo)體電路構(gòu)成。
此外，最好，在排列有多個像素的像素陣列，與在像素陣列的兩側(cè)具 備激活像素的掃描電路的顯示裝置中，掃描電路由上述半導(dǎo)體電路構(gòu)成。
最好，半導(dǎo)體電路僅僅由NMOS晶體管，或僅僅由PMOS晶體管構(gòu)成。
本發(fā)明的實施方式的雙向移位寄存器包括選擇機構(gòu)，按照縱列而設(shè)置 通過包括至少3個以上的時鐘信號、具有規(guī)定傳輸方向的信號的多個信號 而控制的單位寄存器，對應(yīng)于規(guī)定傳輸方向的信號，適當(dāng)?shù)剡x擇輸入到單位寄存器中的時鐘信號。通過具有這樣的選擇機構(gòu)，由于在單位寄存器中， 輸入與規(guī)定傳輸方向的信號相對應(yīng)的時鐘信號，所以，可在不增加電路規(guī) 模的情況下，進行所需的雙向掃描。
還有，在本發(fā)明的雙向移位寄存器中，選擇機構(gòu)由開關(guān)電路構(gòu)成，并
且通過規(guī)定傳輸方向的信號，將開關(guān)電路切換到導(dǎo)通狀態(tài)，或斷開狀態(tài)， 并且將已輸入的時鐘信號輸出給已設(shè)定的任意的端子。由于這樣的選擇機 構(gòu)由開關(guān)電路構(gòu)成，所以，可通過簡單的電路結(jié)構(gòu)，進行所需的動作。
另外，在本發(fā)明的雙向移位寄存器中，選擇機構(gòu)針對多個單位寄存器 的每個而設(shè)置。由于采用一個選擇機構(gòu)，向多個單位寄存器，供給時鐘信 號，故可減小單位寄存器的電路規(guī)模。
在本發(fā)明的顯示裝置中，具有排列有多個像素的像素陣列；激活像素 的掃描電路；掃描電路由上述雙向移位寄存器構(gòu)成。由此，由于采用電路
規(guī)模較小的掃描電路，故可實現(xiàn)窄框緣的顯示裝置。
在本發(fā)明的顯示裝置中，在像素陣列的兩側(cè)，具備排列有多個像素的 像素陣列、與激活像素的掃描電路，掃描電路由雙向移位寄存器構(gòu)成。由 此，可實現(xiàn)下述的顯示裝置，其提供即使在由像素陣列的電容成分，與電 阻成分形成的負(fù)荷較大的情況下，仍提供良好的顯示畫質(zhì)。
在本發(fā)明中，構(gòu)成雙向移位寄存器，與構(gòu)成顯示裝置的半導(dǎo)體電路僅
僅由NMOS移位寄存器，或僅僅由PMOS移位寄存器構(gòu)成。由此，可實 現(xiàn)低成本的半導(dǎo)體電路，或顯示裝置。
下面參照附圖，對實施例進行具體說明。實施例1
圖1為表示本發(fā)明的第1實施例的顯示裝置的結(jié)構(gòu)的圖。在圖1中， 在顯示裝置中，在由透明的玻璃基板形成的絕緣基板3上，設(shè)置顯示部4， 掃描電路2，柵極總線7 (Gl， G2， G3， ......Gn—1， Gn)，源極IC8，
端子列9，數(shù)據(jù)總線IO。掃描電路2經(jīng)由柵極總線7，驅(qū)動顯示部4中的 像素的開關(guān)晶體管的柵極。另外，源極IC8將從端子列9輸入的信號經(jīng)由 數(shù)據(jù)總線10，供給顯示部4中的像素的開關(guān)晶體管的源極。在顯示部4 中，設(shè)置多個后述的圖6所示的像素。
圖2為圖1中的(A—A')的剖視圖。在圖2中，顯示裝置由絕緣基板3，相對基板14，液晶層15構(gòu)成，液晶層15通過絕緣基板3，相對基 板14，與未在圖中示出的間隙控制機構(gòu)等夾持。
圖3為表示本發(fā)明的第1實施例的掃描電路的結(jié)構(gòu)的方框圖。在圖3 中，掃描電路2由多個移位寄存器1 (通過SR1， SR2， SR3， ......SRn—
1， SRn表示的單位寄存器)，多個開關(guān)陣列30 (SA1， SA2， ......SAm)，
以及布線組(與端子CLK1， CLK2， CLK3， ST1， ST2， FW和RV連接 的布線)構(gòu)成。柵極總線7 (Gl， G2， G3， ......Gn—l， Gn)與掃描電
路2的各個移位寄存器1的OUT端子連接，將來自移位寄存器1的OUT 端子的信號傳輸給已連接的柵極總線7。在圖3中，第1移位寄存器(SR1) 的輸出端子OUTA與次級的第2移位寄存器(SR2)的輸入端子A連接， 以下相同地連接，構(gòu)成級聯(lián)狀(縱列)連接。
圖4為表示本發(fā)明的第1實施例的移位晶體管(單位晶體管)的結(jié)構(gòu) 的電路圖。在圖4中，移位寄存器1包括NMOS晶體管Trl Tr11，端子 IN (n—1) ， IN (n+l) ， DRV， REF， FW， RV， OUT禾卩VSS。
在NMOS晶體管Trl， Tr2中，分別地，柵極與FW， RV連接，漏極 與IN (n—1) ， IN (n+l)連接，源極共同地與NMOS晶體管Tr3的柵 極連接。在NMOS晶體管Tr3中，源極與VSS連接，將漏極作為節(jié)點A， 與NMOS晶體管Tr10的柵極連接。
NMOS晶體管Tr4成二極管連接，漏極與REF連接，源極與節(jié)點A 連接。在NMOS晶體管Tr5中，柵極與節(jié)點A連接，源極與VSS連接， 將漏極為節(jié)點B，與NMOS晶體管Trll的柵極連接。
在NMOS晶體管Tr6中，柵極與FW連接，經(jīng)由成二極管連接的NMOS 晶體管Tr7，將漏極與IN (n—l)連接。在NMOS晶體管Tr8中，柵極與 RV連接，經(jīng)由成二極管連接的NMOS晶體管Tr9，將漏極與IN(n+l) 連接。
在NMOS晶體管Tr10中，源極與VSS連接，漏極與OUT連接。在 NMOS晶體管Trll中，源極與OUT連接，漏極與DRV連接。
在這樣的結(jié)構(gòu)的移位寄存器1中，Trl Tr3， Tr6 Tr9作為輸入電路 發(fā)揮作用，Tr4， Tr5作為復(fù)位電路發(fā)揮作用，Tr10， Trll輸出電路發(fā)揮作用。另外，在移位寄存器1中，IN (n—l)端子與相鄰的移位寄存器1中
的，頂側(cè)的移位寄存器1的OUT端子連接。IN (n+l)端子與相鄰的移 位寄存器l中的，底側(cè)的移位寄存器l的OUT端子連接。另夕卜，在DRV 端子中，分別輸入CLK1， CLK2， CLK3中的任意者的信號。另外，在 REF端子中，輸入從開關(guān)陣列30輸出的信號。另外，在FW和RV中， 分別輸入規(guī)定掃描電路2的掃描方向的控制信號。另外，ST1， ST2作為 用于使傳輸開始的啟動信號，分別輸入到移位寄存器1 (SR1)的IN (n 一l)端子，移位寄存器1 (SRn)的IN (n+l)端子中。另外，OUT端 子通過移位寄存器1的動作，輸出高電平，或低電平的信號，在柵極總線 7中施加該信號。VSS施加與低電平的信號相同的恒定電壓。
圖5為本實施例的第1實施例的開關(guān)陣列的電路圖。在圖5中，開關(guān) 陣列30包括NMOS晶體管Tr20 Tr25和端子F， R， C1 C3， R1 R6。 在Tr20， Tr22和Tr24中的柵極上連接端子F (FW)，而在Tr21， Tr23 和Tr25的柵極上分別連接端子R (RV) 。 Tr22和Tr25的一端、Tr20和 Tr23的一端，Tr21和Tr24的一端分別與C1 C3連接。Tr20和Tr21的另 一端，Tr22和Tr23的另一端，Tr24和Tr25的另一端分別與Rl和R4、 R3禾口R6、 R2禾口R5連接。另外，CLK1 CLK3分別與C1 C3連接。另 夕卜，R1 R6分別與6個移位寄存器1的REF端子連接。各晶體管通過FW 或RV的信號，控制在導(dǎo)通狀態(tài)，或截止?fàn)顟B(tài)。在圖3的結(jié)構(gòu)中，開關(guān)陣 列30的圖面縱向的長度相當(dāng)于移位寄存器1的6個的量。
通過具有這樣的開關(guān)陣列30，用于將圖4所示的移位寄存器的節(jié)點A 設(shè)定為高電平的要素電路(復(fù)位電路)僅僅為成二極管連接的Tr4。另外， Tr5作為復(fù)位的翻轉(zhuǎn)電路發(fā)揮作用。按照專利文獻1所示的電路(參照圖 29)，必須對應(yīng)于移位方向，要求trl5以外的另一成二極管連接的晶體管 tr6，與trl6以外的，另一成二極管連接的晶體管tr7。與此相對，通過采 用圖4所示的電路結(jié)構(gòu)，可削減3個晶體管。
另外，由于開關(guān)陣列30跨多個移位寄存器1而布置，故可確保沿縱 向較長的空間，可縮短橫向的寬度。于是，可較短地抑制顯示裝置的框緣 的寬度(圖l的橫向的長度)。通過該開關(guān)陣列30，該開關(guān)陣列30可集 中傳輸供給各移位寄存器l的REF端子的時鐘信號，由此，移位寄存器l
17可采用簡化的電路。
此外，在圖3中，給出相對6個移位寄存器1，配置1個開關(guān)陣列30 的實例。但是，并不限于此，如果開關(guān)陣列30的驅(qū)動能力提高，也可相 對更多的移位寄存器l，配置開關(guān)陣列30。在極端的場合，也可相對全部 的移位寄存器l，設(shè)置1個。即，也可為在專利文獻2的時鐘發(fā)生器201 中(參照圖30)，將開關(guān)陣列30內(nèi)置，替換時鐘信號的結(jié)構(gòu)。
圖6為本實施例的顯示裝置的像素部分的電路圖。在圖6中，像素由 開關(guān)晶體管13，液晶部(液晶部電容)11，保持電容12構(gòu)成。在開關(guān)晶 體管13中，柵極總線7與柵極部連接，數(shù)據(jù)總線IO與源極一漏極部中的 一個連接，液晶部11和保持電容12的一端與源極一漏極部中的另一個連 接。液晶部11的另一端與相對基板14連接，保持電容12的另一端與共 同布線16連接。另外，共同布線16在圖中未示出的顯示裝置的內(nèi)部，與 相對基板14電連接。
在圖1中，源極IC8為接收從圖中未示出的外部連接設(shè)備，經(jīng)由端子 列9而輸入的圖像顯示用數(shù)據(jù)信號，將其供給數(shù)據(jù)總線10用的電路。在 源極IC8中，形成于與絕緣基板3不同的基板上的晶體管電路芯片以COG (Chip On Glass)的方式安裝于絕緣基板3上。動作的說明
由于本實施例的掃描電路2與雙向相對應(yīng)，故進行正向移位和反向移 位的2種動作。
首先，對正向移位的動作進行說明。正向移位表示從圖3的圖面頂側(cè)， 向底側(cè)傳輸?shù)膭幼?。在圖7表示正向移位時的時序圖。
在正向移位時，F(xiàn)W維持高電平狀態(tài)，RV維持低電平狀態(tài)。因此， 在移位寄存器l的內(nèi)部，與FW連接的柵極的Trl和Tr6處于導(dǎo)通狀態(tài)。 與RV連接的Tr2和Tr8處于截止?fàn)顟B(tài)。
正向移位時的啟動信號采用ST1。開始的時刻為圖7中的期間Tl，在 期間Tl中，ST1維持高電平。另一方面，ST2維持低電平。如果在移位 寄存器l (SR1)中的IN (n—l)端子上施加ST1的高電平，則Tr3轉(zhuǎn)移 到導(dǎo)通狀態(tài)，在節(jié)點A上施加低電平。另外，由于同時Tr7也處于導(dǎo)通狀 態(tài)，故在節(jié)點B中，輸入高電平(實際上，為從高電平的電位，按照Tr7的閾值電壓量降低的電壓)。
接著，在期間T2，如果ST1轉(zhuǎn)移到低電平，CLK1從低電平，轉(zhuǎn)移到 高電平，則通過自舉(bootstrap)效果，節(jié)點B的電位上升，CLK1的高 電平的電位不降低，輸出給OUT。在這里，由于OUTl (移位寄存器SR1 的OUT)的信號連接到柵極總線7 (Gl)中，故G1的電位也轉(zhuǎn)移到高電平。
另外，在期間T3，如果CLK1從高電平，轉(zhuǎn)移到低電平，則OUT1 也轉(zhuǎn)移到低電平。在這里，通過開關(guān)陣列30 (SA1)的R1， CLK2的信號 經(jīng)由REF端子，傳輸給Tr4，這樣，節(jié)點A轉(zhuǎn)移到高電平(實際上，從高 電平的電位，按照Tr4的閾值電壓量降低的電壓)。因此，Trl0成為導(dǎo)通 狀態(tài)，使OUT的電位和柵極總線7 (Gl)維持在VSS (復(fù)位狀態(tài))。
然后，對移位寄存器1 (SR2)的動作進行說明。由于移位寄存器1 (SR1)在期間T2輸出的OUT的信號分支而輸入到移位寄存器l (SR2) 的IN (n—l)中，所以，移位寄存器l (SR2)的Tr3和Tr7均成為導(dǎo)通 狀態(tài)，進行與上述移位寄存器l (SR1)相同的動作。另外，在期間T3， CLK2的高電平的電位不降低，輸出給OUT2 (移位寄存器SR2的OUT)。 由于OUT2與柵極總線7 (G2)連接，故與G1相同，轉(zhuǎn)移到高電平。
接著，在期間T4，由于通過開關(guān)陣列30 (SA1)的R2輸出的CLK3 的信號經(jīng)由REF端子，傳輸給Tr4，所以，節(jié)點A轉(zhuǎn)移到高電平(實際上， 為從高電平的電位，按照Tr4的閾值電壓降低的電壓)，所以，Trl0成為 導(dǎo)通狀態(tài)，OUT2和柵極總線7 (G2)的電位維持在VSS (復(fù)位狀態(tài))。
像這樣，依次反復(fù)進行輸出和傳輸動作，直至移位寄存器1 (SRn) 的OUT (柵極總線7 (Gn))。
然后，對反向移位時的動作進行說明。在反向移位時，表示從圖3的 畫面底側(cè)，向頂側(cè)傳輸?shù)膭幼?。圖8表示反向掃描時的時序圖。
在反向移位時，F(xiàn)W維持低電平狀態(tài)，RV維持高電平狀態(tài)。于是， 在移位寄存器1的內(nèi)部，F(xiàn)W與柵極連接的Trl，和Tr6處于截止?fàn)顟B(tài)， 連接RV的Tr2，和Tr8處于導(dǎo)通狀態(tài)。
反向移位時的啟動信號采用ST2。開始的時刻為圖8中的期間Tl，在 該期間，ST2維持高電平。另一方面，ST1維持低電平。如果在移位寄存器l (SRn)中的IN (n+l)端子上，施加ST2的高電平，則Tr3轉(zhuǎn)移到 導(dǎo)通狀態(tài)，在節(jié)點A上施加低電平。另外，由于同時Tr9也成為導(dǎo)通狀態(tài)， 故在節(jié)點B上輸入高電平(實際上，為從高電平的電位，按照Tr9的閾值 電壓量降低的電壓)。
接著，在期間T2，如果ST2轉(zhuǎn)移到低電平，CLK3從低電平轉(zhuǎn)移到高 電平，則通過自舉效果，節(jié)點B的電位上升，CLK3的高電平的電位不降 低，輸出給OUT。在這里，由于OUT的信號與柵極總線7 (Gn)連接， 故Gn的電位也轉(zhuǎn)移到高電平。
另外，在期間T3，如果CLK3從高電平，轉(zhuǎn)移到低電平，則OUT也 轉(zhuǎn)移到低電平。在這里，通過開關(guān)陣列30 (SAm)的R6， CLK3的信號 經(jīng)由REF端子，傳輸?shù)絋r4，所以，節(jié)點A轉(zhuǎn)移到高電平(實際上，為從 高電平的電位，按照Tr4的閾值電壓量降低的電壓)。因此，Trl0成為導(dǎo) 通狀態(tài)，將OUT和柵極總線7 (Gn)的電位維持在VSS (復(fù)位狀態(tài))。
然后，對移位寄存器1 (SRn— 1 )的動作進行說明。移位寄存器1 (SRn) 在期間T2輸出的OUT的信號分支而連接到移位寄存器1 (SRn—1)的IN (n+l)，所以，移位寄存器l (SRn—l)的Tr3，與Tr9均成為導(dǎo)通狀 態(tài)，進行與上述移位寄存器1 (SRn)相同的動作，在期間T3， CLK2的 高電平的電位不降低，輸出給OUT。由于OUT與柵極總線7 (G n—l) 連接，故與Gn相同，轉(zhuǎn)移到高電平。
接著，在期間T4，通過開關(guān)陣列30 (SAm—1)的R5輸出的CLK1 的信號經(jīng)由REF端子，傳輸給Tr4，由此，節(jié)點A轉(zhuǎn)移到高電平(實際上， 為從高電平的電位，按照Tr4的閾值電壓降低的電壓)。這樣，Td0成為 導(dǎo)通狀態(tài)，OUT的電位維持在VSS (復(fù)位狀態(tài))。
像這樣，依次反復(fù)進行輸出和傳輸動作，直至移位寄存器1 (SR1) 的OUT (柵極總線7 (Gl))。
如果通過上面說明的正向移位，或反向移位的掃描電路2的輸出信號， 柵極總線7轉(zhuǎn)移到高電平，則顯示部4的像素組中的，與該柵極總線7連
接的像素全部處于激活狀態(tài)。另一方面，通過圖中未示出的外部連接裝置 輸出的圖像信號經(jīng)由端子列9，源極IC8，傳輸給數(shù)據(jù)總線10。在該狀態(tài)， 相對該激活的像素組，輸入從相應(yīng)的數(shù)據(jù)總線10傳輸?shù)挠跋裥盘?。各像素按照已輸入的影像信號，控制圖中未示出的光源的透射率。
像這樣，在1幀期間內(nèi)，選擇全部柵極總線7 (Gl Gn)，輸入與和 各柵極總線7連接的像素相對應(yīng)的圖像信號，由此，可在l幀期間內(nèi)，改 變?nèi)康南袼氐娘@示狀態(tài)。因此，顯示部4按照每1幀期間改變顯示狀態(tài)， 由此，可實現(xiàn)顯示裝置的功能。
像上述那樣，本實施例的顯示裝置沿顯示部4的橫向包括掃描電路2， 并且該掃描電路2由多個移位寄存器1和開關(guān)陣列30構(gòu)成。在此場合， 由于包括開關(guān)陣列30，簡化了移位寄存器l的電路結(jié)構(gòu)。于是，伴隨顯示 部4的高分辨率化，像素間距，移位寄存器l的圖面縱向的長度變短，即 使在該情況下，仍可避免顯示裝置的框緣(相當(dāng)于圖面橫向的長度)變大 的問題。
另外，本實施例的雙向移位寄存器在每個時鐘周期，在REF端子中， 將節(jié)點A設(shè)定在高電平的電位(復(fù)位狀態(tài))。因此，可實現(xiàn)能夠抑制晶體 管的泄漏，噪音等引起的電位變化，防止電位變化原因造成的電路的誤動 作的雙向掃描電路，或采用該掃描電路的顯示裝置。實施例2
本發(fā)明的第2實施例的顯示裝置像圖9，圖10所示的那樣，與圖1 和圖2所示的結(jié)構(gòu)相同。其中，構(gòu)成顯示部4的像素中的開關(guān)晶體管像圖 ll所示的那樣，為PM0S晶體管13a。另外，像圖9所示的那樣，構(gòu)成第 1實施例的圖4的移位寄存器1的全部晶體管Trla Trlla，構(gòu)成圖10的 開關(guān)陣列30a的全部晶體管Tr20a Tr25a為PMOS晶體管。進而，代替 VSS，而連接VDD。另外，連接形態(tài)與第1實施例相同。
上述那樣的結(jié)構(gòu)的移位寄存器和開關(guān)陣列按照與在第1實施例中描述 的場合相同的方式，進行動作。像圖12，圖13所示的那樣，全部的信號 的電平分別為相對圖7，圖8所示的信號的電平而翻轉(zhuǎn)后的電平。
如上面所述，像本實施例那樣，同樣在采用PMOS晶體管的場合，也 與第1實施例相同，具有開關(guān)陣列30a，移位寄存器1的電路簡化。因此， 伴隨顯示部4的高分辨率化，即使在像素間距，移位寄存器l的圖面縱向 的長度變短的情況下，仍可避免顯示裝置的框緣(相當(dāng)于圖面橫向的長度) 變大的問題。實施例3
本發(fā)明的第3實施例的顯示裝置與圖1和圖2所示的結(jié)構(gòu)相同。另外，
對于圖4所示的第1實施例的移位寄存器，與圖6所示的顯示裝置的像素 部分采用相同的電路。在本實施例中，掃描電路在4相的時鐘信號(CLK1， CLK2， CLK3， CLK4)下進行動作的方面與第1實施例不同。
圖14為表示本發(fā)明的第3實施例的掃描電路的結(jié)構(gòu)的圖。在圖14中， 掃描電路2b由多個移位寄存器1 (由SR1， SR2， ......SRn表示的單位寄
存器)；多個開關(guān)陣列30b (SA1， ......SAm);布線組(與端子CLK1，
CLK2， CLK3， CLK4， ST1， ST2， FW和RV連接的布線)構(gòu)成。柵極 總線7與掃描電路2b的各個的移位寄存器l的OUT端子連接，來自移位 寄存器1的OUT端子的信號傳輸給已連接的柵極總線7。 .
圖15為本實施例的第3實施例的開關(guān)陣列的電路圖。在圖15中，開 關(guān)陣列30b包括NMOS晶體管Tr20b Tr27b與端子F， R， C1 C4， Rl R4。在Tr20b， Tr22b， Tr24b和Tr26b的柵極上，分別連接F (FW)。在 Tr21b， Tr23b， Tr25b和Tr27b的柵極上，分別連接R (RV) 。 Tr23b和 Tr26b的一端，Tr20b和Tr25b的一端，Tr22b和Tr27b的一端，Tr21b和 Tr24b的一端分別與C1 C4連接。Tr20b和Tr21b的另一端，Tr22b和Tr23b 的另一端，Tr24b和Tr25b的另一端，Tr26b和Tr27b的另一端分別與Rl R4連接。C1 C4分別供給CLK1 CLK4的時鐘信號。另外，R1 R4分 別連接沿正向排列的4個移位寄存器1的REF端子。各晶體管通過F或R， 控制在導(dǎo)通狀態(tài)，或截止?fàn)顟B(tài)。在圖14的結(jié)構(gòu)中，開關(guān)陣列30b的圖面 縱向的長度相當(dāng)于移位寄存器1的4個的量。
通過設(shè)置這樣的開關(guān)陣列30b，與實施例l相同，圖4所示的用于將 移位寄存器的節(jié)點A設(shè)定在高電平的要素電路僅僅為成二極管連接的 Tr4，與己有技術(shù)相比較，可削減3個晶體管。另外，開關(guān)陣列30b跨多 個移位寄存器l的范圍布置。由此，由于可沿縱向確保較長的空間，故可 縮短橫向的寬度。于是，可較短地抑制顯示裝置的框緣的寬度(圖1的橫 向的長度)。通過該開關(guān)陣列30b，該開關(guān)陣列30b可集中切換并傳輸供 給各移位寄存器1的REF端子的時鐘信號，這樣，移位寄存器1可采用較 簡單的電路。動作的說明
由于本實施例的掃描電路2b與第1實施例，或第2實施例相同，與 雙向相對應(yīng)，所以，進行正向移位和反向移位的二種的動作。
首先，對正向移位的動作進行說明。正向移位表示從圖14的圖面頂 側(cè)，向底側(cè)傳輸?shù)膭幼?。圖16表示正向移位時的時序圖。
在正向移位時，F(xiàn)W維持高電平狀態(tài)，RV維持低電平狀態(tài)。于是， 在移位寄存器1的內(nèi)部，F(xiàn)W與柵極連接的Trl，與TY6成為導(dǎo)通狀態(tài)， 連接RV的Tr2，和Tr8成為截止?fàn)顟B(tài)。
正向移位時的啟動信號采用ST1。開始的時刻為圖16中的期間Tl， 在期間T1， ST1維持高電平。另一方面，ST2維持高電平。如果在移位寄 存器l (SR1)中的IN (n—l)端子上施加ST1的高電平，則Tr3轉(zhuǎn)移到 導(dǎo)通狀態(tài)，在節(jié)點A上施加低電平。另外，由于同時Tr7也成為導(dǎo)通狀態(tài)， 故在節(jié)點B中，輸入高電平(實際上，為從高電平的電位，按照Tr7的閾 值電壓量降低的電壓)。
接著，在期間T2，如果ST1轉(zhuǎn)移到低電平，CLK1從低電平轉(zhuǎn)移到高 電平，則通過自舉效果，節(jié)點B的電位上升，CLK1的高電平的電位不降 低，輸出給OUT。在這里，由于OUTl (晶體管SR1的OUT)的信號與 柵極總線7 (Gl)連接，故G1的電位也轉(zhuǎn)移到高電平。
另外，在期間T3，如果CLK1從高電平轉(zhuǎn)移到低電平，則OUT1也 轉(zhuǎn)移到低電平。在這里，通過開關(guān)陣列30b (SA1)的R1， CLK2的信號 經(jīng)由REF端子，傳輸?shù)絋r4，這樣，節(jié)點A轉(zhuǎn)移到高電平(實際上，為從 高電平的電位，按照Tr4的閾值電壓量降低的電壓)。因此，Trl0成為導(dǎo) 通狀態(tài)，將0UT1的電位和柵極總線7 (Gl)的電位維持在VSS (復(fù)位狀 態(tài))。
下面對移位寄存器l (SR2)的動作進行說明。移位寄存器l (SR1) 在期間T2輸出的OUT的信號分支而連接到移位寄存器1 (SR2)的IN (n 一l)中，這樣，移位寄存器l (SR2)的Tr3和Tr7均成為導(dǎo)通狀態(tài)，進 行與上述移位寄存器1 (SR1)相同的動作。并且，在期間T3， CLK2的 高電平的電位不降低，輸出給OUT2 (移位寄存器SR2的OUT)。由于 OUT2與柵極總線7 (G2)連接，故與G1相同，轉(zhuǎn)移到高電平。接著，在期間T4，從開關(guān)陣列30b (SA1)的R2輸出的CLK3的信 號經(jīng)由REF端子，傳輸給Tr4，由此，節(jié)點A轉(zhuǎn)移到高電平(實際上，為 從高電平的電位，按照Tr4的閾值電壓降低的電壓)，這樣，Trl0成為導(dǎo) 通狀態(tài)，OUT2和柵極總線7 (G2)的電位維持在VSS (復(fù)位狀態(tài))。
像這樣，依次反復(fù)進行輸出和傳輸動作，直至移位寄存器1 (SRn) 的OUT (柵極總線7 (Gn))。
下面對反向移位時的動作進行說明。在反向移位時，表示從圖14的 畫面底側(cè)向頂側(cè)傳輸?shù)膭幼鳌D17表示反向掃描時的時序圖。
在反向移位時，F(xiàn)W維持低電平狀態(tài)，RV維持高電平狀態(tài)。于是， 在移位寄存器1的內(nèi)部，F(xiàn)W與柵極連接的Trl，與Tr6成為截止?fàn)顟B(tài)， 連接RV的Tr2，和Tr8成為導(dǎo)通狀態(tài)。
反向移位時的啟動信號采用ST2。開始的時刻為圖17中的期間Tl， 在該期間，ST2維持高電平。另一方面，ST1維持低電平。如果在移位寄 存器l (SRn)中的IN (n+l)端子上施加ST2的高電平，則Tr3轉(zhuǎn)移到 導(dǎo)通狀態(tài)，在節(jié)點A上施加低電平。另外，由于同時Tr9也成為導(dǎo)通狀態(tài)， 故在節(jié)點B中，輸入高電平(實際上，為從高電平的電位，按照Tr9的閾 值電壓量降低的電壓)。
接著，在期間T2，如果ST2轉(zhuǎn)移到低電平，CLK4從低電平，轉(zhuǎn)移到 高電平，則通過自舉效果，節(jié)點B的電位上升，CLK4的高電平的電位不 降低，輸出給OUT。在這里，由于OUT的信號連通到柵極總線7 (Gn) 中，故Gn的電位也轉(zhuǎn)移到高電平。
另外，在期間T3，如果CLK3從高電平，轉(zhuǎn)移到低電平，則OUT也 轉(zhuǎn)移到低電平。在這里，通過開關(guān)陣列30b (SAm)的R4， CLK3的信號 經(jīng)由REF端子，傳輸?shù)絋r4，這樣，節(jié)點A轉(zhuǎn)移到高電平(實際上，為從 高電平的電位，按照Tr4的閾值電壓量降低的電壓)。因此，Trl0成為導(dǎo) 通狀態(tài)，將OUT和柵極總線7 (Gn)的電位維持在VSS (復(fù)位狀態(tài))。
下面對移位寄存器1 (SR n— 1)的動作進行說明。移位寄存器1 (SRn) 在期間T2輸出的OUT的信號分支而連接到移位寄存器1 (SR n—l)的 IN (n+l)中，所以，移位寄存器l (SRn—l)的Tr3和Tr7均成為導(dǎo)通 狀態(tài)，進行與上述移位寄存器1 (SRn)相同的動作，在期間T3， CLK3的高電平的電位不降低，輸出給OUT。由于OUT與柵極總線7 (Gn—l) 連接，故與Gn相同，轉(zhuǎn)移到高電平。
接著，在期間T4，從開關(guān)陣列30b (SAm—l)的R3輸出的CLK2 的信號經(jīng)由REF端子，傳輸給Tr4，由此，節(jié)點A轉(zhuǎn)移到高電平(實際上， 為從高電平的電位，按照Tr4的閾值電壓降低的電壓)，這樣，TrlO成為 導(dǎo)通狀態(tài)，OUT的電位維持在VSS (復(fù)位狀態(tài))。
像這樣，依次反復(fù)進行輸出和傳輸動作，直至移位寄存器1 (SR1) 的OUT (柵極總線7 (Gl))。
如上所述，本實施例可在采用4時鐘方式的掃描電路的場合，獲得與 實施例l相同的效果的掃描電路，與采用該掃描電路的顯示裝置。實施例4
本發(fā)明的第4實施例的顯示裝置與圖l和圖2所示的結(jié)構(gòu)相同。在本 實施例中，掃描電路，移位寄存器，開關(guān)陣列的結(jié)構(gòu)與第3實施例不同。 圖18為表示本發(fā)明的第4實施例的掃描電路的結(jié)構(gòu)的圖。在圖18中， 掃描電路2c由多個移位寄存器lc (SR1， SR2， ......SRn);開關(guān)陣列30c
(SA1， ......SAm);布線組(CLK1， CLK2， CLK3， CLK4， ST1， ST2，
FW和RV)構(gòu)成。柵極總線7與掃描電路2c的各個移位寄存器lc的OUT 端子連接，來自移位寄存器lc的OUT端子的信號傳輸給已連接的柵極總 線7。
在第3實施例中，輸入到DRV中的時鐘信號(比如，CLK1)的下一 相位的時鐘信號(相當(dāng)于CLK2)用于設(shè)定節(jié)點A的電位的動作。與此相 對，本實施例適用于將輸入DRV中的時鐘信號(比如，CLK1)的前后的 時鐘信號(相當(dāng)于CLK2和CLK4)用作設(shè)定節(jié)點A，和節(jié)點B在任意的 電位的電路。
圖19為表示本發(fā)明的第4實施例的移位寄存器(單位寄存器)的結(jié) 構(gòu)的電路圖。在圖19中，與圖4相同的標(biāo)號表示同一部件，省略對其的 說明。替換圖4的NMOS晶體管Tr6 Tr9，圖19的移位寄存器lc包括 Trl2 Tr14。另外，還具有端子TRG。
在NMOS晶體管Trl2中，柵極與IN (n—1 )連接，源極與節(jié)點B連 接，漏極與Trl4的源極連接。在NMOS晶體管Trl3中，柵極與IN (n+O連接，源極與節(jié)點B連接，漏極與Trl4的源極連接。Trl4成二極管連 接，漏極與TRG連接。
在這里，在IN(n—l)端子中，輸入來自相鄰的移位寄存器lc中的， 頂側(cè)的移位寄存器lc的OUT端子的信號。另外，在IN (n+l)端子中， 輸入來自相鄰的移位寄存器lc中的，底側(cè)的移位寄存器lc的OUT端子 的信號。此外，在DRV端子中，分別輸入CLK1， CLK2， CLK3， CLK4 中的任意者的信號。另外，在TRG端子，與REF端子中，輸入從開關(guān)陣 列30c輸出的信號。另外，在FW和RV中，分別輸入規(guī)定掃描電路2c 的掃描方向的控制信號。另外，使ST1， ST2作為開始傳輸?shù)膯有盘枺?分別輸入到移位寄存器lc的列的IN端子中。另外，OUT端子通過移位寄 存器lc的動作，輸出高電平，或低電平的信號，在柵極總線7上施加該 信號。最后，在VSS上，施加與低電平信號相同的恒定電壓。
圖20為本實施例的第4實施例的開關(guān)陣列的電路圖。在圖20中，開 關(guān)陣列30c包括NMOS晶體管Tr20c Tr27c和端子F， R， C1 C4， Rl R4， T1 T4。 F分別連接于Tr20c， Tr22c， Tr24c和Tr26c中的柵極。R 分別連接于Tr21c， Tr23c， Tr25c和Tr27c中的柵極。Tr24c和Tr25c的一 端，Tr20c和Tr21c的一端，Tr26c和Tr27c的一端，Tr22c和Tr23c的一 端分別與C1 C4連接。Tr20c和Tr23c的另一端，Tr25c和Tr26c的另一 端，Tr21c和Tr22c的另一端，Tr24c和Tr27c的另一端分別連接于Rl和 T3， R2禾卩T4， R3禾QT1， R4禾卩T2。 C1 C4分別供給CLK1 CLK4的 時鐘信號。另外，Rl R4連接有沿正向排列的各個移位寄存器lc的REF 端子，在T1 T4上，連接有沿正向排列的相應(yīng)的移位寄存器lc的TRG 端子。各晶體管通過F或R，控制在導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)。在圖18的結(jié) 構(gòu)中，開關(guān)陣列30c的圖面縱向的長度相當(dāng)于移位寄存器lc的4個的量。 .用于通過設(shè)置該開關(guān)陣列30c，將圖19所示的移位寄存器的節(jié)點A 設(shè)定在高電平用的要素電路僅僅為成二極管連接的Tr4。另外，用于將節(jié) 點B設(shè)定在高電平的要素電路由Tr12， Trl3和Trl4構(gòu)成。按照專利文獻 l所示的電路，驅(qū)動節(jié)點A的要素電路為晶體管tr6， tr7， trl5， trl6的4 個。另外，驅(qū)動節(jié)點B的要素電路為晶體管tr3， tr4， trll， td2的4個。 因此，按照本實施例的移位寄存器，與專利文獻l所示的電路(本申請的圖29)相比較，可削減3 + l二4個的晶體管。
另外，開關(guān)陣列30c跨多個移位寄存器lc而布置。由此，由于可沿
縱向確保較長的空間，故可縮短橫向的寬度。于是，可較短地抑制顯示裝
置的框緣的寬度(圖1的橫向的長度)。由于通過該開關(guān)陣列30c，該開 關(guān)陣列30c可集中切換并傳輸供給各移位寄存器lc的TRG端子，與REF 端子的時鐘信號，故移位寄存器lc可采用較簡單的電路。
此外，在本實施例的掃描電路2c中，由于進行與第3實施例相同的 動作(參照圖16，圖17)，故省略對其的說明。
像這樣，本實施例即使在用于其結(jié)構(gòu)與第3實施例不同的4時鐘方式 的掃描電路的場合，仍具有與第1實施例或第2實施例相同的效果。
如上所述，按照本實施例，即使在使用4時鐘方式的掃描電路的情況 下，也可實現(xiàn)獲得與在實施例l等中說明的相同的效果的掃描電路，或采 用該掃描電路的顯示裝置，該4時鐘方式的掃描電路利用輸出中使用的時 鐘信號的前后的時鐘信號來進行控制。實施例5
本發(fā)明的第5實施例的顯示裝置與圖1和圖2所示的結(jié)構(gòu)相同。另外， 相同的電路適用于圖6所示的顯示裝置的像素部分。在本實施例中，掃描 電路的結(jié)構(gòu)與第l實施例不同。
圖21為表示本發(fā)明的第5實施例的掃描電路的結(jié)構(gòu)的圖。在圖21中， 掃描電路2d由多個移位寄存器ld (由SR1， SR2， ......SRn表示的單位
寄存器)；多個開關(guān)陣列30d (SA1， ......SAn);布線組(與端子CLK1，
CLK2， CLK3， ST1， ST2， FW和RV連接的布線)構(gòu)成。柵極總線7與 掃描電路2d的各個的移位寄存器ld的OUT端子連接，來自移位寄存器 ld的OUT端子的信號傳輸給已連接的柵極總線7。
圖22為表示本發(fā)明的第5實施例的移位寄存器Id的結(jié)構(gòu)的電路圖。 在圖22中，移位寄存器ld包括NMOS晶體管Trl Tr3，Tr5，Trl0 Tr13， 與端子IN (n—1) ， IN (n+l) ， REF， TRG1， TRG2， DRV， FW， RV， OUT禾卩VSS。
分別在NMOS晶體管Trl， Tr2中，柵極與FW， RV連接，漏極與IN (n_l) ， IN (n+l)連接，源極共同地與NMOS晶體管Tr3的柵極連接。在NMOS晶體管Tr3中，源極與VSS連接，漏極作為節(jié)點A而與 NMOS晶體管TrlO的柵極連接。
在NMOS晶體管Tr5中，柵極與節(jié)點A連接，源極與VSS連接，將 漏極作為節(jié)點B與NMOS晶體管Trll的柵極連接。
在NMOS晶體管TrlO中，源極與VSS連接，漏極與OUT連接。在 NMOS晶體管Trll中，源極與OUT連接，漏極與端子DRV連接。
在NMOS晶體管Trl2中，柵極與IN (n—1 )連接，源極與端子TRG1 連接，漏極與節(jié)點B連接。在NMOS晶體管Trl3中，柵極與IN(n+l) 連接，源極與端子TRG1連接，漏極與節(jié)點B連接。
在這樣的結(jié)構(gòu)的移位寄存器ld中，Trl Tr3， Trl2 T13作為輸入電 路發(fā)揮作用，TrlO， Trll作為輸出電路發(fā)揮作用。
另外，在移位寄存器ld中，IN (n—l)端子與相鄰的移位寄存器Id 內(nèi)的頂側(cè)的移位寄存器Id的OUT端子連接。IN (n+1)端子與相鄰的移 位寄存器Id中的，底側(cè)的移位寄存器Id的OUT端子連接。此外，在DRV 端子中，分別輸入CLK1， CLK2， CLK3中的任意者的信號。另外，在 REF端子中，輸入從開關(guān)陣列30d的R2端子輸出的信號。還有，在FW 和RV中，分別輸入規(guī)定掃描電路2d的掃描方向的控制信號。另外，將 ST1，ST2作為用于開始傳輸?shù)膯有盘?，分別輸入到移位寄存器ld(SRl) 的IN (n_l)端子，移位寄存器Id (SRn)的IN (n+l)的端子中。另 外，OUT端子通過移位寄存器ld的動作，輸出高電平，或低電平的信號， 在柵極總線7中施加該信號。在VSS中施加與低電平的信號相同的恒定電 壓。
圖23為本實施例的開關(guān)陣列30d的電路圖。在圖23中，開關(guān)陣列30d 包括NMOS晶體管Tr30 Tr35， C1 C2端子，和R1 R3端子。F (FW) 分別連接于T31和Tr34的柵極。另外，R (RV)分別連接于Tr22， Tr25 的柵極。Tr30， Tr33如圖23所示，其為二極管構(gòu)成，分別與Cl端子，和 C2端子連接。在該C1端子和C2端子中，供給CLK1 CLK3中的任意者 的時鐘信號。R1 R3端子分別與相應(yīng)的晶體管ld的端子連接。R2端子 連接于移位寄存器ld的REF端子，R1端子連接于移位寄存器ld的TRG1 端子，R3端子連接于移位寄存器ld的TRG2端子。另外，顯然，也可為Trl2的源極，與Trl3的源極分別共用的結(jié)構(gòu)，雖然關(guān)于這一點的圖示未 給出。此時，顯然，也可為TRG1端子和TRG2端子，以及與這些端子的 每個連接的布線短路的結(jié)構(gòu)。
本實施例的開關(guān)陣列30d與第1實施例 第4實施例中的開關(guān)陣列 30， 30a， 30b， 30c的不同之處在于與供給時鐘信號的Cl端子，以及C2 端子連接的Tr30，以及Tr33成二極管連接。由于通過將輸入時鐘信號的 晶體管Tr30，與Tr33成二極管連接，節(jié)點a和節(jié)點b不依賴時鐘信號的 電平，成為高電平(其中，在時鐘信號為低電平的期間，處于浮動(floating) 狀態(tài))，故構(gòu)成開關(guān)陣列30d的晶體管中的，特別是加在成為導(dǎo)通狀態(tài)的 晶體管中的柵極應(yīng)力減緩，這樣，可防止晶體管的特性變化。
以上對采用NMOS晶體管的結(jié)構(gòu)進行了說明，但是，本實施例的掃 描電路2d也適用于采用PMOS晶體管的結(jié)構(gòu)。其中，構(gòu)成顯示部4的像 素中的開關(guān)晶體管像圖11所示的那樣，為PMOS晶體管13a。另外，構(gòu) 成圖22的移位寄存器ld的全部晶體管像圖24所示的移位寄存器le那樣， 全部置換為PMOS晶體管Trla Tr3a， Tr5a， Trl0a Trl3a。另外，構(gòu)成 圖23的開關(guān)陣列30d的全部晶體管像圖25的開關(guān)陣列30e所示的那樣， 全部置換為PMOS晶體管Tr30a T35a。另外，代替VSS，連接VDD。 另外，連接形態(tài)與圖21相同。
以上這樣的結(jié)構(gòu)的移位寄存器le和開關(guān)陣列30e按照與通過圖21說 明相同的方式動作。其中，全部的信號的電平是分別相對圖21中的信號 的電平翻轉(zhuǎn)后的電平。
如上所述，像本實施例那樣，即使在采用PMOS晶體管的情況下，節(jié) 點a和節(jié)點b不依賴時鐘信號的電平，成為高電平(其中，在時鐘信號為 低電平的期間，浮動狀態(tài))，由此，構(gòu)成開關(guān)陣列30e的晶體管內(nèi)的，特 別是加在成為導(dǎo)通狀態(tài)的晶體管上的柵極應(yīng)力減緩，于是，可防止晶體管 的特性變化。
動作的說明
由于本實施例的掃描電路2d與第1實施例 第4實施例相同，與雙 向掃描相對應(yīng)，故進行正向移位和反向移位的2種的動作。
首先，對正向移位的動作進行說明。正向移位表示從圖21的畫面頂側(cè)，向底側(cè)傳輸?shù)膭幼?。圖7表示正向移位時的時序圖。
在正向移位時，F(xiàn)W維持高電平狀態(tài)，RV維持低電平狀態(tài)。因此，
在移位寄存器ld的內(nèi)部，F(xiàn)W與柵極連接的Trl成為導(dǎo)通狀態(tài)，連接RV 的Tr2成為截止?fàn)顟B(tài)。
正向移位時的啟動信號采用ST1。開始的時刻為圖7中的期間Tl，在 期間T1， ST1維持高電平。另一方面，ST2維持低電平。如果在移位寄存 器ld (SR1)中的IN (n—1)端子上施加ST1的高電平，則Tr3轉(zhuǎn)移到 導(dǎo)通狀態(tài)，在節(jié)點A上施加低電平。此時，通過開關(guān)陣列30d (SA1)， 向TRG1供給的高電平經(jīng)由Trl2而輸入節(jié)點B。
接著，在期間T2，如果ST1轉(zhuǎn)移到低電平，CLK1從低電平，轉(zhuǎn)移到 高電平，則通過自舉效果，節(jié)點B的電位上升，CLK1的高電平的電位不 下降，輸出給OUT。在這里，由于OUTl (移位寄存器SR1的OUT)的 信號與柵極總線7 (Gl)連接，故G1的電位也轉(zhuǎn)移到高電平。
然后，在期間T3，如果CLK1從高電平，轉(zhuǎn)移到低電平，則OUT1 也轉(zhuǎn)移到低電平。在這里，由于通過開關(guān)陣列30d (SA1)的R2， CLK2 的信號經(jīng)由REF端子，傳輸?shù)焦?jié)點A，故節(jié)點A轉(zhuǎn)移到高電平。因此， Tr0成為導(dǎo)通狀態(tài)，將OUT的電位，與柵極總線7(G1)維持在VSS(復(fù) 位狀態(tài))。
接著，對移位寄存器ld(SR2)的動作進行說明。移位寄存器ld(SRl) 在期間T2輸出的OUT的信號分支連接于移位寄存器Id (SR2)的IN (n 一l)中，這樣，移位寄存器ld(SR2)的Tr3，與Trl2均成為導(dǎo)通狀態(tài)， 進行與上述移位寄存器ld (SR1)相同的動作。接著，在期間T3， CLK2 的高電平的電位不降低，輸出給OUT2 (移位寄存器SR2的OUT)。由于 OUT2與柵極晶體管7 (G2)連接，故與G1相同，轉(zhuǎn)移到高電平。
接著，在期間T4，由于通過開關(guān)陣列30d (SA1)的R2輸出的CLK3 的信號經(jīng)由REF端子，傳輸?shù)焦?jié)點A，故節(jié)點A轉(zhuǎn)移到高電平，Trl0成 為導(dǎo)通狀態(tài)。其結(jié)果是，將OUT2和柵極總線7 (G2)的電位維持VSS (復(fù) 位狀態(tài))。
像這樣，依次反復(fù)進行輸出和傳輸動作，直至移位寄存器ld (SRn) 的OUT (柵極總線7 (Gn))。然后，對反向移位時的動作進行說明。在反向移位時，表示從圖21 的畫面底側(cè)向頂側(cè)傳輸?shù)膭幼鳌D8表示反向掃描時的時序圖。
在反向移位時，F(xiàn)W維持低電平狀態(tài)，RV維持高電平。于是，在移 位寄存器ld的內(nèi)部，F(xiàn)W與柵極連接的Trl成為截止?fàn)顟B(tài)，與RV連接的 Tr2處于導(dǎo)通狀態(tài)。
反向移位時的啟動信號采用ST2。開始的時刻為圖8中的期間Tl，在 該期間，ST2維持高電平。另一方面，ST1維持低電平。另一方面，ST1 維持低電平。如果在移位寄存器ld (SRn)的IN (n+l)端子上，施加 ST2的高電平，則Tr3轉(zhuǎn)移到導(dǎo)通狀態(tài)，在節(jié)點A上施加低電平。另夕卜， 此時，從開關(guān)陣列30d (SAn)，傳輸給TRG2的高電平經(jīng)由Trl3，輸入 到節(jié)點B中。
然后，在期間T2，如果ST2轉(zhuǎn)移到低電平，CLK3從低電平轉(zhuǎn)移到高 電平，則通過自舉效果，節(jié)點B的電位上升，CLK3的高電平的電位不降 低，輸出給OUT。在這里，由于OUT的信號連接到柵極總線7 (Gn)中， 所以Gn的電位轉(zhuǎn)移到高電平。
之后，在期間T3，如果CLK3從高電平，轉(zhuǎn)移到低電平，則OUT也 轉(zhuǎn)移到低電平。在這里，由于通過開關(guān)陣列30d (SAn)的R2， CLK3的 信號經(jīng)由REF端子，傳輸給節(jié)點A，故節(jié)點A轉(zhuǎn)移到高電平。于是，TrlO 成為導(dǎo)通狀態(tài)，將OUT和柵極總線7 (Gn)的電位維持在VSS (復(fù)位狀 態(tài))。
下面對移位寄存器ld (SRn—l)的動作進行說明。由于移位寄存器 ld(SRn)在期間T2輸出的OUT的信號分支而連接到移位寄存器ld(SRn 一l)的IN (n+l)中，故移位寄存器Id (SRn—1)的Tr3，與Trl3均 成為導(dǎo)通狀態(tài)，進行與上述的移位寄存器Id (SRn)相同的動作，在期間 T3， CLK2的高電平的電位不降低，該高電平輸出給OUT。由于OUT與 柵極總線7 (Gn—l)連接，與Gn相同，轉(zhuǎn)移到高電平。
接著，在期間T4，由于通過開關(guān)陣列30d (SAn—l)的R2輸出的 CLK1的信號經(jīng)由REF端子，傳輸給Tr4，故節(jié)點A轉(zhuǎn)移到高電平(實際 上，從高電平的電位，按照Tr4的閾值電壓量降低的電壓)。因此，Tr10 成為導(dǎo)通狀態(tài)，將OUT的電位維持在VSS (復(fù)位狀態(tài))。
31像這樣，依次反復(fù)進行輸出和傳輸動作，直至移位寄存器ld (SR1)
的OUT (柵極總線7 (Gl))。
另外，針對由圖24，圖25所示的PMOS晶體管構(gòu)成的移位晶體管le， 開關(guān)陣列30e的另一結(jié)構(gòu)的動作，像圖12，圖13所示的那樣，全部的信 號的電平分別相對圖7，圖8所示的信號的電平，除了按照翻轉(zhuǎn)的電平而 動作的方面以外，進行基本上與NMOS晶體管的情況相同的動作。
像這樣，如果采用本實施例的結(jié)構(gòu)，和驅(qū)動方法，可削減構(gòu)成掃描電 路的晶體管的數(shù)量，即使在伴隨顯示部4的分辨率的提高，像素間距，移 位寄存器的圖面縱向的長度縮短的情況下，也不僅可避免顯示裝置的框緣 變大的問題，而且還可防止構(gòu)成開關(guān)陣列的晶體管的柵極應(yīng)力造成的特性 變化。
實施例6
本發(fā)明的第6實施例的顯示裝置與圖l和圖2所示的結(jié)構(gòu)相同。本實 施例與第5實施例的不同之處在于掃描電路的結(jié)構(gòu)。
圖26為表示本發(fā)明的第6實施例的掃描電路的結(jié)構(gòu)的圖。在圖26中， 掃描電路2f由多個移位寄存器ld (由SR1， SR2， ......SRn表示的單位寄
存器)，多個開關(guān)陣列30d (SA1， ......SAn)，與布線組(與端子CLK1，
CLK2， CLK3， CLK4， ST1， ST2， FW和RV連接的布線)構(gòu)成。柵極 總線7與掃描電路2f的各個移位寄存器ld的OUT端子連接，來自相應(yīng) 的移位寄存器ld的0UT端子的信號傳輸給己連接的柵極總線7。
在這里，圖中的移位寄存器ld，與開關(guān)陣列30d也可為與第5實施例 相同的圖22和圖23所示的結(jié)構(gòu)，還可為圖24和圖25的結(jié)構(gòu)。
另外，在本實施例的掃描電路2f中，雖然輸入到開關(guān)陣列中的時鐘信 號為4時鐘方式，這與第5實施例不同，但是，由于為分別輸入到移位寄 存器ld的DRV端子，TRG1端子，TRG2和REF端子中的信號的相位關(guān) 系為與第5實施例相同的動作，故省略對其的說明。
如上面所述，本實施例可在采用4時鐘方式的掃描電路的情況下，實 現(xiàn)獲得與實施例5相同的效果的掃描電路，與采用該掃描電路的顯示裝置。實施例7
圖27為本發(fā)明的第7實施例的顯示裝置的結(jié)構(gòu)圖。在圖27中，在顯示裝置中，在絕緣基板3上，包括顯示部4，第1掃描電路5，第2掃描
電路6，柵極總線7，源極IC8，端子列9，數(shù)據(jù)總線IO。本實施例與其它 的實施例的區(qū)別在于包括第1掃描電路5和第2掃描電路6。形成第1掃 描電路5和第2掃描電路6的各個輸出部分與柵極總線7連接，從第1掃 描電路5，第2掃描電路6同時輸出的信號供給已連接的柵極總線7的結(jié) 構(gòu)。在這里，期望第1掃描電路5和第2掃描電路6采用第1實施例 第 6實施例中的任意者中記載的電路。
在這里，電容成分和電阻成分作為負(fù)荷而介于柵極總線7中。如果該 柵極總線7的負(fù)荷增加，則流入，為了從低電平，轉(zhuǎn)移到高電平而必需的 時間也增加。但是，在本實施例的顯示裝置中，由于第1掃描電路5和第 2掃描電路6按照同時從兩側(cè)驅(qū)動?xùn)艠O總線7的負(fù)荷的方式動作，故可消 除上述問題。
本實施例的顯示裝置包括第1實施例 第6實施例中的任意者的掃描 電路，進行相應(yīng)的動作。像這樣，通過本實施例的方案和驅(qū)動方法，可提 供下述的顯示裝置，該顯示裝置具有第1實施例 第4實施例中的任意者 的效果，同時還適用于柵極總線的負(fù)荷變大的情況。
另外，前述的專利文獻等的各種公開通過引用而結(jié)合到本說明書中。 可在本發(fā)明的全部公開(包括權(quán)利要求的范圍)的框架內(nèi)，進一步根據(jù)其 基本的技術(shù)構(gòu)思，進行實施方式或?qū)嵤├淖兏?調(diào)整。另外，可在本發(fā)明 的權(quán)利要求的范圍的邊界內(nèi)，進行各種的公開要素的多種組合或選擇。艮口， 對于本發(fā)明，本領(lǐng)域技術(shù)人員可按照包括權(quán)利要求的全部公開，技術(shù)構(gòu)思 而獲得，顯然，包括各種變形，修改方案。
權(quán)利要求
1. 一種雙向移位寄存器，包括多個串聯(lián)連接的單位寄存器，其通過相位各不相同的3個以上的時鐘信號的任意一個和確定移位方向的設(shè)定信號來進行傳輸控制；和選擇電路，其可對應(yīng)于上述設(shè)定信號，從上述3個以上的時鐘信號中，選擇至少1個時鐘信號；該雙向移位寄存器構(gòu)成為由對應(yīng)于每個上述單位寄存器、由上述選擇電路選擇的1個時鐘信號，使上述單位寄存器處于復(fù)位狀態(tài)。
2. 根據(jù)權(quán)利要求1所述的雙向移位寄存器，其特征在于， 上述單位寄存器包括輸出端子；驅(qū)動上述輸出端子的輸出電路；輸入電路，其按照輸入相鄰的單位寄存器的輸出信號和上述設(shè)定信 號，根據(jù)該輸出信號和上述設(shè)定信號，使上述輸出端子為有效電平的方式， 驅(qū)動上述輸出電路；和復(fù)位用晶體管，其按照通過由上述選擇電路選擇的一個時鐘信號，使 上述輸出端子為非有效電平的方式，驅(qū)動上述輸出電路。
3. 根據(jù)權(quán)利要求2所述的雙向移位寄存器，其特征在于， 上述輸出電路包括按照使上述輸出端子為非有效電平的方式進行控制的第l輸出晶體管；上述復(fù)位用晶體管成二極管連接，其漏極被供給由上述選擇電路選擇 的一個時鐘信號，其源極與上述第1輸出晶體管的柵極連接。
4. 根據(jù)權(quán)利要求2所述的雙向移位寄存器，其特征在于， 上述輸出電路包括按照使上述輸出端子為有效電平的方式進行控制的第2輸出晶體管；上述輸入電路包括第l，第2和第3輸入晶體管；上述第1輸入晶體管成二極管連接，其漏極被供給由上述選擇電路選 擇的另一時鐘信號，其源極與上述第2和第3輸入晶體管的漏極連接；在上述第2和第3輸入晶體管中，將相鄰的一個和另一單位寄存器的輸出信號分別供給各個柵極，使源極共同地與上述第2輸出晶體管的柵極 連接。
5. 根據(jù)權(quán)利要求1 4中的任意一項所述的雙向移位寄存器，其特征在于，上述選擇電路包括通過上述設(shè)定信號來切換到導(dǎo)通狀態(tài)或斷開狀態(tài)的開關(guān)元件；上述選擇電路按照由該開關(guān)元件將上述3個以上的時鐘信號有選擇地 輸出給上述單位寄存器的方式構(gòu)成。
6. —種雙向移位寄存器，包括多個串聯(lián)連接的單位寄存器，其通過相位各不相同的3個以上的時鐘 信號的任意一個和確定移位方向的設(shè)定信號來進行傳輸控制；和選擇電路，其可對應(yīng)于上述設(shè)定信號，從上述3個以上的時鐘信號中， 選擇至少1個時鐘信號；該雙向移位寄存器構(gòu)成為由對應(yīng)于每個上述單位寄存器、由上述選擇 電路選擇的l個時鐘信號，使上述單位寄存器處于復(fù)位狀態(tài)；上述選擇電路至少包括第1選擇晶體管和第2選擇晶體管；在上述第l選擇晶體管中，上述3個以上的時鐘信號的任意一個的布 線與柵電極和源、電極連接，漏電極與上述第2選擇晶體管的源電極連接；在上述第2、選擇晶體管中，上述設(shè)定信號的布線與柵電極連接，從漏 極輸出上述已選擇的一個時鐘信號。
7. 根據(jù)權(quán)利要求6所述的雙向移位寄存器，其特征在于，上述第1選擇晶體管通過上述3個以上的時鐘信號的任意一個，被控 制成導(dǎo)通狀態(tài)或截止?fàn)顟B(tài)；上述第2選擇晶體管通過上述設(shè)定信號，被控制成在導(dǎo)通狀態(tài)或截止 狀態(tài)。
8. 根據(jù)權(quán)利要求6所述的雙向移位寄存器，其特征在于， 上述單位寄存器包括輸出端子；驅(qū)動上述輸出端子的輸出電路；和輸入電路，其按照輸入相鄰的單位寄存器的輸出信號和上述設(shè)定信號，根據(jù)該輸出信號和上述設(shè)定信號，使上述輸出端子為有效電平的方式， 驅(qū)動上述輸出電路；上述輸出電路包括第1輸出晶體管，該第1輸出晶體管按照向柵極供 給由上述選擇電路選擇的一個時鐘信號，使上述輸出端子為非有效電平的 方式進行控制。
9. 根據(jù)權(quán)利要求8所述的雙向移位寄存器，其特征在于，上述輸出電路包括按照使上述輸出端子為有效電平的方式進行控制的第2輸出晶體管；上述輸入電路包括第1和第2輸入晶體管；在上述第1和第2輸入晶體管中，將由上述選擇電路選擇的另一時鐘 信號供給通過上述設(shè)定信號選擇的上述第1和第2輸入晶體管中的一者的漏極，將相鄰的一個和另一個單位寄存器的輸出信號供給各個柵極，將源極共同地與上述第2輸出晶體管的柵極連接。
10. 根據(jù)權(quán)利要求1 9中的任意一項所述的雙向移位寄存器，其特征 在于，上述選擇電路相對上述多個單位寄存器的全部，或針對規(guī)定個數(shù)的上 述單位寄存器的每個而設(shè)置。
11. 一種顯示裝置，包括排列有多個像素的像素陣列、與激活上述像素 的掃描電路，上述掃描電路包括權(quán)利要求1 9中的任意一項所述的雙向 移位寄存器。
12. 根據(jù)權(quán)利要求11所述的顯示裝置，其特征在于， 上述雙向移位寄存器中包括的晶體管和上述像素中的開關(guān)晶體管僅僅由NMOS晶體管和PMOS晶體管中的任意一者構(gòu)成。
13. 根據(jù)權(quán)利要求11所述的顯示裝置，其特征在于， 在上述像素陣列的配置區(qū)域的兩側(cè)分別具備上述掃描電路。
14. 根據(jù)權(quán)利要求13所述的顯示裝置，其特征在于， 在上述像素陣列的配置區(qū)域的兩側(cè)分別具備的掃描電路同時驅(qū)動同一開關(guān)晶體管的柵極。
全文摘要
本發(fā)明提供一種雙向移位寄存器，使其電路規(guī)模小，并且穩(wěn)定地動作。包括通過各自的相位不同的3個以上的時鐘信號(CLK1～CLK3)中的任意者和確定移位方向的設(shè)定信號(FW，RV)而進行傳輸控制的多個串聯(lián)連接的單位寄存器(移位寄存器(1))；和可對應(yīng)于設(shè)定信號，從3個以上的時鐘信號，選擇至少1個時鐘信號的選擇電路(開關(guān)陣列(30))，按照通過對應(yīng)于每個單位寄存器由選擇電路選擇的1個時鐘信號，使單位寄存器成為復(fù)位狀態(tài)的方式構(gòu)成。
文檔編號G11C19/00GK101483068SQ200810190900
公開日2009年7月15日 申請日期2008年11月6日 優(yōu)先權(quán)日2007年11月6日
發(fā)明者下田雅通, 音瀨智彥 申請人:Nec液晶技術(shù)株式會社