專利名稱：感測(cè)放大器電路及其數(shù)據(jù)感測(cè)方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種感測(cè)放大器電路，且特別是有關(guān)于一種透過(guò)拴鎖
器(Latch)電路對(duì)感測(cè)電壓與參考電壓進(jìn)行放大操作的感測(cè)放大器電路。
背景技術(shù)：
隨著科技發(fā)展日新月異的現(xiàn)今時(shí)代中，非易失性(Non-volatile)存儲(chǔ) 器，例如是閃存(flash)已廣泛地應(yīng)用在各種電子產(chǎn)品中。傳統(tǒng)上，當(dāng)欲 讀取閃存中一存儲(chǔ)單元(Memory Cell)中記錄的儲(chǔ)存數(shù)據(jù)時(shí)，是透過(guò)行 譯碼器(Column Decoder)及列譯碼器(Row Decoder)來(lái)對(duì)此存儲(chǔ)單元 偏壓，使此存儲(chǔ)單元產(chǎn)生感測(cè)電流。之后透過(guò)感測(cè)放大器電路(Sense Amplifier)來(lái)對(duì)此感測(cè)電流與參考電流進(jìn)行比較，并據(jù)以判斷儲(chǔ)存數(shù)據(jù)的 數(shù)值。
隨著科技的發(fā)展日新月異，在更先進(jìn)的工藝技術(shù)中，閃存的感測(cè)電流 的大小是隨之降低，使閃存能具有更低的耗電量與更高的存取速度。然而， 較低的感測(cè)電流將導(dǎo)致感測(cè)放大器電路具有較小的感測(cè)邊界(Sensing Margin),使得感測(cè)放大器電路容易判斷得到錯(cuò)誤的儲(chǔ)存數(shù)據(jù)數(shù)值。因此， 如何發(fā)展出可有效地提升感測(cè)放大器電路的數(shù)據(jù)感測(cè)正確性的技術(shù)為業(yè) 界不斷致力的方向之一。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種感測(cè)放大器電路(Sense Amplifier)及其數(shù)據(jù)感測(cè)方法，相較于傳統(tǒng)感測(cè)放大器電路，本發(fā)明提出 的感測(cè)放大器電路具有數(shù)據(jù)感測(cè)正確性較高的優(yōu)點(diǎn)。
根據(jù)本發(fā)明提出一種感測(cè)放大器電路，用以感測(cè)存儲(chǔ)器中存儲(chǔ)單元 (Memory Cell)存儲(chǔ)的儲(chǔ)存數(shù)據(jù)。感測(cè)放大器電路包括感測(cè)節(jié)點(diǎn)、參考 節(jié)點(diǎn)、第一、第二偏壓電路、第一、第二傳輸電路及拴鎖器(Latch)電路。第一及第二偏壓電路分別用以響應(yīng)于第一控制訊號(hào)將感測(cè)節(jié)點(diǎn)偏壓為第 一電壓，及將參考節(jié)點(diǎn)偏壓為第一電壓。第一及第二傳輸電路分別用以透 過(guò)存儲(chǔ)單元對(duì)感測(cè)節(jié)點(diǎn)進(jìn)行放電，及透過(guò)參考存儲(chǔ)單元對(duì)參考電壓進(jìn)行放 電。拴鎖器電路對(duì)感測(cè)電壓及參考電壓間的電壓差值進(jìn)行放大。
根據(jù)本發(fā)明提出一種數(shù)據(jù)感測(cè)方法，用以感測(cè)存儲(chǔ)器中存儲(chǔ)單元存儲(chǔ) 的儲(chǔ)存數(shù)據(jù)。數(shù)據(jù)感測(cè)方法包括下列的步驟首先響應(yīng)于第一控制訊號(hào)的 致能電平，將感測(cè)節(jié)點(diǎn)及參考節(jié)點(diǎn)偏壓為第一電壓；接著響應(yīng)于第二控制 訊號(hào)將感測(cè)節(jié)點(diǎn)及參考節(jié)點(diǎn)偏壓為第二電壓；然后經(jīng)由存儲(chǔ)單元對(duì)感測(cè)節(jié) 點(diǎn)進(jìn)行放電，及經(jīng)由參考存儲(chǔ)單元對(duì)參考節(jié)點(diǎn)進(jìn)行放電；之后，導(dǎo)通拴鎖 器電路，以對(duì)感測(cè)電壓及參考電壓間的電壓差值進(jìn)行放大。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實(shí)施例，并配 合所附圖式，作詳細(xì)說(shuō)明如下


圖1繪示依照本發(fā)明第一實(shí)施例的感測(cè)放大器電路的電路圖。
圖2繪示的是圖1的感測(cè)放大器電路的相關(guān)訊號(hào)時(shí)序圖。 圖3繪示依照本發(fā)明第一實(shí)施例的數(shù)據(jù)感測(cè)方法的流程圖。 圖4繪示依照本發(fā)明第二實(shí)施例的感測(cè)放大器電路的電路圖。 圖5繪示的是圖4的感測(cè)放大器電路的相關(guān)訊號(hào)時(shí)序圖。 圖6繪示依照本發(fā)明第二實(shí)施例的數(shù)據(jù) 圖7繪示依照本發(fā)明第三實(shí)施例的感測(cè) 圖8繪示依照本發(fā)明第四實(shí)施例的感測(cè)
主要元件符號(hào)說(shuō)明
10、 20、 30、 40:感測(cè)放大器電路 12a、 12b、 32a、 32b、 18a、 18b:偏壓 14a、 14b:傳輸電路 16、 26:拴鎖器電路 16a、 16b:反相器
Tbl、 Tb2、 Tb3、 Tb4、 Ttl、 Tt2、 Tpl
;測(cè)方法的流程圖。
:大器電路的電路圖。
:大器電路的電路圖。
Tp2、 Ttl'、 Tt2'
晶'NDs:感測(cè)節(jié)點(diǎn) NDr:參考節(jié)點(diǎn) NDp、 NDn:節(jié)點(diǎn) NDil、 NDi2:輸入端 Cs、 Cn儲(chǔ)存電容 NDol、 NDo2:輸出端 SW1、 SW2: 開關(guān)電路
具體實(shí)施例方式
第一實(shí)施例
請(qǐng)參照?qǐng)D1及圖2，圖1繪示依照本發(fā)明第一實(shí)施例的感測(cè)放大器電 路的電路圖，圖2繪示的是圖1的感測(cè)放大器電路的相關(guān)訊號(hào)時(shí)序圖。感 測(cè)放大器電路10用以根據(jù)存儲(chǔ)器(未繪示)中存儲(chǔ)單元(Memory Cell) (未繪示)提供的存儲(chǔ)單元電流(Cell Current) Icell，感測(cè)此存儲(chǔ)單元中 所存儲(chǔ)的儲(chǔ)存數(shù)據(jù)的數(shù)值。
感測(cè)放大器電路10包括感測(cè)節(jié)點(diǎn)NDs、參考節(jié)點(diǎn)NDr、偏壓電路12a、 12b、 18a、 18b、傳輸電路14a、 14b及拴鎖器(Latch)電路16。偏壓電 路12a與傳輸電路14a是電性連接至感測(cè)節(jié)點(diǎn)NDs，偏壓電路12b與傳輸 電路14b是電性連接至參考節(jié)點(diǎn)NDr，拴鎖器電路16是電性連接至感測(cè) 節(jié)點(diǎn)NDs與參考節(jié)點(diǎn)NDr。感測(cè)節(jié)點(diǎn)NDs上的電壓為感測(cè)電壓Vs，參考 節(jié)點(diǎn)NDr上的電壓為參考電壓Vr。舉例來(lái)說(shuō)，存儲(chǔ)單元存儲(chǔ)的儲(chǔ)存數(shù)據(jù) 例如為數(shù)值0，此時(shí)對(duì)應(yīng)的感測(cè)電壓Vs的波形如圖2所示。
偏壓電路12a及12b用以響應(yīng)于控制訊號(hào)Vddpul的致能電平導(dǎo)通， 以分別將感測(cè)電壓Vs及參考電壓Vr偏壓為接近電壓Vdd，其中電壓Vdd 例如為感測(cè)放大器電路10的電路高電壓，控制訊號(hào)Vddpul例如在操作期 間Ta中處于致能電平。
舉例來(lái)說(shuō)，偏壓電路12a與12b分別包括P型金氧半(P-type Metal Oxide Semiconductor, PMOS)晶體管Tbl及Tb2。 PMOS晶體管Tbl的 源極(Source)接收電壓Vdd，漏極(Drain)電性連接至感測(cè)節(jié)點(diǎn)NDs， 柵極(Gate)接收控制訊號(hào)Vddpul。 PMOS晶體管Tb2的源極接收電壓Vdd，漏極電性連接至參考節(jié)點(diǎn)NDr，柵極接收控制訊號(hào)Vddpul。 PMOS 晶體管TM與Tb2用以響應(yīng)于控制訊號(hào)Vddpul的致能電平導(dǎo)通，以分別 將感測(cè)電壓Vs與參考電壓Vr偏壓為接近電壓Vdd。其中，控制訊號(hào)Vddpul 的致能電平例如是訊號(hào)低電平。
偏壓電路18a及18b用以響應(yīng)于控制訊號(hào)Hvpul的致能電平導(dǎo)通，以 分別將感測(cè)電壓Vs及參考電壓Vr偏壓為接近電壓HV，其中電壓HV例 如為感測(cè)放大器電路10產(chǎn)生的高電壓，其電平例如高于電壓Vdd的電平。 在本實(shí)施例中，電壓HV及Vdd的電平例如分別為5伏特(Vdt， V)及 2.8V，控制訊號(hào)Hvpul例如在操作期間Tb中處于致能電平。舉例來(lái)說(shuō)， 控制訊號(hào)Hvpul的致能電平為低訊號(hào)電平。
舉例來(lái)說(shuō)，偏壓電路18a與18b分別包括PMOS晶體管Tb3及Tb4。 PMOS晶體管Tb3及Tb4的操作分別相似于PMOS晶體管Tbl及Tb2的 操作，用以響應(yīng)于控制訊號(hào)Hvpul的致能電平導(dǎo)通，以分別將感測(cè)電壓 Vs與參考電壓Vr偏壓為接近電壓HV。其中，控制訊號(hào)Hvpul的致能電
平例如是訊號(hào)低電平。
傳輸電路14a與14b用以分別接收存儲(chǔ)單元產(chǎn)生的存儲(chǔ)單元電流Icdl 及參考存儲(chǔ)單元(未繪示)產(chǎn)生的參考電流Iref，并分別將其提供至感測(cè) 節(jié)點(diǎn)NDs與參考節(jié)點(diǎn)NDr。如此，感測(cè)電壓Vs透過(guò)存儲(chǔ)單元電流Icell 進(jìn)行放電，參考電壓Vr是透過(guò)參考電流Iref進(jìn)行放電。
舉例來(lái)說(shuō)，傳輸電路14a與14b例如分別包括N型金氧半(N-type Metal Oxide Semiconductor, NMOS)晶體管Ttl與Tt2。 NMOS晶體管Ttl的源 極接收存儲(chǔ)單元電流Icdl，漏極耦接至感測(cè)節(jié)點(diǎn)NDs，柵極接收控制訊號(hào) Vblr。 NMOS晶體管Tt2的源極耦接至參考存儲(chǔ)單元(未繪示)以接收其 提供的參考電流Iref，漏極耦接至參考節(jié)點(diǎn)NDr，柵極接收控制訊號(hào)Vblr。 NMOS晶體管Ttl與Tt2用以響應(yīng)于控制訊號(hào)Vblr的致能電平導(dǎo)通，以分 別提供存儲(chǔ)單元電流Icell對(duì)感測(cè)電壓Vs進(jìn)行放電，及提供參考電流Iref 對(duì)參考電壓Vr進(jìn)行放電。
較佳地，在NMOS晶體管Ttl提供存儲(chǔ)單元電流Icell對(duì)感測(cè)電壓Vs 進(jìn)行放電及NMOS晶體管Tt2提供參考電流Iref對(duì)參考電壓進(jìn)行放電的操 作期間Tc中，NMOS晶體管Ttl及Tt2是被持續(xù)地偏壓在晶體管的飽和操作區(qū)(Saturation Region)。如此，NMOS晶體管TU是被偏壓來(lái)提供穩(wěn) 定三存儲(chǔ)單元電流Icell，以對(duì)感測(cè)電壓Vs進(jìn)行放電。NMOS晶體管Tt2 是被偏壓來(lái)提供穩(wěn)定三參考電流Iref，以對(duì)參考電壓Vr進(jìn)行放電。
更詳細(xì)的說(shuō)，在一較佳作法中，是在操作期間Tc中使NMOS晶體管 Ttl與Tt2操作于飽和操作區(qū)。如此，電壓HV是需根據(jù)上述條件來(lái)進(jìn)行 設(shè)計(jì)，使得感測(cè)電壓Vs與參考電壓Vr分別實(shí)質(zhì)上大于電壓Vcell及Vrcell 。
在本實(shí)施例中，在操作期間Tc中，電壓Vcell與Vrcell實(shí)質(zhì)上接近 2.1V,感測(cè)電壓Vs是透過(guò)存儲(chǔ)單元電流Icell自接近5V放電至接近3.5V， 參考電壓Vr是透過(guò)參考電流Iref自接近5V放電至接近3V。這樣一來(lái)， 在操作期間Tc中，晶體管Ttl與Tt2可被偏壓在飽和操作區(qū)。
拴鎖器電路16用以響應(yīng)于控制訊號(hào)latch及l(fā)atchb的致能電平導(dǎo)通， 以對(duì)經(jīng)由存儲(chǔ)單元電流Icell放電后的感測(cè)電壓Vs及經(jīng)由參考電流Iref放 電后的參考電壓Vr間的電壓差值進(jìn)行放大操作。本實(shí)施例的控制訊號(hào)latch 及l(fā)atchb例如在操作期間Td中處于致能電平。
舉例來(lái)說(shuō)，拴鎖器電路16包括晶體管Tpl、 Tp2、反相器(Inverter) 16a及16b。反相器16a具有輸入端NDil、輸出端NDol及兩個(gè)電源輸入 端(未繪示)。反相器16a的輸入端NDil及輸出端NDol分別耦接至感測(cè) 節(jié)點(diǎn)NDs及參考節(jié)點(diǎn)NDr，其兩個(gè)電源輸入端分別耦接至節(jié)點(diǎn)NDp及 NDn。反相器16b具有輸入端NDi2、輸出端NDo2及兩個(gè)電源輸入端(未 繪示)。反相器16b的輸入端NDi2及輸出端NDo2分別耦接至參考節(jié)點(diǎn) NDr及感測(cè)節(jié)點(diǎn)NDs，其兩個(gè)電源輸入端分別耦接至節(jié)點(diǎn)NDp及NDn。
晶體管Tpl例如為PMOS晶體管，其源極接收電壓Vdd，漏極耦接至 該節(jié)點(diǎn)NDp，柵極接收控制訊號(hào)latchb。晶體管Tpl用以響應(yīng)于控制訊號(hào) latchb的致能電平導(dǎo)通，以提供電壓Vdd至節(jié)點(diǎn)NDp。晶體管Tp2例如為 NMOS晶體管，其的源極接收電壓Vss，漏極耦接至節(jié)點(diǎn)NDn，柵極接收 控制訊號(hào)latch。晶體管Tp2用以響應(yīng)于控制訊號(hào)latch的致能電平導(dǎo)通， 以提供電壓Vss至節(jié)點(diǎn)NDn。
在本實(shí)施例中，控制訊號(hào)latch及l(fā)atchb例如互相為反相訊號(hào)，控制 訊號(hào)latch及l(fā)atchb的致能電平例如分別為訊號(hào)高電平及訊號(hào)低電平。如 此，晶體管Tpl及Tp2例如在控制訊號(hào)latchb及l(fā)atch同時(shí)處于致能電平的操作期間Td中導(dǎo)通，以分別響應(yīng)于控制訊號(hào)ktchb及l(fā)atch提供電壓 Vdd至節(jié)點(diǎn)NDp及提供電壓Vss至節(jié)點(diǎn)NDn。如此，拴鎖器電路16中的 反相器16a及16b是在操作期間Td中形成電路回路，使得拴鎖器電路16 被致能，以對(duì)感測(cè)電壓Vs及參考電壓Vr間的電壓差值進(jìn)行放大操作。
本實(shí)施例的感測(cè)放大器電路10更具有儲(chǔ)存電容Cs及Cr，儲(chǔ)存電容 Cs及Cr的一端分別耦接至感測(cè)節(jié)點(diǎn)NDs及參考節(jié)點(diǎn)NDr，另一端是接收 電壓Vss，其中電壓Vss例如為接地電壓。儲(chǔ)存電容Vs及Cr用以暫存感 測(cè)電壓Vs及參考電壓Vr。在本實(shí)施例中，感測(cè)放大器電路10也可省略 儲(chǔ)存電容Cs及Cr的設(shè)置，而直接透過(guò)感測(cè)節(jié)點(diǎn)NDs上看到的等效寄生 電容及參考節(jié)點(diǎn)NDr上看到的等效寄生電容來(lái)暫存感測(cè)電壓Vs及參考電 壓Vr。
在本實(shí)施例中雖僅以拴鎖器電路16包括晶體管Tpl及Tp2，用以分 別響應(yīng)于控制訊號(hào)latohb及l(fā)atch導(dǎo)通，以分別提供電壓Vdd及Vss至反 相器16a及16b，以致能拴鎖器電路16的情形為例作說(shuō)明，然，本實(shí)施例 的拴鎖器電路16并不局限于同時(shí)包括晶體管Tpl及Tp2來(lái)致能拴鎖器電 路16。舉例來(lái)說(shuō)，本實(shí)施例的拴鎖器電路16也可省略晶體管Tpl及Tp2 其中之一，以僅透過(guò)控制訊號(hào)latchb及l(fā)atch其中之一來(lái)致能拴鎖器電路 16。
在本實(shí)施例中雖僅以當(dāng)此存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)為數(shù)值O的情形為例作 說(shuō)明，然，此存儲(chǔ)單元存儲(chǔ)的數(shù)據(jù)也可為數(shù)值1。當(dāng)此存儲(chǔ)單元存儲(chǔ)的數(shù) 據(jù)為數(shù)值1時(shí)，感測(cè)電壓電壓Vs的波形如圖2中的曲線Vs'所示。
請(qǐng)參照?qǐng)D3，其繪示依照本發(fā)明第一實(shí)施例的數(shù)據(jù)感測(cè)方法的流程圖。 本實(shí)施例的數(shù)據(jù)感測(cè)方法用以感測(cè)一存儲(chǔ)單元存儲(chǔ)的一儲(chǔ)存數(shù)據(jù)。數(shù)據(jù)感 測(cè)方法包括下列的步驟。首先，如步驟(a)，在操作期間Ta中，偏壓電 路12a及12b響應(yīng)于控制訊號(hào)Vddpul的致能電平，分別將感測(cè)節(jié)點(diǎn)NDs 上的感測(cè)電壓Vs偏壓為電壓Vdd，及將參考節(jié)點(diǎn)NDr上的參考電壓Vr 偏壓為電壓Vdd。接著，如步驟(b)，在操作期間Tb中，偏壓電路18a 及18b響應(yīng)于控制訊號(hào)Hvpul的致能電平，分別將感測(cè)電壓Vs偏壓為電 壓HV，及將參考電壓Vr偏壓為電壓HV。
然后，如步驟(c)，在操作期間Tc中，傳輸電路14a提供存儲(chǔ)單元電流Icell對(duì)感測(cè)電壓Vs進(jìn)行放電，而傳輸電路14b提供參考電流Iref對(duì) 參考電壓Vr進(jìn)行放電。之后如步驟(d)，在操作期間Td中，拴鎖器電路 16響應(yīng)于控制訊號(hào)latchb及l(fā)atch的致能電平導(dǎo)通，以透過(guò)拴鎖器電路16 對(duì)感測(cè)電壓Vs及參考電壓Vr間的電壓差值進(jìn)行放大。
在本實(shí)施例提出的數(shù)據(jù)感測(cè)方法的步驟(d)中，雖僅以拴鎖器電路 16響應(yīng)于控制訊號(hào)latchb及l(fā)atch的致能電平導(dǎo)通的情形為例作說(shuō)明，然， 在本實(shí)施例的步驟(d)中，拴鎖器電路16也可透過(guò)對(duì)其的電路作簡(jiǎn)易的 修改，使得拴鎖器電路16僅需響應(yīng)于控制訊號(hào)latchb及l(fā)atch其中之一來(lái) 進(jìn)行操作。
本實(shí)施例的感測(cè)放大器電路是透過(guò)拴鎖器電路來(lái)對(duì)感測(cè)電壓與參考 電壓間的電壓差值進(jìn)行放大操作。如此，使得本實(shí)施例的感測(cè)放大器電路 的感測(cè)邊界(SensingMargin)較大。這樣一來(lái)，即使感測(cè)電流的大小與傳 統(tǒng)感測(cè)放大器具有相近的大小，本實(shí)施例的感測(cè)放大器電路仍具有數(shù)據(jù)感 測(cè)正確性較高的優(yōu)點(diǎn)。
另外，本實(shí)施例的感測(cè)放大器電路是透過(guò)兩個(gè)偏壓電路將感測(cè)電壓與 參考電壓偏壓至電平實(shí)質(zhì)上高于電路高電壓的電壓。如此，將使得分別用 以提供感測(cè)電流對(duì)感測(cè)電壓進(jìn)行放電與用以提供參考電流對(duì)參考電壓進(jìn) 行放電的晶體管可有效地被偏壓在飽和操作區(qū)，使得感測(cè)電流與參考電流 的電流大小實(shí)質(zhì)上為穩(wěn)定。這樣一來(lái)，本實(shí)施例的感測(cè)放大器電路可避免 參考電壓與感測(cè)電壓的電平因感測(cè)電流與參考電流的大小不穩(wěn)定而發(fā)生 偏差及根據(jù)電平偏差的參考電壓與感測(cè)電壓偵測(cè)到錯(cuò)誤之儲(chǔ)存數(shù)據(jù)的數(shù) 值的問(wèn)題。
第二實(shí)施例
請(qǐng)參照?qǐng)D4及圖5，圖4繪示依照本發(fā)明第二實(shí)施例的感測(cè)放大器電 路的電路圖，圖5繪示的是圖4的感測(cè)放大器電路的相關(guān)訊號(hào)時(shí)序圖。本 實(shí)施例的感測(cè)放大器電路20與第一實(shí)施例的感測(cè)放大器電路10不同之處 在于感測(cè)節(jié)點(diǎn)NDs與拴鎖器電路26的輸入端NDil之間及參考節(jié)點(diǎn)NDr 與拴鎖器電路26的輸入端NDi2之間分別透過(guò)開關(guān)電路SWl及SW2相連 接。透過(guò)開關(guān)電路SW1及SW2的切換，可使感測(cè)節(jié)點(diǎn)NDs上的感測(cè)電壓
iiVs與參考節(jié)點(diǎn)NDr上的參考電壓Vr與拴鎖器電路26進(jìn)行放大處理的電 壓電性隔離。
開關(guān)電路SWl跨接于節(jié)點(diǎn)NDs與NDil之間，開關(guān)電路SW2跨接于 節(jié)點(diǎn)NDr與NDi2之間。開關(guān)電路SWl及SW2用以響應(yīng)于致能的控制訊 號(hào)CI導(dǎo)通，以分別將感測(cè)電壓Vs提供至節(jié)點(diǎn)NDil及將參考電壓Vr提 供至節(jié)點(diǎn)NDi2。在本實(shí)施例中，開關(guān)電路SW1及SW2例如為PM0S晶 體管，控制訊號(hào)CI例如在操作期間Tc中的操作期間Tc'處于致能電平(即 是低訊號(hào)電平)。如此，操作期間Tc之后的操作期間Td中，拴鎖器電路 26可對(duì)感測(cè)電壓Vs及參考電壓Vr間的電壓差值進(jìn)行放大操作。
請(qǐng)參照?qǐng)D6，其繪示依照本發(fā)明第二實(shí)施例的數(shù)據(jù)感測(cè)方法的流程圖。 本實(shí)施例的感測(cè)方法與第一實(shí)施例的感測(cè)方法不同之處在于其于步驟(c) 與(d)之間更包括步驟(e)，開關(guān)電路SW1及SW2響應(yīng)于控制訊號(hào)C1 的致能電平，提供感測(cè)節(jié)點(diǎn)NDs上的感測(cè)電壓Vs及參考節(jié)點(diǎn)NDr上的參 考電壓Vr至拴鎖器電路26。
第三實(shí)施例
請(qǐng)參照?qǐng)D7，其繪示依照本發(fā)明第三實(shí)施例的感測(cè)放大器電路的電路 圖。本實(shí)施例的感測(cè)放大器電路30與第一實(shí)施例的感測(cè)放大器電路10不 同之處在于其是省略分別用以將感測(cè)電壓Vs及參考電壓Vr提升至電壓 HV的偏壓電路18a及18b，而僅透過(guò)分別用以將感測(cè)電壓Vs及參考電壓 Vr提升至電壓Vdd'的偏壓電路32a及32b來(lái)分別對(duì)感測(cè)電壓Vs及參考電 壓Vr進(jìn)行電壓設(shè)定操作。
在本實(shí)施例中，電壓Vdd'的電平較佳地可在操作期間Tc中使晶體管 Ttl'與Tt2'偏壓在飽和操作區(qū)。如此，即便省略偏壓電路18a及18b的設(shè)置， 本實(shí)施例的感測(cè)放大器電路30仍可將晶體管Ttl'及Tt2'持續(xù)地偏壓在飽和 操作區(qū)，使得存儲(chǔ)單元電流Icell及參考電流Iref也為實(shí)質(zhì)上穩(wěn)定。
第四實(shí)施例
請(qǐng)參照?qǐng)D8，其繪示依照本發(fā)明第四實(shí)施例的感測(cè)放大器電路的電路 圖。本實(shí)施例的本實(shí)施例的感測(cè)放大器電路40與第三實(shí)施例的感測(cè)放大器電路30不同之處在于其感測(cè)節(jié)點(diǎn)NDs與拴鎖器電路46的節(jié)點(diǎn)NDil之 間及參考節(jié)點(diǎn)NDr與拴鎖器電路46的節(jié)點(diǎn)NDi2之間分別透過(guò)開關(guān)電路 SW1及SW2相連接。透過(guò)開關(guān)電路SW1及SW2的切換，可使感測(cè)節(jié)點(diǎn) NDs上的感測(cè)電壓Vs與參考節(jié)點(diǎn)NDr上的參考電壓Vr與拴鎖器電路46 進(jìn)行放大處理的電壓電性隔離。
如此，與第一實(shí)施例相似的，前述的第二、第三及第四實(shí)施例相似的 也具有使得本實(shí)施例的感測(cè)放大器電路的感測(cè)邊界較大、數(shù)據(jù)感測(cè)正確性 較高、可使感測(cè)電流與參考電流的電流大小實(shí)質(zhì)上為穩(wěn)定及可避免因感測(cè) 電流與參考電流的大小不穩(wěn)定而發(fā)生儲(chǔ)存數(shù)據(jù)的數(shù)值偵測(cè)錯(cuò)誤的優(yōu)點(diǎn)。
綜上所述，雖然本發(fā)明已以一較佳實(shí)施例揭露如上，然其并非用以限 定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精 神和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán) 利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種感測(cè)放大器電路，用以感測(cè)一存儲(chǔ)器中的一存儲(chǔ)單元存儲(chǔ)的一儲(chǔ)存數(shù)據(jù)，其特征在于，該感測(cè)放大器電路包括一感測(cè)節(jié)點(diǎn)；一參考節(jié)點(diǎn)；一第一偏壓電路，用以響應(yīng)于一第一控制訊號(hào)將該感測(cè)節(jié)點(diǎn)偏壓為一第一電壓；一第二偏壓電路，用以響應(yīng)于該第一控制訊號(hào)將該參考節(jié)點(diǎn)偏壓為該第一電壓；一第一傳輸電路，用以透過(guò)該存儲(chǔ)單元對(duì)該感測(cè)節(jié)點(diǎn)進(jìn)行放電；一第二傳輸電路，用以提供一參考存儲(chǔ)單元產(chǎn)生的一參考電流對(duì)該參考節(jié)點(diǎn)進(jìn)行放電；以及一拴鎖器電路，用以對(duì)該感測(cè)節(jié)點(diǎn)及該參考節(jié)點(diǎn)間的電壓差值進(jìn)行放大。
2、 根據(jù)權(quán)利要求1所述的感測(cè)放大器電路，其特征在于，該感測(cè)放 大器電路更包括一第三偏壓電路，用以響應(yīng)于一第三控制訊號(hào)將該感測(cè)節(jié)點(diǎn)偏壓為一 第二電壓；及一第四偏壓電路，用以響應(yīng)于該第三控制訊號(hào)將該參考節(jié)點(diǎn)偏壓為該 第二電壓。
3、 根據(jù)權(quán)利要求2所述的感測(cè)放大器電路，其特征在于，該第一、 該第二及該第三控制訊號(hào)分別于一第一期間、 一第二期間及一第三期間處 于致能電平，該第三期間介于該第一及該第二期間之間；其中，該第一、該第二及該第三期間彼此是不重疊的。
4、 根據(jù)權(quán)利要求2所述的感測(cè)放大器電路，其特征在于，該第一及 該第二傳輸電路分別包括一第一晶體管，第一源極/漏極耦接至該感測(cè)節(jié)點(diǎn)，第二源極/漏極用 以接收該存儲(chǔ)單元電流，柵極用以接收一致能訊號(hào)；及一第二晶體管，第一源極/漏極耦接至該參考節(jié)點(diǎn)，第二源極/漏極用以接收該參考電流，柵極用以接收該致能訊號(hào)；其中，該第二電壓用以將該第一及該第二晶體管偏壓在飽和操作區(qū)。
5、 根據(jù)權(quán)利要求1所述的感測(cè)放大器電路，其特征在于，該感測(cè)放大器電路更包括一第一開關(guān)電路，第一端耦接至該感測(cè)節(jié)點(diǎn)，第二端耦接至該拴鎖器 電路的一第一輸入端，該第一開關(guān)電路用以響應(yīng)于一第四控制訊號(hào)的致能 電平導(dǎo)通，以將該感測(cè)節(jié)點(diǎn)上的一感測(cè)電壓提供至該拴鎖器電路；及一第二開關(guān)電路，第一端耦接至該參考節(jié)點(diǎn)，第二端耦接至該拴鎖器 電路的一第二輸入端，該第二開關(guān)電路用以響應(yīng)于該第四控制訊號(hào)的致能 電平導(dǎo)通，以將該參考節(jié)點(diǎn)上的一參考電壓提供至該拴鎖器電路。
6、 根據(jù)權(quán)利要求5所述的感測(cè)放大器電路，其特征在于，該第一、 該第二、該第三及該第四控制訊號(hào)分別于一第一期間、 一第二期間、 一第 三期間及一第四期間處于致能電平，該第四期間是發(fā)生于該第一期間之 后；其中，該第一、該第二、該第三及該第四期間彼此是不重疊的。
7、 根據(jù)權(quán)利要求1所述的感測(cè)放大器電路，其特征在于，該感測(cè)放 大器電路更包括一第一電容， 一端耦接至該感測(cè)節(jié)點(diǎn)，另一端接收一第三電壓；及 一第二電容， 一端耦接至該參考節(jié)點(diǎn)，另一端接收該第三電壓。
8、 根據(jù)權(quán)利要求1所述的感測(cè)放大器電路，其特征在于，該拴鎖器 電路包括一第一反相器，具有一第一輸入端、 一第一輸出端及一第一電源輸入 端，該第一輸入端及該第一輸出端分別耦接至該感測(cè)節(jié)點(diǎn)及該參考節(jié)點(diǎn)；一第二反相器，具有一第二輸入端、 一第二輸出端及一第二電源輸入 端，該第二輸入端及該第二輸出端分別耦接至該參考節(jié)點(diǎn)及該感測(cè)節(jié)點(diǎn)； 及一第一晶體管，第一輸入端接收一第四電壓，第二輸入端耦接至該第 一及該第二電源輸入端，該第一晶體管用以響應(yīng)于一第五控制訊號(hào)導(dǎo)通， 以提供該第四電壓致能該第一及該第二反相器。
9、 根據(jù)權(quán)利要求8所述的感測(cè)放大器電路，其特征在于，該第一及該第二反相器更分別具有一第三電源輸入端及一第四電源輸入端，該拴鎖 器電路更包括一第二晶體管，第一輸入端接收一第五電壓，第二輸入端耦接至該第 三及該第四電源輸入端，該第二晶體管用以響應(yīng)于一第六控制訊號(hào)導(dǎo)通， 以提供該第五電壓致能該第一及該第二反相器。
10、 一種數(shù)據(jù)感測(cè)方法，用以感測(cè)一存儲(chǔ)器中一存儲(chǔ)單元存儲(chǔ)的一儲(chǔ) 存數(shù)據(jù)，其特征在于，該數(shù)據(jù)感測(cè)方法包括響應(yīng)于一第一控制訊號(hào)將一感測(cè)節(jié)點(diǎn)及一參考節(jié)點(diǎn)偏壓為一第一電壓；透過(guò)該存儲(chǔ)單元對(duì)該感測(cè)節(jié)點(diǎn)進(jìn)行放電，并透過(guò)一參考存儲(chǔ)單元對(duì)該 參考節(jié)點(diǎn)進(jìn)行放電；以及導(dǎo)通一拴鎖器電路對(duì)該感測(cè)節(jié)點(diǎn)及該參考節(jié)點(diǎn)間的電壓差值進(jìn)行放大。
11、 根據(jù)權(quán)利要求10所述的數(shù)據(jù)感測(cè)方法，其特征在于，該方法更 包括提供該感測(cè)節(jié)點(diǎn)上的一感測(cè)電壓及該參考節(jié)點(diǎn)上的一參考電壓至該 拴鎖器電路。
12、 根據(jù)權(quán)利要求10所述的數(shù)據(jù)感測(cè)方法，其特征在于，該方法更 包括響應(yīng)于一第二控制訊號(hào)的致能電平，將該感測(cè)節(jié)點(diǎn)及該參考節(jié)點(diǎn)偏壓 為一第二電壓。
全文摘要
本發(fā)明公開了一種感測(cè)放大器電路及其數(shù)據(jù)感測(cè)方法，該數(shù)據(jù)感測(cè)方法，用以感測(cè)存儲(chǔ)單元存儲(chǔ)的儲(chǔ)存數(shù)據(jù)。數(shù)據(jù)感測(cè)方法包括首先響應(yīng)于第一控制訊號(hào)的致能電平，將感測(cè)節(jié)點(diǎn)及參考節(jié)點(diǎn)偏壓為第一電壓；接著響應(yīng)于第二控制訊號(hào)將感測(cè)節(jié)點(diǎn)及參考節(jié)點(diǎn)偏壓為第二電壓；然后經(jīng)由存儲(chǔ)單元對(duì)感測(cè)節(jié)點(diǎn)進(jìn)行放電，并經(jīng)由參考存儲(chǔ)單元對(duì)參考節(jié)點(diǎn)進(jìn)行放電；之后，導(dǎo)通拴鎖器電路以透過(guò)拴鎖器電路對(duì)感測(cè)電壓及參考電壓間的電壓差值進(jìn)行放大。
文檔編號(hào)G11C7/06GK101593547SQ20081021349
公開日2009年12月2日 申請(qǐng)日期2008年9月8日 優(yōu)先權(quán)日2008年5月28日
發(fā)明者施義德, 洪俊雄, 陳重光 申請(qǐng)人:旺宏電子股份有限公司