專利名稱：半導(dǎo)體存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲器裝置。
背景技術(shù)：
通常，在閃速存儲器裝置中，使用冗余塊來取代缺陷塊。然而，如果 在裝運檢查時在存儲器芯片中發(fā)現(xiàn)的缺陷塊的數(shù)目等于或大于預(yù)定的數(shù) 目，則將該存儲器芯片識別為缺陷芯片。
日本專利公開No.1997-146849公開了一種通過隔離發(fā)生故障的存儲 器來改善系統(tǒng)可靠性的存儲器重構(gòu)方法。
最近，發(fā)展了具有大容量的閃速存儲器裝置，并且為了滿足對更大容 量和對平面表面上的減小的面積的需要，公知三維堆疊NAND閃速存儲 器，其包括層疊在一個芯片中的多個層，該多個層中的每一層(此后，稱 為存儲器基元層)均具有存儲器基元陣列。

發(fā)明內(nèi)容
本發(fā)明的實施例提供了一種半導(dǎo)體存儲器裝置，其特征在于包括 堆疊的存儲器基元陣列，其具有層疊的多個存儲器基元層，其中單獨 的存儲器基元層中的每一個具有多個塊；
層品質(zhì)信息存儲電路，其可存儲層品質(zhì)信息(quality information )，所述層品質(zhì)信息指示出所述單獨的存儲器基元層是正常存儲器基元層還是 缺陷存儲器基元層，以便將其中所發(fā)現(xiàn)的缺陷塊的數(shù)目等于或大于預(yù)定數(shù) 目的存儲器基元層識別為缺陷存儲器基元層并將其他的存儲器基元層識別
為正常存儲器基元層；以及
地址轉(zhuǎn)換電路，其中如果從外部輸入的外部輸入的地址對應(yīng)于在所述 缺陷存儲器基元層中的塊，則所述外部輸入的地址被地址轉(zhuǎn)換以便對應(yīng)于 在所述正常存儲器基元層中的塊。


圖l是示出閃速存儲器裝置的整個配置的圖2A是示出堆疊的存儲器基元陣列的配置的圖2B是示出單獨的塊(塊mi)的配置的圖3A是示出在地址轉(zhuǎn)換之前的地址表的圖3B是示出在地址轉(zhuǎn)換之后的地址表的圖4是示出Rom熔絲的配置的圖5是示出根據(jù)第一實施例的地址轉(zhuǎn)換操作的圖6是示出塊解碼器的電路的圖7是示出傳輸門部分的圖8是示出塊的物理隔離操作的狀態(tài)轉(zhuǎn)變圖9是示出通過復(fù)用器電路產(chǎn)生層選擇信號(層選擇
=0， 1， 1， O]，則層1、 2被識別為是有缺陷的，層1、 2謬皮邏輯隔離。在該情況下，當(dāng)外部輸入的地址等于或小于1023時，復(fù)用 器加法器電路11將地址原樣傳送至行控制電路3，而當(dāng)外部輸入的地址等 于或大于1024時，復(fù)用器加法器電路11將地址加2048，且將該地址傳送 至行控制電路3;并且，行控制電路3使用所傳送的地址來對塊進行存取。
如果Rom熔絲[3:0=[1， 0,1， 0，則層1、 3被識別為是有缺陷的，層1、 3謬皮邏輯隔離。在該情況下，當(dāng)外部輸入的地址等于或小于1023時，復(fù)用 器加法器電路11將地址原樣傳送至行控制電路3;當(dāng)外部輸入的地址等于 或大于1024時，復(fù)用器加法器電路11將地址加1024，且將該地址傳送至 行控制電路3;并且，行控制電路3使用所傳送的地址來對塊進行存取。
如果Rom熔絲[3:0=[1， 1， 0， 0，則層2、 3 ,皮識別為是有缺陷的，層2、 3被邏輯隔離。在該情況下，復(fù)用器加法器電路ll不進行地址轉(zhuǎn)換。
如果Rom熔絲[3:0]-
被配置為不被設(shè)定到缺陷存儲器基元層。更具體而言，進行這樣的配置，以便當(dāng)對應(yīng)于Rom熔絲3:0的元件的值為1 (故障)時，將對應(yīng)于層選擇[3:0的元件的值設(shè)定為0。相反地，進行這樣的配置，以便當(dāng)對應(yīng)于Rom熔絲[3:0的元件的值為0(良好)時，將對應(yīng)于層選擇[3:0的元件的值設(shè)定為1。
將通過圖9給出進一步的詳細描述。圖9示出了使用復(fù)用器電路12基于上述Rom熔絲[3:0而產(chǎn)生層選擇[3:0的方法。復(fù)用器電路12接收作為輸入信號的Rom熔絲[3:0，并輸出具有翻轉(zhuǎn)的對應(yīng)元件的值作為單獨的存儲器基元層的信號層選擇
的值，主機控制器9判定電平移位器的地址(步驟S14 )。例如，在步驟S13中，假設(shè)讀取Rom熔絲3:0=[0，1， 0， 1。如上所述，該值指示層0、 2是有缺陷的，而層l、 3是電平移位器的。因此，電平移位器的塊為塊1024至2047和塊3072至4095。
主機控制器9僅僅對閃速存儲器芯片20中的在步驟S14中判定的電平移位器的地址進行存取(讀取、寫入和擦除數(shù)據(jù))。
通過上述操作，主機控制器9參考Rom熔絲[3:0的信息以識別存儲器基元層是有缺陷的還是正常的，并可以僅僅對正常存儲器基元層中的電平移位器的地址進行存取。
從而，以與第一實施例相同的方式，以閃速存儲器裝置的用戶不能意識到該操作的方式，邏輯地隔離缺陷存儲器基元層而不在閃速存儲器芯片20中進行地址轉(zhuǎn)換。
此外，從上述可知，本實施例具有的優(yōu)點在于，不需要在閃速存儲器芯片20中設(shè)置地址轉(zhuǎn)換電路。
進行在本實施中描迷的邏輯隔離，且進一步地，進行在第一實施例中描述的物理隔離。(第三實施例)
接下來，將描述由主機控制器實施的另一邏輯隔離方法。本實施例與第二實施例的區(qū)別之一在于，可以通過使用常規(guī)主機控制器規(guī)范(稍后描述)來邏輯地隔離缺陷存儲器基元層而不需要主機控制器進行特定的地址處理，以及提前物理地隔離缺陷儲存器基元層中的所有塊這一事實。
將描述常規(guī)主機控制器規(guī)范。常規(guī)地，在通電時，主機控制器讀取與所有的塊有關(guān)的信息以識別缺陷塊。根據(jù)常規(guī)規(guī)范，沒有電壓被傳送至缺
陷塊的字線WL或選擇柵極SG;當(dāng)進行讀取時，讀取全"0"的數(shù)據(jù)；當(dāng)讀取塊并且讀取的結(jié)果為全"0"時，主機控制器將該塊識別為缺陷塊，并在f5l^不存取該塊。
才艮據(jù)本實施例，因為如第一實施例所述提前物理地隔離了缺陷存儲器基元層，缺陷存儲器基元層中的所有塊被讀取為全"0"。因此，根據(jù)常規(guī)規(guī)范，主機控制器不存取(即，邏輯地隔離)缺陷存儲器基元層。
下文中，參考圖13的流程圖，給出進一步的詳細描述。假設(shè)為圖2A示出的堆疊的存儲器基元陣列的配置(塊的總數(shù)目為4096)。
(1) 將電源開啟到NAND閃速存儲器裝置(步驟S21)。
(2) 主機控制器9讀取閃速存儲器芯片20中的設(shè)定信息等等(步驟S22)。
(3) 將塊號j設(shè)定為0 (步驟S23)。
(4) 如果塊號j等于或小于4095，則過程轉(zhuǎn)到步驟S25，否則操作終止。
(5 )主機控制器9讀取塊(塊mj)的所有頁(步驟S25 )。此時，如在第一實施例的物理隔離方法中所述，閃速存儲器芯片20才艮據(jù)Rom熔絲[3:0的信息已經(jīng)物理地隔離了缺陷存儲器基元層中的所有塊，由此，當(dāng)讀取缺陷存儲器基元層中的塊時，讀出全"0"的數(shù)據(jù)。
(6 )如果在步驟S25中讀取的結(jié)果不是全"0"，則過程轉(zhuǎn)到步驟S27;如果結(jié)果為全"0"，則過程轉(zhuǎn)到步驟S28 (步驟S26)。
(7) 主才幾控制器9將該塊(塊mj )識別為可用，并且過程轉(zhuǎn)到步驟S29 (步驟27 )。
(8) 主機控制器9將該塊(塊mj)識別為不可用，并且過程轉(zhuǎn)到步驟S29 (步驟28)。(9)使塊號j增加，并且過程轉(zhuǎn)到步驟S24 (步驟S29)。以與常規(guī)操作相同的方式，主機控制器9讀取、寫入或擦除被識別為
可用的塊的地址，而對被識別為不可用的塊不進行隨后的存取。
通過上述操作，通過使用由閃速存儲器芯片20執(zhí)行的基于Rom熔絲
3:0的信息的缺陷存儲器基元層的物理隔離，主機控制器9將在缺陷存儲
器基元層中的所有塊識別為缺陷塊，并且不對該缺陷存儲器基元層進行存取。
例如，如果Rom熔絲[3:0=[0， 1， 0， 1，則在步驟S25中，在缺陷存儲器基元層0和2中的所有塊被讀取為全"0"。因此，主機控制器9將這些塊識別為缺陷塊，并隨后不存取。結(jié)果，主機控制器9僅僅存取正常存儲器基元層中的塊，即，塊1024至2047和塊3072至4095。
從上述描述可知，本實施例可以以與第二實施例相同的方式和以閃速存儲器裝置的用戶不能意識到該操作的方式進行邏輯隔離而不在閃速存儲器芯片20中進行地址轉(zhuǎn)換。
這為閃速存儲器芯片20提供了這樣的優(yōu)點，即不需要在其中具有地址轉(zhuǎn)換電路。此外，本實施例具有的另一優(yōu)點在于，主機控制器不需要進行特定的地址處理并可以使用原樣的常規(guī)主機控制器。(第四實施例)
下文中，將描述第四實施例。本實施例通過以與第三實施例相同的方式使用主機控制器規(guī)范而對缺陷存儲器基元層進行邏輯隔離。本實施例與第三實施例的區(qū)別之一在于，本實施例不需要對缺陷存儲器基元層進行在第一實施例中描述的物理隔離。
下文中，將詳細描述本實施例。
除了根據(jù)本實施例的閃速存儲器芯片20不對缺陷存儲器基元層進行在第一實施例中描述的物理隔離，主機控制器9的^作與第三實施例相同(參見圖13)。替代地，在上述步驟S25中，當(dāng)主機控制器9發(fā)出數(shù)據(jù)讀
取請求時，在地址數(shù)據(jù)被輸出到i/o線路(數(shù)據(jù)輸入/輸出線路)之前，狀
態(tài)機8參考Rom熔絲[3:0。如果該請求是對缺陷存儲器基元層的數(shù)據(jù)讀取，則控制讀出放大器(S/A)的鎖存器電路，以將"0"輸出到I/0線路。 從而，以與第三實施例相同的方式，當(dāng)主機控制器9讀取缺陷存儲器基元 層中的塊時，讀取全"0"的數(shù)據(jù)。
參考圖15，給出進一步的詳細描述。圖15是示出了讀出放大器的電 路配置的實例的圖。從該圖可知，從位線(BL)輸出的數(shù)據(jù)經(jīng)過晶體管 32a、 32c，并由鎖存器電路獲取。然后，狀態(tài)機8參考Rom熔絲[3:0。結(jié) 果，如果包含所讀取的塊的存儲器基元層不是有缺陷的，則開啟晶體管 32d,并將在鎖存器電路中保持的數(shù)據(jù)輸出到1/0線路。相反地，如果包含 所讀取的塊的存儲器基元層是有缺陷的，則開啟晶體管32b和32c，且鎖 存器電路的輸入端子的電勢被升高到高電壓VDD以4吏鎖存器電路的輸出 為"0"。此后，當(dāng)開啟晶體管32d時，"0"被輸出至I/0線路。
這里，將描述這樣的情況，其中，根據(jù)主機控制器規(guī)范，當(dāng)讀取塊得 到的結(jié)果為全'T'時，將該塊識別為缺陷塊。以與之前相同的方式，狀態(tài) 機8參考Rom熔絲[3:0。結(jié)果，如果包含所讀取的塊的存儲器基元層不 是有缺陷的，則開啟晶體管32d,并將在鎖存器電路中保持的數(shù)據(jù)輸出至 I/O線路。相反地，如果包含所讀取的塊的存儲器基元層是有缺陷的，則 開啟圖15的晶體管32e,并將鎖存器電路的輸入端子的電勢接地以使鎖存 器電路的輸出為"1"。此后，當(dāng)開啟晶體管32d時，'T，凈皮輸出至I/0 線路。
從上述描述可知，本實施例可以使主機控制器9將缺陷存儲器基元層 中的所有塊識別為缺陷塊而不進行物理隔離。從而，本實施例可以獲得與 第三實施例相同的效果。
上文中，已經(jīng)描述第四實施例。
從上述描述可以了解，根據(jù)第一至第四實施例的缺陷存儲器基元層的 隔離并不局限于閃速存儲器，而是可以被應(yīng)用到各種半導(dǎo)體存儲器裝置， 例如，應(yīng)用到PCRAM(相變RAM )和ReRAM(電阻RAM )。對于PCRAM, 存儲器基元陣列可以為一個晶體管/一個電阻器(1T/1R)或一個二極管/ 一個電阻器(1D/1R)。圖16示出了 ReRAM存儲器基元陣列40的配置的實例。如該圖所示， 通過串聯(lián)連接非歐姆元件41和各種電阻元件42來配置ReRAM的存儲器 基元。作為非歐姆元件41，例如，可以使用各種二極管，例如PN結(jié)二極 管、PIN二極管以及肖特基二極管。此外，作為電阻元件42，可以使用可 以通過電壓、電流、熱或化學(xué)能量來改變電阻的材料。
圖17示出了具有在一個芯片中堆疊的四個存儲器基元陣列40的 ReRAM的截面圖。從該圖可知，每一個存儲器基元陣列40具有交叉點基 元結(jié)構(gòu)。更具體而言，如此設(shè)置元件，以便在單獨的字線與單獨的位線之 間串聯(lián)連接單獨的非歐姆元件41和單獨的可變電阻元件42。如圖17所示， 各層的每一個位線(BL1、 BL2、 BL3和BL4)和每一個字線(WL1、 WL2、 WL3和WL4)被分別引出。分別地，位線連接到讀出放大器，而字線連 接到行控制電路。
應(yīng)注意，根據(jù)上述第 一至第四實施例的缺陷存儲器基元層的隔離不依 賴于層疊存儲器基元層的方法。因此，作為層疊存儲器基元層的方法，可 以假i殳各種方法(例如，平面層疊、交叉點層疊、分段層疊、溝槽層疊、 垂直層疊、以及向襯底側(cè)的層疊)。
此外，根據(jù)上述方法，以存儲器基元層為單位進行隔離，而本發(fā)明不 局限于此。例如，假設(shè)通過將單獨的存儲器基元層分為"N"份而獲得子 層。還可以以子層為單位進行品質(zhì)判定；在Rom熔絲4N-l:0(用于四個 存儲器基元層)中保持品質(zhì)信息；然后，通過上述方法邏輯地和/或物理地 隔離被判定為具有缺陷的子層。
本領(lǐng)域才支術(shù)人員將容易想到其他的優(yōu)點和修改。
因此，本發(fā)明在其寬廣的方面不局限于在這里示出和描述的特定細節(jié) 和代表性的實施例。
因此，可以進行各種修改而不背離由所附權(quán)利要求及其等價物所限定 的總發(fā)明構(gòu)思的精神或范圍。
權(quán)利要求
1.一種半導(dǎo)體存儲器裝置，包括堆疊的存儲器基元陣列，其具有層疊的多個存儲器基元層，其中單獨的存儲器基元層中的每一個具有多個塊；層品質(zhì)信息存儲電路，其可存儲層品質(zhì)信息，所述層品質(zhì)信息指示出所述單獨的存儲器基元層是正常存儲器基元層還是缺陷存儲器基元層，以便將其中所發(fā)現(xiàn)的缺陷塊的數(shù)目等于或大于預(yù)定數(shù)目的存儲器基元層識別為缺陷存儲器基元層并將其他的存儲器基元層識別為正常存儲器基元層；以及地址轉(zhuǎn)換電路，其中如果從外部輸入的外部輸入的地址對應(yīng)于在所述缺陷存儲器基元層中的塊，則所述外部輸入的地址被地址轉(zhuǎn)換以便對應(yīng)于在所述正常存儲器基元層中的塊。
2. 根據(jù)權(quán)利要求l的半導(dǎo)體存儲器裝置，還包括切換電路，所述切換 電路中的每一個是為所述塊中的每一個而設(shè)置，且允許或阻止在所述塊與行控制電路之間的連接，所述行控制電路對所述塊的字線施加預(yù)定的電壓。
3. 根據(jù)權(quán)利要求2的半導(dǎo)體存儲器裝置，還包括 塊地址產(chǎn)生電路，其基于存儲在所述層品質(zhì)信息存儲電路中的所述層品質(zhì)信息而產(chǎn)生在所述缺陷存儲器基元層中的所述塊的塊地址；其中所述切換電路阻止對應(yīng)于所述塊地址的塊與所述行控制電路之間 的連接。
4. 根據(jù)權(quán)利要求2的半導(dǎo)體存儲器裝置，還包括復(fù)用器電路，其基于存儲在所述層品質(zhì)信息存儲電路中的所述層品質(zhì) 信息而產(chǎn)生分配到與所述存儲器基元層中的所述塊中的每一個對應(yīng)的所述 切換電路中的每一個的一個層選擇信號，所述層選擇信號是針對所述存儲 器基元層中的每一個而產(chǎn)生的，其中當(dāng)包含所述塊的存儲器基元層是所述 正常存儲器基元層時，所述層選擇信號是第一信號，而當(dāng)包含所述塊的存 儲器基元層是所述缺陷存儲器基元層時，所述層選擇信號是第二信號，其中當(dāng)所述層選擇信號是所述第二信號時，所述切換電路阻止所述行 控制電路與所述塊之間的連接。
5.根據(jù)權(quán)利要求2的半導(dǎo)體存儲器裝置，還包括 電平移位器電路，所述電平移位器電路中的每一個是為所述存儲器基 元層中的每一個而設(shè)置，其中輸入為多個存儲器基元層所共用的柵極電壓，述連接，其中基于在所述層品質(zhì)信息存儲電路中存儲的所述層品質(zhì)信息， 所述電平移位器電路中的每一個將所述柵極電壓輸出到與所述正常存儲器存儲器基元層中的塊對應(yīng)的所述切換電路。
6. —種半導(dǎo)體存儲器裝置，包括 存儲器芯片，其具有堆疊的存儲器基元陣列，其具有層疊的多個存儲器基元層，其中 單獨的存儲器基元層中的每一個具有多個塊；以及層品質(zhì)信息存儲電路，其可存儲層品質(zhì)信息，所述層品質(zhì)信息指 示出所述單獨的存儲器基元層是正常存儲器基元層還是缺陷存儲器基元 層，以便將其中所發(fā)現(xiàn)的缺陷塊的數(shù)目等于或大于預(yù)定數(shù)目的存儲器基元 層識別為缺陷存儲器基元層并將其他的存儲器基元層識別為正常存儲器基 元層；以及控制器，其將控制信號和地址增加到所述存儲器芯片，并向所述存儲 器芯片發(fā)送數(shù)據(jù)和從所述存儲器芯片接收數(shù)據(jù)，其中基于存儲在所述層品 質(zhì)信息存儲電路中的所述層品質(zhì)信息，所述控制電路判定將增加到所述存 儲器芯片的所述地址對應(yīng)于所述正常存儲器基元層還是對應(yīng)于所述缺陷存 儲器基元層，并且不提供對被判定為對應(yīng)于所述缺陷存儲器基元層的地址 的存取。
7. 根據(jù)權(quán)利要求6的半導(dǎo)體存儲器裝置，還包括切換電路，所述切換 電路中的每一個是為所述塊中的每一個而設(shè)置，且允許或阻止在所述塊與 行控制電路之間的連接，所述行控制電路對所述塊的字線施加預(yù)定的電壓。
8. 根據(jù)權(quán)利要求7的半導(dǎo)體存儲器裝置，還包括塊地址產(chǎn)生電路，其基于存儲在所述層品質(zhì)信息存儲電路中的所述層 品質(zhì)信息而產(chǎn)生在所述缺陷存儲器基元層中的所述塊的塊地址；的連接。
9. 根據(jù)權(quán)利要求7的半導(dǎo)體存儲器裝置，還包括復(fù)用器電路，其基于存儲在所述層品質(zhì)信息存儲電路中的所述層品質(zhì) 信息而產(chǎn)生分配到與所述存儲器基元層中的所述塊中的每一個對應(yīng)的所述 切換電路中的每一個的一個層選擇信號，所述層選^^信號是針對所述存儲 器基元層中的每一個而產(chǎn)生的，其中當(dāng)包含所述塊的存儲器基元層是所述 正常存儲器基元層時，所述層選擇信號是第一信號，而當(dāng)包含所述塊的存 儲器基元層是所述缺陷存儲器基元層時，所述層選擇信號是第二信號，其中當(dāng)所述層選擇信號是所述第二信號時，所述切換電路阻止所述行 控制電路與所述塊之間的連接。
10. 根據(jù)權(quán)利要求7的半導(dǎo)體存儲器裝置，還包括 電平移位器電路，所述電平移位器電路中的每一個是為所述存儲器基元層中的每一個而^:置，其中輸入為多個存儲器基元層所共用的柵極電壓，述連接，其中基于在所述層品質(zhì)信息存儲電路中存儲的^迷層品質(zhì)信息， 所述電平移位器電路中的每一個將所述柵極電壓輸出到與所述正常存儲器存儲器基元層中的塊對應(yīng)的所述切換電路。
11. 一種半導(dǎo)體存儲器裝置，包括 存儲器芯片，其具有堆疊的存儲器基元陣列，其具有層疊的多個存儲器基元層，其中 單獨的存儲器基元層中的每一個具有多個塊；以及層品質(zhì)信息存儲電路，其可存儲層品質(zhì)信息，所述層品質(zhì)信息指 示出所述單獨的存儲器基元層是正常存儲器基元層還是缺陷存儲器基元基元層識別為缺陷存儲器基元層并將其他的存儲器基元層識別為正常存儲器基元層；以及切換電路，所述切換電路中的每一個是為所述塊中的每一個而設(shè) 置，阻止在所述缺陷存儲器基元層中的塊與行控制電路之間的連接且允許 在所述正常存儲器基元層中的塊與所述行控制電路之間的連接；以及控制器，其將控制信號和地址增加到所述存儲器芯片，并向所述存儲 器芯片發(fā)送數(shù)據(jù)和從所述存儲器芯片接收數(shù)據(jù)，其中在所述存儲器芯片中 的所述切換電路阻止在所述缺陷存儲器基元層中的所述塊與所述行控制電 路之間的連接之后，所述控制器讀取所有的所述存儲器基元層，并且基于 所讀取的結(jié)果而識別所述缺陷存儲器基元層并且不提供對所識別的缺陷存 儲器基元層的隨后存取。
12.根據(jù)權(quán)利要求ll的半導(dǎo)體存儲器裝置，其中所述存儲器芯片還包 括塊地址產(chǎn)生電路，所述塊地址產(chǎn)生電路基于存儲在所述層品質(zhì)信息存儲 電路中的所述層品質(zhì)信息而產(chǎn)生在所述缺陷存儲器基元層中的塊的塊地 址；的連接。
13.根據(jù)權(quán)利要求ll的半導(dǎo)體存儲器裝置，其中所述存儲器芯片還包 括復(fù)用器電路，所述復(fù)用器電路基于存儲在所述層品質(zhì)信息存儲電路中的 所述層品質(zhì)信息而產(chǎn)生分配到與所述存儲器基元層中的所述塊中的每一個 對應(yīng)的所述切換電路中的每一個的一個層選擇信號，所述層選擇信號是針 對所述存儲器基元層中的每一個而產(chǎn)生的，其中當(dāng)包含所述塊的存儲器基 元層是所述正常存儲器基元層時，所述層選擇信號是第一信號，而當(dāng)包含 所述塊的存儲器基元層是所述缺陷存儲器基元層時，所述層選擇信號是第 二信號，其中當(dāng)所述層選<#信號是所述第二信號時，所述切換電路阻止所述行 控制電路與所述塊之間的連接。
14.根據(jù)權(quán)利要求ll的半導(dǎo)體存儲器裝置，其中所述存儲器芯片還包 括電平移位器電路，所述電平移位器電路中的每一個是為所述存儲器基元 層中的每一個而設(shè)置，其中輸入為多個存儲器基元層所共用的柵極電壓，述連接，其中基于在所述層品質(zhì)信息存儲電路中存儲的所述層品質(zhì)信息， 所述電平移位器電路中的每一個將所述柵極電壓輸出到與所述正常存儲器存儲器基元層中的塊對應(yīng)的所述切換電路。
15. —種半導(dǎo)體存儲器裝置，包括 存儲器芯片，其具有堆疊的存儲器基元陣列，其具有層疊的多個存儲器基元層，其中 單獨的存儲器基元層中的每一個具有多個塊；以及層品質(zhì)信息存儲電路，其存儲層品質(zhì)信息，所述層品質(zhì)信息指示 出所述單獨的存儲器基元層是正常存儲器基元層還是缺陷存儲器基元層， 以便將其中所發(fā)現(xiàn)的缺陷塊的數(shù)目等于或大于預(yù)定數(shù)目的所述存儲器基元 層識別為缺陷存儲器基元層并將其他的存儲器基元層識別為正常存儲器基 元層；讀出放大器電路，其具有用于在將數(shù)據(jù)輸出到數(shù)據(jù)輸^/輸出線路 之前保持從位線輸出的數(shù)據(jù)的鎖存器電路；以及狀態(tài)機，其參考所述層品質(zhì)信息存儲電路，并且如果從所述正常 存儲器基元層中的所述塊讀取數(shù)據(jù)，則將保持在所述鎖存器電路中的第一 數(shù)據(jù)或第二數(shù)據(jù)輸出到所述數(shù)據(jù)輸A/輸出線路，而如果從所述缺陷存儲器 基元層中的所述塊讀取數(shù)據(jù)，則通過控制所述鎖存器電路而將所述第 一數(shù) 據(jù)輸出到所述數(shù)據(jù)輸^/輸出線路；以及控制器，其將控制信號和地址增加到所述存儲器芯片，并向所述存儲 器芯片發(fā)送數(shù)據(jù)和從所述存儲器芯片接收數(shù)據(jù)，其中所述控制器讀取所有 的所述存儲器基元層，并且如果通過所述數(shù)據(jù)輸入/輸出線路從所述塊讀取 的數(shù)據(jù)是所述第一數(shù)據(jù)，所述控制器將所述塊識別為缺陷塊且不提供對所識別的缺陷塊的隨后存取。
16. 根據(jù)權(quán)利要求1至15中的任何一項的半導(dǎo)體存儲器裝置，其中在 所述單獨的存儲器基元層中的存儲器基元為非易失性MOS晶體管。
17. 根據(jù)權(quán)利要求1至15中的任何一項的半導(dǎo)體存儲器裝置，其中通 過串聯(lián)連接非歐姆元件和可變電阻元件來配置在所述單獨的存儲器基元層 中的所述存儲器基元中的每一個。
18. 根據(jù)權(quán)利要求17的半導(dǎo)體存儲器裝置，其中通過以交叉點結(jié)構(gòu)層 疊多個所述存儲器基元層來配置所述堆疊的存儲器基元陣列。
全文摘要
提供了一種半導(dǎo)體存儲器裝置，其具有多個存儲器基元層，即使部分存儲器基元層被判定為是有缺陷的，也可以使用所述存儲器基元層。該半導(dǎo)體存儲器裝置包括堆疊的存儲器基元陣列，其具有層疊的多個存儲器基元層，每一個存儲器基元層中具有多個塊；層品質(zhì)信息存儲電路(10)，其可存儲層品質(zhì)信息，該層品質(zhì)信息指示出單獨的存儲器基元層是正常存儲器基元層還是缺陷存儲器基元層，以便將其中所發(fā)現(xiàn)的缺陷塊的數(shù)目等于或大于預(yù)定數(shù)目的存儲器基元層識別為缺陷存儲器基元層并將其他的存儲器基元層識別為正常存儲器基元層；以及地址轉(zhuǎn)換電路(11)，其中如果從外部輸入的外部輸入地址對應(yīng)于在缺陷存儲器基元層中的塊，則該外部輸入地址被地址轉(zhuǎn)換以便對應(yīng)于正常存儲器基元層的塊。
文檔編號G11C29/00GK101641747SQ20088000699
公開日2010年2月3日 申請日期2008年12月22日 優(yōu)先權(quán)日2008年1月28日
發(fā)明者永嵨宏行 申請人:株式會社東芝