專利名稱：半導(dǎo)體存儲(chǔ)器器件和存儲(chǔ)器基元電壓施加方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲(chǔ)器器件，更具體而言，涉及用于在半導(dǎo)體存儲(chǔ)器器件中補(bǔ) 償存儲(chǔ)器基元中的電壓降的結(jié)構(gòu)及其方法。
背景技術(shù)：
高度集成和精細(xì)構(gòu)圖的半導(dǎo)體集成電路需要在更小的區(qū)域中以更高的密度形成 部件。特別地，在半導(dǎo)體存儲(chǔ)器中，一個(gè)重要課題為在更小的區(qū)域中以更高的密度形成部件 以使位單價(jià)的價(jià)格更低。然而，即使在現(xiàn)有技術(shù)的多值NAND閃速存儲(chǔ)器或最低成本存儲(chǔ)器中，伴隨著制造 比例尺的減小而發(fā)生的加工困難和對(duì)場效應(yīng)晶體管的限制使得難以比現(xiàn)在更多地降低成 本。另一方面，以更高的密度制造存儲(chǔ)器部件的方法可以提供具有三維類型結(jié)構(gòu)的存 儲(chǔ)器基元(memory cell)，該存儲(chǔ)器基元不使用場效應(yīng)晶體管。這樣的存儲(chǔ)器基元可以包括 能夠沿兩個(gè)方向限制電流的二極管或非歐姆部件以及諸如相變存儲(chǔ)器、電阻可變存儲(chǔ)器以 及電導(dǎo)橋(conductance bridge)存儲(chǔ)器的存儲(chǔ)器部件。然而，在三維類型的基元中，字線或位線的電阻伴隨著比例尺的減小而增加并引 起電壓降。結(jié)果，作為一個(gè)大的問題，不能將精確的工作電壓施加到所有存儲(chǔ)器基元。因此， 不能將最小基元陣列單位制造得更大，從而幾乎不能減小芯片尺寸。因此，存在對(duì)補(bǔ)償存儲(chǔ)器基元中的電壓降的變化的技術(shù)的需求(例如，專利文件 1)。[專利文件1]美國專利6，480，438

發(fā)明內(nèi)容
技術(shù)問題本發(fā)明的一個(gè)目的為提供一種其存儲(chǔ)器基元中的電壓降得到補(bǔ)償?shù)母呖煽啃园?導(dǎo)體存儲(chǔ)器器件。技術(shù)方案在一個(gè)方面中，本發(fā)明提供一種半導(dǎo)體存儲(chǔ)器器件，包括多個(gè)平行的字線；多個(gè) 平行的位線，其被形成為與所述多個(gè)字線相交；多個(gè)存儲(chǔ)器基元，其被設(shè)置在所述字線與所 述位線的交叉處，每一個(gè)存儲(chǔ)器基元的一端連接到所述字線而另一端連接到所述位線；驅(qū) 動(dòng)電路，其操作為跨過所述字線和所述位線選擇性地施加用于數(shù)據(jù)讀取/寫入的電壓；讀 出放大器(sense amplifier)電路，其被連接到所述多個(gè)位線并操作為讀取/寫入在所述 存儲(chǔ)器基元中存儲(chǔ)的數(shù)據(jù)；以及位線驅(qū)動(dòng)輔助電路，其操作為基于由所述讀出放大器電路 從所述存儲(chǔ)器基元讀出的數(shù)據(jù)而選擇性地調(diào)整所述多個(gè)位線上的電勢。在另一方面中，本發(fā)明提供一種半導(dǎo)體存儲(chǔ)器器件，包括多個(gè)平行的字線；多個(gè) 平行的位線，其被形成為與所述多個(gè)字線相交；多個(gè)存儲(chǔ)器基元，其被設(shè)置在所述字線與所述位線的交叉處，每一個(gè)存儲(chǔ)器基元包括可變電阻器和串聯(lián)連接到所述可變電阻器的二極 管，所述可變電阻器操作為將可逆設(shè)定的電阻存儲(chǔ)為數(shù)據(jù)；驅(qū)動(dòng)電路，其操作為跨過所述字 線和所述位線選擇性地施加用于數(shù)據(jù)讀取/寫入的電壓；讀出放大器電路，其被連接到所 述多個(gè)位線并操作為讀取/寫入在所述存儲(chǔ)器基元中存儲(chǔ)的數(shù)據(jù)；以及驅(qū)動(dòng)輔助電路，其 操作為基于由所述讀出放大器電路從所述存儲(chǔ)器基元讀出的數(shù)據(jù)而選擇性地調(diào)整線路上 的電勢，所述線路包括所述多個(gè)字線和位線中的任何一個(gè)。在又一方面中，本發(fā)明提供一種存儲(chǔ)器基元電壓施加方法，其用于調(diào)整施加到存 儲(chǔ)器基元的電壓，所述存儲(chǔ)器基元被設(shè)置在多個(gè)平行的字線與多個(gè)平行的位線的交叉處， 所述方法包括將特定的電壓施加到選擇的字線以通過讀出放大器電路讀取與所述選擇的 字線相交的多個(gè)位線上的電勢；在存儲(chǔ)電路中存儲(chǔ)由所述讀出放大器電路讀出的所述電勢 作為存儲(chǔ)器基元上的信息；基于存儲(chǔ)在所述存儲(chǔ)電路中的所述信息通過驅(qū)動(dòng)位線驅(qū)動(dòng)輔助 電路而選擇性地將電壓降補(bǔ)償后的電壓施加到所述多個(gè)位線，從而調(diào)整所述多個(gè)位線上的 電勢。發(fā)明的效果根據(jù)本發(fā)明，可以補(bǔ)償存儲(chǔ)器基元中的電壓降，從而提供高可靠性的半導(dǎo)體存儲(chǔ) 器器件。


圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的半導(dǎo)體存儲(chǔ)器器件的框圖；圖2為根據(jù)同一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件中的存儲(chǔ)器基元陣列的一部分的透 視圖；圖3為沿1-1’線截取并從圖2的箭頭方向觀察的截面視圖；圖4為根據(jù)同一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件中的存儲(chǔ)器基元陣列及其外圍電路 的電路圖；圖5為示出了二值數(shù)據(jù)(binary data)情況下的存儲(chǔ)器基元中的電阻分布和數(shù)據(jù) 的圖；圖6為波形圖，其示出了同一實(shí)施例中的在數(shù)據(jù)寫入時(shí)的選擇信號(hào)/WS、BS以及寫 脈沖WP、BP ；圖7示意性示出了根據(jù)同一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件中的存儲(chǔ)器基元陣列及 其外圍電路；圖8簡要示出了根據(jù)同一實(shí)施例的半導(dǎo)體存儲(chǔ)器器件中的用于一個(gè)位線的列控 制電路；以及圖9為流程圖，其示例了根據(jù)本實(shí)施例中的一個(gè)實(shí)施例的存儲(chǔ)器基元電壓施加方法。
具體實(shí)施例方式下面將參考附圖詳細(xì)描述本發(fā)明的與半導(dǎo)體存儲(chǔ)器器件相關(guān)的實(shí)施例。[整體配置]圖1為根據(jù)本發(fā)明的一個(gè)實(shí)施例的非易失性存儲(chǔ)器的框圖。
該非易失性存儲(chǔ)器包括以矩陣形式設(shè)置的存儲(chǔ)器基元的存儲(chǔ)器基元陣列1，每一 個(gè)存儲(chǔ)器基元包括稍后描述的電阻可變部件。在沿位線BL方向鄰近存儲(chǔ)器基元陣列1的 位置處設(shè)置列控制電路2。列控制電路2控制存儲(chǔ)器基元陣列1中的位線BL以從存儲(chǔ)器 基元擦除數(shù)據(jù)、在存儲(chǔ)器基元中寫入數(shù)據(jù)以及從存儲(chǔ)器基元讀出數(shù)據(jù)。在沿字線WL方向鄰 近存儲(chǔ)器基元陣列1的位置處設(shè)置字線驅(qū)動(dòng)電路3。字線驅(qū)動(dòng)電路3選擇存儲(chǔ)器基元陣列 1中的字線WL并施加為了從存儲(chǔ)器基元擦除數(shù)據(jù)、在存儲(chǔ)器基元中寫入數(shù)據(jù)以及從存儲(chǔ)器 基元讀出數(shù)據(jù)所需的電壓。數(shù)據(jù)I/O緩沖器4經(jīng)由I/O線路而被連接到外部主機(jī)(未示出)，以接收寫入數(shù) 據(jù)、接收擦除指令、提供讀出數(shù)據(jù)以及接收地址數(shù)據(jù)和命令數(shù)據(jù)。數(shù)據(jù)I/O緩沖器4向列控 制電路2發(fā)送所接收的寫入數(shù)據(jù)且從列控制電路2接收讀出數(shù)據(jù)并將其提供到外部。從外 部向數(shù)據(jù)I/O緩沖器4供給的地址經(jīng)由地址寄存器5而被發(fā)送到列控制電路2和字線驅(qū)動(dòng) 電路3。從主機(jī)向數(shù)據(jù)I/O緩沖器4供給的命令被發(fā)送到命令接口 6。命令接口 6接收來自 主機(jī)的外部控制信號(hào)并確定向數(shù)據(jù)I/O緩沖器4供給的數(shù)據(jù)是寫入數(shù)據(jù)、命令、還是地址。 如果該數(shù)據(jù)是命令，則該命令接口將其作為所接收的命令信號(hào)而傳送到狀態(tài)機(jī)7。狀態(tài)機(jī)7 管理整個(gè)非易失性存儲(chǔ)器以接收來自主機(jī)的命令、讀取、寫入、擦除并執(zhí)行數(shù)據(jù)I/O管理。從主機(jī)向數(shù)據(jù)I/O緩沖器4供給的數(shù)據(jù)被傳送到編碼器/解碼器電路8，編碼器/ 解碼器電路8的輸出信號(hào)被供給到脈沖產(chǎn)生器9。根據(jù)輸入信號(hào)，脈沖產(chǎn)生器9以特定的時(shí) 序(timing)提供具有特定電壓的寫入脈沖。在脈沖產(chǎn)生器9處產(chǎn)生的脈沖被傳送到通過 列控制電路2和字線驅(qū)動(dòng)電路3選擇的任何線路。[存儲(chǔ)器基元陣列和外圍電路]圖2為存儲(chǔ)器基元陣列1的一部分的透視圖，圖3為沿圖2的線1-1’截取并從箭 頭方向觀察的一個(gè)存儲(chǔ)器基元的截面視圖。存在平行設(shè)置的多條第一線路或字線WL0-WL2，其與平行設(shè)置的多條第二線路或 位線BL0-BL2交叉。存儲(chǔ)器基元MC設(shè)置在兩種線路的每個(gè)交叉處并被夾在兩種線路之間。 希望地，第一和第二線路由諸如^151、附51、&^1的耐熱低電阻材料構(gòu)成。存儲(chǔ)器基元MC包括可變電阻器VR和非歐姆部件NO的串聯(lián)電路，如圖3所示。在施加電壓時(shí)，可變電阻器VR可以通過電流、熱或化學(xué)能來使電阻變化。在可變 電阻器VR的上表面和下表面上設(shè)置用作阻擋金屬層和粘附層的電極ELI、EL2。電極的材 料可以包括 Pt、Au、Ag、TiAlN, SrRuO, Ru、RuN、Ir、Co、Ti、TiN、TaN、WN、LaNiO, Al、PtlrOx、 PtRhOx、Rh/TaAlN。還可插入能夠?qū)崿F(xiàn)均勻取向的金屬膜?？梢赃M(jìn)一步插入緩沖層、阻擋金 屬層和粘附層?？勺冸娮杵鱒R可以包括通過晶體狀態(tài)與非晶體狀態(tài)之間的相變而使電阻變化 的諸如硫?qū)倩锏目勺冸娮杵?PRAM)；包含含有過渡元素的陽離子的復(fù)合化合物并通過 陽離子的遷移或氫/氧離子的遷移來使電阻變化的可變電阻器；以及當(dāng)陽離子構(gòu)成橋(導(dǎo) 電橋)時(shí)使電阻變化的可變電阻器(CBRAM)。后一種可變電阻器VR可以包括記錄層，該記錄層使用其中高電阻狀態(tài)為穩(wěn)定狀 態(tài)的特定過渡氧化物。當(dāng)特定的設(shè)定電壓(set voltage)被施加到存儲(chǔ)器基元MC時(shí)，使存 儲(chǔ)器基元MC從高電阻狀態(tài)轉(zhuǎn)變到低電阻狀態(tài)(設(shè)定狀態(tài))。當(dāng)?shù)陀谠O(shè)定電壓且具有更長的 脈沖寬度的重設(shè)電壓(resetvoltage)被施加到處于低電阻狀態(tài)的存儲(chǔ)器基元MC時(shí)，使存儲(chǔ)器基元MC通過熱過程而轉(zhuǎn)變到高電阻狀態(tài)(重設(shè)操作)。圖4為使用二極管SD作為非歐姆部件NO的存儲(chǔ)器基元陣列1及其外圍電路的電 路圖。在圖4中，包含在存儲(chǔ)器基元MC中的二極管具有連接到字線WL的陽極和經(jīng)由可 變電阻器VR而連接到位線BL的陰極。每一條位線BL使其一端連接到選擇電路2a，該選擇 電路2a為列控制電路2的一部分。每一條字線WL使其一端連接到選擇電路3a，該選擇電 路3a為字線驅(qū)動(dòng)電路3的一部分。選擇電路2a包括在每一條位線BL處設(shè)置的選擇PMOS晶體管QPO和選擇NMOS晶 體管QN0，晶體管QPO和晶體管QNO的柵極和漏極被共用連接。選擇PMOS晶體管QPO使其 源極連接到高電勢電源Vcc。選擇NMOS晶體管QNO使其源極連接到列控制電路2中的電 路，該電路用于施加寫入脈沖并在數(shù)據(jù)讀取時(shí)提供檢測電流。晶體管QPO、QNO具有連接到 位線BL的共用漏極和被供應(yīng)有位線選擇信號(hào)BSi的共用柵極。如下面所詳細(xì)描述的，選擇電路2a通過轉(zhuǎn)換開關(guān)(changeover switch)23而被連 接到讀出放大器電路21或位線驅(qū)動(dòng)輔助電路22?；谠谧x出放大器電路21處讀出的位線 信息，將位線選擇信號(hào)BSj供應(yīng)到選擇晶體管QP0、QN0的柵極。在該情況下，再次選擇位線 BLj，并將位線BLj連接到修正電壓產(chǎn)生電路49。選擇電路3a包括在每一條字線WL處設(shè)置的選擇PMOS晶體管QPl和選擇NMOS晶 體管QN1，晶體管QPl和晶體管QNl的柵極和漏極被共用連接。選擇PMOS晶體管QPl使其 源極連接到字線側(cè)驅(qū)動(dòng)感測線WDS，該字線側(cè)驅(qū)動(dòng)感測線WDS用于施加寫入脈沖并在數(shù)據(jù) 讀取時(shí)供應(yīng)檢測電流。選擇NMOS晶體管使其源極連接到低電勢電源Vss。晶體管QP1、 QNl具有連接到字線WL的共用漏極和被供應(yīng)有用于選擇每一條字線WL的字線選擇信號(hào)/ WSi的共用柵極。[數(shù)據(jù)讀取和寫入]接下來，描述二值數(shù)據(jù)讀取/寫入。在上述電路中，在每一個(gè)存儲(chǔ)器基元MC中數(shù)據(jù)被存儲(chǔ)為可變電阻器VR的電阻。 例如，在未選擇狀態(tài)下，字線選擇信號(hào)/WS0、/WS1、...處于“H”電平(level)，而位線選擇 信號(hào)BS0、BS1、...處于“L”電平。在該情況下，所有字線WL被設(shè)定在“L”電平，所有位線 BL被設(shè)定在“H”電平。在未選擇狀態(tài)下，所有存儲(chǔ)器基元MC中的二極管SD被反向偏置并 關(guān)斷，因此沒有電流在可變電阻器VR中流動(dòng)。這里考慮對(duì)連接到字線WLl的所有存儲(chǔ)器基 元MC的選擇。在該情況下，字線驅(qū)動(dòng)電路3將字線選擇信號(hào)/WSl設(shè)定為“L”電平，并且列 控制電路2將位線選擇信號(hào)BS0-BS2設(shè)定為“H”電平。結(jié)果，字線WLl被連接到字線側(cè)驅(qū) 動(dòng)感測線WDS。因此，將“H”電平施加到驅(qū)動(dòng)感測線WDS且將“L”電平施加到位線BL0-BL2 導(dǎo)致字線WLl處于“H”電平且位線BL0-BL2處于“L”電平。因此，在選擇的基元中，二極管 SD被正向偏置以允許電流流動(dòng)。通過可變電阻器VR的電阻，可以確定在選擇的基元中流動(dòng) 的電流的量。因此，通過感測電流的值，便可以讀出數(shù)據(jù)。即，通過如圖5所示使擦除高電 阻狀態(tài)與“ 1，，關(guān)聯(lián)并使編程低電阻狀態(tài)與“0 ”關(guān)聯(lián)，對(duì)于小值，感測電流可被檢測為“ 1 ”，而 對(duì)于大值，感測電流可被檢測為“0”。未選擇的字線WL和選擇的位線BL0-BL2處于“L”電平，因此同樣沒有電流在其中 流動(dòng)。所以，除了選擇的存儲(chǔ)器基元之外，在其他存儲(chǔ)器基元中沒有電流流動(dòng)。
接下來，描述二值數(shù)據(jù)寫入。圖6為示出了在數(shù)據(jù)寫入時(shí)的選擇信號(hào)/WS、BS以及對(duì)驅(qū)動(dòng)數(shù)據(jù)線WDS、BDS施加 的寫入脈沖WP、BP的波形圖。從包含升壓(booster)電路的脈沖產(chǎn)生器9產(chǎn)生寫入脈沖 WP、BP。在從高電阻狀態(tài)變化到低電阻狀態(tài)的數(shù)據(jù)設(shè)定時(shí)，與數(shù)據(jù)寫入目標(biāo)存儲(chǔ)器基元對(duì) 應(yīng)的字線WLl的字線選擇信號(hào)/WSl被設(shè)定在“L”電平。此外，與寫入目標(biāo)存儲(chǔ)器基元對(duì)應(yīng) 的一個(gè)或多個(gè)位線BLj的位線選擇信號(hào)BSj被設(shè)定在“H”電平。同時(shí)，為字線側(cè)驅(qū)動(dòng)感測 線WDS提供寫入脈沖WP以將可變電阻器VR的電阻從擦除水平(erase level)變化到編程 水平(program level)，如圖5所示。從圖1示出的脈沖產(chǎn)生器9提供寫入脈沖WP，且該寫 入脈沖WP具有例如Vcc電平的脈沖高度。同時(shí)，為位線BL提供Vss電平的負(fù)寫入脈沖BP。 結(jié)果，高電阻狀態(tài)(擦除狀態(tài))的可變電阻器VR可以被設(shè)定為低電阻狀態(tài)(編程狀態(tài))。 應(yīng)注意，選擇的位線BLj可以包括連接到已經(jīng)處于低電阻狀態(tài)的存儲(chǔ)器基元MC的位線。在從低電阻狀態(tài)變化到高電阻狀態(tài)的數(shù)據(jù)重設(shè)時(shí)，雖然可以單獨(dú)擦除每一個(gè)存儲(chǔ) 器基元，但可以以批的方式擦除多個(gè)存儲(chǔ)器基元。在該情況下，與數(shù)據(jù)擦除目標(biāo)存儲(chǔ)器基元 對(duì)應(yīng)的字線WLl的字線選擇信號(hào)/WSl被保持在“L”電平且保持時(shí)間比在設(shè)定時(shí)更長。此 外，與擦除目標(biāo)存儲(chǔ)器基元對(duì)應(yīng)的一個(gè)或多個(gè)位線BLj的位線選擇信號(hào)BSj同樣被保持在 “H”電平且保持時(shí)間比在設(shè)定時(shí)更長。在擦除時(shí)，存儲(chǔ)器基元處于低電阻狀態(tài)。因此，為字 線側(cè)驅(qū)動(dòng)感測線WDS提供比設(shè)定時(shí)低的擦除脈沖EWP。此外，為位線BL提供Vss電平的負(fù) 擦除脈沖EBP。由此，處于低電阻狀態(tài)的可變電阻器中的較長時(shí)間的較大電流流動(dòng)導(dǎo)致了焦 耳熱，這可以將可變電阻器重設(shè)到高電阻狀態(tài)。在上面，未考慮位線WL的電壓降。然而，在實(shí)踐中，隨著字線WL被日益精細(xì)地構(gòu) 圖，不能忽略電壓降的影響。使用圖7來描述在存儲(chǔ)器基元陣列1內(nèi)部的存儲(chǔ)器基元MC中的這樣的電壓降?？赡芟Ｍ麑⑻囟ǖ碾妷篤l —次施加到在連接到一條字線WL的希望存取的存儲(chǔ)器 基元MCl-MCn中的各可變電阻器。在該情況下，位線BLl-BLn上的電勢被設(shè)定為接地電勢 (GND)，并將電壓Vl施加到字線WLl。然而，在實(shí)踐中，從字線驅(qū)動(dòng)電路3到存儲(chǔ)器基元MCl-MCn的距離是不同的。因 此，電壓降的影響使跨過在存儲(chǔ)器基元MCl-MCn中的可變電阻器VR施加的電壓降低到 Vl-IXRj (其中，I表示在字線WLl中流動(dòng)的電流，Rj表示從字線驅(qū)動(dòng)電路3到存儲(chǔ)器基元 MCj的電阻)。如果在連接到一條字線WL的可存取的存儲(chǔ)器基元MCl-MCn的存儲(chǔ)器基元MCj中 的可變電阻器VR處于低電阻狀態(tài)，則貫通電流(through-current)在存儲(chǔ)器基元MCj中流 動(dòng)。因此，在字線WLl中流動(dòng)的電流I增大并使得電壓降的影響更大。結(jié)果，跨過在存儲(chǔ)器基元MCl-MCn中的可變電阻器施加的電壓發(fā)生變化，這使得 難以在存儲(chǔ)器基元MC中正確地存儲(chǔ)信息，并劣化整個(gè)半導(dǎo)體存儲(chǔ)器的可靠性。[列控制電路的結(jié)構(gòu)]下面詳細(xì)描述在改善了上述點(diǎn)的本發(fā)明的實(shí)施例中所使用的列控制電路2。圖7為示出了列控制電路2與其外圍電路的配置的示意性電路圖。列控制電路2 包括讀出放大器電路21，讀出放大器電路21操作為從位線BL中的電流的值感測所存儲(chǔ)的數(shù)據(jù)并存儲(chǔ)數(shù)據(jù)。列控制電路2還包括位線驅(qū)動(dòng)輔助電路22，其操作為基于在讀出放大器 電路21處讀出的數(shù)據(jù)而向位線BL施加修正電壓。列控制電路2還包括轉(zhuǎn)換開關(guān)23，其被 操作為在這些電路21、22之間選擇性地切換。圖8更詳細(xì)地示出了與一條位線BLj相關(guān)的列控制電路2。讀出放大器電路21包括充電/放電電容電路41、42以及數(shù)據(jù)高速緩存電路43。 充電/放電電容電路41以與在位線BLj中流動(dòng)的電流的值對(duì)應(yīng)的速度積累由位線選擇電 路2a選擇的特定時(shí)長的電荷。充電/放電電容電路42通過預(yù)充電MOS晶體管47而對(duì)該 電容預(yù)充電持續(xù)特定的時(shí)長。用于切換充電/放電的門MOS晶體管45在兩個(gè)電容電路41和42都被充電了特 定時(shí)長之后開啟。如果在位線BLj中流動(dòng)的電流的值大，則充電電路41中的充電電壓為高 電壓，而如果在位線BLj中流動(dòng)的電流的值小，則充電電路41中的充電電壓為低電壓。因 此，在晶體管45開啟之后，在前一情況下，在電容電路42中積累的電荷被保持，而在后一情 況下，在電容電路42中積累的電荷被放電到電容電路41。因此，如果連接到位線BLj的存 儲(chǔ)器基元MC處于低電阻狀態(tài)，則充電/放電電容電路42上的電勢為“H”，而如果連接到位 線BLj的存儲(chǔ)器基元MC處于高電阻狀態(tài)，則充電/放電電容電路42的電勢為“L”。通過開 啟數(shù)據(jù)傳輸門MOS晶體管46，將電勢信息傳輸?shù)綌?shù)據(jù)高速緩存電路43。數(shù)據(jù)高速緩存電路 43可以包括能夠存儲(chǔ)該信息的觸發(fā)器電路。數(shù)據(jù)高速緩存電路43被描述為讀出放大器電 路21的一部分，但數(shù)據(jù)高速緩存電路43可以被設(shè)置在半導(dǎo)體襯底上的另一區(qū)域中。響應(yīng)于從數(shù)據(jù)高速緩存電路43傳輸?shù)男畔?，位線驅(qū)動(dòng)輔助電路22驅(qū)動(dòng)修正電壓 產(chǎn)生電路49，并且轉(zhuǎn)換開關(guān)23驅(qū)動(dòng)門MOS晶體管48。修正電壓產(chǎn)生電路49產(chǎn)生修正電壓 以補(bǔ)償由處于低電阻狀態(tài)的存儲(chǔ)器基元中流動(dòng)的貫通電流引起的電壓降。通過位線選擇電 路2a將修正電壓施加到其電壓將被修正的位線BLj。其電壓將被修正的位線BLj并不限于一個(gè)，而是可以為多個(gè)。門MOS晶體管44和 門MOS晶體管48中的至少一個(gè)總是關(guān)斷的，因此二者不會(huì)同時(shí)開啟。即，包括兩個(gè)門MOS 晶體管44、48的轉(zhuǎn)換開關(guān)23將位線選擇電路2a的連接切換到讀出放大器電路21或切換 到位線驅(qū)動(dòng)輔助電路22。[存儲(chǔ)器基元電壓施加方法的實(shí)施例]下面詳細(xì)描述根據(jù)本實(shí)施例的一個(gè)實(shí)施例的存儲(chǔ)器基元電壓施加方法。圖9是示例出根據(jù)該實(shí)施例的存儲(chǔ)器基元電壓施加方法的流程圖。本實(shí)施例涉及 在處于重設(shè)狀態(tài)的存儲(chǔ)器基元MCn中正確地存儲(chǔ)信息以使其進(jìn)入設(shè)定狀態(tài)的方法。首先，在過程1中，字線驅(qū)動(dòng)電路3選擇一條字線WLl并將電壓V2施加到字線 WLl (步驟51)。電壓V2為用于讀取的電壓，其可以與電壓Vl相同或不同。接下來，在過程2中，位線驅(qū)動(dòng)電路2a選擇連接到希望設(shè)定的存儲(chǔ)器基元MC的所 有位線BLj，并開啟轉(zhuǎn)換開關(guān)23中的用于切換讀出放大器電路的門MOS晶體管44(圖8)。 此后，位線驅(qū)動(dòng)電路2a向位線BLj供應(yīng)用于讀取的電流脈沖，并且讀出放大器電路21檢測 位線BLj中的電流的值并存儲(chǔ)數(shù)據(jù)(步驟52)。接下來，在過程3中，在數(shù)據(jù)高速緩存電路43中存儲(chǔ)的信息被傳送到轉(zhuǎn)換開關(guān)23 和位線驅(qū)動(dòng)輔助電路22(步驟53)。同時(shí)，轉(zhuǎn)換開關(guān)23中的用于切換讀出放大器電路的門 MOS晶體管44被關(guān)斷。此外，轉(zhuǎn)換開關(guān)23中的與希望存取的位線BLj相關(guān)的用于切換位線驅(qū)動(dòng)輔助電路的門MOS晶體管48被開啟。結(jié)果，向位線Blj的連接被從讀出放大器電路 21切換到位線驅(qū)動(dòng)輔助電路22。接下來，在過程4中，修正電壓產(chǎn)生電路49產(chǎn)生電壓V3(V3 > V2)，電壓V3被施加 到其在數(shù)據(jù)高速緩存電路43中存儲(chǔ)的數(shù)據(jù)為“H”的位線BLj (步驟54)。由此，存儲(chǔ)器基元 MCj中的二極管SD被反向偏置以防止貫通電流流動(dòng)。V3為能夠改變?cè)谙Ｍ拇鎯?chǔ)器基元MCn中的可變電阻器VR上的器件信息的電壓。 存儲(chǔ)器基元MCn上的器件信息的變化需要施加電壓V3 (V3 > V2)，該電壓V3能夠改變存儲(chǔ) 器基元MCn中的可變電阻器VR的物理狀態(tài)(也就是，造成電阻變化)。因此，通過位線驅(qū) 動(dòng)輔助電路22，將連接到低電阻狀態(tài)的存儲(chǔ)器基元MCn的位線BLj上的電勢升高到V3。由 此，存儲(chǔ)器基元MCj中的二極管SD被深度反向偏置，從而防止貫通電流流動(dòng)。接下來，在過程5中，使用字線驅(qū)動(dòng)電路3選擇性地將用于寫入的脈沖電壓V3施 加到字線WLl (步驟55)。接下來，在過程6中，將在上述脈沖產(chǎn)生器9處產(chǎn)生的用于寫入的脈沖電壓 (GND-α)施加到希望存取的位線BLj中的其在數(shù)據(jù)高速緩存43中存儲(chǔ)的數(shù)據(jù)為“L”的位 線BLj (步驟56)。在該情況下，α為用于補(bǔ)償字線WLl中的電壓降的修正電壓，并且α可 以通過存儲(chǔ)器基元MCn的物理地址而確定。例如，可以通過當(dāng)連接到字線WL的所有存儲(chǔ)器 基元MC處于高電阻狀態(tài)時(shí)的標(biāo)準(zhǔn)電流值I乘以從存儲(chǔ)器基元MC的物理地址確定的字線WL 的標(biāo)準(zhǔn)電阻R來容易地計(jì)算α。此外，可以通過包含在單位基元陣列中的四個(gè)位置A、B、C、 D (圖7)處的存儲(chǔ)器基元中的電流值來確定α，這些電流值在測試時(shí)被監(jiān)視并且被存儲(chǔ)在 ROM 熔絲(fuse)中。依據(jù)根據(jù)本實(shí)施的存儲(chǔ)器基元電壓施加方法，可以有效地補(bǔ)償存儲(chǔ)器基元中的電 壓降。由此，可以對(duì)所關(guān)注的可變電阻器VR施加用于將存儲(chǔ)器基元MC中的可變電阻器VR 從重設(shè)狀態(tài)移動(dòng)到設(shè)定狀態(tài)所需的修正電壓。結(jié)果，可以改善整個(gè)半導(dǎo)體存儲(chǔ)器中的數(shù)據(jù)
可靠性。[其他]上面描述了本發(fā)明的實(shí)施例，但本發(fā)明不局限于這些實(shí)施例，而是可以給出各種 修改和添加而不背離本發(fā)明的范圍和精神。例如，電壓降α的值可以根據(jù)連接到字線的被 貫通的存儲(chǔ)器基元的數(shù)目及其泄漏電流而變化，并可以通過電路以自對(duì)準(zhǔn)的方式施加。代 替將處于改變可變電阻器VR的物理狀態(tài)的電勢的電壓施加到字線和將處于GND- α的電壓 降補(bǔ)償后的電勢的電壓施加到位線，將處于改變可變電阻器VR的物理狀態(tài)的電勢+ α的電 勢的電壓施加到字線和將位線上的電勢固定為GND可以產(chǎn)生同樣的效果。
權(quán)利要求
一種半導(dǎo)體存儲(chǔ)器器件，包括多個(gè)平行的字線；多個(gè)平行的位線，其被形成為與所述多個(gè)字線相交；多個(gè)存儲(chǔ)器基元，其被設(shè)置在所述字線與所述位線的交叉處，每一個(gè)存儲(chǔ)器基元的一端連接到所述字線而另一端連接到所述位線；驅(qū)動(dòng)電路，其操作為跨過所述字線和所述位線選擇性地施加用于數(shù)據(jù)讀取/寫入的電壓；讀出放大器電路，其被連接到所述多個(gè)位線并操作為讀取/寫入在所述存儲(chǔ)器基元中存儲(chǔ)的數(shù)據(jù)；以及位線驅(qū)動(dòng)輔助電路，其操作為基于由所述讀出放大器電路從所述存儲(chǔ)器基元讀出的數(shù)據(jù)而選擇性地調(diào)整所述多個(gè)位線上的電勢。
2.根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器器件，還包括存儲(chǔ)電路，所述存儲(chǔ)電路操作為存儲(chǔ) 由所述讀出放大器電路讀出的數(shù)據(jù)，其中所述位線驅(qū)動(dòng)輔助電路基于在所述存儲(chǔ)電路中存 儲(chǔ)的數(shù)據(jù)而選擇性地調(diào)整所述位線上的電勢。
3.根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器器件，其中所述存儲(chǔ)器基元包括可變電阻器和串聯(lián)連接到所述可變電阻器的二極管，所述可變電 阻器操作為將可逆設(shè)定的電阻存儲(chǔ)為數(shù)據(jù)。
4.根據(jù)權(quán)利要求2的半導(dǎo)體存儲(chǔ)器器件，其中所述存儲(chǔ)器基元包括可變電阻器和串聯(lián)連接到所述可變電阻器的二極管，所述可變電 阻器操作為將可逆設(shè)定的電阻存儲(chǔ)為數(shù)據(jù)。
5.根據(jù)權(quán)利要求2的半導(dǎo)體存儲(chǔ)器器件，其中通過所述位線驅(qū)動(dòng)輔助電路調(diào)整其電勢的所述位線的數(shù)目等于一個(gè)或兩個(gè)或更多。
6.根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器器件，其中所述位線驅(qū)動(dòng)輔助電路將修正電壓供應(yīng)到所述位線以選擇性地調(diào)整所述位線上的電 勢，基于所述存儲(chǔ)器基元的物理地址來確定所述修正電壓。
7.根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器器件，還包括熔絲，所述熔絲被設(shè)置為存儲(chǔ)先前測 量的在特定存儲(chǔ)器基元中的電流值，其中所述位線驅(qū)動(dòng)輔助電路將修正電壓供應(yīng)到所述位線以選擇性地調(diào)整所述位線上 的電勢，基于所述熔絲的數(shù)據(jù)來確定所述修正電壓。
8.根據(jù)權(quán)利要求1的半導(dǎo)體存儲(chǔ)器器件，其中所述讀出放大器電路包括存儲(chǔ)電路，所述存儲(chǔ)電路操作為存儲(chǔ)讀出的數(shù)據(jù)，所述位線驅(qū)動(dòng)輔助電路基于在所述存儲(chǔ)電路中存儲(chǔ)的數(shù)據(jù)而選擇性地調(diào)整在所述位 線上的電勢。
9.根據(jù)權(quán)利要求2的半導(dǎo)體存儲(chǔ)器器件，其中所述讀出放大器電路包括第一充電/放電電容電路，其操作為根據(jù)在特定的存儲(chǔ)器基元中流動(dòng)的電流來積累電 荷持續(xù)特定的時(shí)長，以及第二充電/放電電容電路，其操作為積累特定的電荷持續(xù)特定的時(shí)長，其中如果在所述特定的時(shí)長之后在所述第二充電/放電電容電路上的充電電壓大于在所述第一充電/放電電容電路上的充電電壓，則將在所述第二充電/放電電容電路中的 電荷供應(yīng)到所述第一充電/放電電容電路，而如果在所述特定的時(shí)長之后在所述第二充電 /放電電容電路上的充電電壓小于在所述第一充電/放電電容電路上的充電電壓，則保持 所述第二充電/放電電容電路中的電荷，然后將在所述第二充電/放電電容電路上的所述 充電電壓存儲(chǔ)在所述存儲(chǔ)電路中。
10.根據(jù)權(quán)利要求2的半導(dǎo)體存儲(chǔ)器器件，其中所述驅(qū)動(dòng)電路基于在所述存儲(chǔ)電路中 存儲(chǔ)的數(shù)據(jù)而調(diào)整所述字線。
11.一種半導(dǎo)體存儲(chǔ)器器件，包括多個(gè)平行的字線；多個(gè)平行的位線，其被形成為與所述多個(gè)字線相交；多個(gè)存儲(chǔ)器基元，其被設(shè)置在所述字線與所述位線的交叉處，每一個(gè)存儲(chǔ)器基元包括 可變電阻器和串聯(lián)連接到所述可變電阻器的二極管，所述可變電阻器操作為將可逆設(shè)定的 電阻存儲(chǔ)為數(shù)據(jù)；驅(qū)動(dòng)電路，其操作為跨過所述字線和所述位線選擇性地施加用于數(shù)據(jù)讀取/寫入的電壓；讀出放大器電路，其被連接到所述多個(gè)位線并操作為讀取/寫入在所述存儲(chǔ)器基元中 存儲(chǔ)的數(shù)據(jù)；以及驅(qū)動(dòng)輔助電路，其操作為基于由所述讀出放大器電路從所述存儲(chǔ)器基元讀出的數(shù)據(jù)而 選擇性地調(diào)整線路上的電勢，所述線路包括所述多個(gè)字線和位線中的任何一個(gè)。
12.根據(jù)權(quán)利要求11的半導(dǎo)體存儲(chǔ)器器件，還包括存儲(chǔ)電路，所述存儲(chǔ)電路操作為存 儲(chǔ)由所述讀出放大器電路讀出的數(shù)據(jù)，其中所述驅(qū)動(dòng)輔助電路基于在所述存儲(chǔ)電路中存儲(chǔ)的數(shù)據(jù)而選擇性地調(diào)整所述線路 上的電勢。
13.根據(jù)權(quán)利要求11的半導(dǎo)體存儲(chǔ)器器件，其中通過所述驅(qū)動(dòng)輔助電路調(diào)整其電勢的所述線路的數(shù)目等于一個(gè)或兩個(gè)或更多。
14.根據(jù)權(quán)利要求11的半導(dǎo)體存儲(chǔ)器器件，其中所述驅(qū)動(dòng)輔助電路將修正電壓供應(yīng)到 所述線路以選擇性地調(diào)整所述線路上的電勢，基于所述存儲(chǔ)器基元的物理地址來確定所述 修正電壓。
15.根據(jù)權(quán)利要求11的半導(dǎo)體存儲(chǔ)器器件，還包括熔絲，所述熔絲被設(shè)置為存儲(chǔ)先前 測量的在特定存儲(chǔ)器基元中的電流值，其中所述驅(qū)動(dòng)輔助電路將修正電壓供應(yīng)到所述線路以選擇性地調(diào)整所述線路上的電 勢，基于所述熔絲的數(shù)據(jù)來確定所述修正電壓。
16.根據(jù)權(quán)利要求11的半導(dǎo)體存儲(chǔ)器器件，其中所述讀出放大器電路包括存儲(chǔ)電路，所述存儲(chǔ)電路操作為存儲(chǔ)讀出的數(shù)據(jù)，所述驅(qū)動(dòng)輔助電路基于在所述存儲(chǔ)電路中存儲(chǔ)的數(shù)據(jù)而選擇性地調(diào)整所述線路上的 電勢。
17.一種存儲(chǔ)器基元電壓施加方法，其用于調(diào)整施加到存儲(chǔ)器基元的電壓，所述存儲(chǔ)器 基元被設(shè)置在多個(gè)平行的字線與多個(gè)平行的位線的交叉處，所述方法包括以下步驟將特定的電壓施加到選擇的字線以在讀出放大器電路處讀取與所述選擇的字線相交的多個(gè)位線上的電勢；在存儲(chǔ)電路中存儲(chǔ)由所述讀出放大器電路讀出的所述電勢作為存儲(chǔ)器基元上的信息；基于在所述存儲(chǔ)電路中存儲(chǔ)的所述信息而通過驅(qū)動(dòng)位線驅(qū)動(dòng)輔助電路來選擇性地將 電壓降補(bǔ)償后的電壓施加到所述多個(gè)位線，從而調(diào)整所述多個(gè)位線上的電勢。
18.根據(jù)權(quán)利要求17的存儲(chǔ)器基元電壓施加方法，其中選擇性地將電壓降補(bǔ)償后的電 壓施加到所述多個(gè)位線的步驟包括通過選擇的存儲(chǔ)器基元的物理地址來計(jì)算所述電壓降。
19.根據(jù)權(quán)利要求17的存儲(chǔ)器基元電壓施加方法，其中選擇性地將電壓降補(bǔ)償后的電 壓施加到所述多個(gè)位線的步驟包括通過在熔絲中先前存儲(chǔ)的特定存儲(chǔ)器基元中的電流值 來計(jì)算所述電壓降。
20.根據(jù)權(quán)利要求17的存儲(chǔ)器基元電壓施加方法，還包括在存儲(chǔ)電路中存儲(chǔ)由所述讀 出放大器電路讀出的所述電勢作為存儲(chǔ)器基元上的信息的步驟之后的如下步驟基于在所述存儲(chǔ)電路中存儲(chǔ)的所述信息，將與施加到字線的用于寫入的電壓相同的電 壓施加到特定的位線。
全文摘要
一種半導(dǎo)體存儲(chǔ)器器件包括多個(gè)平行的字線；多個(gè)平行的位線，其被形成為與所述多個(gè)字線相交；以及多個(gè)存儲(chǔ)器基元，其被設(shè)置在所述字線與所述位線的交叉處。每一個(gè)存儲(chǔ)器基元使其一端連接到所述字線而另一端連接到所述位線。所述器件還包括驅(qū)動(dòng)電路，其操作為跨過所述字線和所述位線選擇性地施加用于數(shù)據(jù)讀取/寫入的電壓。所述器件還包括讀出放大器電路，其被連接到所述多個(gè)位線并操作為讀取/寫入在所述存儲(chǔ)器基元中存儲(chǔ)的數(shù)據(jù)。所述器件還包括位線驅(qū)動(dòng)輔助電路，其操作為基于由所述讀出放大器電路從所述存儲(chǔ)器基元讀出的數(shù)據(jù)而選擇性地調(diào)整所述多個(gè)位線上的電勢。
文檔編號(hào)G11C13/00GK101896977SQ20088011986
公開日2010年11月24日 申請(qǐng)日期2008年9月9日 優(yōu)先權(quán)日2007年12月10日
發(fā)明者井上裕文 申請(qǐng)人:株式會(huì)社東芝