專利名稱：與標(biāo)準(zhǔn)存儲(chǔ)器模塊管腳兼容的存儲(chǔ)器模塊中的獨(dú)立可控制和可重新配置的虛擬存儲(chǔ)器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明實(shí)施例涉及存儲(chǔ)器模塊，并且具體地，涉及被配置為允許包括一個(gè)或多個(gè)存儲(chǔ)器芯片的單獨(dú)虛擬存儲(chǔ)器設(shè)備的獨(dú)立控制的存儲(chǔ)器模塊。
背景技術(shù)：
在現(xiàn)代計(jì)算機(jī)系統(tǒng)中，對(duì)于存儲(chǔ)器容量和帶寬的需求保持增長。微處理器的近來的性能擴(kuò)展取決于增加每芯片內(nèi)核的數(shù)量，并且多核和很多內(nèi)核的單芯片多處理器 (“CMP”)通過每處理器多個(gè)存儲(chǔ)器控制器而要求甚至更高的存儲(chǔ)器帶寬和容量。主存儲(chǔ)器模塊的功率預(yù)算與當(dāng)前計(jì)算機(jī)系統(tǒng)中的處理器的功率預(yù)算相似，或者甚至高于當(dāng)前計(jì)算機(jī)系統(tǒng)中的處理器的功率預(yù)算。然而，典型的存儲(chǔ)器模塊是能量低效的。例如，每存儲(chǔ)器訪問激活太多比特，并且被訪問的多數(shù)比特在未使用的情況下被存儲(chǔ)回去，浪費(fèi)了動(dòng)態(tài)功率。通過利用訪問模式的局部性，可以通過編譯器或存儲(chǔ)器控制器組合多個(gè)時(shí)間上鄰近的存儲(chǔ)器訪問，以便每存儲(chǔ)器激活使用更多的比特。但這些努力在具有不規(guī)則訪問模式的應(yīng)用中獲得有限的成功。由于來自多個(gè)線程的獨(dú)立存儲(chǔ)器訪問請(qǐng)求是交錯(cuò)的，因此這種方法的效率受到一般應(yīng)用中的存儲(chǔ)器訪問的隨機(jī)性質(zhì)的限制并且在CMP存儲(chǔ)器系統(tǒng)中甚至惡化。期望的是在不明顯地犧牲系統(tǒng)性能的情況下節(jié)省能量的使得能夠?qū)π畔⑦M(jìn)行訪問的存儲(chǔ)器系統(tǒng)。

發(fā)明內(nèi)容
本發(fā)明各個(gè)實(shí)施例涉及多核存儲(chǔ)器模塊。在一個(gè)實(shí)施例中，存儲(chǔ)器模塊包括存儲(chǔ)器芯片；以及多路分配器(demultiplexer)寄存器，其電子地連接到每一個(gè)所述存儲(chǔ)器芯片和存儲(chǔ)器控制器。所述存儲(chǔ)器控制器根據(jù)變化的性能和/或能量效率需求將所述存儲(chǔ)器芯片中的一個(gè)或多個(gè)分組為至少一個(gè)虛擬存儲(chǔ)器設(shè)備。所述多路分配器寄存器被配置為 接收標(biāo)識(shí)所述虛擬存儲(chǔ)器設(shè)備中的一個(gè)的命令，并且將所述命令發(fā)送到標(biāo)識(shí)的虛擬存儲(chǔ)器設(shè)備的存儲(chǔ)器芯片。在特定實(shí)施例中，所述存儲(chǔ)器芯片可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器芯片。


圖IA示出具有八個(gè)存儲(chǔ)器芯片的存儲(chǔ)器模塊的等距視圖。圖IB示出電路板上安裝的存儲(chǔ)器模塊和存儲(chǔ)器控制器的等距視圖。圖2示出構(gòu)成存儲(chǔ)器芯片的八個(gè)存儲(chǔ)體(bank)的示意性表示。圖3A示出傳統(tǒng)存儲(chǔ)器模塊的示意性表示。圖;3B示出將命令廣播到傳統(tǒng)存儲(chǔ)器模塊的所有存儲(chǔ)器芯片的示例。圖4A示出根據(jù)本發(fā)明實(shí)施例配置的單個(gè)多核存儲(chǔ)器模塊的等距視圖。圖4B示出根據(jù)本發(fā)明實(shí)施例的電路板上安裝的多核存儲(chǔ)器模塊和存儲(chǔ)器控制器的等距視圖。圖5A-圖5E示出根據(jù)本發(fā)明實(shí)施例配置的多核雙列直插(dual in-line)存儲(chǔ)器模塊和關(guān)聯(lián)的多路分配器寄存器的一般示意性表示。圖6A-圖6C示出根據(jù)本發(fā)明實(shí)施例配置的具有存儲(chǔ)器模塊的第一配置的示例性多核雙列直插存儲(chǔ)器模塊和關(guān)聯(lián)的多路分配器寄存器的示意性表示。圖7A-圖7B示出根據(jù)本發(fā)明實(shí)施例的圖6所示的多核雙列直插存儲(chǔ)器模塊的兩個(gè)不同VMD配置的示意性表示。圖8示出根據(jù)本發(fā)明實(shí)施例的包括16個(gè)存儲(chǔ)器芯片的多核雙列直插存儲(chǔ)器模塊的示意性表示。圖9示出根據(jù)本發(fā)明實(shí)施例的用于控制存儲(chǔ)器模塊并且配置虛擬存儲(chǔ)器設(shè)備的方法的控制流程圖。圖10示出以根據(jù)本發(fā)明實(shí)施例的圖4所示的多核雙列直插存儲(chǔ)器模塊替換圖1 所示的標(biāo)準(zhǔn)雙列直插存儲(chǔ)器模塊。
具體實(shí)施例方式本發(fā)明各個(gè)實(shí)施例涉及存儲(chǔ)器模塊，所述存儲(chǔ)器模塊可以被重新配置為改進(jìn)存儲(chǔ)器系統(tǒng)的能量效率而對(duì)計(jì)算機(jī)系統(tǒng)性能有小的影響。術(shù)語“性能”指的是計(jì)算機(jī)系統(tǒng)完成的有用功的量對(duì)比用于完成該功的資源的數(shù)量和時(shí)間量。性能度量包括帶寬和延時(shí)。例如，具有高帶寬和低延時(shí)的計(jì)算機(jī)系統(tǒng)比具有較低帶寬和較高延時(shí)的系統(tǒng)具有相對(duì)更高的性能。存儲(chǔ)器模塊包括可以劃分為一個(gè)或多個(gè)存儲(chǔ)器芯片的組的存儲(chǔ)器芯片。所述組被稱為“虛擬存儲(chǔ)器設(shè)備”(“VMD”)。每一 VMD具有其自身的數(shù)據(jù)路徑，并且可以以時(shí)分復(fù)用方式通過共享的命令路徑接收分離的存儲(chǔ)器請(qǐng)求。VMD的數(shù)量和構(gòu)成每一 VMD的存儲(chǔ)器芯片的數(shù)量可以在引導(dǎo)時(shí)間期間選擇，在應(yīng)用的運(yùn)行時(shí)間期間動(dòng)態(tài)地變化，或者由計(jì)算機(jī)系統(tǒng)操作者確定。換句話說，可以改變和選擇每存儲(chǔ)器訪問的存儲(chǔ)器芯片的數(shù)量，以平衡性能與能量效率需求。存儲(chǔ)器模塊也可以被配置為與許多存儲(chǔ)器模塊標(biāo)準(zhǔn)管腳兼容。換句話說，用于支持傳統(tǒng)存儲(chǔ)器模塊的相同存儲(chǔ)器插槽也可以用于支持本發(fā)明的存儲(chǔ)器模塊。如下組織詳細(xì)描述。在第一子部分描述傳統(tǒng)存儲(chǔ)器模塊和關(guān)聯(lián)的能量低效的一般描述。在第二子部分提供存儲(chǔ)器模塊實(shí)施例的描述。存儲(chǔ)器模塊和訪問存儲(chǔ)器中的能量低效
存儲(chǔ)器模塊典型地包括形成被稱為“雙列直插存儲(chǔ)器模塊”(“DIMM”)的存儲(chǔ)單元的印制電路板上安裝的若干DRAM芯片。圖IA示出包括八個(gè)DRAM芯片的單個(gè)DIMM的等距視圖。 然后在電路板上安裝一個(gè)或多個(gè)DIMM，并且由存儲(chǔ)器控制器控制該一個(gè)或多個(gè)DIMM。圖IB 示出電路板106上安裝的存儲(chǔ)器102和存儲(chǔ)器控制器104的等距視圖。存儲(chǔ)器102由插入四個(gè)DIMM插槽112-115的四個(gè)DIMM 108-111組成。存儲(chǔ)器控制器104可以是計(jì)算機(jī)芯片或多核微處理器芯片的部分，其管理發(fā)送到DIMM 108-111以及從DIMM 108-111發(fā)送的命令和數(shù)據(jù)流，并且將存儲(chǔ)器102與計(jì)算機(jī)系統(tǒng)的其他主要組件(例如中央處理單元)對(duì)接。 每一 DIMM經(jīng)由接口 118與存儲(chǔ)器控制器104進(jìn)行電通信。接口 118是載送從存儲(chǔ)器控制器104到存儲(chǔ)器102的時(shí)鐘信號(hào)和命令以及DMM 108-111與存儲(chǔ)器控制器104之間的數(shù)據(jù)信號(hào)的總線。數(shù)據(jù)信號(hào)在DIMM 108-111中的DRAM芯片與存儲(chǔ)器控制器104之間。接口 118可以支持單數(shù)據(jù)率(“SDR”)、雙數(shù)據(jù)率(“DDR”)以及更高的數(shù)據(jù)率傳送。SDR指的是每時(shí)鐘周期發(fā)送數(shù)據(jù)一次，以及DDR指的是在計(jì)算機(jī)系統(tǒng)時(shí)鐘信號(hào)的上升沿和下降沿都發(fā)送數(shù)據(jù)。存儲(chǔ)器控制器104和DMM 108-111可以被配置為根據(jù)SDR和DDR發(fā)送并且接收數(shù)據(jù)。在DDR中通過使用時(shí)鐘的兩個(gè)沿，數(shù)據(jù)信號(hào)在相同的極限頻率操作，相比單數(shù)據(jù)率傳輸使得數(shù)據(jù)傳輸率加倍。DRAM芯片將比特存儲(chǔ)在由晶體管和電容器組成的被稱為DRAM存儲(chǔ)器單元的結(jié)構(gòu)中。單個(gè)DRAM芯片中存在數(shù)十億個(gè)單元，以及可以以被稱為“存儲(chǔ)體”的許多二維陣列的二維布置組織這些單元。圖2示出構(gòu)成DRAM芯片200的標(biāo)為0_7的八個(gè)存儲(chǔ)體的示意性表示。如圖2的示例中所示，每一存儲(chǔ)體經(jīng)由交叉信號(hào)線連接到行解碼器、感測(cè)放大器以及列解碼器。例如，存儲(chǔ)體0經(jīng)由與χ軸平行走線的信號(hào)線(例如信號(hào)線204)連接到行解碼器202。存儲(chǔ)體0還經(jīng)由與y軸平行走線的信號(hào)線(例如信號(hào)線210)連接到感測(cè)放大器 206和列解碼器208。存儲(chǔ)器單元位于信號(hào)線交點(diǎn)處。例如，存儲(chǔ)器單元212位于信號(hào)204 和210交叉的點(diǎn)處。從存儲(chǔ)器控制器104發(fā)送到存儲(chǔ)器102的命令包括READ(讀)、WRITE(寫)、ACTIVATE (激活)、REFRESH (刷新)和PRECHARGE (預(yù)充電)。命令由控制信號(hào)和地址信號(hào)組成?？刂菩盘?hào)表示命令執(zhí)行的操作，以及地址信號(hào)標(biāo)識(shí)在其執(zhí)行命令的DRAM芯片中的存儲(chǔ)體地址和行地址或列地址。例如，ACTIVATE命令由激活控制信號(hào)和標(biāo)識(shí)在DRAM芯片內(nèi)的哪個(gè)存儲(chǔ)體和行執(zhí)行ACTIVATE命令的存儲(chǔ)體地址和行地址組成。READ和WRITE命令由讀取和寫入控制信號(hào)以及標(biāo)識(shí)在DRAM芯片中的哪個(gè)存儲(chǔ)體和列執(zhí)行READ和WRITE命令的存儲(chǔ)體地址和列地址組成。READ和WRITE命令也稱為“存儲(chǔ)器請(qǐng)求”。在兩個(gè)步驟中訪問DRAM芯片200的存儲(chǔ)體中存儲(chǔ)的數(shù)據(jù)。首先，存儲(chǔ)器控制器 (未示出)發(fā)送指定DRAM芯片200的行地址和存儲(chǔ)體地址的ACTIVATE命令。將典型地是存儲(chǔ)體的8K比特或16K比特的行中的所有比特激活到存儲(chǔ)體內(nèi)的感測(cè)放大器中。其次，發(fā)送指定存儲(chǔ)體地址和列地址的一個(gè)或多個(gè)READ/WRITE命令。數(shù)據(jù)總線的大小和突發(fā)長度確定每READ/WRITE事務(wù)傳送的比特的數(shù)量。突發(fā)長度是控制在數(shù)據(jù)塊的單個(gè)突發(fā)事務(wù)或高速傳輸中執(zhí)行的READ/WRITE操作的數(shù)量的常見的存儲(chǔ)器有關(guān)的基本輸入/輸出系統(tǒng)設(shè)置。 典型地，將突發(fā)長度設(shè)置為4或8。當(dāng)DRAM芯片接收到存儲(chǔ)器請(qǐng)求(例如存儲(chǔ)器READ請(qǐng)求) 時(shí)，芯片通過跨接口 118的信號(hào)線提供數(shù)據(jù)來進(jìn)行響應(yīng)。突發(fā)長度確定響應(yīng)于存儲(chǔ)器READ 請(qǐng)求發(fā)送的數(shù)據(jù)塊的大小。具有64比特寬的數(shù)據(jù)總線(即64個(gè)單端信號(hào)線或1 個(gè)差分信號(hào)線)和被配置為支持4的突發(fā)長度的DRAM芯片的存儲(chǔ)器模塊響應(yīng)于來自存儲(chǔ)器控制器的單個(gè)READ請(qǐng)求發(fā)送32字節(jié)(4x64比特=32字節(jié))的數(shù)據(jù)塊。另一方面，具有64比特寬的數(shù)據(jù)總線和被配置為支持8的突發(fā)長度的DRAM芯片的存儲(chǔ)器模塊響應(yīng)于來自存儲(chǔ)器控制器的單個(gè)READ請(qǐng)求發(fā)送64字節(jié)(8x64比特=64字節(jié))的數(shù)據(jù)塊。當(dāng)在DRAM芯片的同一存儲(chǔ)體中的兩個(gè)不同行中讀取數(shù)據(jù)時(shí)，在可以讀取第二行中的數(shù)據(jù)之前，必須寫回第一行，對(duì)位線充電，以及通過PRECHARGE命令以及ACTIVATE命令鎖存第二行。PRECHARGE命令將該行寫回到DRAM存儲(chǔ)體，因?yàn)锳CTIVATE命令破壞性地讀取，所以這是必須的。在READ命令、WRITE命令、ACTIVATE命令和PRECHARGE命令中，存儲(chǔ)體地址由小數(shù)量的比特給出。在同一存儲(chǔ)體中，在第一 ACTIVATE和第二 ACTIVATE命令之間，這些命令操作一般花費(fèi)大約50ns。因此，除非ACTIVATE命令與PRECHARGE命令之間存在很多READ/WRITE命令，否則命令/地址/數(shù)據(jù)總線經(jīng)常保持空閑。然而，如果在不同存儲(chǔ)體中讀取數(shù)據(jù)，則因?yàn)閮蓚€(gè)不同存儲(chǔ)體之間的ACTIVATE至ACTIVATE時(shí)間短了大約8ns， 所以可以流水線化到不同存儲(chǔ)體的命令。因此，通過交錯(cuò)不同存儲(chǔ)體中的請(qǐng)求可以實(shí)現(xiàn)更高的吞吐量，當(dāng)ACTIVATE和PRECHARGE命令對(duì)之間不存在很多READ/WRITE命令時(shí)尤其如此。圖3A示出包括其中每一個(gè)具有8比特?cái)?shù)據(jù)總線的8個(gè)DRAM芯片的傳統(tǒng)DMM 300 的示意性表示。方向箭頭302表示從存儲(chǔ)器控制器(未示出)發(fā)送到稱為寄存器302的可選設(shè)備的命令的分送。寄存器304位于存儲(chǔ)器控制器與DRAM芯片之間的總線上。寄存器 304鎖存來自存儲(chǔ)器控制器的命令信號(hào)，然后以更好的信號(hào)質(zhì)量和定時(shí)裕度將它們轉(zhuǎn)發(fā)到每一 DRAM芯片，以減少存儲(chǔ)器控制器上的電負(fù)載并且保持命令信號(hào)的穩(wěn)定性。寄存器304 也可以緩沖命令，并且將時(shí)鐘信號(hào)廣播到DRAM芯片，以在每存儲(chǔ)器控制器具有多個(gè)DIMM的系統(tǒng)中促進(jìn)對(duì)不同DIMM的交疊訪問。寄存器304通過總線將命令廣播到所有8個(gè)DRAM芯片，如通過分支方向箭頭306和308指示的那樣。在其它傳統(tǒng)存儲(chǔ)器模塊中，將命令廣播到 DRAM芯片而不用寄存器304。圖:3B示出傳統(tǒng)DIMM操作的示例。如圖的示例中所示，DIMM 300內(nèi)的所有DRAM 芯片從存儲(chǔ)器控制器接收相同命令，并且激活陰影區(qū)域310表示的每一 DRAM芯片中的相同行。結(jié)果，DIMM 300內(nèi)的所有DRAM芯片充當(dāng)具有更寬數(shù)據(jù)路徑和更大行的單個(gè)DRAM芯片。如上參照?qǐng)D2描述的那樣，DRAM芯片行的大小典型地是8 (或16K比特)。為了讀取緩存線或者將緩存線寫入DIMM，將READ/WRITE命令廣播到所有DRAM芯片，并且每一 DRAM芯片激活相同行。換句話說，在由8個(gè)DRAM芯片組成的典型DIMM中，每一 DRAM芯片激活包括8K比特的相同行地址。因此，一次激活DI匪的DRAM單元的8x8K比特或64Κ比特，其大于待讀取或?qū)懭氲木彺婢€的大小。典型緩存線在64字節(jié)或512比特的量級(jí)。因?yàn)榈湫偷厥褂蒙儆?%的激活的DRAM單元在一個(gè)緩存線中讀取和寫入READ和WRITE命令，所以對(duì)于單個(gè)READ或WRITE事務(wù)未使用超過99%的激活的DRAM單元，這是能量的低效使用。本發(fā)明實(shí)施例
本發(fā)明的存儲(chǔ)器模塊實(shí)施例包括用于從存儲(chǔ)器控制器接收命令的多路分配器寄存器 (“多路分配器寄存器”)。存儲(chǔ)器芯片與多路分配器寄存器一起安裝在印制電路板上，以形成被稱為“多核雙列直插存儲(chǔ)器模塊”(“MCDIMM”)的單個(gè)存儲(chǔ)單元。每一存儲(chǔ)器芯片與多路分配器寄存器進(jìn)行電通信。在特定實(shí)施例中，存儲(chǔ)器芯片可以是DRAM芯片。圖4A示出根據(jù)本發(fā)明實(shí)施例的包括印制電路板412上安裝的八個(gè)DRAM芯片401-408和多路分配器寄存器410的單個(gè)MCDIMM 400的等距視圖。DRAM芯片401-408中的每一個(gè)經(jīng)由分離的信號(hào)線集合(未示出)與多路分配器寄存器410電通信。該信號(hào)線的集合構(gòu)成使得多路分配器寄存器410能夠?qū)⒚顔为?dú)發(fā)送到DRAM芯片401-408中的每一個(gè)的命令總線。一個(gè)或多個(gè)MCDIMM可以安裝在電路板上，并且由存儲(chǔ)器控制器控制。圖4B示出根據(jù)本發(fā)明實(shí)施例的電路板418上安裝的存儲(chǔ)器414和存儲(chǔ)器控制器416的等距視圖。存儲(chǔ)器414包括分別插入DIMM插槽424-427的MCDIMM 420-423。接口似8電子地連接存儲(chǔ)器控制器416與存儲(chǔ)器模塊420-423的多路分配器寄存器。接口 4 包括將命令信號(hào)從存儲(chǔ)器控制器416載送到存儲(chǔ)器414的總線以及在存儲(chǔ)器控制器416與存儲(chǔ)器414之間載送數(shù)據(jù)信號(hào)的數(shù)據(jù)總線。在該架構(gòu)中，不向存儲(chǔ)器414的DRAM芯片廣播從存儲(chǔ)器控制器416發(fā)送的命令。相反，存儲(chǔ)器控制器416將存儲(chǔ)器配置命令(“CONFI⑶RE命令”)發(fā)送到MCDI匪 420-423的多路分配器寄存器，所述存儲(chǔ)器配置命令嵌入有指定哪些DRAM芯片構(gòu)成VMD的指令。換句話說，存儲(chǔ)器控制器416將一個(gè)或多個(gè)DRAM芯片分組為每一 VMD，以服務(wù)存儲(chǔ)器請(qǐng)求。每一 VMD具有其自身的數(shù)據(jù)總線，用于獨(dú)立地將數(shù)據(jù)傳送到存儲(chǔ)器控制器416并且從存儲(chǔ)器控制器416傳送數(shù)據(jù)。在已經(jīng)根據(jù)CONFI⑶RE命令配置VMD之后，存儲(chǔ)器控制器 416可以開始將表示存儲(chǔ)器請(qǐng)求的命令發(fā)送到MCDI匪420-423的VMD。在其它實(shí)施例中， 兩個(gè)或更多個(gè)CONFI⑶RE命令的序列可以用于改變MCDIMM的配置。隨著每存儲(chǔ)器模塊的VMD的數(shù)量的增加，每數(shù)據(jù)訪問消耗的能量減少。然而，與具有更少VMD相比，增加VMD的數(shù)量增加了提取相同量的數(shù)據(jù)所需的時(shí)間量，因?yàn)殡S著每VMD 的存儲(chǔ)器芯片的數(shù)量的減少，數(shù)據(jù)總線的寬度減小。存在可以確定VMD的配置的多個(gè)方式。 在一個(gè)實(shí)施例中，可以在機(jī)器引導(dǎo)時(shí)間期間選擇每存儲(chǔ)器模塊的VMD的數(shù)量。例如，操作系統(tǒng)可以維持通常在計(jì)算機(jī)系統(tǒng)上運(yùn)行的特定應(yīng)用的存儲(chǔ)器和能量使用的歷史。然后操作系統(tǒng)可以在引導(dǎo)時(shí)間調(diào)整VMD的數(shù)量，以平衡系統(tǒng)性能與能量效率。在另一實(shí)施例中，在應(yīng)用的運(yùn)行時(shí)間期間，VMD的數(shù)量可以動(dòng)態(tài)地改變。例如，在應(yīng)用正運(yùn)行的同時(shí)，應(yīng)用可以能夠監(jiān)控計(jì)算機(jī)系統(tǒng)性能和能量效率并且根據(jù)能量效率需求調(diào)整VMD的數(shù)量以滿足改變的存儲(chǔ)器要求。在另一實(shí)施例中，計(jì)算機(jī)系統(tǒng)操作者可以監(jiān)控計(jì)算機(jī)系統(tǒng)的性能和能量效率，并且相應(yīng)地改變VMD的數(shù)量。在所有三種情況下，可以在性能的優(yōu)先級(jí)高于能量效率的優(yōu)先級(jí)的情況下減少VMD的數(shù)量，在能量效率的優(yōu)先級(jí)高于性能的優(yōu)先級(jí)的情況下增加VMD的數(shù)量，或者可以周期性地調(diào)整VMD的數(shù)量，以在性能與能量效率之間達(dá)到平衡。在特定實(shí)施例中，計(jì)算機(jī)系統(tǒng)中的所有存儲(chǔ)器模塊可以被配置有相同數(shù)量的VMD。 在其它實(shí)施例中，每一存儲(chǔ)器模塊可以被配置有不同數(shù)量的VMD，并且VMD可以具有不同數(shù)量的存儲(chǔ)器芯片。圖5A-圖5E提供根據(jù)本發(fā)明實(shí)施例的相同MCDMM的存儲(chǔ)器芯片的兩個(gè)不同分組的一般示意性表示。圖5A示出根據(jù)本發(fā)明實(shí)施例的包括多路分配器寄存器502和第一配置的VMD的 MCDIMM 500的一般示意性表示。MCDIMM 500包括η個(gè)存儲(chǔ)器芯片，其中，η是整數(shù)。在圖5A 中，“MC”表示并且標(biāo)記η個(gè)存儲(chǔ)器芯片中的八個(gè)，并且每一個(gè)包括表示整數(shù)的小寫索弓丨。在特定實(shí)施例中，存儲(chǔ)器芯片可以是DRAM芯片。圖5Α還揭示存儲(chǔ)器芯片被分組為N個(gè)VMD， 其中，N是整數(shù)。VMD中的四個(gè)被表示在圖5Α中，并且由VMDk標(biāo)記，其中，下標(biāo)K是范圍從0 到N-I的整數(shù)。例如，如圖5Α所示，VMD0包括MCtl至MCg，VMDk和VMDK+1分別包括MCh至MCi 以及MCj至MCk，以及VMDim包括MCv至MClri，其中，g、h、i、j、k和m是滿足條件0彡g <h 彡i < j彡k < m彡n-1的整數(shù)。每一存儲(chǔ)器芯片經(jīng)由信號(hào)線電子地連接到多路分配器寄存器502。例如，方向箭頭504-511分別表示將多路分配器寄存器502電子地連接到MC。、MCg, MCh, MCi, MCj, MCk, MCn^nMClri的信號(hào)線的分離集合。信號(hào)線的集合構(gòu)成命令總線。存儲(chǔ)器控制器(未示出)基于操作系統(tǒng)、應(yīng)用或計(jì)算機(jī)系統(tǒng)操作者提供的指令選擇VMD的數(shù)量，以及特別地，每VMD的存儲(chǔ)器芯片的數(shù)量。存儲(chǔ)器控制器初始地通過被稱為“命令路徑”的信號(hào)線512的集合將 CONFI⑶RE命令直接發(fā)送到多路分配器寄存器502。CONFI⑶RE命令包括指導(dǎo)多路分配器寄存器502分組存儲(chǔ)器芯片(如圖5A所示)的指令。VMD均具有包括至少個(gè)比特的關(guān)聯(lián)的VMD地址。后續(xù)存儲(chǔ)器請(qǐng)求命令包括VMD地址。例如，當(dāng)存儲(chǔ)器控制器發(fā)送表示對(duì) VMD0的存儲(chǔ)器請(qǐng)求的命令時(shí)，存儲(chǔ)器控制器在命令內(nèi)嵌入VMDtl的地址。當(dāng)多路分配器寄存器502接收到該命令時(shí)，多路分配器寄存器502將命令轉(zhuǎn)發(fā)到VMDtl的存儲(chǔ)器芯片。例如， MCtl和MCg是構(gòu)成VMDtl的存儲(chǔ)器芯片中的兩個(gè)，其通過信號(hào)線504和505的集合從多路分配器寄存器502接收命令。每一個(gè)VMD在圖5A中由DQ以及雙頭箭頭(例如雙頭箭頭514)標(biāo)識(shí)的分離數(shù)據(jù)總線上與存儲(chǔ)器控制器交換數(shù)據(jù)?？梢匀舾刹煌绞脚渲枚嗦贩峙淦骷拇嫫?02。圖5B示出根據(jù)本發(fā)明實(shí)施例配置的多路分配器寄存器516的示意性表示。多路分配器寄存器516包括標(biāo)為0至n-1的η個(gè)命令選擇器(對(duì)于圖5Α所示的η個(gè)存儲(chǔ)器芯片中的每一個(gè)都有一個(gè)命令選擇器)以及廣播總線518。命令選擇器經(jīng)由支路520-528電子地連接到廣播總線518，以及每一命令選擇器經(jīng)由構(gòu)成以上參照?qǐng)D5Α描述的命令總線的信號(hào)線504-511的集合連接到一個(gè)或多個(gè)存儲(chǔ)器芯片。在圖5C中，用圖5Α所示的對(duì)應(yīng)存儲(chǔ)器芯片的索引標(biāo)記也在圖5Α中示出的信號(hào)線 504-511的集合。存儲(chǔ)器控制器在圖5Α所示的命令路徑512上發(fā)送時(shí)分復(fù)用的命令。換句話說，每一命令被編碼在比特流中，并且在固定持續(xù)時(shí)間時(shí)隙中從存儲(chǔ)器控制器發(fā)送到多路分配器寄存器516。在圖5Β中，由一系列矩形531-534表示時(shí)隙。每一個(gè)命令包括圖5Α 中意欲接收命令的VMD的索引。由存儲(chǔ)器控制器確定將命令發(fā)送到多路分配器寄存器516 的順序。因此，命令以該順序出現(xiàn)在圖5Β中。命令內(nèi)嵌入的是標(biāo)識(shí)要執(zhí)行的特定種類的操作的控制信號(hào)、標(biāo)識(shí)存儲(chǔ)體、行或列的地址信號(hào)、以及存儲(chǔ)器控制器分配的VMD地址。將發(fā)送到多路分配器寄存器516的每一命令廣播到所有η個(gè)命令選擇器。每一命令選擇器被配置為提取命令中嵌入的VMD地址，以確定是否要把命令轉(zhuǎn)發(fā)到VMD的對(duì)應(yīng)存儲(chǔ)器芯片，或者該命令是否尋址到不同的VMD，在命令尋址到不同的VMD的情況下，丟棄該命令。因此，對(duì)于廣播到所有η個(gè)命令選擇器的每一命令，僅由命令選擇器將該命令發(fā)送到構(gòu)成存儲(chǔ)器控制器選擇的VMD的存儲(chǔ)器芯片。例如，多路分配器寄存器516接收命令N-I 531并且將其廣播到所有η個(gè)命令選擇器0至n-1。然而，因?yàn)槊頝-I 531包括VMD1^1的地址，所以命令選擇器m至n-1通過包括信號(hào)線510和511的信號(hào)線的集合536將命令N-I 531發(fā)送到VMDim的對(duì)應(yīng)存儲(chǔ)器芯片。注意，在處理后續(xù)命令之前，在特定時(shí)間間隔內(nèi)，多路分配器寄存器516還分離地處理每一命令。圖5C示出根據(jù)本發(fā)明實(shí)施例配置的命令選擇器m的示意性表示。相似地配置其它n-1個(gè)命令選擇器。命令選擇器m包括VMD地址控制M0、配置寄存器M2、寄存器/計(jì)數(shù)器544和隨機(jī)存取存儲(chǔ)器(“RAM”)定時(shí)控制M6。在支路5 上將命令輸入到命令選擇器m，也如圖5B所示。VMD地址控制540提取每一命令中嵌入的VMD地址。配置寄存器M2 存儲(chǔ)連接到信號(hào)線510的VMDim的當(dāng)前VMD地址，如圖5A所示。配置寄存器542接收時(shí)鐘信號(hào)，以確定何時(shí)將VMDim的VMD地址鎖存到VMD地址控制MO。VMD地址控制MO比較提取的VMD地址與VMDim的VMD地址，并且當(dāng)提取的VMD地址匹配于VMD1^1的地址時(shí)將選擇信號(hào)發(fā)送到寄存器/計(jì)數(shù)器M4。寄存器/計(jì)數(shù)器542是當(dāng)在每一上升和/或下降時(shí)鐘沿從 VMD地址控制540接收到選擇信號(hào)時(shí)臨時(shí)存儲(chǔ)命令并且將命令發(fā)送到對(duì)應(yīng)存儲(chǔ)器MCm的緩沖器。寄存器/計(jì)數(shù)器544包括計(jì)數(shù)器。當(dāng)VMD的DRAM芯片不能支持與緩存線的READ 或WRITE事務(wù)關(guān)聯(lián)的長突發(fā)長度時(shí)，需要計(jì)數(shù)器。多路分配器寄存器將緩存線劃分為緩存線片段，并且將命令轉(zhuǎn)換為多個(gè)命令，每一命令與緩存線片段對(duì)應(yīng)。因此，計(jì)數(shù)器發(fā)送的對(duì)應(yīng)命令在發(fā)送到VMD的每一緩存線片段之前。例如，當(dāng)不能將VMD的一個(gè)或多個(gè)DRAM芯片的突發(fā)長度設(shè)置得足夠長以覆蓋緩存線時(shí)，計(jì)數(shù)器將列級(jí)別命令(例如READ或WRITE)轉(zhuǎn)換為用于每一緩存線片段的若干READ/WRITE命令，從而可以分離地從DRAM芯片READ每一緩存線片段或?qū)⒚恳痪彺婢€片段WRITEN到DRAM芯片。每一計(jì)數(shù)器包括跟蹤為劃分的緩存線生成的命令的數(shù)量的計(jì)數(shù)設(shè)備。計(jì)數(shù)器執(zhí)行的轉(zhuǎn)換節(jié)省來自存儲(chǔ)器控制器的命令帶寬。RAM 定時(shí)控制548控制寄存器/計(jì)數(shù)器546的計(jì)數(shù)器部分。通過將第二 CONFI⑶RE命令從存儲(chǔ)器控制器發(fā)送到多路分配器寄存器502，可以改變圖5A所示的MCDI匪500的N個(gè)VMD的配置。第二 CONFI⑶RE命令嵌入有指導(dǎo)多路分配器寄存器502根據(jù)存儲(chǔ)器需求的不同集合分組VMD的指令，所述存儲(chǔ)器需求可以在不同引導(dǎo)時(shí)間期間選擇、在應(yīng)用的運(yùn)行期間或在應(yīng)用啟動(dòng)的稍后時(shí)間點(diǎn)選擇、或由計(jì)算機(jī)系統(tǒng)操作者選擇。圖5D示出根據(jù)本發(fā)明實(shí)施例的具有第二配置的VMD的MCDIMM 500的一般示意性表示。MCDIMM 500包括相同η個(gè)存儲(chǔ)器芯片，但如圖5D所示，存儲(chǔ)器控制器已經(jīng)重新配置 VMD的數(shù)量和每VMD存儲(chǔ)器芯片的數(shù)量。特別地，改變八個(gè)存儲(chǔ)器芯片中的四個(gè)的索引，以表示構(gòu)成VMD的存儲(chǔ)器芯片的不同分組。在圖5D中，存儲(chǔ)器芯片分組為M個(gè)VMD，其中，M 是與數(shù)N不同的整數(shù)。VMD中的四個(gè)在5D中被表示，并且由VMD’ L標(biāo)記，其中，下標(biāo)L是范圍從0到M-I的整數(shù)。將圖5D中的存儲(chǔ)器芯片的分組與圖5A中的存儲(chǔ)器芯片的分組進(jìn)行比較發(fā)現(xiàn)，VMD'。包括MCtl至Mcs，其中，整數(shù)s與整數(shù)g不同；VMD’ L和VMD’ L+1分別包括存儲(chǔ)器芯片MCt至MCi以及MCj至MCU，其中，t和u與h和k不同；以及VMD，包括MCv至MClri， 其中，整數(shù)ν與整數(shù)m不同。方向箭頭550-553分別表示將多路分配器寄存器502電子地連接到MCS、MC0MCu和MCv的信號(hào)線的分離集合。除了第二 CONFI⑶RE命令重新配置每一命令選擇器的配置寄存器之外，多路分配器寄存器516基本上保持不變，并且以如以上參照?qǐng)D5B描述的相同方式操作。圖5E示出如以上參照?qǐng)D5B描述的那樣配置的第二多路分配器寄存器516。如以上參照?qǐng)D5B描述的那樣，將發(fā)送到多路分配器寄存器530的每一命令廣播到所有η個(gè)命令選擇器。每一命令選擇器的VMD地址控制被重新配置為提取圖5D所示的命令中嵌入的VMD地址，以確定是否將命令轉(zhuǎn)發(fā)到VMD的對(duì)應(yīng)存儲(chǔ)器芯片，或者該命令是否尋址到不同VMD，在該命令尋址到不同VMD的情況下，丟棄該命令。例如，多路分配器寄存器516接收命令M-I 561并且將其廣播到所有η個(gè)命令選擇器0至η-1。然而，因?yàn)槊頜-I 561包括VMDsh的VMD地址，所以命令選擇器ν至η-1通過包括信號(hào)線565和511的信號(hào)線的集合562將命令M-I 571發(fā)送到VMDsh的對(duì)應(yīng)存儲(chǔ)器芯片。其余命令選擇器丟棄命令M-I 561。典型的READ或WRITE命令是與在VMD的若干存儲(chǔ)器芯片上散布數(shù)據(jù)關(guān)聯(lián)的存儲(chǔ)器請(qǐng)求。根據(jù)變化的性能和能量效率需求重新配置VMD而不恢復(fù)在先前配置下已經(jīng)存儲(chǔ)在 MCDIMM中的數(shù)據(jù)將使得數(shù)據(jù)不可檢索。因此，本發(fā)明的方法實(shí)施例包括在重新配置存儲(chǔ)器模塊的VMD之前，取得VMD中已經(jīng)存儲(chǔ)的數(shù)據(jù)，并且將其臨時(shí)存儲(chǔ)在另一存儲(chǔ)器設(shè)備中。 在已經(jīng)重新配置VMD之后，在具有新VMD配置的存儲(chǔ)器模塊中再次存儲(chǔ)數(shù)據(jù)。如上所述，可以選擇存儲(chǔ)器芯片到VMD的若干不同分組，以適應(yīng)基于性能和/或能量效率需求所需的存儲(chǔ)器的量的改變。以上參照?qǐng)D5A和圖5D描述的存儲(chǔ)器芯片是具有與多路分配器寄存器516的命令選擇器的一對(duì)一映射的單個(gè)存儲(chǔ)器芯片。然而，本發(fā)明實(shí)施例不限于此。在其它實(shí)施例中，可以存在比存儲(chǔ)器芯片少的命令選擇器。例如，圖5中的存儲(chǔ)器芯片MQ、MCg, MCh, MCi, MCj, MCk, MCm和MClri可以表示與單個(gè)命令選擇器電通信的兩個(gè)或更多個(gè)存儲(chǔ)器芯片的棧。以下是具有8或16個(gè)DRAM芯片的示例性MCDIMM的描述，描述可以如何根據(jù)本發(fā)明的實(shí)施例重新配置VMD。圖6A示出根據(jù)本發(fā)明實(shí)施例配置的MCDMM 600的示意性表示。如圖6A所示， MCDIMM 600包括多路分配器寄存器602和8個(gè)VMD，其中每一個(gè)VMD包括標(biāo)為0_7的單個(gè) DRAM芯片。VMD的這個(gè)第一配置可以是評(píng)估在引導(dǎo)時(shí)間、在應(yīng)用的運(yùn)行期間的時(shí)間點(diǎn)所需的或者由計(jì)算機(jī)系統(tǒng)操作者選擇的存儲(chǔ)器的量的結(jié)果。方向箭頭604-611表示分別將DRAM 0-7中的每一個(gè)與多路分配器寄存器602電子連接的信號(hào)線的八個(gè)分離的集合。在命令路徑612上將命令從存儲(chǔ)器控制器(未示出)發(fā)送到多路分配器寄存器602。根據(jù)Iog2N，其中N等于8，DRAM 0-7中的每一個(gè)分別可以被分配三比特地址000、001、010、011、100、101、 110和111中的一個(gè)。DRAM芯片0_7中的每一個(gè)通過命令總線的信號(hào)線的對(duì)應(yīng)集合接收不同的命令，并且經(jīng)由DQ和雙頭箭頭(例如雙頭箭頭614)表示的其自身的數(shù)據(jù)總線獨(dú)立于其它DRAM芯片傳送數(shù)據(jù)。該MCDMM可以支持的VMD的最大數(shù)量N是8，其也是多路分配器寄存器602所需的命令選擇器的數(shù)量。圖6B示出可以代替多路分配器寄存器602使用以支持具有8個(gè)VMD 的MCDMM 600的包括標(biāo)為0-7的命令選擇器和廣播總線618的多路分配器寄存器616。每一命令被廣播到所有8個(gè)命令選擇器。在圖6B中，與命令關(guān)聯(lián)的每一時(shí)隙由包括意欲接收命令的圖6A中的DRAM芯片的索引的矩形表示。每一命令選擇器被配置為提取命令中嵌入的VMD地址，以確定是否將命令轉(zhuǎn)發(fā)到連接的DRAM芯片，或者命令是否尋址到不同的DRAM 芯片并且丟棄。例如，多路分配器寄存器616接收其目的地是DRAM芯片5的命令5 620， 并且在廣播總線618上將其廣播到所有8個(gè)命令選擇器。因?yàn)槊? 620包括DRAM芯片 5的地址，所以命令選擇器5在信號(hào)線的集合609上將命令5 620發(fā)送到DRAM芯片5，并且其它命令選擇器丟棄命令5 620。圖6C示出根據(jù)本發(fā)明實(shí)施例配置的命令選擇器5的示意性表示。該描述涉及具有等于8的最大數(shù)量N的VMD的實(shí)施例。因此，在命令中使用3 ( Iog2S )比特地址000、 001、010、011、100、101、110和111以分別標(biāo)識(shí)每一 DRAM芯片0-7。命令選擇器5包括VMD 地址控制622、寄存器/計(jì)數(shù)器624、RAM定時(shí)控制6 和配置寄存器628。相似地配置其它命令選擇器。在支路630上將命令輸入到命令選擇器5，也如圖6B所示。VMD地址控制622 還包括AND門632、三個(gè)OR門633-635、以及反相器636。VMD地址控制622提取每一命令的VMD地址部分。標(biāo)識(shí)為A2、Al和AO的三個(gè)地址信號(hào)線每個(gè)載送提取的三比特VMD地址的一個(gè)比特。信號(hào)線Al上的比特穿過反相器636。配置寄存器擬8在信號(hào)線B2、Bl和BO 上輸出三個(gè)比特，其中，A2和B2是OR門633的輸入，Al和Bl是OR門634的輸入，以及AO 和BO是OR門6；35的輸入。OR門633_6；35的輸出C2、C1和CO是AND門632的輸入。當(dāng)所有輸入信號(hào)與比特“1”對(duì)應(yīng)時(shí)AND門632輸出與比特“1”對(duì)應(yīng)的信號(hào)，以及當(dāng)輸入信號(hào)中的至少一個(gè)與比特“0，，對(duì)應(yīng)時(shí)AND門632輸出與比特“0，，對(duì)應(yīng)的信號(hào)，其中，比特“ 1，，和“0，， 可以分別表示信號(hào)的高電壓和低電壓。另一方面，OR門633-635中的每一個(gè)僅當(dāng)所有輸入是“0”時(shí)輸出比特“0”，以及當(dāng)輸入中的至少一個(gè)是比特“1”時(shí)輸出比特“1”。反相器將比特“ 1，，轉(zhuǎn)換為比特“0 ”，并且反之亦然。在該實(shí)施例中，VMD配置寄存器6 保持比特掩碼(具有與VMD地址相同數(shù)量10&N 的比特)，以在確定其中其駐留的命令選擇器是否是構(gòu)成進(jìn)入命令中指定的VMD的選擇器之一時(shí)使用。掩碼中的“0”比特使得VMD地址的(相同位置中的)對(duì)應(yīng)比特有效，而掩碼中的 “ 1，，比特使得VMD地址的對(duì)應(yīng)比特?zé)o效或“不在乎，，，意味著該VMD地址比特對(duì)命令選擇器的輸出沒有影響。對(duì)于圖6A所示的VMD配置，配置寄存器628總是在信號(hào)線B2、Bl和BO 上輸出VMD地址比特。例如，假設(shè)提取的VMD地址包括比特101，其為DRAM芯片5的3比特VMD地址。反相器536將線Al上載送的信號(hào)的電壓反相。因此，反相器536之后的A2、 Al和AO信號(hào)線載送比特111，以及OR門633-635的輸出線將比特111載送到AND門632。 AND門632通過將表示比特“1”的選擇信號(hào)輸出到寄存器/計(jì)數(shù)器6M進(jìn)行響應(yīng)，寄存器/ 計(jì)數(shù)器擬4當(dāng)時(shí)鐘指示時(shí)將命令鎖存到信號(hào)線的集合609。對(duì)于其它地址，因?yàn)榕渲眉拇嫫?628輸出比特000，所以進(jìn)入AND門632的比特流包括至少一個(gè)“0”比特。因此，AND門632 不輸出信號(hào)或輸出與比特“0”對(duì)應(yīng)的低信號(hào)，并且寄存器/計(jì)數(shù)器擬4不將命令鎖存到信號(hào)線的集合609。返回圖6A，每存儲(chǔ)器訪問請(qǐng)求僅涉及一個(gè)DRAM芯片。DRAM芯片0_7的陰影區(qū)域表示與不同命令關(guān)聯(lián)的不同獨(dú)立存儲(chǔ)器請(qǐng)求。每一 DRAM芯片在命令總線上接收命令，并且使用其自身的數(shù)據(jù)總線獨(dú)立地傳送數(shù)據(jù)。因此，激活更少比特，節(jié)省用于激活和預(yù)充電的能量。然而，為了傳送數(shù)據(jù)，可以將數(shù)據(jù)劃分為更小的數(shù)據(jù)串行化部分，其中，每一部分從DRAM 芯片被分離地發(fā)送到存儲(chǔ)器控制器。與通過較大數(shù)據(jù)總線發(fā)送數(shù)據(jù)相比，串行化數(shù)據(jù)增加了發(fā)送數(shù)據(jù)所需的時(shí)間量。這個(gè)串行化延時(shí)問題可能對(duì)系統(tǒng)性能具有負(fù)面影響。操作系統(tǒng)、 應(yīng)用或監(jiān)控系統(tǒng)的計(jì)算機(jī)系統(tǒng)操作者可以確定通過增加特定VMD中的存儲(chǔ)器芯片的數(shù)量可以減少傳送數(shù)據(jù)所需的時(shí)間。因此，如以上參照?qǐng)D5A-圖5E描述的那樣，本發(fā)明實(shí)施例使得操作系統(tǒng)、應(yīng)用或計(jì)算機(jī)系統(tǒng)操作者能夠通過將MCDIMM 600重新配置成具有帶有兩個(gè)或更多個(gè)DRAM芯片的組的VMD來減緩串行化延時(shí)問題。通過將CONFI⑶RE命令從存儲(chǔ)器控制器(未示出)發(fā)送到多路分配器寄存器602， 改變?nèi)鐖D6A所示的MCDIMM 600的VMD的配置。CONFI⑶RE命令嵌入有指導(dǎo)每一命令選擇器的配置寄存器根據(jù)存儲(chǔ)器需求的不同集合分組VMD的指令。存儲(chǔ)器需求可以是結(jié)果改變存儲(chǔ)器要求，所述要求在應(yīng)用的運(yùn)行期間確定(可以在應(yīng)用的運(yùn)行期間的時(shí)間點(diǎn)選擇)、根據(jù)與應(yīng)用關(guān)聯(lián)的存儲(chǔ)器要求的歷史在引導(dǎo)時(shí)間期間確定、或由監(jiān)控MCDMM 600的性能和能量效率的計(jì)算機(jī)系統(tǒng)操作者確定。變化的存儲(chǔ)器需求可以是在平衡存儲(chǔ)器模塊的性能和能量效率中的改變的結(jié)果。注意，在重新配置MCDMM 600時(shí)，取得在圖6A所示的VMD配置下已經(jīng)存儲(chǔ)在 MCDIMM 600中的數(shù)據(jù)，并且將其臨時(shí)存儲(chǔ)在不同存儲(chǔ)設(shè)備中。在重新配置MCDIMM 600之后，將臨時(shí)存儲(chǔ)的數(shù)據(jù)寫入重新配置的MCDMM 600。圖7A示出具有DRAM芯片0-7的MCDIMM 600的示意性表示，其中DRAM芯片0_7 被分組為分別標(biāo)識(shí)為具有VMD地址00、01、10和11的VMD’ VMD' ^ VMD' 2和VMD' 3的4個(gè) VMD。VMD中的每一個(gè)包括兩個(gè)DRAM芯片。VMD中的每一個(gè)經(jīng)由QD和雙頭箭頭(例如雙頭箭頭702)表示的其自身的數(shù)據(jù)總線獨(dú)立于其它VMD傳送數(shù)據(jù)。為了按該配置使用MCDIMM 600，存儲(chǔ)器控制器將CONFI⑶RE命令發(fā)送到多路分配器寄存器602。多路分配器寄存器602通過將配置寄存器重新配置有新的比特掩碼進(jìn)行響應(yīng)。多路分配器寄存器602以如以上參照?qǐng)D6B-圖6C描述的相同方式將具有存儲(chǔ)器請(qǐng)求的后續(xù)命令發(fā)送到VMD。例如，發(fā)送到 VMD'工的命令包括VMD'工的VMD地址。多路分配器寄存器602接收命令，并且將命令僅發(fā)送到DRAM芯片2和3，如以上參照?qǐng)D6B-圖6C描述的那樣。對(duì)于圖7A所示的VMD配置，配置寄存器6 總是在信號(hào)線B2、B1和BO上輸出VMD 地址。命令選擇器0-7中的每一個(gè)中的配置寄存器也是這樣。線AO和BO載送VMD地址的位置或最右位置中(in the ones or right-most position)的比特，并且被稱為最低有效位(“LSB”)。LSB輸入到OR門635。當(dāng)從配置寄存器628輸出的LSB是“1”時(shí)，忽略LSB VMD地址比特。例如，當(dāng)從配置寄存器6 輸出的LSB是“1”時(shí)，寄存器/計(jì)數(shù)器624當(dāng)提取的VMD地址是100或101時(shí)從AND門632接收選擇信號(hào)。前兩個(gè)比特10與VMD’ 2的VMD 地址對(duì)應(yīng)。在MCDIMM處于該配置中時(shí)，VMD地址的LSB被忽略，并且無論如何沒有什么影響。注意，在其中MCDIMM 600操作為傳統(tǒng)DI匪并且所有DRAM芯片構(gòu)成單個(gè)VMD的其它實(shí)施例中，向每一命令選擇器的配置寄存器發(fā)送指導(dǎo)命令選擇器0-7的配置寄存器輸出比特111的CONFI⑶RE命令。在該配置中，VMD地址控制622生成的選擇信號(hào)總是“ 1”。VMD不限于具有相同數(shù)量的存儲(chǔ)器芯片。VMD可以被重新配置有不同數(shù)量的存儲(chǔ)器芯片。圖7B示出根據(jù)本發(fā)明實(shí)施例的具有分組為四個(gè)VMD的DRAM芯片的MCDMM 600 的示意性表示。如圖7B所示，DRAM芯片0-3分組為VMD、，DRAM芯片4_6分組為VMD"1;以及VMD"2和VMD"3分別包括DRAM芯片6和7。圖6C所示的命令選擇器的實(shí)施例在存儲(chǔ)器控制器的控制下通過允許在命令選擇器的配置寄存器中存儲(chǔ)不同比特掩碼來允許該情況。圖8示出根據(jù)本發(fā)明實(shí)施例的包括電子地連接到多路分配器寄存器802的標(biāo)為 0-15的16個(gè)DRAM芯片的MCDMM 800的示意性表示。多路分配器寄存器802包括8個(gè)命令選擇器，其中，每一命令選擇器電子地連接到一對(duì)DRAM芯片。例如，命令選擇器0電子地連接到一對(duì)DRAM芯片0和8。每一對(duì)DRAM芯片表示DRAM芯片棧。每一對(duì)堆疊的DRAM芯片的數(shù)據(jù)線連接在一起，并且地址比特在它們兩個(gè)之間進(jìn)行選擇。圖9示出根據(jù)本發(fā)明實(shí)施例的用于控制并且重新配置存儲(chǔ)器模塊的VMD的方法的控制流程圖。在步驟901中，創(chuàng)建具有用于配置存儲(chǔ)器模塊的VMD的指令的CONFIGURE命令，并且將其從存儲(chǔ)器控制器發(fā)送到存儲(chǔ)器模塊。在步驟902中，根據(jù)CONFIGURE命令配置多路分配器寄存器的配置寄存器，如以上參照?qǐng)D5C-圖5E以及圖6-圖7描述的那樣。在步驟903的for循環(huán)中，對(duì)于每一存儲(chǔ)器請(qǐng)求重復(fù)步驟903-908。在步驟904中，存儲(chǔ)器控制器準(zhǔn)備要由其中一個(gè)VMD接收的命令，方式是通過將該VMD的地址編碼在該命令。在步驟 905中，存儲(chǔ)器控制器將命令發(fā)送到存儲(chǔ)器模塊的多路分配器寄存器。多路分配器寄存器通過命令路徑接收命令，如以上參照?qǐng)D5A描述的那樣。在步驟906中，多路分配器寄存器確定哪個(gè)VMD將要接收命令，如以上參照?qǐng)D5B-圖5C描述的那樣。在步驟907中，多路分配器寄存器選擇信號(hào)線的適當(dāng)集合，以將命令發(fā)送到該VMD，如以上參照?qǐng)D5B-圖5C描述的那樣。在步驟908中，可以監(jiān)控每一存儲(chǔ)器請(qǐng)求，并且收集關(guān)于性能和能量效率的信息，以評(píng)估當(dāng)前VMD配置是否提供足夠的存儲(chǔ)并且滿足能量效率需求。在步驟909中，當(dāng)VMD配置無法提供足夠的性能和/或能量效率需求時(shí)，方法進(jìn)入步驟910，否則，方法進(jìn)入步驟911。 在步驟910中，由操作系統(tǒng)在引導(dǎo)時(shí)間、由應(yīng)用在應(yīng)用的運(yùn)行時(shí)間期間，或者由計(jì)算機(jī)系統(tǒng)操作者確定不同的VMD配置。在步驟911中，方法返回步驟901，并且重復(fù)步驟901-909。在其它實(shí)施例中，MCDIMM可以被配置為與DI匪標(biāo)準(zhǔn)管腳兼容。術(shù)語"DI^標(biāo)準(zhǔn)” 指的是位于DMM接口的管腳的數(shù)量。例如，特定DMM可以被配置有168個(gè)管腳，且其它 DIMM可以被配置有184個(gè)管腳。存儲(chǔ)器控制器可以被配置為檢測(cè)并且使用以上參照?qǐng)D5-圖 8描述的所有不同的VMD配置，并且被配置為檢測(cè)并且使用以上參照?qǐng)D3描述的標(biāo)準(zhǔn)DIMM。 當(dāng)MCDIMM與現(xiàn)有DIMM管腳兼容時(shí)，不需要新的存儲(chǔ)器插槽標(biāo)準(zhǔn)。通過將MCDIMM插入標(biāo)準(zhǔn)的管腳兼容的DIMM插槽，MCDIMM可以簡單地替代現(xiàn)有DIMM。典型地，DRAM芯片和DIMM標(biāo)準(zhǔn)保留比在DRAM芯片中指定位置所需比特更多的地址比特。這些附加比特的部分可以用于在MCDMM內(nèi)指定一個(gè)或多個(gè)VMD，這犧牲了 DIMM標(biāo)準(zhǔn)支持的最大DRAM容量。為了檢測(cè) MCDIMM的VMD的類型和數(shù)量，其中一個(gè)DRAM芯片中嵌入的模式寄存器可以擴(kuò)展為對(duì)該信息進(jìn)行編碼。此外，存儲(chǔ)器模塊中的分離的管腳可以專用于將信息從模式寄存器發(fā)送到存儲(chǔ)器控制器。因此，在特定實(shí)施例中，存儲(chǔ)器控制器可以檢查每個(gè)存儲(chǔ)器模塊并且確定存儲(chǔ)器模塊是否是標(biāo)準(zhǔn)DIMM (例如DIMM 108-111)，或者存儲(chǔ)器模塊是否是具有多個(gè)不同的固定的或可重新配置的VMD的MCDIMM。在其它實(shí)施例中，存儲(chǔ)器控制器可以被配置為使用Iog2N 個(gè)地址比特作為VMD地址，導(dǎo)致不會(huì)損失地址范圍。圖10示出以根據(jù)本發(fā)明實(shí)施例的圖4A所示的MCDIMM 400替代圖1所示的DI匪 109。如圖10所示，MCDIMM 400與DIMM 108-111管腳兼容，并且因此，DIMM 109可以被移除，以及將MCDIMM 400插入到DIMM插槽113。當(dāng)存儲(chǔ)器控制器104被配置為檢測(cè)并且使用用于MCDIMM 400的所有不同VMD配置時(shí)，MCDIMM 400可以將關(guān)于VMD的地址和數(shù)量的信息發(fā)送到存儲(chǔ)器控制器104。存儲(chǔ)器控制器104然后可以開始操作MCDIMM 400，如以上參照?qǐng)D6-圖8描述的那樣。然而，存儲(chǔ)器控制器104也可以被配置為僅使用DIMM 108,110 和111，如以上參照?qǐng)D3描述的那樣。在其它實(shí)施例中，不支持MCDIMM 400的使用的存儲(chǔ)器控制器104可以以與標(biāo)準(zhǔn)DIMM 108-111相同的方式使用MCDIMM 400。為了解釋的目的，前面的描述使用特定詞匯來提供本發(fā)明的透徹理解。然而，本領(lǐng)域技術(shù)人員應(yīng)理解，為了實(shí)踐本發(fā)明，并不需要具體細(xì)節(jié)。給出本發(fā)明具體實(shí)施例的前面描述，目的是進(jìn)行說明和描述。它們并非意欲窮盡本發(fā)明或者將其限制為所公開的精確形式。 顯然，根據(jù)以上教導(dǎo)，很多修改和變化是可能的。示出并且描述實(shí)施例，以最佳地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，由此使得本領(lǐng)域其他技術(shù)人員能夠最佳地利用本發(fā)明以及具有適于所考慮的特定使用的各個(gè)修改的各個(gè)實(shí)施例。本發(fā)明的范圍意欲由所附權(quán)利要求及其等同物所定義。
權(quán)利要求
1.一種存儲(chǔ)器模塊(500)，包括存儲(chǔ)器芯片；以及多路分配器寄存器(502)，其電子地連接到所述存儲(chǔ)器芯片中的每一個(gè)和存儲(chǔ)器控制器，其中，所述存儲(chǔ)器控制器根據(jù)變化的性能和/或能量效率需求將所述存儲(chǔ)器芯片中的一個(gè)或多個(gè)分組為至少一個(gè)虛擬存儲(chǔ)器設(shè)備，以及所述多路分配器寄存器被配置為接收標(biāo)識(shí)所述虛擬存儲(chǔ)器設(shè)備中的一個(gè)的命令并且將所述命令發(fā)送到標(biāo)識(shí)的虛擬存儲(chǔ)器設(shè)備的存儲(chǔ)器芯片。
2.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中，所述存儲(chǔ)器控制器根據(jù)操作系統(tǒng)、應(yīng)用或計(jì)算機(jī)系統(tǒng)操作者提供的指令將所述一個(gè)或多個(gè)存儲(chǔ)器芯片分組為該至少一個(gè)虛擬存儲(chǔ)器設(shè)備。
3.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中，所述存儲(chǔ)器芯片還包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器芯片(401-408)。
4.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中，以時(shí)分復(fù)用方式將所述命令從所述存儲(chǔ)器控制器發(fā)送到所述多路分配器寄存器，從而每一命令在固定持續(xù)時(shí)間間隔內(nèi)到達(dá)所述多路分配器寄存器并且被發(fā)送到所述命令中標(biāo)識(shí)的虛擬存儲(chǔ)器設(shè)備。
5.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中，所述存儲(chǔ)器控制器根據(jù)變化的性能和/或能量效率需求將所述存儲(chǔ)器芯片中的一個(gè)或多個(gè)分組為至少一個(gè)虛擬存儲(chǔ)器設(shè)備還包括所述存儲(chǔ)器控制器生成從所述存儲(chǔ)器控制器發(fā)送到所述多路分配器寄存器的配置命令。
6.如權(quán)利要求5所述的存儲(chǔ)器模塊，其中，所述配置命令還包括指導(dǎo)所述多路分配器寄存器將所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備重新配置成具有所述存儲(chǔ)器模塊的一個(gè)或多個(gè)不同存儲(chǔ)器芯片的指令。
7.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中，所述多路分配器寄存器還包括至少一個(gè)命令選擇器，每一命令選擇器電子地連接到所述存儲(chǔ)器芯片中的一個(gè)；以及廣播總線(532)，其被配置為將命令廣播到所述至少一個(gè)命令選擇器，其中，每一命令選擇器被配置為提取所述命令中嵌入的存儲(chǔ)器地址，并且當(dāng)所述地址匹配于連接的存儲(chǔ)器芯片的地址時(shí)將所述命令轉(zhuǎn)發(fā)到連接的存儲(chǔ)器芯片，否則所述命令選擇器丟棄所述命令。
8.如權(quán)利要求6所述的存儲(chǔ)器模塊，其中，所述命令選擇器還包括AND門(544)，其被配置為從所述命令提取所述存儲(chǔ)器芯片地址，并且當(dāng)所述地址匹配于連接的存儲(chǔ)器芯片的地址時(shí)生成選擇信號(hào)；寄存器/計(jì)數(shù)器(546)，其被配置為當(dāng)所述AND門提供所述選擇信號(hào)時(shí)接收所述命令并且將其發(fā)送到連接的存儲(chǔ)器芯片，否則所述寄存器/計(jì)數(shù)器丟棄所述命令；以及RAM定時(shí)控制(548)，其控制緩存線和所述命令到更小緩存線片段的劃分。
9.如權(quán)利要求1所述的存儲(chǔ)器模塊，電子地連接到所述存儲(chǔ)器芯片中的每一個(gè)的多路分配器寄存器(502)還包括在所述多路分配器寄存器與所述存儲(chǔ)器芯片之間布置的命令總線，其中，所述命令總線包括將所述存儲(chǔ)器芯片中的每一個(gè)連接到所述多路分配器寄存器 (502)的信號(hào)線(504-511)的分離集合。
10.如權(quán)利要求1所述的存儲(chǔ)器模塊，其中，所述存儲(chǔ)器模塊被配置為與DIMM標(biāo)準(zhǔn)管腳兼容。
11.一種用于控制存儲(chǔ)器模塊的方法，包括 提供根據(jù)權(quán)利要求1配置的存儲(chǔ)器模塊；配置(901)包括至少一個(gè)存儲(chǔ)器芯片的至少一個(gè)虛擬存儲(chǔ)器設(shè)備； 將命令從所述存儲(chǔ)器控制器發(fā)送(904)到所述存儲(chǔ)器模塊的多路分配器寄存器，所述命令標(biāo)識(shí)所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備的存儲(chǔ)器芯片；將所述命令從所述多路分配器寄存器發(fā)送(906)到在所述命令中標(biāo)識(shí)的所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備的該至少一個(gè)存儲(chǔ)器芯片；以及基于能量效率需求和/或系統(tǒng)性能的改變重新配置(908)所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備。
12.如權(quán)利要求11所述的方法，還包括在存儲(chǔ)器控制器處準(zhǔn)備(903)命令，以包括所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備的地址。
13.如權(quán)利要求11所述的方法，其中，配置所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備還包括以下中的一個(gè)在應(yīng)用的運(yùn)行時(shí)間期間確定每虛擬存儲(chǔ)器設(shè)備需要的存儲(chǔ)器芯片的數(shù)量； 在引導(dǎo)期間確定每虛擬存儲(chǔ)器設(shè)備需要的存儲(chǔ)器芯片的數(shù)量；以及由計(jì)算機(jī)系統(tǒng)操作者確定每虛擬存儲(chǔ)器設(shè)備需要的存儲(chǔ)器芯片的數(shù)量。
14.如權(quán)利要求11所述的方法，其中，重新配置所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備還包括 在重新配置所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備之前，臨時(shí)存儲(chǔ)所述至少一個(gè)虛擬存儲(chǔ)器設(shè)備中已經(jīng)存儲(chǔ)的數(shù)據(jù)，以及然后將所述數(shù)據(jù)存儲(chǔ)在該至少一個(gè)重新配置的虛擬存儲(chǔ)器設(shè)備中。
全文摘要
本發(fā)明各個(gè)實(shí)施例涉及多核存儲(chǔ)器模塊。在一個(gè)實(shí)施例中，存儲(chǔ)器模塊(500)包括存儲(chǔ)器芯片；以及多路分配器寄存器(502)，其電子地連接到每一個(gè)所述存儲(chǔ)器芯片和存儲(chǔ)器控制器。所述存儲(chǔ)器控制器根據(jù)變化的性能和/或能量效率需求將所述存儲(chǔ)器芯片中的一個(gè)或多個(gè)分組為至少一個(gè)虛擬存儲(chǔ)器設(shè)備。所述多路分配器寄存器(502)被配置為接收標(biāo)識(shí)所述虛擬存儲(chǔ)器設(shè)備中的一個(gè)的命令，并且將所述命令發(fā)送到標(biāo)識(shí)的虛擬存儲(chǔ)器設(shè)備的存儲(chǔ)器芯片。在特定實(shí)施例中，所述存儲(chǔ)器芯片可以是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器芯片。
文檔編號(hào)G11C8/00GK102177551SQ200880131477
公開日2011年9月7日 申請(qǐng)日期2008年8月8日 優(yōu)先權(quán)日2008年8月8日
發(fā)明者N·P·朱皮, R·S·施賴伯, 安廷鎬 申請(qǐng)人:惠普開發(fā)有限公司