專利名稱：可降低易失性存儲器的電能消耗的方法及其相關(guān)裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用以降低一易失性存儲器的電能消耗的方法及其相關(guān)裝置，尤其
是涉及一種可以大幅降低該易失性存儲器操作于待機(jī)狀態(tài)時漏電流水平的方法及其相關(guān) 裝置。
背景技術(shù)：
在當(dāng)今許多的電子產(chǎn)品中，低功率動態(tài)隨機(jī)存取存儲器(Low PowerDRAM)扮演著 很重要的角色。使用低功率動態(tài)隨機(jī)存取存儲器有許多好處，例如，電池的使用時間可以 大幅增加，可以節(jié)省使用成本，又可以保護(hù)自然資源等等。動態(tài)隨機(jī)存取存儲器中的待機(jī) 電流(Standby Current)，是指動態(tài)隨機(jī)存儲器處于待機(jī)狀態(tài)時所消耗的電流水平。依照 聯(lián)合電子裝置工程協(xié)會(Joint Electronic Device Engineering Council, JEDEC)所制 定的Idd6(待機(jī)狀態(tài)直流電電流電平)標(biāo)準(zhǔn)中的規(guī)定，動態(tài)存儲器于待機(jī)狀態(tài)時所消耗的 電流水平，其上限值必須在500 A左右，如此低的待機(jī)電流使得設(shè)計低功率動態(tài)隨機(jī)存儲 器成為非常困難的挑戰(zhàn)。在眾多的設(shè)計問題中，如何降低字線至位線短路(Wordline to Bitline Short,簡稱為WL2BL Short)的影響是一個非常重要的項目。因?yàn)閯討B(tài)存儲器的 制造過程中，動態(tài)隨機(jī)存儲器若含有字線與位線短路的缺陷，動態(tài)存儲器于待機(jī)狀態(tài)所消 耗的電流將大幅增加。 字線至位線短路缺陷導(dǎo)致待機(jī)電流過大，其與動態(tài)存儲器的結(jié)構(gòu)與存儲器存 取(Memory Access)功能有著密切的關(guān)連性。這些功能包括存儲器數(shù)據(jù)更新(Memory Refresh)、存儲器數(shù)據(jù)讀取(Memory Read)以及存儲器數(shù)據(jù)寫入(Memory Write)等動作， 這些動作可以分別由存儲器數(shù)據(jù)更新命令(Memory Refresh Command)、存儲器數(shù)據(jù)讀取 命令(Memory Read Command)以及存儲器數(shù)據(jù)寫入命令(Memory Write Command)執(zhí)行。 執(zhí)行這些命令，首先是某一個字線(Wordline)被選取，也就是這個字線的電壓先被提升到 高電壓，這個高電壓是由存儲器裝置中的電荷泵電路(Charge Pump Circuit)所產(chǎn)生。所 有相對于這字線的存儲器單元(Memory Cell)中的數(shù)據(jù)晶體管(Data Transistor)同時 被導(dǎo)通。也使得所有被字線的高電平電壓所導(dǎo)通的存儲器單元電容中的電荷得以傳輸?shù)?各自所屬的位線(Bitline)上。請參考圖l，圖1為一動態(tài)存儲器位線陣列結(jié)構(gòu)(Bitline Array Structure) 10的示意圖。動態(tài)存儲器位線陣列結(jié)構(gòu)10包含有一第一位線陣列結(jié) 構(gòu)100、一感知放大器(Sense Amplifier) 102、一第二位線陣列結(jié)構(gòu)104、一第一位線平衡 電路(Bitline Equalizing Circuit) 106、一第二位線平衡電路108、一感知節(jié)點(diǎn)致能電路 (Sense Node Activation Circuit) 110、一第一復(fù)用器112 (Multiplexer)、一第二復(fù)用器 114以及位線電源管控元件MEQ1、 MEQ2。第一和第二位線平衡電路106、 108分別與位線電 源管控元件(Bitline Voltage Provider)MEQ1 、 MEQ2相連接，用來提供平衡電壓給位線陣 列100U04的位線電路。VEQLG是動態(tài)存儲器的一個全域訊號(GlobalSignal)，用來控制 電源管控元件，當(dāng)VEQLG處于高電壓時，位線平衡電壓VBLEQ即被用來提供平衡電壓給動態(tài) 存儲器的每一條位線。為了清楚解釋位線陣列與感知放大器的運(yùn)作原理，請參考圖2。
4
圖2是根據(jù)圖1的位線陣列結(jié)構(gòu)的一建構(gòu)示意圖。其中，為清楚解釋位線陣列結(jié) 構(gòu)的操作原理，僅第一位線陣列100、感知放大器102、第一位線平衡電路106以及感知節(jié)點(diǎn) 致能電路110在圖中提出，并予以特別說明。第一位線陣列100包含有一個作為范例的存 儲器單元，其中包含晶體管M1以及電容C1。首先，位線陣列被充電至被稱為位線平衡電壓 (BitlineEqualizing Voltage) VBLEQ的中間電壓值。每當(dāng)字線的電壓被拉升到高電平時， 存儲器單元中的晶體管Ml被導(dǎo)通，電容Cl中的電荷在位線上產(chǎn)生一個小的電壓差擾動。這 個小的電壓擾動促使位線的電壓略高于或者略低于平衡電壓VBLEQ，而這個小的電壓擾動 被感知放大器放大。感知放大器包含有一個N型鎖存電路(N-latch)以及一個P型鎖存電 路(P-latch)。其中，N型鎖存電路包含有兩個N型場效晶體管MN1、MN2， P型鎖存電路包 含有兩個P型場效晶體管MP1、MP2。感知放大器102被設(shè)計用來作為一個雙穩(wěn)定狀態(tài)的存 儲裝置。從一開始，感知放大器102的初始狀態(tài)為中間電壓值VBLEQ，而其最終將根據(jù)位線 的電壓，趨近于兩個穩(wěn)定狀態(tài)的其中之一。感知放大器102的功能也受到感知節(jié)點(diǎn)致能電 路110的控制，感知節(jié)點(diǎn)致能電路IIO用來啟動感知放大器102。感知節(jié)點(diǎn)致能電路110包 含有N型場效晶體管MAN1 MAN5以及P型場效晶體管MAP1。在電容Cl中的電荷開始在 位線100上產(chǎn)生小的電壓擾動時，感知節(jié)點(diǎn)致能電路110被設(shè)計用來啟動感知放大器102。 感知節(jié)點(diǎn)致能電路110幫助感知放大器102放大位線100上的電壓擾動，并使感知放大器 迅速達(dá)到兩個最終穩(wěn)定狀態(tài)的其中之一。當(dāng)執(zhí)行存儲器數(shù)據(jù)更新命令時，感知放大器的最 終穩(wěn)定狀態(tài)將被重新寫入原來的存儲器單元的電容C1中。然后，字線的電壓將回到低電壓 電平(VNWL)，如此便算完成存儲器數(shù)據(jù)更新命令。此外，存儲器數(shù)據(jù)讀取命令與存儲器數(shù)據(jù) 更新命令的不同之處在于，存儲器數(shù)據(jù)讀取命令進(jìn)一步將感知放大器的最終穩(wěn)定狀態(tài)，傳 送到外部電路，而存儲器數(shù)據(jù)寫入命令則是利用外部電壓，強(qiáng)制改變感知放大器102以及 電容C1的狀態(tài)。 請參考圖3，圖3是根據(jù)已知技術(shù)中位線陣列發(fā)生字線至位線短路的結(jié)構(gòu)示意圖。 字線至位線短路是指一個字線和一個位線陣列之間呈現(xiàn)有限值的電阻(理想狀況電阻值 應(yīng)為無窮大)，這種短路現(xiàn)象歸因于存儲器的生產(chǎn)過程發(fā)生的局部失誤，導(dǎo)致字線的多晶硅 與位線之間的邊墻隔離區(qū)(SidewallSpacer)呈現(xiàn)電阻值相對較小，因而導(dǎo)致可以導(dǎo)通微 小的漏電流。因?yàn)橛凶志€至位線短路所引起的漏電流，動態(tài)存儲器的操作功率因而增加。
依照實(shí)驗(yàn)結(jié)果顯示，當(dāng)動態(tài)存儲器在待機(jī)狀態(tài)操作時，字線至位線短路引發(fā)的漏 電流將由電壓VBLEQ(位線平衡電壓)導(dǎo)引到電壓VNWL(字線關(guān)閉狀態(tài)電壓)。請參考圖 4A至圖4C，圖4A至圖4C是根據(jù)已知技術(shù)發(fā)生字線至位線短路時，以虛線表示漏電流由電 壓VBLEQ導(dǎo)引到電壓V麗L的路徑圖，其中 路徑l，經(jīng)由對應(yīng)于發(fā)生字線至位線短路的第一位線陣列100的第一位線平衡電 路106，由其中的電源管控元件MEQ1，流通到電壓V麗L(字線關(guān)閉狀態(tài)電壓)電源端；
路徑2，經(jīng)由感知節(jié)點(diǎn)致能電路IIO，經(jīng)過感知放大器102中的N型鎖存電路 (N-latch)所包含的場效晶體管麗l、麗2，流通到電壓V麗L(字線關(guān)閉狀態(tài)電壓)電源端； 以及 路徑3，經(jīng)由感知節(jié)點(diǎn)致能電路IIO，經(jīng)過感知放大器102中的P型鎖存電路 (P-latch)所包含的場效晶體管MP1、MP2，流通到電壓V麗L(字線關(guān)閉狀態(tài)電壓)電源端。
根據(jù)已知技術(shù)，當(dāng)動態(tài)存儲器發(fā)生字線至位線短路并且處于待機(jī)狀態(tài)時，位線電源管控元件仍然處于導(dǎo)通狀態(tài)。因?yàn)橐阎夹g(shù)中的位線電源管控元件的柵極電壓由一廣域訊號VEQLG控制，沒有辦法針對特定的位線電源管控元件加以關(guān)閉，以阻止漏電流經(jīng)由路徑1流通。同時，根據(jù)已知技術(shù)，復(fù)用器112、114于待機(jī)狀態(tài)時，仍然處于導(dǎo)通狀態(tài)，因此沒有辦法阻止漏電流經(jīng)由路徑2以及路徑3流通。由于復(fù)用器112、 114分別由廣域訊號VMUX1以及VMUX2控制，因此也沒有辦法針對特定的復(fù)用器112、114予以關(guān)閉。比如說，字線至位線短路發(fā)生在第一位線100，位線電源管控元件MEQ1的柵極電壓連結(jié)到廣域訊號VEQLG，第一復(fù)用器所包含的晶體管的柵極連結(jié)到廣域訊號VMUX1，都無法在待機(jī)狀態(tài)時關(guān)閉。漏電流的路徑(路徑1、路徑2、路徑3)仍然持續(xù)導(dǎo)通。 此外，電壓V麗L(字線關(guān)閉狀態(tài)電壓)是由一內(nèi)建的電荷泵電路(ChargePumpCircuit)所產(chǎn)生。這種電路先天上具有效率較低的缺點(diǎn)，內(nèi)部的漏電流經(jīng)由此種電路放大成為較大的外部電流。根據(jù)已知技術(shù)，沒有適當(dāng)?shù)姆椒梢越档痛朔N漏電流。由短路所引起的漏電流將會超過所要求的上限。

發(fā)明內(nèi)容
本發(fā)明的主要目的即在于提供一種用以降低易失性存儲器中的電能消耗的方法及其相關(guān)裝置。 本發(fā)明披露一種用以降低易失性存儲器中的電能消耗的方法，包含有于一位線陣列發(fā)生字線至位線短路，根據(jù)一漏電流控制訊號，關(guān)閉對應(yīng)于該位線陣列的一位線電源管控元件；根據(jù)一讀寫控制訊號，控制對應(yīng)于該位線電源管控元件的多個第一位線陣列與多個感知放大器之間的連結(jié)；根據(jù)該讀寫控制訊號，控制對應(yīng)于該多個第一位線陣列的多個第二位線陣列與多個感知放大器之間的連結(jié)；以及根據(jù)該讀寫控制訊號，提供電源給該多個感知放大器。 本發(fā)明還披露一種用以降低易失性存儲器中的電能消耗的漏電流控制裝置，包含有一漏電流控制單元，用來于一位線陣列發(fā)生字線至位線短路時，根據(jù)一漏電流控制訊號，關(guān)閉對應(yīng)于該位線陣列的一位線電源管控元件；一第一復(fù)用器控制單元，用來根據(jù)一讀寫控制訊號，控制對應(yīng)于該位線電源管控元件的多個第一位線陣列與多個感知放大器之間的連結(jié)；一第二復(fù)用器控制單元，用來根據(jù)該讀寫控制訊號，控制對應(yīng)于該多個第一位線陣列的多個第二位線陣列與多個感知放大器之間的連結(jié)；多個感知電壓控制單元，用來根據(jù)該讀寫控制訊號，提供電源給該多個感知放大器；以及一讀寫控制訊號產(chǎn)生器，用來產(chǎn)生該讀寫控制訊號。


圖1為一動態(tài)存儲器位線陣列結(jié)構(gòu)的示意圖。 圖2是根據(jù)圖1的位線陣列結(jié)構(gòu)的一建構(gòu)示意圖。 圖3是根據(jù)已知技術(shù)中位線陣列發(fā)生字線至位線短路的結(jié)構(gòu)示意圖。 圖4A至圖4C是根據(jù)已知技術(shù)發(fā)生字線至位線短路時，以虛線表示漏電流由電壓
VBLEQ導(dǎo)引到電壓V麗L的路徑圖。 圖5為本發(fā)明實(shí)施例的一位線陣列結(jié)構(gòu)的示意圖。
圖6為本發(fā)明實(shí)施例一漏電流控制流程的示意圖。
圖7為本發(fā)明實(shí)施例位線陣列結(jié)構(gòu)發(fā)生短路的示意圖。
圖8為本發(fā)明實(shí)施例位線陣列結(jié)構(gòu)的示意圖。
圖9為本發(fā)明實(shí)施例的位線陣列在三種不同情況下的漏電流電平。
附圖符號說明10、50位線陣列結(jié)構(gòu)100、500第一位線陣列結(jié)構(gòu)102、502感知放大器104、504第二位線陣列結(jié)構(gòu)106、506第一位線平衡電路108、508第二位線平衡電路110、510感知節(jié)點(diǎn)致能電路112、512第一復(fù)用器114、514第二復(fù)用器516第三位線平衡電路MEQ1、MEQ2、MEQ3 位線電源管控元件
VBLEQ位線平衡電壓麗L字線關(guān)閉狀態(tài)電壓VSENSE、誦X1、VMUX2、VEQLNG訊號字線MN1、MN2、MP1、MP2、 MEN7、 MEN8、 MEN9、 MAPI MAP5、 MAN1 MAN5 !Idd6待機(jī)狀態(tài)直流電電流電平
具體實(shí)施例方式
請參考圖5，圖5為本發(fā)明實(shí)施例的一位線陣列結(jié)構(gòu)50的示意圖。位線結(jié)構(gòu)50能 夠降低非易失性存儲器(如動態(tài)隨機(jī)存取存儲器)的電能消耗，其包含有一第一位線陣列 500、一感知放大器502、一第二位線陣列504、一第一位線平衡電路506、一第二位線平衡電 路508、一感知節(jié)點(diǎn)致能電路510、一第一復(fù)用器512、一第二復(fù)用器514、一第三位線平衡電 路516、位線電源管控元件MEQ1、MEQ2以及一電源管控元件MEQ3。位線電源管控元件MEQ1、 MEQ2由訊號VEQLNG所控制，用來作為提供平衡電壓給第一位線陣列500及第二位線陣列 504的控制開關(guān)。電源管控元件MEQ3由訊號VSENSE所控制，用來作為提供平衡電壓給感 知放大器502的控制開關(guān)。在位線陣列50中，當(dāng)一對應(yīng)于第一位線陣列500的字線被選取 時，第一復(fù)用器512被開啟，以便讓感知放大器502能夠感知并放大第一位線陣列500上的 電壓擾動。在此例中，第二復(fù)用器514保持關(guān)閉狀態(tài)，而第二位線陣列504的電壓也保持在 平衡電壓的電平。同樣的，當(dāng)對應(yīng)于第二位線陣列504的字線被選取時，第二復(fù)用器514被 開啟，以便讓感知放大器502能夠感知并放大第二位線陣列504上的電壓擾動，第一復(fù)用器 512則保持關(guān)閉狀態(tài)，而第一位線陣列500的電壓持續(xù)保持在平衡電壓的電平。在此同時， 連接感知放大器502的第三位線平衡電路516，將在感知放大器502被感知節(jié)點(diǎn)致能電路 510啟動之前，由訊號VSENSE關(guān)閉，使感知放大器502能夠順利進(jìn)行感知與放大位線訊號的 工作。
根據(jù)本發(fā)明，當(dāng)動態(tài)存儲器處于待機(jī)狀態(tài)時，第一復(fù)用器512及第二復(fù)用器514是 不導(dǎo)通的。通過關(guān)閉第一復(fù)用器512及第二復(fù)用器514，可以使感知放大器502與第一位線 陣列500及第二位線陣列504之間的訊號及電壓的連結(jié)完全中斷。為了使感知放大器502 在待機(jī)狀態(tài)時，仍然保持在平衡電壓的電壓電平，第三位線平衡電路516被用來在待機(jī)狀 態(tài)時提供平衡電壓給感知放大器502。因此，經(jīng)由利用位線陣列結(jié)構(gòu)50以及相關(guān)的控制方 法，相關(guān)的存儲器讀取命令便能夠適當(dāng)?shù)膱?zhí)行。 此外，在待機(jī)狀態(tài)時，為了消除字線至位線短路缺陷所引起的漏電流，請參考圖6。 圖6為本發(fā)明實(shí)施例一漏電流控制流程60的示意圖。漏電流控制流程60包含有下列步 驟 步驟600:開始。 步驟602 :于一位線陣列發(fā)生短路，根據(jù)一漏電流控制訊號，關(guān)閉對應(yīng)于該位線陣 列的一位線電源管控元件。 步驟604:根據(jù)一讀寫控制訊號，控制對應(yīng)于該位線電源管控元件的多個第一位 線陣列與多個感知放大器之間的連結(jié)。 步驟606 :根據(jù)該讀寫控制訊號，控制對應(yīng)于該多個第一位線陣列的多個第二位 線陣列與多個感知放大器之間的連結(jié)。
步驟608 :根據(jù)該讀寫控制訊號，提供電源給該多個感知放大器。
步驟610:結(jié)束。 根據(jù)漏電流控制流程60，當(dāng)字線至位線短路缺陷被檢測到時，一個漏電流控制訊 號會被一個用來檢測短路的機(jī)制產(chǎn)生。較佳地，檢測短路的機(jī)制是在存儲器生產(chǎn)流程全部 完成之后，由一個檢測短路的測試程序(TestProcess)執(zhí)行。在短路被檢測出來之后，相對 于該短路的位線電源管控元件將以切斷保險絲的方式，改變此元件的輸入電壓電平，使此 位線電源管控元件被永久地關(guān)閉。如此一來，原先因短路經(jīng)由路經(jīng)1流通的漏電流便可以 被消除。 此外，將第一位線陣列500及第二位線陣列504與感知放大器502之間的連結(jié)中 斷，能夠消除待機(jī)狀態(tài)時經(jīng)由路經(jīng)2與路經(jīng)3流通的漏電流。根據(jù)本發(fā)明，第一位線陣列 500以及第二位線陣列504與感知放大器502之間的連結(jié)，只有在執(zhí)行存儲器讀取命令的時 候才會被導(dǎo)通。本發(fā)明還包含有一個讀寫控制訊號，用來控制位線陣列500、504以及感知 放大器502之間的連結(jié)。當(dāng)存儲器讀取命令被執(zhí)行時，位線陣列500、504以及感知放大器 502之間的連結(jié)被打通，除此之外，位線陣列500、504以及感知放大器502之間的連結(jié)被關(guān) 閉，經(jīng)由此方法，可以消除待機(jī)狀態(tài)時經(jīng)由路經(jīng)2與路經(jīng)3的漏電流。較佳地，本發(fā)明中的 復(fù)用器512、514可以用來控制位線陣列500、504以及感知放大器502之間的連結(jié)。
同時，本發(fā)明中讀寫控制訊號產(chǎn)生器，是根據(jù)存儲器讀取命令以及其它條件來產(chǎn) 生讀寫控制訊號，以控制存儲器裝置的運(yùn)作。通過利用讀寫控制訊號切斷或?qū)ㄎ痪€陣列 500、504以及感知放大器502之間的連結(jié)，本發(fā)明可以消除于待機(jī)狀態(tài)時，經(jīng)由路徑2以及 路徑3的漏電流。同時，當(dāng)存儲器裝置執(zhí)行存儲器讀寫命令時，讀寫控制訊號也可以用來控 制某一個特定的位線陣列與感知放大器之間的導(dǎo)通，讀寫控制訊號也可以用來關(guān)閉供應(yīng)給 感知放大器502的位線平衡電路516。 較佳地，上述所提到的存儲器讀寫命令可以是存儲器讀取命令(MemoryRead
8Command)、存儲器寫入命令(Memory Write Command)以及存儲器更新命令(Memory Refresh Command)。讀寫控制訊號是由讀寫控制訊號產(chǎn)生器(Access Control Signal Generator)所產(chǎn)生，包含有一個VSENSE訊號，用以控制感知放大器的電源管控元件MEQ3。 訊號VMUX1由第一復(fù)用控制器(First Multiplexer Controller)所產(chǎn)生，用來控制第一復(fù) 用器。訊號VMUX2是由第二復(fù)用控制器(Second Multiplexer Controller)所產(chǎn)生，用來 控制第二復(fù)用器。并且，漏電流控制訊號產(chǎn)生器(Local LeakageCobtroller)用來在發(fā)生 字線至位線短路缺陷時，產(chǎn)生漏電流控制訊號，用以關(guān)閉位線電源管控元件?？偠灾?，讀 寫控制訊號產(chǎn)生器、第一復(fù)用控制器、第二復(fù)用控制器、區(qū)域漏電流控制器以及感知電壓供 應(yīng)器共同組成本發(fā)明中的漏電流控制裝置(Leakage Control Device)。
請參考圖7，圖7為本發(fā)明實(shí)施例位線陣列結(jié)構(gòu)50發(fā)生短路的示意圖。如前所述， 存儲器讀寫命令在本發(fā)明實(shí)施例位線陣列結(jié)構(gòu)50可以被正確地執(zhí)行。在位線陣列結(jié)構(gòu)50 中，第一復(fù)用器512以及第二復(fù)用器514在待機(jī)狀態(tài)時將被關(guān)閉，以阻絕短路電流通過。同 時，在待機(jī)狀態(tài)時，平衡電路506、平衡電路508以及平衡電路516各自提供其所屬區(qū)段的平 衡電壓。因此，即使第一復(fù)用器512或者第二復(fù)用器514被關(guān)閉，感知放大器502仍然能夠 經(jīng)由平衡電路516得到平衡電壓。當(dāng)一個對應(yīng)于第一位線陣列500的字線WL被選取時，只 有第一復(fù)用器512被打開，此時感知放大器502已經(jīng)準(zhǔn)備好進(jìn)行感知與放大的工作。同樣 地，當(dāng)一個對應(yīng)于第二位線陣列504的字線WL被選取時，只有第二復(fù)用器514被打開，此時 感知放大器502也已經(jīng)準(zhǔn)備好進(jìn)行感知與放大的工作。 在本發(fā)明中，第一復(fù)用器512以及第二復(fù)用器514在待機(jī)狀態(tài)時將同時被關(guān)閉，用 來阻絕短路電流通過。這樣的設(shè)計與圖l所示已知技術(shù)的位線陣列結(jié)構(gòu)10大不相同。在 已知技術(shù)中，復(fù)用器112、114在待機(jī)狀態(tài)時總是處于打開的狀態(tài)，因此平衡電壓可以同時 分配到第一位線陣列100第二位線陣列104以及感知放大器102。然而，當(dāng)短路缺陷存在 時，打開的復(fù)用器112、114將會提供漏電流流通的路經(jīng)。 值得注意的是，當(dāng)短路缺陷被檢測到時，經(jīng)由路徑1的漏電流可以經(jīng)由關(guān)閉對應(yīng) 于短路位線的電源管控元件而消除。在本發(fā)明中，一旦短路被確認(rèn)，這個有缺陷的部分會被 永久的排除在數(shù)據(jù)讀取的功能之外。同時，短路缺陷所屬的行選擇線電路(Column Select Line、CSL)中的存儲器單元，都會被預(yù)留的行選擇線電路所取代。因此，不是只有發(fā)生缺陷 的位線陣列被取代，而是于此位線陣列相連結(jié)的感知放大器以及對應(yīng)的位線陣列都同時被 取代。經(jīng)由此方法，經(jīng)由路徑l的漏電流可以被消除。另一方面，針對存儲器芯片中沒有發(fā) 生缺陷的部分，其對應(yīng)的電源管控元件總是被打開著。較佳地，在本發(fā)明中，電源管控元件 的輸入控制電壓通過平行于位線陣列方向的間隔導(dǎo)線電路(Pitch Circuitry)，并經(jīng)由上 層金屬層，傳送到相對應(yīng)的N型場效晶體管所構(gòu)建的位線陣列電源管控元件。
請參考圖8，圖8為本發(fā)明實(shí)施例位線陣列結(jié)構(gòu)的示意圖。連接感知放大器的平 衡電路包含有晶體管MEN7、MEN8、MEN9以及一電源管控元件MEQ3。其余采用位線陣列結(jié)構(gòu) 10的元件。其中，用來產(chǎn)生讀寫控制訊號VSENSE、 VMUX1以及VMUX2的讀寫控制訊號產(chǎn)生 器(未示于圖中)，與存儲器裝置中的系統(tǒng)控制器整合在一起。 請參考圖9，圖9為本發(fā)明實(shí)施例的位線陣列在三種不同情況下的漏電流電平。其 中，漏電流的大小用來顯示本發(fā)明的用途。首先，電流電平為30iiA，此時電源管控元件以及 復(fù)用器512、514都處于開啟的狀態(tài)。其次，如果關(guān)閉電源管控元件可以使漏電流降低多個pA。再其次，如將電源管控元件以及復(fù)用器512、514都關(guān)閉，漏電流將明顯下降，并且最終 趨近于0iiA。 在本發(fā)明中，為了降低經(jīng)由路徑2以及路徑3的漏電流，用來連結(jié)感知放大器502 與第一位線陣列500及第二位線陣列504之間的復(fù)用器512、514必須在待機(jī)狀態(tài)時加以關(guān) 閉。為了能夠正確地執(zhí)行存儲器讀寫命令，復(fù)用器512、514的功能有如隔離裝置，用來控制 位線陣列以及感知放大器之間的連結(jié)。根據(jù)本發(fā)明，經(jīng)由導(dǎo)入前述的控制機(jī)制，待機(jī)狀態(tài)的 漏電流可以被降低到令人滿意的電平，并且能夠使存儲器讀寫命令正確地執(zhí)行。
總而言之，因字線至位線短路而失效的存儲器部分電路，經(jīng)由關(guān)閉位線平衡電路 的晶體管，使其與動態(tài)存儲器的電源網(wǎng)絡(luò)脫離。首先，針對被短路直接影響的部分電路，電 源管控元件被關(guān)閉(柵極電壓被連接到電壓VNWL)。沒有被短路直接影響的部分電路，電 源管控元件繼續(xù)導(dǎo)通。因短路而失效的部分電路，將由預(yù)留的電路所取代。其次，提供專用 的平衡電路給感知放大器使用；因?yàn)槿绱?，?dāng)復(fù)用器被關(guān)閉時，感知放大器仍能保持在平衡 電壓，并且在復(fù)用器再次被開啟時，保證正常工作。當(dāng)存儲器在執(zhí)行正常的讀寫工作時，當(dāng) 對應(yīng)于第一位線陣列的字線WL被選取時，只有第一復(fù)用器被打開，第二復(fù)用器保持關(guān)閉狀 態(tài)，此時提供感知放大器平衡電壓的電源管控晶體管也會關(guān)閉。同樣地，當(dāng)對應(yīng)于第二位線 陣列的字線WL被選取時，只有第二復(fù)用器被打開，第一復(fù)用器保持關(guān)閉狀態(tài)，同樣地，提供 感知放大器平衡電壓的電源管控晶體管也會關(guān)閉。在待機(jī)狀態(tài)，第一復(fù)用器以及第二復(fù)用 器都被關(guān)閉。與已知技術(shù)相較之下，本發(fā)明增加了一個額外的平衡電路，用來使感知放大器 保持在平衡電壓電平。 以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修 飾，都應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
一種用以降低易失性存儲器的電能消耗的方法，包含有于一位線陣列發(fā)生字線至位線短路時，根據(jù)一漏電流控制訊號，關(guān)閉對應(yīng)于該位線陣列的一位線電源管控元件；根據(jù)一讀寫控制訊號，控制對應(yīng)于該位線電源管控元件的多個第一位線陣列與多個感知放大器之間的連結(jié)；根據(jù)該讀寫控制訊號，控制對應(yīng)于該多個第一位線陣列的多個第二位線陣列與多個感知放大器之間的連結(jié)；以及根據(jù)該讀寫控制訊號，提供電源給該多個感知放大器。
2. 如權(quán)利要求1所述的用以降低易失性存儲器的電能消耗的方法，還包含有檢測字線 至位線短路，用來產(chǎn)生該漏電流控制訊號。
3. 如權(quán)利要求1所述的用以降低易失性存儲器的電能消耗的方法，其中該讀寫控制訊 號對應(yīng)于一存儲器待機(jī)狀態(tài)。
4. 如權(quán)利要求3所述的用以降低易失性存儲器的電能消耗的方法，其中控制對應(yīng)于該 位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)是關(guān)閉對應(yīng)于 該位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)。
5. 如權(quán)利要求3所述的用以降低易失性存儲器的電能消耗的方法，其中控制對應(yīng)于該 多個第一位線陣列的該多個第二位線陣列與該多個感知放大器之間的連結(jié)是關(guān)閉對應(yīng)于 該多個第一位線陣列的該多個第二位線陣列與該多個感知放大器之間的連結(jié)。
6. 如權(quán)利要求3所述的用以降低易失性存儲器的電能消耗的方法，其中該根據(jù)該讀寫 控制訊號，提供電源給該多個感知放大器是指輸出電能給該多個感知放大器。
7. 如權(quán)利要求1所述的用以降低易失性存儲器的電能消耗的方法，其中該讀寫控制訊 號對應(yīng)于一存儲器讀寫命令。
8. 如權(quán)利要求7所述的用以降低易失性存儲器的電能消耗的方法，其中控制對應(yīng)于該 位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)是開啟對應(yīng)于 該位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)。
9. 如權(quán)利要求7所述的用以降低易失性存儲器的電能消耗的方法，其中控制對應(yīng)于該 多個第一位線陣列的該多個第二位線陣列與該多個感知放大器之間的連結(jié)是開啟對應(yīng)于 該多個第一位線陣列的該多個第二位線陣列與該多個感知放大器之間的連結(jié)。
10. 如權(quán)利要求7所述的用以降低易失性存儲器的電能消耗的方法，其中根據(jù)該讀寫 控制訊號提供電源給該多個感知放大器是停止輸出電能給該多個感知放大器。
11. 一種用以降低易失性存儲器的電能消耗的漏電流控制裝置，包含有一漏電流控制單元，用來于一位線陣列發(fā)生字線至位線短路時，根據(jù)一漏電流控制訊 號，關(guān)閉對應(yīng)于該位線陣列的一位線電源管控元件；一第一復(fù)用器控制單元，用來根據(jù)一讀寫控制訊號，控制對應(yīng)于該位線電源管控元件 的多個第一位線陣列與多個感知放大器之間的連結(jié)；一第二復(fù)用器控制單元，用來根據(jù)該讀寫控制訊號，控制對應(yīng)于該多個第一位線陣列 的多個第二位線陣列與多個感知放大器之間的連結(jié)；多個感知電壓控制單元，用來根據(jù)該讀寫控制訊號，提供電源給該多個感知放大器；以及一讀寫控制訊號產(chǎn)生器，用來產(chǎn)生該讀寫控制訊號。
12. 如權(quán)利要求11所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，還包含有一檢測器，用來檢測字線至位線短路，以產(chǎn)生該漏電流控制訊號。
13. 如權(quán)利要求11所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該讀寫控制訊號對應(yīng)于一存儲器待機(jī)狀態(tài)。
14. 如權(quán)利要求13所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該第一復(fù)用器控制單元關(guān)閉對應(yīng)于該位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)，以控制對應(yīng)于該位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)。
15. 如權(quán)利要求13所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該第二復(fù)用器控制單元關(guān)閉對應(yīng)于該多個第一位線陣列的該多個第二位線陣列與該多個感知放大器的間的連結(jié)，以控制對應(yīng)于該多個第一位線陣列的該多個第二位線陣列與該多個感知放大器之間的連結(jié)。
16. 如權(quán)利要求13所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該多個感知電壓控制單元輸出電能給該多個感知放大器。
17. 如權(quán)利要求11所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該讀寫控制訊號對應(yīng)于一存儲器讀寫命令。
18. 如權(quán)利要求17所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該第一復(fù)用器控制單元開啟對應(yīng)于該位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)，以控制對應(yīng)于該位線電源管控元件的該多個第一位線陣列與該多個感知放大器之間的連結(jié)。
19. 如權(quán)利要求17所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該第二復(fù)用器控制單元開啟對應(yīng)于該多個第一位線陣列的該多個第二位線陣列與該多個感知放大器之間的連結(jié)。
20. 如權(quán)利要求17所述的用以降低易失性存儲器的電能消耗的漏電流控制裝置，其中該多個感知電壓控制單元停止輸出電能給該多個感知放大器。
全文摘要
本發(fā)明關(guān)于可降低易失性存儲器的電能消耗的方法及其相關(guān)裝置。其中該用以降低易失性存儲器中的電能消耗的方法，包含有于一位線陣列發(fā)生字線至位線短路時，根據(jù)一漏電流控制訊號，關(guān)閉對應(yīng)于該位線陣列的一位線電源管控元件；根據(jù)一讀寫控制訊號，控制對應(yīng)于該位線電源管控元件的多個第一位線陣列與多個感知放大器之間的連結(jié)；根據(jù)該讀寫控制訊號，控制對應(yīng)于該多個第一位線陣列的多個第二位線陣列與多個感知放大器之間的連結(jié)；以及根據(jù)該讀寫控制訊號，提供電源給該多個感知放大器。
文檔編號G11C7/08GK101714400SQ20091000735
公開日2010年5月26日 申請日期2009年2月17日 優(yōu)先權(quán)日2008年10月1日
發(fā)明者裴睿其 申請人:南亞科技股份有限公司