專(zhuān)利名稱：一種帶影子非揮發(fā)存儲(chǔ)器的cam/tcam的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于內(nèi)容尋址存儲(chǔ)器(Content Addressable Memory，CAM)領(lǐng)域，具體涉及 一種帶影子非揮發(fā)存儲(chǔ)陣列(Shadow Nonvolatile Memroy Array)的內(nèi)容尋址存儲(chǔ)器或者 三態(tài)內(nèi)容尋址存儲(chǔ)器(Ternary Content Addressable Memory，TCAM)。
背景技術(shù)：
內(nèi)容尋址存儲(chǔ)器(CAM)是一種根據(jù)外部輸入的數(shù)據(jù)、對(duì)外部輸入數(shù)據(jù)與內(nèi)部存儲(chǔ) 數(shù)據(jù)相比較然后根據(jù)比較結(jié)果輸出地址的存儲(chǔ)器，其廣泛應(yīng)用于數(shù)據(jù)檢索、查找表、數(shù)據(jù)壓 縮等。內(nèi)容尋址存儲(chǔ)器單元一般包括存儲(chǔ)功能單元、比較單元、字線(WordLine，WL)、位 線(Bit Line)、源線(Source Line, SL)和匹配線(Match Line, ML) 現(xiàn)有技術(shù)的內(nèi)容尋址 存儲(chǔ)器單元中，主要以靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)和動(dòng)態(tài)隨機(jī)存儲(chǔ)器(DRAM)作為存儲(chǔ)功能單 元。一般情況下，兩個(gè)內(nèi)容尋址存儲(chǔ)器單元可以組成形成一個(gè)三態(tài)內(nèi)容尋址存儲(chǔ)器(TCAM)， 其可以支持三種邏輯狀態(tài):0、1或者X，X即不關(guān)心態(tài)(Don，t care)。圖1所示為現(xiàn)有技術(shù)的基于SRAM的CAM單元結(jié)構(gòu)示意圖，該SRAM-TCAM中，當(dāng)BL 中輸入的數(shù)據(jù)(也即搜索數(shù)據(jù))與SRAM存儲(chǔ)單元21存儲(chǔ)的數(shù)據(jù)相同時(shí)，比較模塊22中的 兩個(gè)MOS管均有一個(gè)會(huì)關(guān)斷，ML電位為高電平，匹配結(jié)果被指示；反之，當(dāng)BL中輸入的數(shù)據(jù) 與DRAM存儲(chǔ)單元21存儲(chǔ)的數(shù)據(jù)不相同時(shí)，比較模塊22中的兩個(gè)MOS管均導(dǎo)通，ML電位為 低電平，搜索結(jié)果不匹配被指示。圖2所示為現(xiàn)有技術(shù)的基于SRAM的TCAM單元結(jié)構(gòu)示意圖，該TCAM單元是由圖1 所示的兩個(gè)CAM單元11、12組合而成，其中左邊的CAM單元11存儲(chǔ)數(shù)據(jù)“0”、右邊的CAM單 元12存儲(chǔ)數(shù)據(jù)“0”時(shí)，代表該TCAM單元存儲(chǔ)數(shù)據(jù)“X” ；左邊的CAM單元11存儲(chǔ)數(shù)據(jù)“0”、 右邊的CAM單元12存儲(chǔ)數(shù)據(jù)“1”時(shí)，代表該TCAM單元存儲(chǔ)數(shù)據(jù)“1” ；左邊的CAM單元11 存儲(chǔ)數(shù)據(jù)“1”、右邊的CAM單元12存儲(chǔ)數(shù)據(jù)“0”時(shí)，代表該TCAM單元存儲(chǔ)數(shù)據(jù)“0”;左邊的 CAM單元11存儲(chǔ)數(shù)據(jù)“ 1 ”、右邊的CAM單元12存儲(chǔ)數(shù)據(jù)“ 1，，時(shí)，代表該TCAM單元為失效模 式。圖3所示為現(xiàn)有技術(shù)的基于DRAM的CAM單元結(jié)構(gòu)示意圖。當(dāng)BL中輸入的數(shù)據(jù) (也即搜索數(shù)據(jù))與DRAM存儲(chǔ)單元31存儲(chǔ)的數(shù)據(jù)相同時(shí)，比較模塊32中的兩個(gè)MOS管均 有一個(gè)會(huì)關(guān)斷，ML電位為高電平，匹配結(jié)果被指示；反之，當(dāng)BL中輸入的數(shù)據(jù)與DRAM存儲(chǔ) 單元31存儲(chǔ)的數(shù)據(jù)不相同時(shí)，比較模塊32中的兩個(gè)MOS管均導(dǎo)通，ML電位為低電平，不匹 配結(jié)果被指示。圖4所示為現(xiàn)有技術(shù)的基于DRAM的TCAM單元結(jié)構(gòu)示意圖。該TCAM單元是由圖3 所示的兩個(gè)CAM單元13、14組合而成，其中左邊的CAM單元13存儲(chǔ)數(shù)據(jù)“0”、右邊的CAM單 元14存儲(chǔ)數(shù)據(jù)“0”時(shí)，代表該TCAM單元存儲(chǔ)數(shù)據(jù)“X” ；左邊的CAM單元13存儲(chǔ)數(shù)據(jù)“0”、 右邊的CAM單元14存儲(chǔ)數(shù)據(jù)“ 1”時(shí)，代表該TCAM單元存儲(chǔ)數(shù)據(jù)“ 1 ” ；左邊的CAM單元13 存儲(chǔ)數(shù)據(jù)“1”、右邊的CAM單元14存儲(chǔ)數(shù)據(jù)“0”時(shí)，代表該TCAM單元存儲(chǔ)數(shù)據(jù)“0”;左邊的CAM單元13存儲(chǔ)數(shù)據(jù)“ 1 ”、右邊的CAM單元14存儲(chǔ)數(shù)據(jù)“ 1，，時(shí)，代表該TCAM單元為失效模式。相比圖1、圖2所示基于SRAM的CAM/TCAM單元，圖3、圖4所示的基于DRAM的CAM/ TCAM單元具有速度更快、能耗更小、單元面積小的優(yōu)點(diǎn)。但是，我們同時(shí)也注意到，CAM/TCAM 單元中的DRAM存儲(chǔ)單元中的電容需要?jiǎng)討B(tài)保持刷新操作來(lái)存儲(chǔ)數(shù)據(jù)，而用于刷新操作的 外圍電路相對(duì)復(fù)雜，占用了芯片的面積。進(jìn)一步，我們可以注意到，以上所示的CAM/TCAM均具有揮發(fā)性(Volatile，斷電后 數(shù)據(jù)不保持)存儲(chǔ)的特點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是，解決現(xiàn)有技術(shù)的基于SRAM和DRAM的CAM中的揮發(fā) 性存儲(chǔ)的問(wèn)題。為解決上述技術(shù)問(wèn)題，本發(fā)明提供的內(nèi)容尋址存儲(chǔ)器包括地址發(fā)生器、基于DRAM 或SRAM的內(nèi)容可尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列，所述地址發(fā)生器產(chǎn)生的地址信 號(hào)輸入至內(nèi)容可尋址存儲(chǔ)器陣列或影子非揮發(fā)存儲(chǔ)器陣列，影子非揮發(fā)存儲(chǔ)器陣列根據(jù)地 址關(guān)系對(duì)應(yīng)存儲(chǔ)內(nèi)容可尋址存儲(chǔ)器陣列中的數(shù)據(jù)。根據(jù)本發(fā)明提供的內(nèi)容尋址存儲(chǔ)器，其中，所述地址發(fā)生器、基于DRAM或SRAM的 內(nèi)容可尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列集成于同一芯片上。所述影子非揮發(fā)存儲(chǔ) 器陣列的存儲(chǔ)器單元可以是EEPR0M、FLASH、相變存儲(chǔ)器、磁阻隨機(jī)存儲(chǔ)器、鐵電存儲(chǔ)器或者 電阻隨機(jī)存儲(chǔ)器。根據(jù)本發(fā)明提供的內(nèi)容尋址存儲(chǔ)器，作為基于SRAM的內(nèi)容可尋址存儲(chǔ)器陣列的 實(shí)施例中，基于SRAM的內(nèi)容可尋址存儲(chǔ)器陣列的內(nèi)容可尋址存儲(chǔ)器單元包括六管SRAM存 儲(chǔ)單元和置于匹配線和地之間的兩個(gè)比較單元。所述SRAM存儲(chǔ)單元包括四個(gè)MOS管等效 組成的第一反相器和第二反相器和兩個(gè)第三MOS管，反相器的兩端各通過(guò)一個(gè)第三MOS管 連接于位線，通過(guò)字線控制第三MOS管的導(dǎo)通或者關(guān)斷；所述比較單元包括串聯(lián)的第一MOS 管和第二 MOS管，所述反相器的兩端的電位控制第一 MOS管的導(dǎo)通或者關(guān)斷，源線的電位控 制第二 MOS管的導(dǎo)通或者關(guān)斷。所述影子非揮發(fā)存儲(chǔ)器陣列的存儲(chǔ)器單元是包括相變存儲(chǔ) 電阻和MOS選通管的相變存儲(chǔ)器，所述反相器的一端通過(guò)位線BL連接于一個(gè)相變存儲(chǔ)器單 元、另一端通過(guò)位線BL連接于另一個(gè)相變存儲(chǔ)器單元，所述相變存儲(chǔ)器單元用于對(duì)應(yīng)存儲(chǔ) 反相器兩端的電位。所述相變存儲(chǔ)電阻為高阻態(tài)時(shí)，代表相變存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“ 1 ”，與 相變存儲(chǔ)器單元連接的位線置高電位；所述相變存儲(chǔ)電阻為低阻態(tài)時(shí)，代表相變存儲(chǔ)器單 元存儲(chǔ)數(shù)據(jù)“0”，與相變存儲(chǔ)器單元連接的位線置低電位。所述基于SRAM的內(nèi)容可尋址存 儲(chǔ)器陣列和所述影子非揮發(fā)存儲(chǔ)器陣列通過(guò)共同的行譯碼器和列譯碼器的輸入信號(hào)實(shí)現(xiàn) 寫(xiě)操作。本發(fā)明同時(shí)提供一種三態(tài)內(nèi)容尋址存儲(chǔ)器，其包括地址發(fā)生器、基于DRAM或SRAM 的三態(tài)內(nèi)容尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列，所述地址發(fā)生器產(chǎn)生的地址信號(hào)輸 入至三態(tài)內(nèi)容尋址存儲(chǔ)器陣列或影子非揮發(fā)存儲(chǔ)器陣列，影子非揮發(fā)存儲(chǔ)器陣列根據(jù)地址 關(guān)系對(duì)應(yīng)存儲(chǔ)內(nèi)容可尋址存儲(chǔ)器陣列中的數(shù)據(jù)。根據(jù)本發(fā)明提供的三態(tài)內(nèi)容尋址存儲(chǔ)器，其中，所述地址發(fā)生器、基于DRAM或SRAM的三態(tài)內(nèi)容尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列集成于同一芯片上。所述影子非 揮發(fā)存儲(chǔ)器陣列的存儲(chǔ)器單元是EEPROM、FLASH、相變存儲(chǔ)器、磁阻隨機(jī)存儲(chǔ)器、鐵電存儲(chǔ) 器、電阻隨機(jī)存儲(chǔ)器之一。根據(jù)本發(fā)明提供的三態(tài)內(nèi)容尋址存儲(chǔ)器，作為基于DRAM的三態(tài)內(nèi)容尋址存儲(chǔ)器 陣列的實(shí)施例中，所基于DRAM的內(nèi)容可尋址存儲(chǔ)器陣列的內(nèi)容可尋址存儲(chǔ)器單元包括兩 個(gè)DRAM存儲(chǔ)單元和置于匹配線和地之間的兩個(gè)比較單元。所述DRAM存儲(chǔ)單元包括一個(gè)第 四MOS選通管和一個(gè)電容，通過(guò)字線控制第四MOS管的導(dǎo)通或者關(guān)斷；所述比較單元包括串 聯(lián)的第一 MOS管和第二 MOS管，所述電容的非接地端的電位控制第一 MOS管的導(dǎo)通或者關(guān) 斷，源線的電位控制第二 MOS管的導(dǎo)通或者關(guān)斷。所述影子非揮發(fā)存儲(chǔ)器陣列的存儲(chǔ)器單 元是包括相變存儲(chǔ)電阻和MOS選通管的相變存儲(chǔ)器，所述DRAM單元的電容的非接地端通過(guò) 位線連接于相變存儲(chǔ)器單元，所述相變存儲(chǔ)器單元用于對(duì)應(yīng)存儲(chǔ)電容的非接地端的電位。 所述相變存儲(chǔ)電阻為高阻態(tài)時(shí)，代表相變存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“ 1”，與相變存儲(chǔ)器單元連接 的位線置高電位；所述相變存儲(chǔ)電阻為低阻態(tài)時(shí)，代表相變存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“0”，與相 變存儲(chǔ)器單元連接的位線置低電位。所述基于DRAM的三態(tài)內(nèi)容尋址存儲(chǔ)器陣列和所述影 子非揮發(fā)存儲(chǔ)器陣列通過(guò)共同的行譯碼器和列譯碼器的輸入信號(hào)實(shí)現(xiàn)數(shù)據(jù)寫(xiě)操作。其中， 所述DRAM中的電容為寄生等效電容；所述寄生等效電容是第四MOS選通管的柵電容或者擴(kuò) 散電容?；贒RAM的三態(tài)內(nèi)容尋址存儲(chǔ)器陣列的實(shí)施例相對(duì)于基于SRAM的三態(tài)內(nèi)容尋址 存儲(chǔ)器陣列的實(shí)施例，具有芯片面積小、功耗低、速度快的特點(diǎn)。本發(fā)明的技術(shù)效果是，本發(fā)明提供的CAM或者TCAM，通過(guò)增加影子非揮發(fā)存儲(chǔ)陣 列，使該發(fā)明的CAM或者TCAM具有非揮發(fā)存儲(chǔ)特點(diǎn)。


圖1是現(xiàn)有技術(shù)的基于SRAM的CAM單元結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)的基于SRAM的TCAM單元結(jié)構(gòu)示意圖；圖3是現(xiàn)有技術(shù)的基于DRAM的CAM單元結(jié)構(gòu)示意圖；圖4是現(xiàn)有技術(shù)的基于DRAM的TCAM單元結(jié)構(gòu)示意圖；圖5是本發(fā)明提供的三態(tài)內(nèi)容尋址存儲(chǔ)器的實(shí)施例示意框圖；圖6是DRAM-TCAM單元與相變存儲(chǔ)器單元的連接關(guān)系示意圖；圖7是圖6所示實(shí)施例TCAM的寫(xiě)操作的列表圖8是圖6所示實(shí)施例TCAM的讀操作的列表圖9是圖6所示實(shí)施例TCAM的尋址操作的列表圖10是DRAM-TCAM單元與相變存儲(chǔ)器單元的連接關(guān)系的又一實(shí)施例示意圖；圖11是本發(fā)明提供的內(nèi)容尋址存儲(chǔ)器的實(shí)施例示意框圖；圖12是SRAM-CAM單元與相變存儲(chǔ)器單元的連接關(guān)系示意圖。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)一步 的詳細(xì)描述。圖5所示為本發(fā)明提供的三態(tài)內(nèi)容尋址存儲(chǔ)器的實(shí)施例示意框圖。如圖5所示
6方框示意圖，該三態(tài)內(nèi)容尋址存儲(chǔ)器100主要包括地址發(fā)生器110、基于DRAM或SRAM的 TCAM陣列120和影子非揮發(fā)存儲(chǔ)器陣列(Shadow Nonvolatile Memory Array) 130?；?于DRAM的TCAM陣列是由背景技術(shù)的圖4(TCAM單元)所示的存儲(chǔ)單元以行和列的形式 排列形成，基于SRAM的TCAM陣列是由背景技術(shù)的圖2(TCAM單元)所示的存儲(chǔ)單元以 行和列的形式排列形成。影子非揮發(fā)存儲(chǔ)器陣列130可以是EEPROM、FLASH、相變存儲(chǔ)器 (Phase Change Memory)、磁阻隨機(jī)存儲(chǔ)器(Magnetic Random Access Memory)、鐵電存儲(chǔ)器 (Ferroelectronics Memory)、電阻隨機(jī)存儲(chǔ)器(Resistive Random Access Memory)等各 種非揮發(fā)存儲(chǔ)器單元排列形成的陣列。影子非揮發(fā)存儲(chǔ)器陣列130根據(jù)地址關(guān)系對(duì)應(yīng)存儲(chǔ) TCAM陣列120中的數(shù)據(jù)，即影子非揮發(fā)存儲(chǔ)器陣列130中按地址寫(xiě)入TCAM陣列存儲(chǔ)的數(shù) 據(jù)，例如，TCAM陣列中的某個(gè)TCAM單元的DRAM中存儲(chǔ)兩個(gè)數(shù)據(jù)，這兩個(gè)數(shù)據(jù)同樣分別存儲(chǔ) 在影子非揮發(fā)存儲(chǔ)器陣列中對(duì)應(yīng)地址的兩個(gè)存儲(chǔ)器單元中。地址發(fā)生器110、基于DRAM或 SRAM的TCAM陣列120、影子非揮發(fā)存儲(chǔ)器陣列130通過(guò)SOC (System On Chip)技術(shù)集成于 同一芯片上。在該實(shí)施例中，以影子非揮發(fā)存儲(chǔ)器陣列130中的非揮發(fā)存儲(chǔ)器為相變存儲(chǔ)器為 例，圖6所示為DRAM-TCAM單元與相變存儲(chǔ)器單元的連接關(guān)系示意圖，其中DRAM-TCAM單元 是圖5所示TCAM的TCAM陣列130中的單元，相變存儲(chǔ)器單元是圖5所示影子非揮發(fā)存儲(chǔ)器 陣列120中的單元。如圖6所示，DRAM-TCAM單元包括兩個(gè)DRAM存儲(chǔ)單元41a、41b和兩個(gè) 比較單元42a、42b，DRAM存儲(chǔ)單元41a中的MOS選通管411和DRAM存儲(chǔ)單元41b中的MOS 選通管413的柵極都同時(shí)與同一字線相連接，比較單元包括第一 MOS管(圖中位于較上面 的一個(gè))和第二 MOS管(圖中位于較下面的一個(gè))，第一 MOS管和第二 MOS管串聯(lián)連接，第 一 MOS管的柵極與DRAM存儲(chǔ)單元的電容的非接地端連接，第二 MOS管的柵極與源線連接， 其中42a的第二 MOS管連接于BL，42b的第二 MOS管連接于II。43a、43b為影子非揮發(fā)存儲(chǔ) 器陣列中的兩個(gè)相變存儲(chǔ)器單元；每個(gè)相變存儲(chǔ)器單元包括一個(gè)相變存儲(chǔ)電阻(圖中431 或433)和一個(gè)MOS選通管(圖中432或434)，其中MOS選通管432、434的柵極都同時(shí)連 接于圖中所示的同一字線；與MOS選通管串聯(lián)連接的相變存儲(chǔ)電阻連接于圖中所示的位線 (BL或§乞)。相變存儲(chǔ)器單元43a存儲(chǔ)的數(shù)據(jù)與DRAM-TCAM單元的41a存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)相 同，相變存儲(chǔ)器單元43b存儲(chǔ)的數(shù)據(jù)與DRAM-TCAM單元的41b存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)相同。結(jié)合圖5和圖6所示，對(duì)該實(shí)施例的內(nèi)容尋址存儲(chǔ)器的功能進(jìn)行說(shuō)明。該內(nèi)容尋 址存儲(chǔ)器接收外部命令時(shí)，地址發(fā)生器110產(chǎn)生的地址命令可以同時(shí)輸入至影子非揮發(fā)存 儲(chǔ)器陣列120和內(nèi)容可尋址存儲(chǔ)器陣列130，從而能夠內(nèi)容可尋址存儲(chǔ)器陣列130中的某個(gè) 地址的存儲(chǔ)單元和影子非揮發(fā)存儲(chǔ)器陣列120的某個(gè)地址的存儲(chǔ)單元對(duì)應(yīng)上，例如圖6所 示的相變存儲(chǔ)器單元和DRAM-TCAM單元對(duì)應(yīng)上。圖5所示的內(nèi)容尋址存儲(chǔ)器還包括行譯碼 器和列譯碼器(圖5中未示意給出)，用于對(duì)影子非揮發(fā)存儲(chǔ)器陣列120和內(nèi)容可尋址存儲(chǔ) 器陣列130中寫(xiě)入數(shù)據(jù)，例如，圖4所示的相變存儲(chǔ)器單元43a與DRAM存儲(chǔ)單元41a存儲(chǔ) 的數(shù)據(jù)寫(xiě)入相同數(shù)據(jù)，相變存儲(chǔ)器單元43b與DRAM單元41b寫(xiě)入相同數(shù)據(jù)。需要搜索輸入 的數(shù)據(jù)從SL或者SL輸入至CAM陣列，從CAM陣列的ML中輸出匹配結(jié)果。圖7所示為該實(shí)施例TCAM的寫(xiě)操作的列表，其中數(shù)據(jù)1為DRAM單元41a的存儲(chǔ) 的數(shù)據(jù)狀態(tài)，數(shù)據(jù)2為DRAM單元41b的存儲(chǔ)的數(shù)據(jù)狀態(tài)，當(dāng)數(shù)據(jù)1、數(shù)據(jù)2都寫(xiě)入數(shù)據(jù)“0”、 “0”時(shí)，為“不關(guān)心態(tài)(Don’ t care)”，當(dāng)數(shù)據(jù)1、數(shù)據(jù)2分別寫(xiě)入數(shù)據(jù)“0”、“1”時(shí)，該TCAM單元存儲(chǔ)為“0”，當(dāng)數(shù)據(jù)1、數(shù)據(jù)2分別寫(xiě)入數(shù)據(jù)“1”、“0”時(shí)，該TCAM單元存儲(chǔ)為“1”，當(dāng)數(shù) 據(jù)1、數(shù)據(jù)2分別寫(xiě)入數(shù)據(jù)“1”、“1”時(shí)，該TCAM單元存儲(chǔ)為“失效模式(Invalid Mode)”， 該態(tài)不應(yīng)用。圖8所示為該實(shí)施例TCAM的讀操作的列表，對(duì)DRAM單元41a、41b施加讀操作信 號(hào)，當(dāng)41a、41b分別讀出的數(shù)據(jù)為“0”、“0”時(shí)，為“不關(guān)心態(tài)(Don，t care)，，，當(dāng)41a、41b分 別讀出的數(shù)據(jù)為“0”、“1”時(shí)，該TCAM單元存儲(chǔ)為“0”，當(dāng)41a、41b分別讀出的數(shù)據(jù)為“1”、 “0”時(shí)，該TCAM單元存儲(chǔ)為“1”，當(dāng)41a、41b分別讀出的數(shù)據(jù)為“1”、“1”時(shí)，該TCAM單元存 儲(chǔ)為“失效模式(Invalid Mode)”。圖9所示為該實(shí)施例TCAM的尋址操作的列表，以圖6所示的ML的電平為“H”時(shí)， 表示“匹配”，ML的電平為“L”時(shí)，表示“不匹配”。例如，如果DRAM單元41a、41b分別存儲(chǔ) 的數(shù)據(jù)為“ 0 ”、“ 1”時(shí)，該TCAM單元實(shí)際存儲(chǔ)數(shù)據(jù)為“ 0 ”，當(dāng)從SL輸入目標(biāo)數(shù)據(jù)“ 0 ”時(shí)，SL 輸入的數(shù)據(jù)為“1”，數(shù)據(jù)1、數(shù)據(jù)2分別為“0”、“1”，比較單元42a和42b均有一個(gè)MOS管不 導(dǎo)通，從而ML置高電平，輸入的數(shù)據(jù)與該TCAM單元存儲(chǔ)的數(shù)據(jù)相同，從而可以完成尋址操 作；相反，當(dāng)從SL輸入目標(biāo)數(shù)據(jù)“1”時(shí)，ML置低電平，，輸入的數(shù)據(jù)與該TCAM單元存儲(chǔ)的數(shù) 據(jù)不相同。因此，綜合上述讀、寫(xiě)、尋址操作過(guò)程中，其與影子非揮發(fā)存儲(chǔ)陣列中的相變存儲(chǔ) 器單元43a、43b不相關(guān)，因此影子非揮發(fā)存儲(chǔ)陣列的存在并不影響TCAM存儲(chǔ)陣列的存儲(chǔ)操 作過(guò)程。在以上讀、寫(xiě)、尋址操作過(guò)程之外，需要不停地對(duì)DRAM單元中電容413或414進(jìn)行 不停地刷新使其保持電位，例如，DRAM單元41a存儲(chǔ)數(shù)據(jù)為“1”時(shí)，需要刷新電容413使其 保持在高電位。由于影子存儲(chǔ)器陣列中對(duì)應(yīng)有兩個(gè)存儲(chǔ)單元存儲(chǔ)43a、43b存儲(chǔ)的數(shù)據(jù)分別 與DRAM單元41a、DRAM單元41b存儲(chǔ)的數(shù)據(jù)相同，當(dāng)WL置高電平，使MOS選通管411、412、 431,433導(dǎo)通，DRAM單元41a存儲(chǔ)數(shù)據(jù)為“1”時(shí)，相變存儲(chǔ)電阻431也存儲(chǔ)數(shù)據(jù)“1”，BL連 接相變存儲(chǔ)電阻431的點(diǎn)置于高電位，電容413的非接地端也置高電位，因此，可以刷新電 容413使其保持高電位。因此，相變存儲(chǔ)器單元對(duì)應(yīng)存儲(chǔ)DRAM的電容的非接地端的電位，可 以在DRAM掉電后，重新對(duì)電容進(jìn)行刷新操作。同理，也可以通過(guò)相變存儲(chǔ)器單元43b刷新 電容414使其保持高電位。該實(shí)施例中DRAM的刷新過(guò)程不影響的讀、寫(xiě)、尋址操作過(guò)程，并 且其刷新操作過(guò)程相對(duì)傳統(tǒng)的通過(guò)外圍電路刷新操作過(guò)程實(shí)現(xiàn)簡(jiǎn)單，能減小該內(nèi)容尋址存 儲(chǔ)器芯片的面接、并降低其功耗。同時(shí)，相對(duì)于傳統(tǒng)的圖4所示的DRAM-TCAM，其在掉電后， DRAM單元41a、41b中的數(shù)據(jù)雖然并不保持，但由于相變存儲(chǔ)器單元中43a、43b中的數(shù)據(jù)繼 續(xù)保持，可以通過(guò)恢復(fù)通電后的刷新操作，把DRAM單元41a、41b中的存儲(chǔ)數(shù)據(jù)刷回掉電前 的數(shù)據(jù)狀態(tài)，因此，該發(fā)明實(shí)施例的TCAM具有非揮發(fā)存儲(chǔ)特性。圖10所示為DRAM-TCAM單元與相變存儲(chǔ)器單元的連接關(guān)系的又一實(shí)施例示意圖， 其中DRAM-TCAM單元是圖5所示TCAM的TCAM陣列130中的單元，相變存儲(chǔ)器單元是圖5所 示影子非揮發(fā)存儲(chǔ)器陣列120中的單元。該實(shí)施例與圖6所示實(shí)施例的主要區(qū)別在于，CAM 陣列中DRAM-TCAM單元41a、41b中，均只包括一個(gè)MOS選通管，圖6中的DRAM單元的電容用 MOS選通管的寄生電容來(lái)代替，寄生電容可以是MOS管的柵電容或者擴(kuò)散電容等，也可以是 柵電容、擴(kuò)散電容寄生的結(jié)合，電容的具體類(lèi)型不受本發(fā)明限制。包括圖10所示實(shí)施例結(jié) 構(gòu)的內(nèi)容尋址存儲(chǔ)器的具體操作過(guò)程與包括圖6所示實(shí)施例結(jié)構(gòu)的內(nèi)容尋址存儲(chǔ)器相同， 現(xiàn)有技術(shù)中，通常圖10結(jié)構(gòu)中的寄生電容的電容值大小可能小于圖6中所示的電容器件的
8電容值，但是我們可以通過(guò)提高WL選中頻率(置高電平的頻率)，提高對(duì)寄生電容的刷新操 作頻率，使DRAM-TCAM單元保持存儲(chǔ)數(shù)據(jù)穩(wěn)定。圖10所示結(jié)構(gòu)相對(duì)于圖6所示結(jié)構(gòu)，具有 結(jié)構(gòu)更加簡(jiǎn)單的特點(diǎn)。圖11所示為本發(fā)明提供的內(nèi)容尋址存儲(chǔ)器的實(shí)施例示意框圖。內(nèi)容尋址存儲(chǔ)器 (CAM)相對(duì)三態(tài)內(nèi)容尋址存儲(chǔ)器(TCAM)結(jié)構(gòu)更為簡(jiǎn)單，一般是由兩個(gè)CAM單元組成一個(gè) TCAM單元。如圖11所示方框示意圖，該內(nèi)容尋址存儲(chǔ)器200主要包括地址發(fā)生器210、基 于DRAM或SRAM的CAM陣列220和影子非揮發(fā)存儲(chǔ)器陣列(Shadow Nonvolatile Memory Array) 230?；贒RAM的CAM陣列是由背景技術(shù)的圖3 (CAM單元)所示的存儲(chǔ)單元以行和 列的形式排列形成，基于SRAM的CAM陣列是由背景技術(shù)的圖1(CAM單元)所示的存儲(chǔ)單元 以行和列的形式排列形成。影子非揮發(fā)存儲(chǔ)器陣列230可以是EEPR0M、FLASH、相變存儲(chǔ)器 (Phase Change Memory)、磁阻隨機(jī)存儲(chǔ)器(Magnetic Random Access Memory)、鐵電存儲(chǔ)器 (Ferroelectronics Memory)、電阻隨機(jī)存儲(chǔ)器(Resistive Random Access Memory)等各 種非揮發(fā)存儲(chǔ)器單元排列形成的陣列。影子非揮發(fā)存儲(chǔ)器陣列230根據(jù)地址關(guān)系對(duì)應(yīng)存儲(chǔ) CAM陣列220中的數(shù)據(jù)，即影子非揮發(fā)存儲(chǔ)器陣列230中按地址寫(xiě)入CAM陣列存儲(chǔ)的數(shù)據(jù)， 例如，CAM陣列中的某個(gè)CAM單元中存儲(chǔ)一個(gè)數(shù)據(jù)，這個(gè)數(shù)據(jù)同樣別存儲(chǔ)在影子非揮發(fā)存儲(chǔ) 器陣列中對(duì)應(yīng)地址的存儲(chǔ)器單元中。地址發(fā)生器210、基于DRAM或SRAM的CAM陣列220、 影子非揮發(fā)存儲(chǔ)器陣列230通過(guò)SOC(System On Chip)技術(shù)集成于同一芯片上。圖11所示為SRAM-CAM單元與相變存儲(chǔ)器單元的連接關(guān)系示意圖，其中SRAM-CAM 單元是圖10所示CAM的CAM陣列230中的單元，相變存儲(chǔ)器單元是圖10所示影子非揮發(fā) 存儲(chǔ)器陣列220中的單元。如圖10所示，SRAM-CAM單元包括一個(gè)六管的SRAM存儲(chǔ)單元51 和兩個(gè)比較單元52a、52b，SRAM存儲(chǔ)單元51中包括四個(gè)MOS管組成的兩個(gè)反相器511和 512，可以對(duì)應(yīng)存儲(chǔ)“0”或者“1”，SRAM存儲(chǔ)單元51中的MOS管513、514的柵極對(duì)應(yīng)連接 于WL。SRAM-CAM單元還包括兩個(gè)比較單元52a、52b，比較單元52a包括第一 MOS管521和 第二 MOS管522，比較單元52b包括第一 MOS管523和第二 MOS管524，第一 MOS管和第二 MOS管之間串聯(lián)連接，第一 MOS管521的柵極連接于反相器511的輸出端、反相器512的輸 入端，第一 MOS管523的柵極連接于反相器511的輸入端、反相器512的輸出端，第二 MOS管 522的柵極連接于§1，第二 MOS管524的柵極連接于SL。53a、53b為影子非揮發(fā)存儲(chǔ)器陣列 中的兩個(gè)相變存儲(chǔ)器單元；每個(gè)相變存儲(chǔ)器單元包括一個(gè)相變存儲(chǔ)電阻(圖中531或533) 和一個(gè)MOS選通管(圖中532或534)，其中MOS選通管532、4534的柵極都同時(shí)連接于圖 中所示的同一字線；與MOS選通管串聯(lián)連接的相變存儲(chǔ)電阻連接于圖中所示的位線(BL或 BL)0 SRAM存儲(chǔ)單元51的反相器的左端為高電位、右端為低電位時(shí)代表存儲(chǔ)數(shù)據(jù)為“1”， 同樣，反相器的左端為低電位、右端為高電位時(shí)代表存儲(chǔ)數(shù)據(jù)為“0”。相變存儲(chǔ)器單元53a 存儲(chǔ)數(shù)據(jù)“1”(相變電阻為高阻態(tài))時(shí)，代表與反相器的左端的高電位對(duì)應(yīng)，相變存儲(chǔ)器單 元53a存儲(chǔ)數(shù)據(jù)“0”(相變電阻為高阻態(tài))時(shí)，代表與反相器的左端的低電位對(duì)應(yīng)；同理， 相變存儲(chǔ)器單元53b存儲(chǔ)數(shù)據(jù)“1”(相變電阻為高阻態(tài))時(shí)，代表與反相器的右端的高電位 對(duì)應(yīng)，相變存儲(chǔ)器單元53b存儲(chǔ)數(shù)據(jù)“0”(相變電阻為高阻態(tài))時(shí)，代表與反相器的右端的 低電位對(duì)應(yīng)。這樣實(shí)現(xiàn)了相變存儲(chǔ)器單元與SRAM-CAM單元的對(duì)應(yīng)存儲(chǔ)。繼續(xù)如圖12所示，SRAM存儲(chǔ)單元51存儲(chǔ)數(shù)據(jù)“1”時(shí)，MOS管523關(guān)閉、521導(dǎo)通， 如果從SL中輸入的搜索數(shù)據(jù)為“1”，M0S管522關(guān)閉、524導(dǎo)通，從而比較單元52a和52b均關(guān)閉，ML置高電平，代表“匹配”；如果從SL中輸入的搜索數(shù)據(jù)為“0”，MOS管522導(dǎo)通、524 關(guān)閉，從而比較單元52a和52b中有一個(gè)導(dǎo)通，ML置低電平，代表“不匹配”。依據(jù)上述操作 原理，可以完成SRAM-CAM單元的搜索尋址操作。具體的讀和寫(xiě)操作與傳統(tǒng)的SRAM-CAM單 元基本相同。但是，需要指出的是，與傳統(tǒng)的SRAM-CAM單元相同，該CAM陣列中的SRAM-CAM 單元掉電后同樣不能保存數(shù)據(jù)，但是由于通過(guò)影子非揮發(fā)存儲(chǔ)陣列中的53a、53b存儲(chǔ)SRAM 的反相器兩端的電位，恢復(fù)供電后，可以通過(guò)相變存儲(chǔ)器單元53a、53b恢復(fù)反相器兩端的 電位，從而恢復(fù)SRAM中的存儲(chǔ)數(shù)據(jù)。因此，該發(fā)明實(shí)施例的CAM具有非揮發(fā)存儲(chǔ)特性?；?于SRAM的CAM陣列相對(duì)基于DRAM的CAM陣列，由于SRAM單元相對(duì)DRAM結(jié)構(gòu)復(fù)雜、面積更 大，同樣存儲(chǔ)容量的存儲(chǔ)陣列中的ML相對(duì)會(huì)更長(zhǎng)，進(jìn)一步導(dǎo)致ML所產(chǎn)生的寄生電阻、寄生 電容更大，從而在速度功耗上，基于DRAM的CAM陣列相對(duì)優(yōu)于基于SRAM的CAM陣列；另外 DRAM不存在SRAM中的漏電流問(wèn)題，也使基于DRAM的CAM陣列在功耗上相對(duì)基于SRAM的 CAM陣列更小。 在不偏離本發(fā)明的精神和范圍的情況下還可以構(gòu)成許多有很大差別的實(shí)施例。應(yīng) 當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說(shuō)明書(shū)中所述的具體實(shí)施例。
權(quán)利要求
一種內(nèi)容尋址存儲(chǔ)器，其特征在于，包括地址發(fā)生器、基于DRAM或SRAM的內(nèi)容可尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列，所述地址發(fā)生器產(chǎn)生的地址信號(hào)輸入至內(nèi)容可尋址存儲(chǔ)器陣列或影子非揮發(fā)存儲(chǔ)器陣列，影子非揮發(fā)存儲(chǔ)器陣列根據(jù)地址關(guān)系對(duì)應(yīng)存儲(chǔ)內(nèi)容可尋址存儲(chǔ)器陣列中的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的內(nèi)容尋址存儲(chǔ)器，其特征在于，所述地址發(fā)生器、基于DRAM或 SRAM的內(nèi)容可尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列集成于同一芯片上。
3.根據(jù)權(quán)利要求1所述的內(nèi)容尋址存儲(chǔ)器，其特征在于，所述基于SRAM的內(nèi)容可尋址 存儲(chǔ)器陣列的內(nèi)容可尋址存儲(chǔ)器單元包括六管SRAM存儲(chǔ)單元和置于匹配線和地之間的兩 個(gè)比較單元。
4.根據(jù)權(quán)利要求3所述的內(nèi)容尋址存儲(chǔ)器，其特征在于，所述SRAM存儲(chǔ)單元包括四個(gè) M0S管等效組成的第一反相器和第二反相器和兩個(gè)第三M0S管，反相器的兩端各通過(guò)一個(gè) 第三M0S管連接于位線，通過(guò)字線控制第三M0S管的導(dǎo)通或者關(guān)斷；所述比較單元包括串聯(lián) 的第一 M0S管和第二 M0S管，所述反相器的兩端的電位控制第一 M0S管的導(dǎo)通或者關(guān)斷，源 線的電位控制第二 M0S管的導(dǎo)通或者關(guān)斷。
5.根據(jù)權(quán)利要求4所述的內(nèi)容尋址存儲(chǔ)器，其特征在于，所述影子非揮發(fā)存儲(chǔ)器陣列 的存儲(chǔ)器單元是包括相變存儲(chǔ)電阻和M0S選通管的相變存儲(chǔ)器，所述反相器的一端通過(guò)位 線BL連接于一個(gè)相變存儲(chǔ)器單元、另一端通過(guò)位線連接于另一個(gè)相變存儲(chǔ)器單元，所 述相變存儲(chǔ)器單元用于對(duì)應(yīng)存儲(chǔ)反相器兩端的電位。
6.根據(jù)權(quán)利要求5所述的內(nèi)容尋址存儲(chǔ)器，其特征在于，所述相變存儲(chǔ)電阻為高阻態(tài) 時(shí)，代表相變存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“1”，與相變存儲(chǔ)器單元連接的位線置高電位；所述相變 存儲(chǔ)電阻為低阻態(tài)時(shí)，代表相變存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“0”，與相變存儲(chǔ)器單元連接的位線置 低電位。
7.根據(jù)權(quán)利要求3所述的內(nèi)容尋址存儲(chǔ)器，其特征在于，所述基于SRAM的內(nèi)容可尋址 存儲(chǔ)器陣列和所述影子非揮發(fā)存儲(chǔ)器陣列通過(guò)共同的行譯碼器和列譯碼器的輸入信號(hào)實(shí) 現(xiàn)寫(xiě)操作。
8.根據(jù)權(quán)利要求1所述的內(nèi)容尋址存儲(chǔ)器，其特征在于，所述影子非揮發(fā)存儲(chǔ)器陣列 的存儲(chǔ)器單元是EEPROM、FLASH、相變存儲(chǔ)器、磁阻隨機(jī)存儲(chǔ)器、鐵電存儲(chǔ)器、電阻隨機(jī)存儲(chǔ)器之一。
9.一種三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，包括地址發(fā)生器、基于DRAM或SRAM的三態(tài) 內(nèi)容尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列，所述地址發(fā)生器產(chǎn)生的地址信號(hào)輸入至三 態(tài)內(nèi)容尋址存儲(chǔ)器陣列或影子非揮發(fā)存儲(chǔ)器陣列，影子非揮發(fā)存儲(chǔ)器陣列根據(jù)地址關(guān)系對(duì) 應(yīng)存儲(chǔ)內(nèi)容可尋址存儲(chǔ)器陣列中的數(shù)據(jù)。
10.根據(jù)權(quán)利要求9所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所述地址發(fā)生器、基于 DRAM或SRAM的三態(tài)內(nèi)容尋址存儲(chǔ)器陣列、影子非揮發(fā)存儲(chǔ)器陣列集成于同一芯片上。
11.根據(jù)權(quán)利要求9所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所基于DRAM的內(nèi)容可尋 址存儲(chǔ)器陣列的內(nèi)容可尋址存儲(chǔ)器單元包括兩個(gè)DRAM存儲(chǔ)單元和置于匹配線和地之間的 兩個(gè)比較單元。
12.根據(jù)權(quán)利要求11所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所述DRAM存儲(chǔ)單元包 括一個(gè)第四M0S選通管和一個(gè)電容，通過(guò)字線控制第四M0S管的導(dǎo)通或者關(guān)斷；所述比較單元包括串聯(lián)的第一 MOS管和第二 MOS管，所述電容的非接地端的電位控制第一 MOS管的導(dǎo) 通或者關(guān)斷，源線的電位控制第二 MOS管的導(dǎo)通或者關(guān)斷。
13.根據(jù)權(quán)利要求12所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所述影子非揮發(fā)存儲(chǔ) 器陣列的存儲(chǔ)器單元是包括相變存儲(chǔ)電阻和MOS選通管的相變存儲(chǔ)器，所述DRAM單元的電 容的非接地端通過(guò)位線連接于相變存儲(chǔ)器單元，所述相變存儲(chǔ)器單元用于對(duì)應(yīng)存儲(chǔ)電容的 非接地端的電位。
14.根據(jù)權(quán)利要求13所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所述相變存儲(chǔ)電阻為 高阻態(tài)時(shí)，代表相變存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“ 1”，與相變存儲(chǔ)器單元連接的位線置高電位；所 述相變存儲(chǔ)電阻為低阻態(tài)時(shí)，代表相變存儲(chǔ)器單元存儲(chǔ)數(shù)據(jù)“0”，與相變存儲(chǔ)器單元連接的 位線置低電位。
15.根據(jù)權(quán)利要求13所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所述基于DRAM的三態(tài) 內(nèi)容尋址存儲(chǔ)器陣列和所述影子非揮發(fā)存儲(chǔ)器陣列通過(guò)共同的行譯碼器和列譯碼器的輸 入信號(hào)實(shí)現(xiàn)數(shù)據(jù)寫(xiě)操作。
16.根據(jù)權(quán)利要求12所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所述電容為寄生等效 電容。
17.根據(jù)權(quán)利要求16所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，所述寄生等效電容是第四MOS選通 管的柵電容或者擴(kuò)散電容。
18.根據(jù)權(quán)利要求9所述的三態(tài)內(nèi)容尋址存儲(chǔ)器，其特征在于，所述影子非揮發(fā)存儲(chǔ)器 陣列的存儲(chǔ)器單元是EEPROM、FLASH、相變存儲(chǔ)器、磁阻隨機(jī)存儲(chǔ)器、鐵電存儲(chǔ)器、電阻隨機(jī)存儲(chǔ)器之一。
全文摘要
一種帶影子非揮發(fā)存儲(chǔ)器的CAM/TCAM，屬于內(nèi)容尋址存儲(chǔ)器(Content Addressable Memory，CAM)領(lǐng)域。該發(fā)明提供的CAM/TCAM包括一個(gè)影子非揮發(fā)存儲(chǔ)器陣列，影子非揮發(fā)存儲(chǔ)器陣列根據(jù)地址關(guān)系對(duì)應(yīng)存儲(chǔ)內(nèi)容可尋址存儲(chǔ)器陣列中的數(shù)據(jù)，從而使該CAM/TCAM具有非揮發(fā)存儲(chǔ)的特點(diǎn)。
文檔編號(hào)G11C15/04GK101887748SQ20091005113
公開(kāi)日2010年11月17日 申請(qǐng)日期2009年5月13日 優(yōu)先權(quán)日2009年5月13日
發(fā)明者張同, 王彬 申請(qǐng)人:蘇州全芯科技有限公司