專(zhuān)利名稱(chēng)：：光盤(pán)抖晃特性測(cè)試裝置及其測(cè)試方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路，尤其是一種光盤(pán)抖晃特性測(cè)試裝置及其測(cè)試方法。技術(shù)背景光盤(pán)的抖晃特性(Jitter)是指光盤(pán)讀取出的HF信號(hào)經(jīng)過(guò)數(shù)字化處理后，它的實(shí)際脈寬長(zhǎng)度與理想脈寬長(zhǎng)度的偏差及偏差的統(tǒng)計(jì)分布。從光盤(pán)產(chǎn)業(yè)來(lái)看，光盤(pán)抖晃特性是對(duì)盤(pán)片品質(zhì)和激光頭讀取能力的重要評(píng)價(jià)參數(shù)，抖晃參數(shù)的超標(biāo)會(huì)導(dǎo)致盤(pán)片在讀碼時(shí)產(chǎn)生較多的判斷錯(cuò)誤，嚴(yán)重影響讀盤(pán)的效果。以往抖晃測(cè)試工作大多是利用時(shí)序分析儀(TIA)來(lái)完成，但其價(jià)格昂貴，體積龐大，可移植性和二次開(kāi)發(fā)能力較差，很難普及使用。由于光盤(pán)抖晃測(cè)試的實(shí)質(zhì)就是對(duì)高頻脈沖寬度進(jìn)行測(cè)量，再對(duì)一定數(shù)量的脈寬數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析，通過(guò)計(jì)算得到標(biāo)準(zhǔn)偏差，于是人們嘗試性地引入了一些脈寬測(cè)量方法，如時(shí)鐘計(jì)數(shù)、幅度轉(zhuǎn)換、游標(biāo)法和延時(shí)法等方法。時(shí)鐘計(jì)數(shù)方法的實(shí)現(xiàn)最為簡(jiǎn)單和方便，其原理如圖1所示，由圖可見(jiàn)，脈沖的邊沿控制高頻時(shí)鐘進(jìn)行計(jì)數(shù)，所得的計(jì)數(shù)結(jié)果乘以時(shí)鐘周期就是脈沖的測(cè)量寬度。圖中，TA是待測(cè)脈沖的真實(shí)寬度，Tw是脈沖的測(cè)量寬度，^是脈沖上邊沿的測(cè)量誤差，T2是脈沖下邊沿的測(cè)量誤差，To是高頻時(shí)鐘的周期，由于待測(cè)脈沖的邊沿與時(shí)鐘的邊沿并不是完全一致的，所以在計(jì)數(shù)過(guò)程的啟動(dòng)和停止時(shí)刻會(huì)存在誤差T^和T2，只有當(dāng)計(jì)數(shù)時(shí)鐘的頻率足夠高時(shí)，誤差才能被接受。具體來(lái)說(shuō)，時(shí)鐘計(jì)數(shù)測(cè)量脈寬的誤差計(jì)算公式為脈寬測(cè)量的誤差主要是由計(jì)數(shù)時(shí)鐘的頻率所決定，在脈沖寬度一定的前提下，時(shí)鐘頻率越高則誤差越小。在32倍速的光盤(pán)系統(tǒng)中，讀取信號(hào)的最小脈寬為21.7ns，此時(shí)需要lGHz以上頻率的時(shí)鐘才能達(dá)到5%以?xún)?nèi)的誤差要求。而在如此高頻條件下，器件工作的穩(wěn)定性會(huì)顯著下降，而系統(tǒng)成本也將提高。可以發(fā)現(xiàn)只有當(dāng)計(jì)數(shù)時(shí)鐘的頻率足夠高時(shí)，To相對(duì)較小，誤差才能被接受。但是單純依靠提高時(shí)鐘的頻率來(lái)改善測(cè)量精度，并不能有效地滿(mǎn)足光盤(pán)抖晃測(cè)試的要求。幅度轉(zhuǎn)換方法是利用電容充放電效應(yīng)，將脈沖寬度轉(zhuǎn)換成電壓幅度，通過(guò)測(cè)量電壓值換算得到時(shí)間的間隔。雖然幅度轉(zhuǎn)換方法能夠達(dá)到皮秒級(jí)別的測(cè)量分辨率，但是由于電容的充放電是一個(gè)模擬過(guò)程，容易受到信號(hào)抖動(dòng)、電路噪聲和外界環(huán)境溫度變化等影響，所以測(cè)量過(guò)程不穩(wěn)定，并且電容轉(zhuǎn)換時(shí)間較長(zhǎng)，無(wú)法進(jìn)行快速連續(xù)的測(cè)量。游標(biāo)法是利用脈沖的開(kāi)始和結(jié)束信號(hào)激勵(lì)振蕩器產(chǎn)生兩組脈沖，再通過(guò)電容的充放電效應(yīng)，以類(lèi)似機(jī)械游標(biāo)卡尺原理實(shí)現(xiàn)時(shí)間間隔的測(cè)量。這種方法同樣是依靠模擬技術(shù)，所以雖然測(cè)量精度較高，但不適合大量連續(xù)脈沖的快速檢測(cè)。延時(shí)法是利用延時(shí)電路或延時(shí)單元來(lái)對(duì)脈沖寬度進(jìn)行數(shù)字化，然后根據(jù)編碼換算得到測(cè)量結(jié)果。此種方法采用數(shù)字電路實(shí)現(xiàn)，受外界干擾較小，但是延時(shí)的設(shè)計(jì)較為復(fù)雜，系統(tǒng)成本較高，并且開(kāi)發(fā)的周期較長(zhǎng)。綜上所述，時(shí)鐘計(jì)數(shù)方法的原理最為簡(jiǎn)單，但測(cè)量分辨率由于受時(shí)鐘頻率的限制而無(wú)法達(dá)到高水平。時(shí)鐘計(jì)數(shù)方法的誤差主要是存在于待測(cè)邊沿的判斷過(guò)程，如果能夠改善邊沿的判斷準(zhǔn)確度，那么測(cè)量的分辨率同樣可以達(dá)到應(yīng)用的要求，并且結(jié)合時(shí)鐘計(jì)數(shù)和邊沿檢測(cè)的測(cè)量方法可以利用數(shù)字電路來(lái)實(shí)現(xiàn)，系統(tǒng)具有更好的靈活性、穩(wěn)定性和性?xún)r(jià)比，因此它成為光盤(pán)抖晃測(cè)試方法的合適選擇。
發(fā)明內(nèi)容針對(duì)上述現(xiàn)有的技術(shù)問(wèn)題，本發(fā)明的目的是提供一種光盤(pán)抖晃特性的測(cè)試裝置及其測(cè)試方法，該測(cè)試裝置具有原理簡(jiǎn)單，實(shí)現(xiàn)方便，靈活、穩(wěn)定和性?xún)r(jià)比高等優(yōu)點(diǎn)。本發(fā)明的技術(shù)解決方案如下一種光盤(pán)抖晃特性測(cè)試裝置，其特點(diǎn)是以數(shù)字可編程器件為主體的裝置，該測(cè)試裝置是由光驅(qū)、預(yù)處理電路、外部時(shí)鐘源、現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)、計(jì)算機(jī)通信接口和計(jì)算機(jī)所構(gòu)成，其連接關(guān)系是所述的現(xiàn)場(chǎng)可編程門(mén)陣列包括時(shí)鐘管理模塊、邊沿檢測(cè)模塊、時(shí)鐘計(jì)數(shù)模塊、脈寬計(jì)算模塊、FIFO緩沖模塊和邏輯控制模塊，所述的時(shí)鐘管理模塊的輸入端與所述的外部時(shí)鐘源的輸出端口相連，所述的時(shí)鐘管理模塊的四路分別移相為0。、45°、90°和135°的移相時(shí)鐘輸出口與所述的邊沿檢測(cè)模塊的時(shí)鐘輸入口相連，所述的時(shí)鐘管理模塊的O。移相時(shí)鐘輸出口還分別與所述的時(shí)鐘計(jì)數(shù)模塊和邏輯控制模塊的時(shí)鐘輸入口相連，所述的邏輯控制模塊控制各模塊的工作，所述的時(shí)鐘計(jì)數(shù)模塊、邊沿檢測(cè)模塊的信號(hào)輸入端口分別與預(yù)處理電路輸出的數(shù)字化HF信號(hào)端口相連，所述的時(shí)鐘計(jì)數(shù)模塊和邊沿檢測(cè)模塊的輸出端與所述的脈寬計(jì)算模塊的輸入端相連，所述的脈寬計(jì)算模塊的輸出端與所述的FIFO緩沖模塊的輸入端相連，該FIFO緩沖模塊的輸出端與所述的計(jì)算機(jī)通信接口的輸入端口相連，所述的預(yù)處理電路輸出端口分別與所述的的邊沿檢測(cè)模塊和時(shí)鐘計(jì)數(shù)模塊的輸入端相連，所述的邏輯控制接口模塊分別與所述的邊沿檢測(cè)模塊、時(shí)鐘計(jì)數(shù)模塊、脈寬計(jì)算模塊、FIFO緩沖模塊、計(jì)算機(jī)通信接口和計(jì)算機(jī)之間建立有通訊連接關(guān)系；所述的光驅(qū)的輸出端口與所述的預(yù)處理電路的輸入端口相連，該預(yù)處理電路的輸出端口與所述的現(xiàn)場(chǎng)可編程門(mén)陣列的數(shù)字化HF信號(hào)輸入端口相連，所述的外部時(shí)鐘源的輸出端口與所述的現(xiàn)場(chǎng)可編程門(mén)陣列的時(shí)鐘輸入端口相連，所述的現(xiàn)場(chǎng)可編程門(mén)陣列的輸出端口通過(guò)所述的計(jì)算機(jī)通信接口與所述的計(jì)算機(jī)相連。利用上述的光盤(pán)抖晃特性的測(cè)試裝置進(jìn)行光盤(pán)抖晃特性的測(cè)試方法，包括下列步驟①初始狀態(tài)，所述的時(shí)鐘計(jì)數(shù)模塊和邊沿檢測(cè)模塊都處于清零狀態(tài)，所述的外部時(shí)鐘源向所述的時(shí)鐘管理模塊輸入時(shí)鐘信號(hào)，該時(shí)鐘管理模塊輸出4個(gè)分別移相0。、45°、90°和135°的移相時(shí)鐘信號(hào)并輸入所述的邊沿檢測(cè)模塊，所述的0。相時(shí)鐘信號(hào)還輸入所述的時(shí)鐘計(jì)數(shù)模塊和邏輯接口模塊，在所述的邏輯接口模塊的控制下協(xié)調(diào)地進(jìn)行以下測(cè)量；②待測(cè)光盤(pán)在所述的光驅(qū)的驅(qū)動(dòng)下，從待測(cè)光盤(pán)讀出的HF信號(hào)經(jīng)所述的預(yù)處理電路進(jìn)行放大和數(shù)字化處理，使其滿(mǎn)足TTL電平要求并輸出HF數(shù)字信號(hào)；③當(dāng)所述的HF數(shù)字信號(hào)同時(shí)輸入至所述的現(xiàn)場(chǎng)可編程門(mén)陣列的邊沿檢測(cè)模塊和時(shí)鐘計(jì)數(shù)模塊時(shí)，所述的時(shí)鐘計(jì)數(shù)模塊對(duì)所述的HF數(shù)字信號(hào)進(jìn)行周期測(cè)量，得到所述的HF數(shù)字信號(hào)的脈寬周期計(jì)數(shù)結(jié)果；所述的邊沿檢測(cè)模塊通過(guò)邊沿檢測(cè)方法對(duì)所述的HF數(shù)字信號(hào)脈沖進(jìn)行邊沿測(cè)量，得到三位二進(jìn)制編碼結(jié)果，表示脈沖邊沿位置；④在邏輯控制模塊的控制下，所述的時(shí)鐘計(jì)數(shù)模塊周期計(jì)數(shù)結(jié)果和所述的邊沿檢測(cè)模塊的邊沿位置同時(shí)傳輸至所述的脈寬計(jì)算模塊，得到脈寬數(shù)據(jù);所述的FIFO緩沖模塊緩存來(lái)自脈寬計(jì)算模塊脈寬數(shù)據(jù)，在所述的邏輯控制模塊的控制下，將所述的脈寬數(shù)據(jù)以接口規(guī)定的數(shù)據(jù)格式在對(duì)應(yīng)的傳輸時(shí)序下經(jīng)所述的計(jì)算機(jī)通信接口，進(jìn)入所述的計(jì)算機(jī)。所述的邊沿檢測(cè)方法是利用所述的4個(gè)分別移相0。、45°、90°和135°的移相時(shí)鐘信號(hào)將時(shí)鐘信號(hào)脈沖的1個(gè)時(shí)鐘周期分為8個(gè)子區(qū)域，通過(guò)判斷待測(cè)的所述的HF數(shù)字信號(hào)的脈沖邊沿所處的子區(qū)域來(lái)得到邊沿的位置，包括以下步驟①邊沿檢測(cè)開(kāi)始，進(jìn)行初始化處理，清零計(jì)數(shù)器和中間信號(hào)；②將移相0。、45°、卯°和135°的移相時(shí)鐘信號(hào)依次并置為一個(gè)4位二迸制信號(hào)Bitclk;③邊沿脈沖達(dá)到，觸發(fā)檢測(cè)過(guò)程；④根據(jù)邊沿的特點(diǎn)，判斷是上升沿還是下降沿，執(zhí)行相應(yīng)的檢測(cè)操作，選取各自的輸出信號(hào)；⑤判斷此時(shí)Bitdk的狀態(tài)，根據(jù)對(duì)應(yīng)關(guān)系表得到邊沿所處的位置，將結(jié)果傳輸給上升沿輸出信號(hào)或下降沿輸出信號(hào)；⑥與時(shí)鐘計(jì)數(shù)結(jié)果匹配時(shí)序，由于邊沿檢測(cè)過(guò)程完成于脈沖下降沿的結(jié)束，時(shí)鐘計(jì)數(shù)過(guò)程完成于無(wú)效時(shí)鐘的到來(lái)，兩者時(shí)序并不一致，所以約束兩個(gè)結(jié)果同時(shí)完成于下一個(gè)待測(cè)脈沖到來(lái)后的第三個(gè)計(jì)數(shù)周期內(nèi)；⑦匹配時(shí)鐘計(jì)數(shù)結(jié)果和邊沿檢測(cè)結(jié)果成功后，所述的時(shí)鐘計(jì)數(shù)模塊會(huì)輸出ready信號(hào)至所述的邏輯控制模塊，表示正確完成一次脈寬測(cè)量，可以進(jìn)行脈寬的計(jì)算；⑧根據(jù)所述的邏輯控制模塊的指示，決定是否繼續(xù)執(zhí)行脈寬測(cè)量，若已達(dá)到統(tǒng)計(jì)要求的數(shù)量，則可以停止測(cè)量，否則遵照上述③⑦步驟繼續(xù)檢測(cè)。本發(fā)明的技術(shù)效果1、本發(fā)明電路裝置數(shù)字化，抗干擾能力強(qiáng)，并且測(cè)量精度完全能夠達(dá)到要求，原有利用時(shí)鐘計(jì)數(shù)方法來(lái)測(cè)量脈寬的理論誤差是時(shí)鐘周期T，本發(fā)明結(jié)合了邊沿檢測(cè)后的脈寬測(cè)量方法的理論誤差是T/16,若考慮使用200M的計(jì)數(shù)基準(zhǔn)時(shí)鐘，相位偏差最大為155ps，時(shí)鐘周期抖晃為150ps，則設(shè)計(jì)的光盤(pán)抖晃測(cè)試系統(tǒng)的最大誤差不會(huì)超過(guò)504ps，可以有效地應(yīng)用于從1倍速到32倍速下的CD盤(pán)片抖晃測(cè)量。2、與同級(jí)別精度的測(cè)量方法相比，裝置結(jié)構(gòu)簡(jiǎn)單，響應(yīng)速度快，可以快速連續(xù)地進(jìn)行測(cè)量。整個(gè)裝置主要是由一片現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)構(gòu)成，體積小巧，易于集成。3、使用靈活，升級(jí)方便?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)是一種半定制的數(shù)字電路，具有可編程和易改動(dòng)的特點(diǎn)，用戶(hù)可以根據(jù)需要增加、刪除和修改邏輯功能單元。對(duì)光盤(pán)抖晃測(cè)試系統(tǒng)來(lái)說(shuō)，考慮到現(xiàn)已出現(xiàn)的高清光盤(pán)，及以后可能出現(xiàn)的更大容量和速率的光盤(pán)，抖晃測(cè)試的速度和精度要求可能會(huì)不斷地提高，而對(duì)于數(shù)字器件來(lái)說(shuō)只需要改動(dòng)內(nèi)部的算法和設(shè)計(jì)，即可升級(jí)系統(tǒng)以滿(mǎn)足要求。4、性?xún)r(jià)比高。時(shí)序分析儀未能廣泛地普及使用，主要是受限于其高昂的價(jià)格，雖然分析儀能夠達(dá)到很高精度，但是在光盤(pán)抖晃測(cè)試中，更需要一種專(zhuān)用的，性?xún)r(jià)比高的測(cè)試設(shè)備。而本發(fā)明采用的現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的速度可以滿(mǎn)足絕大多數(shù)試驗(yàn)和應(yīng)用的需求(時(shí)鐘最高可達(dá)到500MHz)，并且它的使用非常普遍，價(jià)格也越來(lái)越低，所以在能夠達(dá)到同樣精度的情況下，利用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)實(shí)現(xiàn)抖晃測(cè)試系統(tǒng)，可具有更高的性?xún)r(jià)比。圖1是時(shí)鐘計(jì)數(shù)方法的原理圖圖2是本發(fā)明光盤(pán)抖晃特性測(cè)試裝置的結(jié)構(gòu)框圖圖3是本發(fā)明光盤(pán)抖晃特性測(cè)量裝置中現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的功能模塊結(jié)構(gòu)圖圖4是利用時(shí)鐘移相分區(qū)來(lái)檢測(cè)脈沖邊沿的原理圖圖5是邊沿檢測(cè)過(guò)程的流程圖圖6是光盤(pán)抖晃測(cè)試裝置中計(jì)算機(jī)對(duì)脈寬數(shù)據(jù)進(jìn)行存儲(chǔ)、分析和顯示操作的流程圖具體實(shí)施方式以下結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說(shuō)明，但不應(yīng)以此限制本發(fā)明的保護(hù)范圍。參照?qǐng)D2，圖2是本發(fā)明光盤(pán)抖晃特性測(cè)試裝置的結(jié)構(gòu)框圖。由圖可見(jiàn)，本發(fā)明光盤(pán)抖晃特性測(cè)試裝置，是由光驅(qū)5、預(yù)處理電路2、外部時(shí)鐘源3、現(xiàn)場(chǎng)可編程門(mén)陣列l(wèi)、計(jì)算機(jī)通信接口4和計(jì)算機(jī)6所構(gòu)成，其連接關(guān)系是所述的現(xiàn)場(chǎng)可編程門(mén)陣列1包括時(shí)鐘管理模塊1-1、邊沿檢測(cè)模塊1-2、時(shí)鐘計(jì)數(shù)模塊l-3、脈寬計(jì)算模塊l-4、FIFO緩沖模塊1-5和邏輯控制模塊1-6，所述的時(shí)鐘管理模塊1-1的輸入端與所述的外部時(shí)鐘源3的輸出端口相連，所述的時(shí)鐘管理模塊1-1的四路分別移相0°、45°、90°和135°的移相時(shí)鐘輸出口CLK、CLK45、CLK90和CLK135與所述的邊沿檢測(cè)模塊1-2的時(shí)鐘輸入口相連，所述的時(shí)鐘管理模塊1-1的0°移相時(shí)鐘輸出口CLK還分別與所述的時(shí)鐘計(jì)數(shù)模塊1-3和邏輯控制模塊1-6的時(shí)鐘輸入口相連，所述的邏輯控制模塊1-6控制各模塊的工作，所述的時(shí)鐘計(jì)數(shù)模塊1-3、邊沿檢測(cè)模塊1-2的信號(hào)輸入端口分別與預(yù)處理電路2輸出的數(shù)字化HF信號(hào)端口相連，所述的時(shí)鐘計(jì)數(shù)模塊1-3、邊沿檢測(cè)模塊1-2的輸出端與所述的脈寬計(jì)算模塊1-4的輸入端相連，所述的脈寬計(jì)算模塊1-4的輸出端與所述的FIFO緩沖模塊1-5的輸入端相連，該FIFO緩沖模塊1-5的輸出端與所述的計(jì)算機(jī)通信接口4的輸入端口相連，所述的預(yù)處理電路2輸出端口分別與所述的的邊沿檢測(cè)模塊1-2和時(shí)鐘計(jì)數(shù)模塊1-3的輸入端相連，所述的邏輯接口模塊1-6分別與所述的邊沿檢測(cè)模塊l-2、時(shí)鐘計(jì)數(shù)模塊l-3、脈寬計(jì)算模塊l-4、FIFO緩沖模塊1-5、計(jì)算機(jī)通信接口5和計(jì)算機(jī)6之間建立有通訊連接關(guān)系；所述的光驅(qū)5輸出端口與所述的預(yù)處理電路2的輸入端口相連，該預(yù)處理電路2的輸出端口與所述的現(xiàn)場(chǎng)可編程門(mén)陣列1的數(shù)字化HF信號(hào)輸入端口相連，所述的現(xiàn)場(chǎng)可編程門(mén)陣列1的輸出端口通過(guò)所述的計(jì)算機(jī)通信接口4與所述的計(jì)算機(jī)6相連。光驅(qū)5從待測(cè)光盤(pán)讀取的HF信號(hào)是一個(gè)包含3T14T多個(gè)周期的高頻模擬信號(hào)，它首先需要經(jīng)過(guò)預(yù)處理電路2進(jìn)行放大和數(shù)字化，以滿(mǎn)足現(xiàn)場(chǎng)可編程門(mén)陣列(以下簡(jiǎn)稱(chēng)為FPGA)1輸入的TTL電平要求，然后數(shù)字化處理后的HF信號(hào)被傳送至FPGA1，同時(shí)外部時(shí)鐘源3向FPGA1提供測(cè)試所需的原始時(shí)鐘信號(hào)，F(xiàn)PGA1的時(shí)鐘計(jì)數(shù)模塊1-3、邊沿檢測(cè)模塊1-2、脈寬測(cè)量模塊1-4對(duì)脈寬完成測(cè)量，測(cè)量的結(jié)果通過(guò)FIFO緩沖模塊1-5輸出給計(jì)算機(jī)的通信接口4，并通過(guò)接口最終達(dá)到計(jì)算機(jī)6，計(jì)算機(jī)6根據(jù)一定數(shù)量的脈寬數(shù)據(jù)來(lái)計(jì)算標(biāo)準(zhǔn)偏差，最后得到光盤(pán)的抖晃參數(shù)。在實(shí)際設(shè)計(jì)中，預(yù)處理電路2可以采用光盤(pán)播放器中已有的HF信號(hào)整形放大電路來(lái)實(shí)現(xiàn)的，計(jì)算機(jī)通信接口4則可以根據(jù)具體需要來(lái)選擇PCI、USB等通信接口方式，外部時(shí)鐘源3可以選擇200MHz晶振；并且為了減小測(cè)試裝置的體積，可以將預(yù)處理電路2、FPGA1、外部時(shí)鐘源3和計(jì)算機(jī)通信接口4設(shè)計(jì)在一塊，設(shè)計(jì)成光盤(pán)抖晃特性測(cè)試卡裝入計(jì)算機(jī)中，方便使用。參照?qǐng)D3，圖3是光盤(pán)抖晃測(cè)量裝置中現(xiàn)場(chǎng)可編程門(mén)陣列的功能模塊結(jié)構(gòu)圖。圖中FPGA1內(nèi)部主要包括時(shí)鐘管理模塊l-l、邊沿檢測(cè)模塊l-2、時(shí)鐘計(jì)數(shù)模塊1-3、脈寬計(jì)算模塊1-4、FIFO緩沖模塊1-5和邏輯控制模塊1-6。其中時(shí)鐘管理模塊1-1主要是利用Xilinx公司FPGA內(nèi)部自帶的數(shù)字時(shí)鐘管理單元(DCM)來(lái)實(shí)現(xiàn)，DCM單元通過(guò)延遲鎖相回路(DLL)產(chǎn)生精確延遲，從而可以完成時(shí)鐘的精確移相、時(shí)鐘倍頻、去除時(shí)鐘歪斜(skew)和時(shí)鐘電平轉(zhuǎn)換等操作。輸入的時(shí)鐘信號(hào)經(jīng)過(guò)數(shù)字時(shí)鐘管理單元(DCM)的處理，得到計(jì)數(shù)時(shí)鐘CLK和分別移相45°、90°和135。的時(shí)鐘信號(hào)CLK45、CLK90和CLK135，其中CLK信號(hào)一方面輸入給時(shí)鐘計(jì)數(shù)模塊1-3作為計(jì)數(shù)，另一方面，CLK連同CLK45、CLK90和CLK135輸入至邊沿檢測(cè)模塊1-2，作為分區(qū)基準(zhǔn)來(lái)檢測(cè)邊沿所處的位置。時(shí)鐘計(jì)數(shù)模塊1-3在時(shí)鐘計(jì)數(shù)結(jié)果和邊沿檢測(cè)結(jié)果同時(shí)準(zhǔn)備好后，會(huì)向邏輯控制模塊6發(fā)送一個(gè)數(shù)據(jù)準(zhǔn)備完成信號(hào)(ready)。邏輯控制模塊(6)在接收到表示數(shù)據(jù)準(zhǔn)備好的ready信號(hào)后，將發(fā)送計(jì)算啟動(dòng)信號(hào)(calstart)給脈寬計(jì)算模塊1-4以啟動(dòng)脈寬計(jì)算，當(dāng)根據(jù)邊沿檢測(cè)結(jié)果和時(shí)鐘計(jì)數(shù)結(jié)果得到脈寬數(shù)據(jù)后，脈寬計(jì)算模塊1-4反饋一個(gè)計(jì)算完成信號(hào)(calend)至邏輯控制模塊1-6。邏輯控制模塊1-6收到脈寬計(jì)算完成的提示后，會(huì)發(fā)送緩沖啟動(dòng)信號(hào)(bufstart)至FIFO緩沖模塊1-5用來(lái)啟動(dòng)FIFO開(kāi)始緩存數(shù)據(jù)，當(dāng)FIFO緩沖的數(shù)據(jù)達(dá)到傳輸要求大小后，F(xiàn)IFO緩沖模塊1-5將發(fā)送緩沖完成信號(hào)(bufend)至邏輯控制模塊1-6以提示可以進(jìn)行數(shù)據(jù)的傳輸。邏輯控制模塊l-6在調(diào)控檢測(cè)、計(jì)算、緩沖過(guò)程的時(shí)候，若發(fā)生錯(cuò)誤或者接收到外界指令時(shí)可以向l-2l-5模塊發(fā)送復(fù)位信號(hào)reset,用來(lái)初始化或復(fù)位各模塊的工作。邏輯控制模塊1-6通過(guò)與計(jì)算機(jī)通信接口4的信號(hào)交流，來(lái)傳輸數(shù)據(jù)至計(jì)算機(jī)進(jìn)行分析和顯示。利用所述的光盤(pán)抖晃特性測(cè)試裝置進(jìn)行的光盤(pán)抖晃特性的測(cè)試方法，其特征在于包括下列步驟①初始狀態(tài)，所述的時(shí)鐘計(jì)數(shù)模塊1-3和邊沿檢測(cè)模塊1-2都處于清零狀態(tài)，所述的外部時(shí)鐘源3向所述的時(shí)鐘管理模塊1-1輸入時(shí)鐘信號(hào)，該在時(shí)鐘管理模塊1-1輸出4個(gè)分別移相0。、45°、90°和135°的移相時(shí)鐘信號(hào)并輸入所述的邊沿檢測(cè)模塊1-2，所述的0°相時(shí)鐘信號(hào)還輸入所述的時(shí)鐘計(jì)數(shù)模塊1-3和邏輯接口模塊1-6，在所述的邏輯接口模塊1-6的控制下協(xié)調(diào)地進(jìn)行測(cè)量；②在所述的光驅(qū)5的驅(qū)動(dòng)下，從光驅(qū)5讀出待測(cè)光盤(pán)的HF信號(hào)經(jīng)所述的預(yù)處理電路2進(jìn)行放大和數(shù)字化處理，使其滿(mǎn)足TTL電平要求并輸出HF數(shù)字信號(hào)；③當(dāng)所述的HF數(shù)字信號(hào)同時(shí)輸入至所述的現(xiàn)場(chǎng)可編程門(mén)陣列1的邊沿檢測(cè)模塊1-2和時(shí)鐘計(jì)數(shù)模塊1-3時(shí)，所述的時(shí)鐘計(jì)數(shù)模塊1-3對(duì)所述的HF數(shù)字信號(hào)進(jìn)行周期測(cè)量，得到所述的HF數(shù)字信號(hào)的脈寬周期計(jì)數(shù)結(jié)果；所述的邊沿檢測(cè)模塊1-2通過(guò)邊沿檢測(cè)方法對(duì)所述的HF數(shù)字信號(hào)脈沖進(jìn)行邊沿測(cè)量，得到三位二進(jìn)制編碼結(jié)果，表示脈沖邊沿位置；④在邏輯控制模塊1-6的控制下，所述的時(shí)鐘計(jì)數(shù)模塊1-3周期計(jì)數(shù)結(jié)果和所述的邊沿檢測(cè)模塊1-2的邊沿位置同時(shí)傳輸至所述的脈寬計(jì)算模塊1-4，得到脈寬數(shù)據(jù)；⑤所述的FIFO緩沖模塊1-5緩存來(lái)自脈寬計(jì)算模塊1-4脈寬數(shù)據(jù)，在所述的邏輯控制模塊1-6的控制下，將所述的脈寬數(shù)據(jù)以接口規(guī)定的數(shù)據(jù)格式在對(duì)應(yīng)的傳輸時(shí)序下經(jīng)所述的計(jì)算機(jī)通信接口4，進(jìn)入所述的計(jì)算機(jī)6。所述的邊沿檢測(cè)方法是利用所述的4個(gè)分別移相0。、45°、卯°和135°的移相時(shí)鐘信號(hào)CLK、CLK45、CLK90和CLK135將時(shí)鐘信號(hào)脈沖的1個(gè)時(shí)鐘周期分為8個(gè)子區(qū)域，通過(guò)判斷待測(cè)的所述的HF數(shù)字信號(hào)的脈沖邊沿所處的子區(qū)域來(lái)得到邊沿的位置，包括以下步驟①邊沿檢測(cè)開(kāi)始，進(jìn)行初始化處理，清零計(jì)數(shù)器和中間信號(hào)；②將移相0。、45°、90°和135°的移相時(shí)鐘信號(hào)(CLK、CLK45、CLK90和CLK135)依次并置為一個(gè)4位二進(jìn)制信號(hào)Bitclk;③邊沿脈沖達(dá)到，觸發(fā)檢測(cè)過(guò)程；④根據(jù)邊沿的特點(diǎn)，判斷是上升沿還是下降沿，執(zhí)行相應(yīng)的檢測(cè)操作，選取各自的輸出信號(hào)；⑤判斷此時(shí)Bitdk的狀態(tài)，根據(jù)對(duì)應(yīng)關(guān)系表得到邊沿所處的位置，將結(jié)果傳輸給上升沿輸出信號(hào)或下降沿輸出信號(hào)；⑥與時(shí)鐘計(jì)數(shù)結(jié)果匹配時(shí)序，由于邊沿檢測(cè)過(guò)程完成于脈沖下降沿的結(jié)束，時(shí)鐘計(jì)數(shù)過(guò)程完成于無(wú)效時(shí)鐘的到來(lái)，兩者時(shí)序并不一致，所以約束兩個(gè)結(jié)果同時(shí)完成于下一個(gè)待測(cè)脈沖到來(lái)后的第三個(gè)計(jì)數(shù)周期內(nèi)；⑦匹配時(shí)鐘計(jì)數(shù)結(jié)果和邊沿檢測(cè)結(jié)果成功后，所述的時(shí)鐘計(jì)數(shù)模塊1-3會(huì)輸出信號(hào)至所述的邏輯控制模塊1-6，表示正確完成一次脈寬測(cè)量，可以進(jìn)行脈寬的計(jì)算；⑧根據(jù)所述的邏輯控制模塊1-6的指示，決定是否繼續(xù)執(zhí)行脈寬測(cè)量，若已達(dá)到統(tǒng)計(jì)要求的數(shù)量，則可以停止測(cè)量，否則遵照上述③⑦步驟繼續(xù)檢測(cè)。參照?qǐng)D4，圖4是利用時(shí)鐘移相分區(qū)來(lái)檢測(cè)脈沖邊沿的原理圖。CLK、CLK45、CLK90和CLK135四個(gè)時(shí)鐘信號(hào)將脈沖邊沿所處的1個(gè)計(jì)數(shù)周期分成8個(gè)子區(qū)域，通過(guò)判斷脈沖的邊沿所處的子區(qū)域來(lái)得到邊沿的位置信息。邊沿檢測(cè)實(shí)際上是由待測(cè)脈沖的邊沿觸發(fā)的，通過(guò)判斷此時(shí)刻四個(gè)移相時(shí)鐘信號(hào)的狀態(tài)，根據(jù)對(duì)應(yīng)關(guān)系得到待測(cè)邊沿與CLK邊沿的距離。時(shí)鐘狀態(tài)與邊沿位置的對(duì)應(yīng)關(guān)系如下表1所示。脈沖的上升、下降沿檢測(cè)的情況相同，處理方式也一樣。表1為時(shí)鐘狀態(tài)與邊沿位置的對(duì)應(yīng)關(guān)系表。在具體的FPGA編程處理中，可以將CLKCLK135依次并置為一個(gè)4位的二進(jìn)制信號(hào)Bitclk,并置運(yùn)算是一種VHDL語(yǔ)言中位和位矢量的連接運(yùn)算，具體是指將并置操作符(&)右邊的內(nèi)容接在左邊的內(nèi)容之后形成一個(gè)新的位矢量，所以可以得到Bitclk=CLK&CLK45&CLK90&CLK135。參照?qǐng)D5，圖5是邊沿檢測(cè)過(guò)程的流程圖。邊沿檢測(cè)的思想主要是將脈沖邊沿區(qū)域進(jìn)一步的細(xì)化，然后再進(jìn)行檢測(cè)，但是在時(shí)鐘一定的前提下，如何有效地細(xì)化邊沿區(qū)域成為考慮的重點(diǎn)。通過(guò)時(shí)鐘管理模塊l一l可以得到移動(dòng)相位0°、45°、90°和135。的時(shí)鐘，這四個(gè)時(shí)鐘將邊沿所處的1個(gè)計(jì)數(shù)周期等分為8個(gè)子區(qū)間，然后判斷邊沿所處的子區(qū)間來(lái)計(jì)算邊沿的位置。表1<table>tableseeoriginaldocumentpage14</column></row><table>在具體操作過(guò)程中，是按照如下的流程進(jìn)行的①邊沿檢測(cè)開(kāi)始，進(jìn)行初始化處理，清零計(jì)數(shù)器和中間信號(hào)；②將CLK、CLK45、CLK90和CLK135依次并置為一個(gè)4位二進(jìn)制信號(hào)Bitclk;(B緣=CLK&CLK45&CLK90&CLK135)③邊沿脈沖達(dá)到，觸發(fā)檢測(cè)過(guò)程；④根據(jù)邊沿的特點(diǎn)，判斷是上升沿還是下降沿，執(zhí)行相應(yīng)的檢測(cè)操作，選取各自的輸出信號(hào)；⑤判斷此時(shí)Bitclk的狀態(tài)，根據(jù)對(duì)應(yīng)關(guān)系表得到邊沿所處的位置，將結(jié)果傳輸給risingedge(上升沿輸出信號(hào))或fallingedge(下降沿輸出信號(hào))；⑥與時(shí)鐘計(jì)數(shù)結(jié)果匹配時(shí)序，由于邊沿檢測(cè)過(guò)程完成于脈沖下降沿的結(jié)束，時(shí)鐘計(jì)數(shù)過(guò)程完成于無(wú)效時(shí)鐘的到來(lái)，兩者時(shí)序并不一致，所以約束兩個(gè)結(jié)果同時(shí)完成于下個(gè)待測(cè)脈沖到來(lái)后的第三個(gè)計(jì)數(shù)周期內(nèi)；⑦匹配時(shí)鐘計(jì)數(shù)結(jié)果和邊沿檢測(cè)結(jié)果成功后，時(shí)鐘計(jì)數(shù)模塊1-3會(huì)輸出ready信號(hào)至邏輯控制模塊1-6，表示正確完成一次脈寬測(cè)量，可以進(jìn)行脈寬的計(jì)算；⑧根據(jù)邏輯控制模塊1-6的指示決定是否繼續(xù)執(zhí)行脈寬測(cè)量，若已達(dá)到統(tǒng)計(jì)要求的數(shù)量，則可以停止測(cè)量，否則遵照③⑦步驟繼續(xù)檢測(cè)。參照?qǐng)D6，圖6是光盤(pán)抖晃測(cè)試裝置中計(jì)算機(jī)對(duì)脈寬數(shù)據(jù)進(jìn)行存儲(chǔ)、分析和顯示操作的流程圖。計(jì)算機(jī)6對(duì)計(jì)算機(jī)通信接口4傳輸過(guò)來(lái)的脈寬數(shù)據(jù)首先需要進(jìn)行存儲(chǔ)，將數(shù)據(jù)以文件的形式存儲(chǔ)在計(jì)算機(jī)6的硬盤(pán)中，以供用戶(hù)的選擇分析，具體的數(shù)據(jù)存儲(chǔ)操作是按照以下流程①計(jì)算機(jī)6接收來(lái)自計(jì)算機(jī)通信接口4的數(shù)據(jù)傳輸請(qǐng)求；②用戶(hù)指示是否需要為即將到來(lái)的脈寬數(shù)據(jù)創(chuàng)建新的數(shù)據(jù)文件，如果需要?jiǎng)?chuàng)建新的數(shù)據(jù)文件則執(zhí)行步驟③，如果不需要?jiǎng)?chuàng)建新的數(shù)據(jù)文件則執(zhí)行步驟;③創(chuàng)建一個(gè)新的空數(shù)據(jù)文件，指定文件開(kāi)頭為添入數(shù)據(jù)位置，跳至步驟⑤繼續(xù)執(zhí)行；④選擇已有的數(shù)據(jù)文件，指定文件中數(shù)據(jù)的末尾為添入數(shù)據(jù)位置；⑤計(jì)算機(jī)6向通信接口4發(fā)送準(zhǔn)備好接收數(shù)據(jù)的信號(hào)；⑥計(jì)算機(jī)6以接口規(guī)定的數(shù)據(jù)格式來(lái)接收數(shù)據(jù)，并將數(shù)據(jù)存入步驟③或④所確定的指定位置；⑦計(jì)算機(jī)6若接收到來(lái)自通信接口4的傳輸結(jié)束信息，則保存數(shù)據(jù)文件并結(jié)束整個(gè)流程，否則重復(fù)執(zhí)行步驟⑤⑦。當(dāng)計(jì)算機(jī)6硬盤(pán)中存儲(chǔ)了脈寬數(shù)據(jù)文件后，用戶(hù)可以進(jìn)行選擇指定數(shù)量的脈寬數(shù)據(jù)來(lái)計(jì)算光盤(pán)的抖晃值，并將其顯示在計(jì)算機(jī)6的屏幕上。具體的數(shù)據(jù)分析和顯示操作是按照如下流程進(jìn)行的①用戶(hù)指定數(shù)據(jù)文件和統(tǒng)計(jì)的脈寬數(shù)據(jù)個(gè)數(shù)(N值)；②從用戶(hù)所選擇的數(shù)據(jù)文件的起始位置讀取N個(gè)脈寬數(shù)據(jù)至計(jì)算機(jī)(6)的內(nèi)存中；③計(jì)算N個(gè)脈寬數(shù)據(jù)的算術(shù)平均值(？)；④根據(jù)標(biāo)準(zhǔn)偏差計(jì)算公式來(lái)計(jì)算N個(gè)脈寬數(shù)據(jù)的標(biāo)準(zhǔn)偏差，即光盤(pán)的抖晃結(jié)果，公式中《為脈寬數(shù)據(jù)，X為N、個(gè)脈寬數(shù)據(jù)的算術(shù)平均值，^為N個(gè)脈寬數(shù)據(jù)的標(biāo)準(zhǔn)偏差；⑤計(jì)算機(jī)(6)將抖晃特性結(jié)果輸出在屏幕上;(D用戶(hù)決定是否繼續(xù)進(jìn)行抖晃分析，如果不再繼續(xù)分析則關(guān)閉數(shù)據(jù)文件并結(jié)束流程，否則重復(fù)執(zhí)行步驟①⑥。綜上所述，本發(fā)明公開(kāi)了一種光盤(pán)抖晃特性測(cè)試裝置及其測(cè)試方法，有效地解決了原來(lái)所使用的時(shí)序分析儀價(jià)格昂貴、體積龐大等不足。本發(fā)明原理簡(jiǎn)單，采用數(shù)字器件實(shí)現(xiàn)，靈活性和穩(wěn)定性高，易于擴(kuò)展升級(jí)，并且體積小巧，方便集成，與時(shí)序分析儀和以往的非數(shù)字測(cè)試設(shè)備相比具有更高的性?xún)r(jià)比。權(quán)利要求1、一種光盤(pán)抖晃特性測(cè)試裝置，其特征是該測(cè)試裝置是由光驅(qū)(5)、預(yù)處理電路(2)、外部時(shí)鐘源(3)、現(xiàn)場(chǎng)可編程門(mén)陣列(1)、計(jì)算機(jī)通信接口(4)和計(jì)算機(jī)(6)所構(gòu)成，其連接關(guān)系是所述的現(xiàn)場(chǎng)可編程門(mén)陣列(1)包括時(shí)鐘管理模塊(1-1)、邊沿檢測(cè)模塊(1-2)、時(shí)鐘計(jì)數(shù)模塊(1-3)、脈寬計(jì)算模塊(1-4)、FIFO緩沖模塊(1-5)和邏輯控制模塊(1-6)，所述的時(shí)鐘管理模塊(1-1)的輸入端與所述的外部時(shí)鐘源(3)的輸出端口相連，所述的時(shí)鐘管理模塊(1-1)的四路分別移相為0°、45°、90°和135°的移相時(shí)鐘輸出口(CLK、CLK45、CLK90和CLK135)與所述的邊沿檢測(cè)模塊(1-2)的時(shí)鐘輸入口相連，所述的時(shí)鐘管理模塊(1-1)的0°移相時(shí)鐘輸出口(CLK)還分別與所述的時(shí)鐘計(jì)數(shù)模塊(1-3)和邏輯控制模塊(1-6)的時(shí)鐘輸入口相連，所述的邏輯控制模塊(1-6)控制各模塊的工作，所述的時(shí)鐘計(jì)數(shù)模塊(1-3)、邊沿檢測(cè)模塊(1-2)的信號(hào)輸入端口分別與預(yù)處理電路(2)輸出的數(shù)字化HF信號(hào)端口相連，所述的時(shí)鐘計(jì)數(shù)模塊(1-3)、邊沿檢測(cè)模塊(1-2)的輸出端與所述的脈寬計(jì)算模塊(1-4)的輸入端相連，所述的脈寬計(jì)算模塊(1-4)的輸出端與所述的FIFO緩沖模塊(1-5)的輸入端相連，該FIFO緩沖模塊(1-5)的輸出端與所述的計(jì)算機(jī)通信接口(4)的輸入端口相連，所述的預(yù)處理電路(2)輸出端口分別與所述的的邊沿檢測(cè)模塊(1-2)和時(shí)鐘計(jì)數(shù)模塊(1-3)的輸入端相連，所述的邏輯接口模塊(1-6)分別與所述的邊沿檢測(cè)模塊(1-2)、時(shí)鐘計(jì)數(shù)模塊(1-3)、脈寬計(jì)算模塊(1-4)、FIFO緩沖模塊(1-5)、計(jì)算機(jī)通信接口(5)和計(jì)算機(jī)(6)之間建立有通訊連接關(guān)系；所述的光驅(qū)(5)輸出端口與所述的預(yù)處理電路(2)的輸入端口相連，該預(yù)處理電路(2)的輸出端口與所述的現(xiàn)場(chǎng)可編程門(mén)陣列(1)的數(shù)字化HF信號(hào)輸入端口相連，所述的外部時(shí)鐘源(3)的輸出端口與所述的現(xiàn)場(chǎng)可編程門(mén)陣列(1)的時(shí)鐘輸入端口相連，所述的現(xiàn)場(chǎng)可編程門(mén)陣列(1)的輸出端口通過(guò)所述的計(jì)算機(jī)通信接口(4)與所述的計(jì)算機(jī)(6)相連。2、利用權(quán)利要求1所述的光盤(pán)抖晃特性測(cè)試裝置進(jìn)行光盤(pán)抖晃特性的測(cè)試方法，其特征在于包括下列步驟①初始狀態(tài)，所述的時(shí)鐘計(jì)數(shù)模塊(1-3)和邊沿檢測(cè)模塊(1-2)都處于2清零狀態(tài)，所述的外部時(shí)鐘源(3)向所述的時(shí)鐘管理模塊(1-1)輸入時(shí)鐘信號(hào)，該時(shí)鐘管理模塊(1-1)輸出4個(gè)分別移相0。、45°、90°和135°的移相時(shí)鐘信號(hào)至所述的邊沿檢測(cè)模塊(1-2)，所述的O。相時(shí)鐘信號(hào)還輸入所述的時(shí)鐘計(jì)數(shù)模塊(1-3)和邏輯接口模塊(1-6)，在所述的邏輯接口模塊(1-6)的控制下協(xié)調(diào)地進(jìn)行測(cè)量；②在所述的光驅(qū)(5)的驅(qū)動(dòng)下，待測(cè)光盤(pán)輸出的HF信號(hào)經(jīng)所述的預(yù)處理電路(2)進(jìn)行放大和數(shù)字化處理，使其滿(mǎn)足TTL電平要求并輸出HF數(shù)字信號(hào)；③當(dāng)所述的HF數(shù)字信號(hào)同時(shí)輸入至所述的現(xiàn)場(chǎng)可編程門(mén)陣列(1)的邊沿檢測(cè)模塊(1-2)和時(shí)鐘計(jì)數(shù)模塊(1-3)時(shí)，所述的時(shí)鐘計(jì)數(shù)模塊(1-3)對(duì)所述的HF數(shù)字信號(hào)進(jìn)行周期測(cè)量，得到所述的HF數(shù)字信號(hào)的脈寬周期計(jì)數(shù)結(jié)果；所述的邊沿檢測(cè)模塊(1-2)通過(guò)邊沿檢測(cè)方法對(duì)所述的HF數(shù)字信號(hào)脈沖進(jìn)行邊沿測(cè)量，得到三位二進(jìn)制編碼結(jié)果，表示脈沖邊沿位置；④在邏輯控制模塊(1-6)的控制下，所述的時(shí)鐘計(jì)數(shù)模塊(1-3)周期計(jì)數(shù)結(jié)果和所述的邊沿檢測(cè)模塊(1-2)的邊沿位置同時(shí)傳輸至所述的脈寬計(jì)算模塊(1-4)，得到脈寬數(shù)據(jù)；⑤所述的FIFO緩沖模塊(1-5)緩存來(lái)自脈寬計(jì)算模塊(1-4)脈寬數(shù)據(jù)，在所述的邏輯控制模塊(1-6)的控制下，將所述的脈寬數(shù)據(jù)以接口規(guī)定的數(shù)據(jù)格式在對(duì)應(yīng)的傳輸時(shí)序下經(jīng)所述的計(jì)算機(jī)通信接口(4)，進(jìn)入所述的計(jì)算機(jī)(6)。3、根據(jù)權(quán)利要求2所述的光盤(pán)抖晃特性的測(cè)試方法，其特征在于所述的邊沿檢測(cè)方法是利用所述的4個(gè)分別移相為0。、45°、90°和135°的移相時(shí)鐘信號(hào)(CLK、CLK45、CLK90和CLK135)將時(shí)鐘信號(hào)脈沖的1個(gè)時(shí)鐘周期分為8個(gè)子區(qū)域，通過(guò)判斷待測(cè)的所述的HF數(shù)字信號(hào)的脈沖邊沿所處的子區(qū)域來(lái)得到邊沿的位置，包括以下步驟①邊沿檢測(cè)開(kāi)始，進(jìn)行初始化處理，清零計(jì)數(shù)器和中間信號(hào)；②將移相0。、45°、卯°和135°的移相時(shí)鐘信號(hào)(CLK、CLK45、CLK90和CLK135)依次并置為一個(gè)4位二進(jìn)制信號(hào)Bitclk;③邊沿脈沖達(dá)到，觸發(fā)檢測(cè)過(guò)程；④根據(jù)邊沿的特點(diǎn)，判斷是上升沿還是下降沿，執(zhí)行相應(yīng)的檢測(cè)操作，選取各自的輸出信號(hào)；⑤判斷此時(shí)Bitclk的狀態(tài)，根據(jù)對(duì)應(yīng)關(guān)系表得到邊沿所處的位置，將結(jié)果傳輸給上升沿輸出信號(hào)或下降沿輸出信號(hào)；⑥與時(shí)鐘計(jì)數(shù)結(jié)果匹配時(shí)序，由于邊沿檢測(cè)過(guò)程完成于脈沖下降沿的結(jié)束，時(shí)鐘計(jì)數(shù)過(guò)程完成于無(wú)效時(shí)鐘的到來(lái)，兩者時(shí)序并不一致，所以約束兩個(gè)結(jié)果同時(shí)完成于下一個(gè)待測(cè)脈沖到來(lái)后的第三個(gè)計(jì)數(shù)周期內(nèi)；⑦匹配時(shí)鐘計(jì)數(shù)結(jié)果和邊沿檢測(cè)結(jié)果成功后，所述的時(shí)鐘計(jì)數(shù)模塊(1-3)會(huì)輸出ready信號(hào)至所述的邏輯控制模塊(1-6)，表示正確完成一次脈寬測(cè)量，可以進(jìn)行脈寬的計(jì)算；⑧根據(jù)所述的邏輯控制模塊(1-6)的指示，決定是否繼續(xù)執(zhí)行脈寬測(cè)量，若已達(dá)到統(tǒng)計(jì)要求的數(shù)量，則可以停止測(cè)量，否則遵照上述③⑦步驟繼續(xù)檢測(cè)。全文摘要一種用于光盤(pán)測(cè)試和光盤(pán)播放等應(yīng)用的光盤(pán)抖晃特性測(cè)試裝置及其測(cè)試方法，該測(cè)試裝置由光驅(qū)、預(yù)處理電路、外部時(shí)鐘源、現(xiàn)場(chǎng)可編程門(mén)陣列、計(jì)算機(jī)通信接口和計(jì)算機(jī)所構(gòu)成，所述的現(xiàn)場(chǎng)可編程門(mén)陣列包括時(shí)鐘管理模塊、邊沿檢測(cè)模塊、時(shí)鐘計(jì)數(shù)模塊、脈寬計(jì)算模塊、FIFO緩沖模塊和邏輯控制模塊。該測(cè)試方法是在對(duì)脈沖進(jìn)行時(shí)鐘周期計(jì)數(shù)測(cè)量的同時(shí)，利用移相時(shí)鐘分區(qū)來(lái)檢測(cè)脈沖的邊沿，以實(shí)現(xiàn)脈沖寬度的精細(xì)測(cè)量。本發(fā)明具有原理簡(jiǎn)單，實(shí)現(xiàn)方便，靈活、穩(wěn)定和性?xún)r(jià)比高等優(yōu)點(diǎn)。文檔編號(hào)G11B7/00GK101599276SQ200910054169公開(kāi)日2009年12月9日申請(qǐng)日期2009年6月30日優(yōu)先權(quán)日2009年6月30日發(fā)明者余超群,為周,施宏仁,昊阮申請(qǐng)人:中國(guó)科學(xué)院上海光學(xué)精密機(jī)械研究所