專利名稱：具有單端讀出放大器的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于半導(dǎo)體器件中的讀出電路，更具體來說，涉
及一種適于對構(gòu)成讀出電路的MOS晶體管中閾值電壓的溫度相關(guān)性進(jìn)
行補(bǔ)償?shù)淖x出電路， 一種用于讀出電路的溫度補(bǔ)償方法，以及一種數(shù) 據(jù)處理系統(tǒng)。
背景技術(shù)：
公知的是，用于半導(dǎo)體器件中的MOS晶體管中的閾值電壓通常隨 著溫度而變化，并且電路的溫度裕度(margin)由此降低。之前已經(jīng)提 出許多技術(shù)來補(bǔ)償這樣的溫度相關(guān)性。
例如，第S58-168310號日本專利申請?zhí)亻_中公開的技術(shù)涉及一種 MOS靜態(tài)存儲器中的讀出放大器電路，利用差分放大器，通過根據(jù)溫 度來變化差分放大器的輸出電平，讀出放大器電路的輸出緩沖器的導(dǎo) 通輸出電平(onoutputlevel)得以穩(wěn)定。
第2000-307391號日本專利申請?zhí)亻_中公開的技術(shù)涉及對電壓比 較器的輸入閾值的控制。所公開的電壓比較器包括PMOS晶體管和兩 個(gè)NMOS晶體管，其中，在所述PMOS晶體管中，信號輸入到柵極， 漏極連接到電源并且源極連接到輸出線；所述兩個(gè)NMOS晶體管串聯(lián) 連接在輸出線和地之間，其中，NMOS晶體管按列布置，信號被輸入 到串聯(lián)連接的一個(gè)NMOS晶體管的柵極，固定的控制電壓輸入到另一 NMOS晶體管的柵極。該技術(shù)強(qiáng)調(diào)的事實(shí)是，NMOS晶體管的電導(dǎo)只 與柵極電壓相關(guān)，假設(shè)上述的電路是由電阻器配置的等效電路，并且 該電路嘗試通過調(diào)節(jié)供應(yīng)到每個(gè)MOS晶體管單獨(dú)的柵極電壓和變化電 導(dǎo)來控制電壓比較器的輸入閾值。圖19是示出了在具有分級位線結(jié)構(gòu)(hierarchical bit line )的DRAM
中使用的讀出電路中沒有應(yīng)用溫度補(bǔ)償?shù)那闆r下，MOS晶體管的閾值 電壓分布，即制造變化的允許范圍的圖示。豎軸表示電壓，左側(cè)的條 狀圖表示當(dāng)電源電勢VDD是1V時(shí)的存儲單元節(jié)點(diǎn)的電勢。位線預(yù)充 電電勢被設(shè)置為0V。
在DRAM中通常的情況是，IV的高數(shù)據(jù)和0V的低數(shù)據(jù)被寫入到 存儲單元節(jié)點(diǎn)中，但是由于泄露、不充分的寫入等導(dǎo)致發(fā)生損耗。在 該示例中，由于損耗，導(dǎo)致高數(shù)據(jù)是0.7V且低數(shù)據(jù)是0.2V。當(dāng)字線為 高時(shí)，存儲單元被選中，通過位線寄存電容器Cb和存儲單元的電容器 Cs之間的電荷轉(zhuǎn)移，信號電壓被讀取到位線。在位線中出現(xiàn)的讀取的 信號電壓與存儲單元節(jié)點(diǎn)的電壓減去轉(zhuǎn)移率Cs/(Cs+Cb)所占的部分一 樣。在該示例中，轉(zhuǎn)移率是0.7。
由于在讀取過程中的噪聲，導(dǎo)致讀取到位線的信號電壓進(jìn)一步遭 受損耗，在該示例中，高讀取信號電壓是0.45V，低讀取信號電壓是大 約0.18V。該電壓差被MOS晶體管放大，并被轉(zhuǎn)換為漏電流差，為了 使全局位線正確地確定用于全局位線放電時(shí)間差的高或低，在高讀取 電壓的下限和MOS晶體管閾值電壓分布的上限之間、并且在低讀取電 壓的上限和MOS晶體管閾值電壓分布的下限之間必須存在確定的裕 度。
如前所述，由于MOS晶體管的閾值電壓通常隨著溫度而變化，因 此必須將由于制造變化而導(dǎo)致的閾值電壓的分布保持為比較小，從而 能夠容納由于溫度相關(guān)性而導(dǎo)致的變化，以在操作補(bǔ)償溫度下保證上 述確定的裕度，其中，在該示例中，操作補(bǔ)償溫度在O'C和IO(TC之間。

發(fā)明內(nèi)容
然而，第S58-168310號日本專利申請?zhí)亻_中公開的技術(shù)的缺陷在于電路規(guī)模大，并且由于對每個(gè)讀出放大器設(shè)置了差分放大器，導(dǎo)
致芯片尺寸增大。此外，由于第S58-168310號日本專利申請?zhí)亻_的技 術(shù)包括對差分放大器的增益進(jìn)行調(diào)節(jié)，因此該技術(shù)不能不加修改地應(yīng) 用到，例如由單個(gè)MOS晶體管構(gòu)造的所謂的單端讀出放大器等中。
由于在第2000-307391號日本專利申請?zhí)亻_中公開的技術(shù)中需要 大量的MOS晶體管，因此電路規(guī)模大，芯片尺寸增大。另外，由于在 將電壓施加到許多MOS晶體管的柵極的情況下進(jìn)行溫度補(bǔ)償，因此該 技術(shù)受到功耗增大的影響。
因此基于上述的缺陷來開發(fā)本發(fā)明，本發(fā)明的目的在于提供一種 讀出電路、 一種用于讀出電路的溫度補(bǔ)償方法、以及一種數(shù)據(jù)處理系 統(tǒng)，由此防止芯片尺寸的增大并且使MOS晶體管的溫度相關(guān)性得以補(bǔ) 償，同時(shí)防止功耗增大。
用于克服上述缺陷的本發(fā)明包括下述的方面。
(1) 本發(fā)明提供了一種半導(dǎo)體器件，該半導(dǎo)體器件包括讀出放 大器，該讀出放大器包括用于放大數(shù)據(jù)信號的讀出晶體管和連接到信 號線的控制晶體管，讀出晶體管具有與用于傳輸數(shù)據(jù)信號的信號線連
接的柵電極和與輸出線連接的漏極，在數(shù)據(jù)信號傳輸?shù)叫盘柧€之前， 控制晶體管將信號線的電勢控制為預(yù)定電勢；內(nèi)部電源電路，其連接
到控制晶體管的源極或者讀出晶體管的源極；以及溫度補(bǔ)償電路，其
用于通過控制內(nèi)部電源電路的輸出電壓來補(bǔ)償讀出晶體管的溫度相關(guān)性。
(2) 本發(fā)明還提供了一種半導(dǎo)體器件，該半導(dǎo)體器件包括存儲 單元，其包括用于存儲信息的存儲元件和用于選擇存儲元件的選擇晶 體管；位線，其連接到存儲單元；讀出放大器，其包括用于讀取位線 上的數(shù)據(jù)的讀出晶體管和與位線連接的控制晶體管，讀出晶體管具有
9與位線連接的柵極和與輸出線連接的漏極，控制晶體管在信息從存儲
單元讀取出到位線之前，將位線的電勢控制為預(yù)定電勢；內(nèi)部電源電 路，其連接到控制晶體管的源極或者讀出晶體管的源極；以及溫度補(bǔ) 償電路，其由場效應(yīng)晶體管構(gòu)造，用于通過控制內(nèi)部電源電路的輸出
電壓來補(bǔ)償讀出晶體管的溫度相關(guān)性。
(3)本發(fā)明還提供了一種半導(dǎo)體器件，該半導(dǎo)體器件包括存儲 單元，其包括用于存儲電荷的電容器和用于選擇電容器的選擇晶體管； 位線，其連接到存儲單元；讀出放大器，其包括用于讀取位線上的數(shù) 據(jù)的讀出晶體管和與位線連接的控制晶體管，其中，讀出晶體管用作 由場效應(yīng)晶體管構(gòu)造的單端讀出放大器，讀出晶體管具有與位線連接 的柵極和與輸出線連接的漏極，控制晶體管在信息從存儲單元讀出到 位線之前，將位線的電勢控制為預(yù)定電勢；內(nèi)部電源電路，其與讀出 放大器的電源連接；以及溫度補(bǔ)償電路，其由場效應(yīng)晶體管構(gòu)造，用 于通過控制內(nèi)部電源電路的輸出電壓來補(bǔ)償讀出晶體管的溫度相關(guān) 性，其中，通過輸出電壓來控制位線的預(yù)定電壓或者讀出晶體管的源 極電壓。
通過本發(fā)明，伴隨著場效應(yīng)晶體管的閾值電壓的溫度相關(guān)性的改 變被抵消，由此增加了讀出電路的操作裕度，并且存儲讀出操作也得 以穩(wěn)定。換言之，從相反的觀點(diǎn)來看，由于可以增加在場效應(yīng)晶體管 的制造中的變化的容許范圍，所以對于使用許多讀出電路的存儲器， 諸如應(yīng)用了本發(fā)明的高容量DRAM，制造成品率增大，制造成本也可 以降低。
因?yàn)閳鲂?yīng)晶體管的溫度相關(guān)性受到監(jiān)控，并且由于溫度相關(guān)性 導(dǎo)致的變化被抵消，所以可以以高精度來補(bǔ)償溫度，并且上述的效果 甚至可以得到進(jìn)一步地增強(qiáng)。由于場效應(yīng)晶體管的制造中的變化的容 許范圍也可以增大，因此還可以提供適于小型化和增大的集成度的存儲器。由于對每個(gè)半導(dǎo)體芯片(每個(gè)半導(dǎo)體基底)安裝了溫度補(bǔ)償電路，
因此獲得了二次效應(yīng)(secondary effect)，由此通過對每個(gè)半導(dǎo)體芯片 具有相同量的電平偏移，來抵消在各芯片、各晶片以及各批次之間的 關(guān)于構(gòu)成讀出電路的場效應(yīng)晶體管的閾值電壓的變化。因此，可以提 供一種包括控制器的半導(dǎo)體系統(tǒng)，該控制器用于控制半導(dǎo)體器件，從 而即使當(dāng)在不同的條件下制造每個(gè)半導(dǎo)體芯片，并且讀出晶體管的能 力或特性變化時(shí)，或者當(dāng)半導(dǎo)體芯片被放置在具有不同溫度條件的位 置時(shí)，對于在其中安裝有多個(gè)半導(dǎo)體芯片的模塊(例如，MCP (多芯 片封裝)、POP (層疊封裝)、或在其中多個(gè)半導(dǎo)體芯片被分層的其它 半導(dǎo)體器件、或者在其中不分層地集成(例如平面封裝)多個(gè)半導(dǎo)體 器件的半導(dǎo)體器件)等中的所有半導(dǎo)體芯片也具有一致的特性。


結(jié)合附圖，從下面的對特定優(yōu)選實(shí)施例的描述中，本發(fā)明的上述
特征和優(yōu)點(diǎn)將更清楚，其中
圖l是示出了根據(jù)實(shí)施例1的溫度補(bǔ)償讀出電路的原理圖2是示出了根據(jù)實(shí)施例1的溫度補(bǔ)償讀出電路中當(dāng)T-(TC時(shí)的
操作的圖示；
圖3是示出了根據(jù)實(shí)施例1的溫度補(bǔ)償讀出電路中當(dāng)T:5(TC時(shí)的
操作的圖示；
圖4是示出了根據(jù)實(shí)施例1的溫度補(bǔ)償讀出電路中當(dāng)T-10(TC時(shí)
的操作的圖示；
圖5是示出了根據(jù)實(shí)施例1的VPC產(chǎn)生電路的框圖； 圖6是示出了根據(jù)實(shí)施例1的Vt監(jiān)控電路的原理圖； 圖7是示出了根據(jù)實(shí)施例1的沒有Vt監(jiān)控電路的VPC產(chǎn)生電路
的原理圖8是根據(jù)實(shí)施例1的VPC產(chǎn)生過程的圖示；
圖9是根據(jù)實(shí)施例1的溫度補(bǔ)償讀出電路的操作波形的圖示；
圖IO是示出了根據(jù)實(shí)施例2的溫度補(bǔ)償讀出電路的原理圖；圖11是示出了根據(jù)實(shí)施例2的溫度補(bǔ)償讀出電路中當(dāng)T^(TC時(shí)的
操作的圖示；
圖12是示出了根據(jù)實(shí)施例2的溫度補(bǔ)償讀出電路中當(dāng)T:50'C時(shí) 的操作的圖示；
圖13是示出了根據(jù)實(shí)施例2的溫度補(bǔ)償讀出電路中當(dāng)T=100°C時(shí)
的操作的圖示；
圖14是示出了根據(jù)實(shí)施例2的VSSA產(chǎn)生電路的框圖15是示出了根據(jù)實(shí)施例2的Vt監(jiān)控電路的原理圖16是示出了根據(jù)實(shí)施例2的沒有Vt監(jiān)控電路的VSSA產(chǎn)生電
路的原理圖17是示出了根據(jù)實(shí)施例2的VSSR產(chǎn)生過程的圖示；
圖18是根據(jù)實(shí)施例2的溫度補(bǔ)償讀出電路的操作波形的圖示；
圖19是示出了當(dāng)沒有溫度補(bǔ)償時(shí)的Vt容許裕度的圖示。
具體實(shí)施例方式
下文中，將參照附圖來詳細(xì)地描述本發(fā)明的實(shí)施例。
在此描述的實(shí)施例中的組成元件可以用現(xiàn)有的組成元件等來替 代，包括與其它現(xiàn)有的組成元件的組合的各種變化也是可以的。因此， 在權(quán)利要求書中所描述的本發(fā)明的范圍不受在此描述的實(shí)施例的限制。
<實(shí)施例1〉
將利用圖1至圖9來描述本發(fā)明的實(shí)施例1。在本實(shí)施例中，將 描述的是DRAM (動態(tài)隨機(jī)存取存儲器)的示例，其與使用N型溝道 場效應(yīng)晶體管(nMOS晶體管)和P型溝道場效應(yīng)晶體管(pMOS晶體 管)的半導(dǎo)體器件一樣具有分級位線結(jié)構(gòu)。由于在分級位線結(jié)構(gòu)的情 況下可以縮短位線的長度，因此可以增大從存儲單元讀取的信號的幅 度，并且可以減小整體的芯片尺寸。雖然這是優(yōu)選的示例，但是本發(fā) 明不限于該示例。例如，本發(fā)明不僅可以應(yīng)用于DRAM，還可以應(yīng)用于其它種類的 易失性存儲裝置、非易失性存儲裝置等。只要晶體管是場效應(yīng)晶體管 (FET)就足夠了，并且除了 MOS (金屬氧化物半導(dǎo)體)之外，本發(fā) 明也可以應(yīng)用于MIS (金屬-絕緣體半導(dǎo)體)晶體管和各種其它的FET。 NMOS晶體管(N型溝道MOS晶體管)是第一導(dǎo)電類型晶體管的典型 示例，PMOS晶體管(P型溝道MOS晶體管)是第二導(dǎo)電類型晶體管 的典型示例。
本實(shí)施例的結(jié)構(gòu)是與單端讀出放大器相關(guān)的技術(shù)，在該單端讀出 放大器中，輸入單個(gè)信號，只有一個(gè)信號被放大，輸出該被放大的信 號。普通的差分讀出放大器比單端讀出放大器具有更高的增益，抗噪 性也更強(qiáng)。差分讀出放大器的高增益還縮短了用以變化放大的輸出信 號的時(shí)間。另一方面，單端讀出放大器對噪聲及其敏感，為了產(chǎn)生放 大的輸出，需要更高的輸入信號。與位線相連的上述讀出放大器(溫 度補(bǔ)償讀出電路2)是單端讀出放大器。
<整體的電路結(jié)構(gòu)>
圖1是示出了包括本發(fā)明的溫度補(bǔ)償讀出電路的DRAM存儲單元 陣列的電路的一部分的圖示。如圖1所示，電路由字線WL、位線BL (局部位線)、存儲單元1、溫度補(bǔ)償讀出電路2、全局位線GBL和 全局位線讀出電路3構(gòu)造而成，其中，存儲單元1設(shè)置在字線WL和 位線BL的交叉點(diǎn)。
溫度補(bǔ)償讀出電路2是單端讀出放大器。讀出放大器晶體管的柵 電極連接到位線BL，其中，位線BL用于傳輸存儲單元1中存儲的信 息；并且用作讀出放大器晶體管的輸出節(jié)點(diǎn)的讀出放大器晶體管的漏 電極連接到全局位線GBL。即，溫度補(bǔ)償讀出電路2利用了單端讀出 放大器的直接讀出技術(shù)(direct sensing technique)。
13另外，在本發(fā)明中，通過用于驅(qū)動存儲單元的公共內(nèi)部電壓(例
如，從外部電源降壓而成的內(nèi)部電源電壓)、vss電源或其它電壓，
而不是通過利用用于DRAM等中的位線的1/2的預(yù)充電方案(其中， 在對存儲單元進(jìn)行存取之前的位線控制電壓被控制為與信息1和信息0 對應(yīng)的相對電壓之間的1/2的電壓)，來控制在對存儲單元進(jìn)行存取之 前用于控制位線的電壓(預(yù)充電電壓)。例如，實(shí)施例的特性特征在 于不管存儲單元信息是"1"還是"0"，在對存儲單元進(jìn)行存取之 后的位線電壓從內(nèi)部電源電壓或VSS的預(yù)定電勢沿著(VSS或內(nèi)部電 源電壓的) 一個(gè)方向轉(zhuǎn)變。在半導(dǎo)體器件的外部電源和內(nèi)部電源的電 壓降低到接近1V(接近CM0S型讀出放大器操作的操作點(diǎn)的極限的電 壓)的半導(dǎo)體器件中，位線的控制電壓與使用單端讀出放大器的讀出 方案相結(jié)合，以在更高速度和穩(wěn)定性與由于制造條件的變化導(dǎo)致的電 路穩(wěn)定性之間產(chǎn)生增強(qiáng)的協(xié)同效應(yīng)。
分級位線結(jié)構(gòu)包括單端讀出放大器2，其用于通過局部位線， 首先放大作為數(shù)據(jù)信號的存儲單元1的信息；選擇晶體管Q3，其連接 在讀出放大器2和全局位線GBL之間。
用于選擇讀出電路的選擇晶體管Q3是以下晶體管，其用于向全局 位線GBL輸出由單端讀出放大器2放大的放大信號。提供到選擇晶體 管Q3的控制信號是以下控制信號，其用于向全局位線GBL輸出由單 端讀出放大器2放大的放大信號。該控制信號可包括用于選擇多個(gè)局 部位線或單個(gè)全局位線的地址信號或其它選擇信息。通常，由于多個(gè) 存儲單元和讀出放大器2連接到局部位線BL來形成存儲器陣列，因此 局部位線BL的布線間距等于或小于全局位線GBL的布線間距。
構(gòu)成溫度補(bǔ)償讀出電路2的nMOS晶體管Ql是讀出晶體管，位 線BL連接到其柵極，nMOS晶體管Ql讀出/放大被讀取到位線BL的 信號電壓，并將該信號電壓轉(zhuǎn)換為漏電流。在本實(shí)施例中，在防止功 耗增大的同時(shí)，控制作為內(nèi)部電源電路的輸出電壓的預(yù)充電電壓，補(bǔ)償構(gòu)成讀出電路的nMOS晶體管Ql的溫度相關(guān)性，并且精確地補(bǔ)償 MOS晶體管的溫度。然而，溫度補(bǔ)償?shù)募?xì)節(jié)將在下文中描述。
位線預(yù)充電nMOS晶體管Q2是以下控制晶體管，其用于在數(shù)據(jù) 信號由信號線傳輸之前將信號線控制為預(yù)定電勢。將預(yù)充電信號PC輸 入到位線預(yù)充電nMOS晶體管Q2的柵極，并且當(dāng)PC處于高狀態(tài)時(shí)， 位線BL被預(yù)充電為位線預(yù)充電電勢VPC。
用于讀出電路選擇的nMOS晶體管Q3在其柵極接收選擇信號SE， 并且將全局位線GBL選擇性地連接到作為讀出電路的輸出節(jié)點(diǎn)的 nMOS晶體管Ql的漏極。位線BL和多個(gè)存儲單元通過圖示中未示出 的多個(gè)溫度補(bǔ)償讀出電路連接到全局位線GBL，并且nMOS晶體管Q3 僅將屬于所選擇的存儲單元的讀出放大器連接到全局位線GBL。由于 一旦從DRAM存儲單元讀取數(shù)據(jù)時(shí)，數(shù)據(jù)被破壞，所以需要重新寫入， 但是為了簡化圖示，在圖1中沒有示出重新寫入的電路。
由多個(gè)存儲單元和與存儲單元對應(yīng)的多個(gè)讀出放大器來形成存儲 單元陣列，由局部位線和全局位線來形成分級位線，并且由溫度補(bǔ)償 電路控制的內(nèi)部電源電路的輸出被共同連接到與局部位線連接的讀出 放大器。
只要nMOS晶體管Q3和nMOS晶體管Ql串聯(lián)連接就足夠了 ，它 們的順序關(guān)系不必受限。理想的是，由于大量的nMOS晶體管Q3連接 到全局位線GBL，因此如圖l所示，當(dāng)強(qiáng)調(diào)全局位線GBL的低噪聲效 應(yīng)時(shí)，nMOS晶體管Q3應(yīng)該連接到全局位線GBL這一側(cè)。
存儲單元是DRAM存儲單元，在DRAM存儲單元中，用于選擇 的nMOS晶體管Q4和用于信息電荷累積的電容器Cs串聯(lián)連接，其中， 電容器Cs是用于存儲信息的存儲元件。用于選擇的nMOS晶體管Q4 通過字線的電壓來選擇用于信息電荷累積的電容器Cs，并將電容器Cs連接到位線。在附圖中未示出的多個(gè)存儲單元被連接到位線。位線的 寄生電容由Cb來表示，雖然沒有特別地規(guī)定，但是在該示例中的Cs
是10ff， Cb是30/7 (^4.3) fF。
全局位線預(yù)充電MOS晶體管Q5是以下pMOS晶體管，其用于在 其柵極接收預(yù)充電信號PC的反相信號/PC，并且當(dāng)/PC處于低狀態(tài)時(shí)， /PC將全局位線GBL預(yù)充電至電源電勢VDD。全局位線的寄生電容用 Cgb來表示。
在本實(shí)施例中，MOS晶體管的極性如上所述，但是也可以形成在 其中MOS晶體管的極性全部相反的電路。在這種情況下，電源電勢和 地的關(guān)系相反，并且控制信號的極性也相反。
<溫度補(bǔ)償電路的操作>
接下來，將利用圖2至圖4來描述根據(jù)溫度變化的溫度補(bǔ)償電路 的操作。
為了使本實(shí)施例中的描述更具體，假設(shè)nMOS晶體管Ql的閾值 Vt為90mV土30mV，但是該值只是作為示例被給出，本發(fā)明不限于該 值。
圖2示出了溫度T是0。C的情況。當(dāng)溫度T-5(TC是基準(zhǔn)溫度時(shí)， 在該示例中，nMOS晶體管Ql的閾值電壓Vt增加30mV。此時(shí)，通過 下文中描述的VPC產(chǎn)生電路，位線預(yù)充電電勢VPC被設(shè)置為O.IV。 因?yàn)橥ㄟ^將位線預(yù)充電電勢VPC偏移0.1V，使得讀取到位線的信號電 壓增加了 (l陽轉(zhuǎn)移率)*VPC = ( 1-0.7) X0.1=0.03V，艮卩30mV，所以 可以抵消由于nMOS晶體管Ql的閾值電壓Vt的溫度相關(guān)性而導(dǎo)致的 30mV的增加。因此，與在其中沒有溫度補(bǔ)償?shù)膱D19的情況相比，可 以增加由于nMOS晶體管Ql的閾值電壓Vt的制造變化而導(dǎo)致的分布 的容許范圍。圖3示出了溫度T是50'C的情況。在該例子中，由于溫度丁=50 'C是基準(zhǔn)溫度，因此在該示例中，nMOS晶體管Ql的閾值電壓Vt也 是基準(zhǔn)值。通過下文描述的VPC產(chǎn)生電路，此時(shí)的位線預(yù)充電電勢VPC 被設(shè)置為OV。由于位線預(yù)充電電勢VPC是OV，因此讀取到位線的信 號電壓與圖19中的相同，但是因?yàn)榱硪粶囟认碌膎MOS晶體管Ql的 閾值電壓Vt的溫度相關(guān)性被抵消，所以與圖19的情況相比，可以增 加由于nMOS晶體管Q1的閾值電壓Vt的制造變化而導(dǎo)致的分布的容 許范圍。
圖4示出了溫度T是10(TC的情況。當(dāng)溫度T-5(TC是基準(zhǔn)溫度時(shí)， 在該示例中，nMOS晶體管Ql的閾值電壓Vt減小30mV。此時(shí)，通過 下文中描述的VPC產(chǎn)生電路，位線預(yù)充電電勢VPC被設(shè)置為-0.1V。 因?yàn)橥ㄟ^將位線預(yù)充電電勢VPC偏移-0.1V，使得讀取到位線的信號電 壓減小了 (l-轉(zhuǎn)移率)*VPC = ( 1-0.7) X(-O.l ) = -0.03V，即30mV， 所以可以抵償由于nMOS晶體管Ql的閾值電壓Vt的溫度相關(guān)性導(dǎo)致 的30mV的減小。因此，與圖19的情況相比，可以增加由于nMOS晶 體管Ql的閾值電壓Vt的制造變化導(dǎo)致的分布的容許范圍。
<溫度補(bǔ)償電路(VPC產(chǎn)生電路)的結(jié)構(gòu)>
將利用圖5來描述溫度補(bǔ)償電路(VPC產(chǎn)生電路)的結(jié)構(gòu)。
如圖5所示，溫度補(bǔ)償電路(VPC產(chǎn)生電路)由Vt監(jiān)控電路41、 轉(zhuǎn)移率轉(zhuǎn)換電路42、電平偏移電路43、 VPC驅(qū)動器電路44和偏移量 設(shè)置電路45構(gòu)成。
首先，Vt監(jiān)控電路41的輸出電壓被轉(zhuǎn)移率轉(zhuǎn)換電路42轉(zhuǎn)換，并 被輸入到電平偏移電路43，其中，Vt監(jiān)控電路41用于監(jiān)控nMOS晶 體管Ql的閾值電壓Vt的溫度相關(guān)性。用于確定偏移量的信息從偏移 量設(shè)置電路45傳輸?shù)诫娖狡齐娐?3,并且基于該信息來確定偏移量。設(shè)置偏移量設(shè)置電路45，使得位線預(yù)充電電勢VPC在上述的基準(zhǔn) 溫度下為0V，在該示例中，基準(zhǔn)溫度為5(TC。例如，通過將晶片溫度 設(shè)置為50°C，并對每個(gè)芯片的偏移量設(shè)置電路45的設(shè)置值進(jìn)行編程， 同時(shí)在DRAM探針檢測時(shí)，監(jiān)控位線預(yù)充電電勢VPC的值，來執(zhí)行該 操作?？蛇x擇地，可以確定作為基準(zhǔn)的偏移量，可以將相同的值編程 給每個(gè)芯片。在該情況下，獲得二次效應(yīng)，由此可以抵消各芯片、各 晶片、各批次之間的Vt變化。
激光熔化、電熔化、非易失性存儲元件、 一次可編程元件等可以 用作編程的方式。電平偏移電路43的輸出通過VPC驅(qū)動器電路44被 供給到位線預(yù)充電nMOS晶體管Q2的源電勢，其中，VPC驅(qū)動器電 路44用于增大電流驅(qū)動能力。
〈Vt監(jiān)控電路的結(jié)構(gòu)〉
圖6示出了用于監(jiān)控nMOS晶體管Ql的閾值電壓Vt的Vt監(jiān)控 電路的示例。
在該布置中，VKK是負(fù)電源電勢。nMOS晶體管Q6是監(jiān)控nMOS
晶體管Ql的閾值電壓的監(jiān)控晶體管，因此被形成為與nMOS晶體管 Ql具有基本上相同的尺寸。用于提供恒定電流Ibias的電流源連接在 VKK和nMOS晶體管Q6的源極之間，其中，恒定電流Ibias用于限定 閾值電壓。由于運(yùn)算放大器0P1控制nMOS晶體管Q6的柵極電勢， 使得在恒定電流流動的狀態(tài)下，nMOS晶體管Q6的源電勢是接地電勢 0V，基于接地電壓的nMOS晶體管Q6的閾值電壓Vt被輸出到輸出節(jié) 點(diǎn)Nl。因此，可以通過簡單的電路結(jié)構(gòu)來精確地監(jiān)控nMOS晶體管 Ql的閾值電壓Vt。
<轉(zhuǎn)移率轉(zhuǎn)換電路、電平偏移電路以及VPC驅(qū)動器電路的結(jié)構(gòu)> 圖7示出了轉(zhuǎn)移率轉(zhuǎn)換電路、電平偏移電路以及VPC驅(qū)動器電路的結(jié)構(gòu)。轉(zhuǎn)移率轉(zhuǎn)換電路42是利用運(yùn)算放大器OP2的反相放大器電路， 將N1，即圖6中的Q6的閾值電壓Vt施加到其輸入端。電阻器R1和 R2的比率被設(shè)置為等于Cb和Cs+Cb的比率，OP2的輸出電壓V2是-(Cs+Cb) Vt/Cb。因此，在考慮到寄生電容Cb和信息電荷累積電容 器Cs的電容的效應(yīng)之后，可以設(shè)置最佳的補(bǔ)償值。
電平偏移電路43是利用運(yùn)算放大器OP3的反相放大器電路，其 中，OP2的輸出電壓-(Cs+Cb) Vt/Cb被施加到輸入端，將偏移量設(shè)置 電路45的輸出電勢Vs作為偏移電壓施加到通常為地的端子上。由于 電平偏移電路43的電阻為R3-R4且增益被設(shè)置為-1，因此OP3的輸 出電壓V3為((Cs+Cb"Vt)/Cb+2Vs。
偏移量設(shè)置電路45將電源電勢VDD和負(fù)電源電勢VKK的電阻 進(jìn)行分割，通過選擇器從由此獲取的眾多中間電勢中選擇所需的電勢， 并將該電勢作為Vs輸出。將被選擇器選擇的中間電勢在分接選擇電路 (tap selection circuit)中被編程，并且選擇器根據(jù)分接選擇電路的輸出 信號來選擇所需的電勢。偏移量設(shè)置電路45的輸出電勢Vs通過低通 濾波器被供給到電平偏移電路43。
VPC驅(qū)動器電路是利用運(yùn)算放大器OP4的電壓跟隨器電路，OP3 的輸出電壓被作為位線預(yù)充電電勢VPC = ((Cs+Cb)*Vt)/Cb+2Vs而輸出。
<讀出電路處理>
本實(shí)施例的讀出電路執(zhí)行諸如下文所描述的處理，并補(bǔ)償構(gòu)成讀 出電路的MOS晶體管的溫度。
首先，構(gòu)成讀出電路的MOS晶體管的閾值電壓值被監(jiān)控(步驟 S101)，并且通過利用由信息電荷累積電容器的電容和位線的寄生電 容確定的轉(zhuǎn)移率，來轉(zhuǎn)換MOS晶體管的被監(jiān)控的閾值電壓值(步驟S102)。
然后，轉(zhuǎn)換的電壓值被電平偏移為在基準(zhǔn)溫度下預(yù)先被設(shè)置為預(yù) 充電電壓的電壓(步驟S103)，對于被電平偏移后的電壓值增加供電 能力，并且該電壓值被供給為預(yù)充電電壓(步驟S104)。
因此，通過利用簡單的結(jié)構(gòu)，可以精確地補(bǔ)償構(gòu)成讀出電路的 MOS晶體管的溫度，可以為讀出電路保持足夠的操作裕度。
〈VPC產(chǎn)生過程〉
接下來，將利用圖8來具體地描述VPC產(chǎn)生過程。
圖8是示出了上述的VPC產(chǎn)生電路中的每個(gè)電路的輸出電壓轉(zhuǎn)變 的原理圖。在本實(shí)施例中，如上所述，Cs=10fF， Cb=30/7 (^4.3) fF。 在Vt監(jiān)控電路41中，基準(zhǔn)溫度50。C下的Q6 (Ql的監(jiān)控晶體管)的 閾值電壓Vt是0.09V， Q6的閾值電壓Vt的溫度相關(guān)性被監(jiān)控和輸出， 對于Q6，由于O'C和10(TC之間的溫度相關(guān)性而導(dǎo)致的改變是士0.03V。 該電壓Vt被轉(zhuǎn)移率轉(zhuǎn)換電路42反相并被乘以10/3以得至IJ-0.3V土0.1V。
然后，該電壓再被電平偏移電路43反相并被偏移2Vs。在本實(shí)施 例中，由于電平偏移電路43的輸出電壓在5(TC的基準(zhǔn)溫度下被設(shè)置為 0V，因此編程偏移量設(shè)置電路45的分接選擇電路，使得Vs的值為 -0.15V,電平偏移電路43的輸出電勢變成0土0.1V。將該電壓作為位 線預(yù)充電電勢VPC從VPC驅(qū)動器電路44輸出。在該布置中，當(dāng)每個(gè) 芯片的偏移量Vs被編程為相同的值時(shí)，每個(gè)芯片的Vt變化，或各晶 片、各批次之間的變化被反映在VPC中。
<讀出電路的操作波形>
接下來，將利用圖9來描述當(dāng)執(zhí)行溫度補(bǔ)償時(shí)讀出電路的操作波 形。在圖9中，豎軸表示電壓，橫軸表示時(shí)間。將描述高("H")數(shù)據(jù)從存儲單元被讀取的情況(圖9 (A))。 每個(gè)位線預(yù)充電電勢VPC被設(shè)置為接地電勢0V。
在高數(shù)據(jù)讀取的情況下，在預(yù)充電釋放時(shí)間段內(nèi)PC是低而/PC是 高，nMOS晶體管Q2和pMOS晶體管Q5均截止，并且位線BL和全 局位線GBL在分別被預(yù)充電至0V和VDD的狀態(tài)下懸浮。
然后，當(dāng)單元選擇時(shí)間段出現(xiàn)時(shí)，當(dāng)SE和WL已經(jīng)變?yōu)楦邥r(shí)(具 體來說，對存儲單元進(jìn)行存取，由此根據(jù)與位線(信號線)的電容比 率，存儲單元數(shù)據(jù)的電荷被傳輸?shù)轿痪€(信號線))，高信號電壓從 存儲單元被讀取到位線，并且讀出時(shí)段開始。在讀出時(shí)段內(nèi)，由于位 線的電勢高于nMOS晶體管Ql的閾值電壓Vt的分布的上限，因此 nMOS晶體管Ql的漏電流較大，通過全局位線GBL的寄生電容Cgb 充入的電荷快速被抽回。因此，全局位線GBL的電勢快速地從VDD 放電至ov。
在讀出時(shí)段的末端，全局位線GBL的電勢為0V，該電勢被全局 位線讀出電路檢測為低，并且被反相器電路(未示出)反相并被讀取 為高數(shù)據(jù)。nMOS晶體管Ql的閾值電壓Vt的分布，即圖示中的陰影 部分，表示在制造時(shí)的空間(dimensional)變化、柵極絕緣膜厚度的變 化、或由于諸如溝道雜質(zhì)分布的波動的因素而導(dǎo)致的閾值電壓的變化 的范圍。當(dāng)恢復(fù)時(shí)間段出現(xiàn)時(shí)，SE變?yōu)榈?，位線電勢通過重寫入電路 (未示出)變?yōu)楦唠娖絍DD，高數(shù)據(jù)被寫回到存儲單元。
在從存儲單元讀取低("L")數(shù)據(jù)的情況下(圖9 (B))，在 預(yù)充電釋放時(shí)間段內(nèi)，PC是低且/PC是高，nMOS晶體管Q2和pMOS 晶體管Q5均截止，位線BL和全局位線GBL在分別被預(yù)充電至0V和 VDD的狀態(tài)下懸浮。然后，當(dāng)單元選擇時(shí)間段出現(xiàn)時(shí)，當(dāng)SE和WL己經(jīng)變?yōu)楦邥r(shí)，低 信號電壓從存儲單元被讀取到位線，讀出時(shí)段開始。在讀出時(shí)段內(nèi)， 由于位線的電勢略高于nMOS晶體管Ql的閾值電壓Vt的分布的下限， 因此nMOS晶體管Ql的漏電流小，通過全局位線GBL的寄生電容Cgb 充入的電荷緩慢地被抽出，全局位線GBL的電勢緩慢地從VDD放電。
由于在讀出時(shí)段的末端，全局位線GBL的電勢略低于VDD，因 此電勢被全局位線讀出電路讀出-放大為高，并且被反相電路(未示出) 反相并被讀取為低數(shù)據(jù)。當(dāng)恢復(fù)時(shí)間段出現(xiàn)時(shí)，SE變?yōu)榈?，位線電勢 通過重寫入電路(未示出)變?yōu)?V的低電平，并且低數(shù)據(jù)被寫回到存 儲單元。
通過如上所述的本實(shí)施例，預(yù)充電電壓得以控制，并且構(gòu)成讀出 電路的MOS晶體管的溫度相關(guān)性被補(bǔ)償，因此可以通過簡單的結(jié)構(gòu)來 精確地執(zhí)行溫度補(bǔ)償。由于伴隨著構(gòu)成讀出電路的MOS晶體管的閾值 電壓的溫度相關(guān)性的變化被抵消，因此增強(qiáng)了讀出電路的操作裕度， 并且存儲器的讀出操作得以穩(wěn)定。此外，由于可以加大在MOS晶體管 的制造過程中的變化的允許范圍，因此，可以將存儲器設(shè)置為適于小 型化和增大的集成度。
根據(jù)本實(shí)施例，通過在讀出電路中的上述溫度補(bǔ)償，增強(qiáng)了讀出 電路的操作裕度并穩(wěn)定了存儲器的讀出操作。讀出電路因此也可以用 在高精度的數(shù)據(jù)處理系統(tǒng)等中。
<實(shí)施例2>
將利用圖10至圖18來描述本發(fā)明的實(shí)施例2。在本實(shí)施例中， 將描述作為半導(dǎo)體器件的具有分級位線結(jié)構(gòu)的DRAM的示例。
<整體的電路結(jié)構(gòu)>
圖10是示出了包括本發(fā)明的溫度補(bǔ)償讀出電路的DRAM存儲單元陣列的電路的一部分的圖示。如圖10所示，電路由字線WL、位線 BL、存儲單元l、溫度補(bǔ)償讀出電路20、全局位線GBL和全局位線讀 出電路3構(gòu)造，其中，存儲單元1設(shè)置在字線WL和位線BL的交叉點(diǎn)。 相同的參考標(biāo)號用來表示與實(shí)施例1的組成元件相同的組成元件，并 且由于相同的元件具有相同的功能，將不再給出對它們的詳細(xì)描述。
在構(gòu)成溫度補(bǔ)償讀出電路20的nMOS晶體管Ql中，位線BL連 接到其的柵極，nMOS晶體管Ql讀出/放大讀取到位線BL的信號電壓， 并將信號電壓轉(zhuǎn)換為漏電流。在本實(shí)施例中，nMOS晶體管Ql的源極 電勢被控制為預(yù)先設(shè)置的電勢，溫度相關(guān)性得到了補(bǔ)償，并且MOS晶 體管的溫度被精確地補(bǔ)償，同時(shí)防止了功耗增大。然而，溫度補(bǔ)償?shù)?細(xì)節(jié)將在下文中描述。
<溫度補(bǔ)償電路的操作>
接下來，將利用圖11至圖13來描述根據(jù)溫度變化的溫度補(bǔ)償電 路的操作。
圖11示出了溫度T是OX:的情況。當(dāng)溫度T-5(TC是基準(zhǔn)溫度時(shí)， 在該示例中，nMOS晶體管Ql的閾值電壓Vt增加30mV。此時(shí)，通過 下文中描述的VSSA產(chǎn)生電路，電壓VSSA被設(shè)置為-0.03V。因?yàn)橥ㄟ^ 將電壓VSSA偏移-0.03V，使得從位線來看nMOS晶體管Ql的閾值電 壓Vt減小了-0.03V，即30mV，所以可以抵消由于nMOS晶體管Ql 的閾值電壓Vt的溫度相關(guān)性而導(dǎo)致的30mV的增加。因此，與沒有溫 度補(bǔ)償?shù)膱D19的情況相比，可以增加由于nMOS晶體管Ql的閾值電 壓Vt的制造變化而導(dǎo)致的分布的容許范圍。
圖12示出了溫度T是5(TC的情況。在該例子中，由于溫度T二50 "C是基準(zhǔn)溫度，因此在該示例中，nMOS晶體管Ql的閾值電壓Vt也 是基準(zhǔn)值。通過下文描述的VSSA產(chǎn)生電路，此時(shí)的電壓VSSA被設(shè) 置為0V。由于電壓VSSA是OV，因此讀取到位線的信號電壓與圖19中的相同，但是因?yàn)榱硪粶囟认碌膎MOS晶體管Ql的閾值電壓Vt的 溫度相關(guān)性被抵消，所以與圖19的情況相比，可以增加由于nMOS晶 體管Ql的閾值電壓Vt的制造變化而導(dǎo)致的分布的容許范圍。
圖13示出了溫度T是IO(TC的情況。當(dāng)溫度T-50'C是基準(zhǔn)溫度 時(shí)，在該示例中，nMOS晶體管Ql的閾值電壓Vt減小30mV。此時(shí)， 通過下文中描述的VSSA產(chǎn)生電路，電壓VSSA被設(shè)置為0.03V。因?yàn)?通過將電壓VSSA偏移0.03V，使得從位線來看的nMOS晶體管Ql的 閾值電壓Vt增加了 0.03V，即30mV，所以可以抵消由于nMOS晶體 管Q1的閾值電壓Vt的溫度相關(guān)性而導(dǎo)致的30mV的減小。因此，與 沒有溫度補(bǔ)償?shù)膱D19的情況相比，可以增加由于nMOS晶體管Ql的 閾值電壓Vt的制造變化而導(dǎo)致的分布的容許范圍。
<溫度補(bǔ)償電路(VSSA產(chǎn)生電路)的結(jié)構(gòu)>
將利用圖14來描述溫度補(bǔ)償電路(VSSA產(chǎn)生電路)的結(jié)構(gòu)。
如圖14所示，溫度補(bǔ)償電路(VSSA產(chǎn)生電路)由Vt監(jiān)控電路 51、反相&電平偏移電路52、 VSSR驅(qū)動器電路53、輸出開關(guān)電路54 和偏移量設(shè)置電路55構(gòu)成。
首先，Vt監(jiān)控電路51的輸出電壓被輸入到反相&電平偏移電路 52，其中，Vt監(jiān)控電路51用于監(jiān)控nMOS晶體管Ql的閾值電壓Vt 的溫度相關(guān)性。用于確定偏移量的信息從偏移量設(shè)置電路55傳輸?shù)椒?相&電平偏移電路52，并且基于該信息來確定偏移量。
設(shè)置偏移量設(shè)置電路55，使得電壓VSSA在上述的基準(zhǔn)溫度下為 0V，在該示例中，基準(zhǔn)溫度為5(TC。例如，通過將晶片溫度設(shè)置為50 °C，并對每個(gè)芯片的偏移量設(shè)置電路55的設(shè)置值進(jìn)行編程，同時(shí)在 DRAM探針檢測時(shí)，監(jiān)控電壓VSSA的值，來執(zhí)行該操作。也可以確定作為基準(zhǔn)的偏移量，并且可以將相同的偏移量編程給 每個(gè)芯片。因?yàn)榧词巩?dāng)對于每個(gè)芯片、或者在各晶片或各批次之間，
nMOS晶體管Ql的閾值電壓Vt變化時(shí)也可以將該變化抵消，所以這 樣的構(gòu)造是有效的。
激光熔化、電熔化、非易失性存儲元件、 一次可編程元件等可以 用作編程的方式。電平偏移電路52的輸出通過VSSR驅(qū)動器電路53 被供給到位線預(yù)充電nMOS晶體管Q2，其中，VSSR驅(qū)動器電路53用 于增大電流驅(qū)動能力。
在讀取信號出現(xiàn)在位線中且讀出放大操作已經(jīng)被nMOS晶體管Ql 初始化后的一定延遲時(shí)間之后，輸出開關(guān)電路54將電源VSSA從溫度 補(bǔ)償VSSR切換到接地電壓(VSS)。這樣的原因在于，因?yàn)楫?dāng)讀出操 作已經(jīng)進(jìn)行到一定程度時(shí)，nMOS晶體管Ql的閾值電壓Vt的變化的 效應(yīng)減小，所以通過將電壓VSSA從VSSR驅(qū)動器53切換到具有更高 電流驅(qū)動能力的接地電勢(VSS)，可以提高放大操作的速度。
〈Vt監(jiān)控電路的結(jié)構(gòu)〉
圖15示出了用于監(jiān)控Nmos晶體管Ql的閾值電壓Vt的Vt監(jiān)控
電路的示例。
在該布置中，VDL表示正的內(nèi)部恒壓電源電勢，VEL表示負(fù)的內(nèi) 部恒電勢電源電勢。nMOS晶體管Q6監(jiān)控nMOS晶體管Ql的閾值電 壓，因此被形成為與nMOS晶體管Ql具有基本上相同的尺寸。用于提 供恒定電流Ibias的電流源連接在VEL和nMOS晶體管Q6的源極之間， 其中，恒定電流Ibias用于限定閾值電壓。由于運(yùn)算放大器OP1控制 nMOS晶體管Q6的柵極電勢，使得在恒定電流流動的狀態(tài)下，nMOS 晶體管Q6的源極電勢是接地電勢0V，基于接地電壓的nMOS晶體管 Q6的閾值電壓Vt被輸出到輸出節(jié)點(diǎn)Nl。因此，可以通過簡單的電路 結(jié)構(gòu)來精確地監(jiān)控nMOS晶體管Ql的閾值電壓Vt?！捶聪?amp;電平偏移電路、VSSR驅(qū)動器電路和輸出開關(guān)電路的結(jié)構(gòu)〉 圖16示出了反相&電平偏移電路、VSSR驅(qū)動器電路和輸出開關(guān) 電路的結(jié)構(gòu)。反相&電平偏移電路52是利用運(yùn)算放大器0P2的反相放 大器電路，其中，將N1，即圖15中的Q6的閾值電壓Vt施加到輸入 端，偏移量設(shè)置電路55的輸出電勢Vs作為偏移電壓被施加到通常為 地的端子。由于電平偏移電路的電阻是R1-R2，并且增益被設(shè)置為-1， 所以O(shè)P2的輸出電壓V2為-Vt+2Vs。
偏移量設(shè)置電路55將正電源電勢VDL和負(fù)電源電勢VEL的電阻 進(jìn)行分割，通過選擇器從由此獲取的多個(gè)中間電勢中選擇所需的電勢， 并將該電勢作為Vs輸出。將被選擇器選擇的中間電勢在分接選擇電路 中被編程，并且選擇器根據(jù)分接選擇電路的輸出信號來選擇所需的電 勢。偏移量設(shè)置電路55的輸出電勢丫3通過低通濾波器被供給到反相& 電平偏移電路52。
VSSR驅(qū)動器電路53是利用運(yùn)算放大器OP3的電壓跟隨器電路， 并輸出與OP2的輸出電壓相同的電壓即VSSR=-Vt+2Vs。輸出開關(guān)電 路54選擇性地輸出VSSR或者接地電勢VSS作為電壓電勢VSSA。讀 出放大器選擇信號SE被輸入到延遲電路并被反相，并且其被輸入到 nMOS晶體管Q7的柵極。因此，控制SE為低的時(shí)間段，使得 VSSA-VSSR，并且控制SE為高的時(shí)間段，使得從SE變?yōu)楦叩臅r(shí)間之 后的一定延遲后VSSA=VSS。如上所述，在讀取的信號電壓已經(jīng)出現(xiàn) 在位線中并且讀出放大操作己經(jīng)被nMOS晶體管Ql初始化之后的一定 延遲時(shí)間后，VSSA的電源由此從溫度補(bǔ)償VSSR切換到接地電勢 (VSS)。
<讀出電路處理>
本實(shí)施例的讀出電路執(zhí)行比如下文所描述的處理，并對構(gòu)成讀出 電路的MOS晶體管的溫度進(jìn)行補(bǔ)償。首先，監(jiān)控構(gòu)成讀出電路的MOS晶體管的閾值電壓值(步驟 S201)，被監(jiān)控的閾值電壓值被電平偏移，使得轉(zhuǎn)換后的電壓值是在 基準(zhǔn)溫度下的nMOS晶體管Ql的源極電勢(步驟S202)。
對于電平偏移后的電壓值增加供電能力，該電壓值被輸出作為 nMOS晶體管Ql的源極電勢(步驟S203)，并且在讀取信號電壓出現(xiàn) 在位線中后的一定的延遲時(shí)間之后，nMOS晶體管Ql的源極電勢被切 換至接地電勢(步驟S204)。
因此，通過利用簡單的結(jié)構(gòu)，可以精確地補(bǔ)償構(gòu)成讀出電路的 MOS晶體管的溫度，并且可以為讀出電路保持足夠的操作裕度。
〈VSSR產(chǎn)生過程〉
接下來，將利用圖17來具體地描述VSSR產(chǎn)生過程。
圖17是示出了上述的VSSA產(chǎn)生電路中的每個(gè)電路的輸出電壓轉(zhuǎn) 變的原理圖。在Vt監(jiān)控電路51中，基準(zhǔn)溫度5(TC下的Q6的閾值電 壓Vt是0.09V，并且Q6的閾值電壓Vt的溫度相關(guān)性被監(jiān)控和輸出， 對于Q6，由于0。C和100。C之間的溫度相關(guān)性而導(dǎo)致的改變是士0.03V。
然后，該電壓被反相&電平偏移電路52反相并偏移2Vs。在本實(shí) 施例中，由于電平偏移電路的輸出電壓在5(TC的基準(zhǔn)溫度下被設(shè)置為 0V，因此編程偏移量設(shè)置電路55的分接選擇電路，使得Vs的值為 0.045V，因此，電平偏移電路的輸出電勢變成0土0.1V，溫度相關(guān)性從 Vt監(jiān)控電路51的輸出被反相，并且該電壓從VSSR驅(qū)動器電路53輸 出。
<讀出電路的操作波形>
接下來，將利用圖18來描述當(dāng)執(zhí)行溫度補(bǔ)償時(shí)讀出電路的操作波形。在圖18中，豎軸表示電壓，橫軸表示時(shí)間。
將描述高("H")數(shù)據(jù)從存儲單元被讀取的情況(圖18 (A))。 每個(gè)電壓VSSA被設(shè)置為接地電勢0V。
在高數(shù)據(jù)讀取的情況下，在預(yù)充電釋放時(shí)間段內(nèi)PC首先是低而 /PC是高，nMOS晶體管Q2和pMOS晶體管Q5均截止，并且位線BL 和全局位線GBL在分別被預(yù)充電至OV和VDD的狀態(tài)下懸浮。
然后，當(dāng)單元選擇時(shí)間段出現(xiàn)時(shí)，當(dāng)WL已經(jīng)變?yōu)楦邥r(shí)，高信號 電壓從存儲單元被讀取到位線；然后，SE變?yōu)楦?，并且讀出時(shí)段開始。 在讀出時(shí)段內(nèi)，由于位線的電勢高于nMOS晶體管Q1的閾值電壓Vt 的分布的上限，因此nMOS晶體管Ql的漏電流較大，通過全局位線 GBL的寄生電容Cgb充入的電荷快速被抽出。因此，全局位線GBL的 電勢快速地從VDD放電至0V。
在讀出時(shí)段的末端，全局位線GBL的電勢為0V，該電勢被全局 位線讀出電路檢測為低，并且被反相器電路(未示出)反相并被讀取 為高數(shù)據(jù)。nMOS晶體管Ql的閾值電壓Vt的分布，即圖示中的陰影 部分，表示在制造時(shí)的空間變化、柵極絕緣膜厚度的變化、或由于諸 如溝道雜質(zhì)分布的波動的因素而導(dǎo)致的閾值電壓的變化的范圍。當(dāng)恢 復(fù)時(shí)間段出現(xiàn)時(shí)，SE變?yōu)榈?，位線電勢通過重寫入電路(未示出)變 為高電平VDD，并且高數(shù)據(jù)被寫回到存儲單元。
在從存儲單元讀取低("L")數(shù)據(jù)的情況下(圖18 (B))，在 預(yù)充電釋放時(shí)間段內(nèi)，PC首先是低且/PC是高，nMOS晶體管Q2和 pMOS晶體管Q5均截止，并且位線BL和全局位線GBL在分別被預(yù)充 電至0V和VDD的狀態(tài)下懸浮。
然后，當(dāng)單元選擇時(shí)間段出現(xiàn)時(shí)，當(dāng)WL已經(jīng)變?yōu)楦邥r(shí)，低信號電壓從存儲單元被讀取到位線；然后，SE變?yōu)楦撸⑶易x出時(shí)段開始。 在讀出時(shí)段內(nèi)，由于位線的電勢略高于nMOS晶體管Ql的閾值電壓 Vt的分布的下限，因此nMOS晶體管Ql的漏電流叫小，通過全局位 線GBL的寄生電容Cgb充入的電荷被緩慢抽出，并且全局位線GBL 的電勢緩慢地從VDD開始放電。
由于在讀出時(shí)段的末端，全局位線GBL的電勢略低于VDD，因 此電勢被全局位線讀出電路讀出-放大為高，并且被反相電路(未示出) 反相并被讀取為低數(shù)據(jù)。當(dāng)恢復(fù)時(shí)間段出現(xiàn)時(shí)，SE變?yōu)榈?，位線電勢 通過重寫入電路(未示出)變?yōu)?V的低電平，并且低數(shù)據(jù)被寫回到存 儲單元。
通過如上所述的本實(shí)施例，由于MOS晶體管的源極電勢被控制為 預(yù)先設(shè)置的電勢，且溫度相關(guān)性得以補(bǔ)償，因此可以通過簡單的結(jié)構(gòu) 來精確地進(jìn)行溫度補(bǔ)償。由于伴隨著構(gòu)成讀出電路的MOS晶體管的閾 值電壓的溫度相關(guān)性的變化被抵消，因此增強(qiáng)了讀出電路的操作裕度， 并且存儲器的讀出操作得以穩(wěn)定。此外，由于可以加大在MOS晶體管 的制造過程中的變化的允許范圍，因此，可以將存儲器設(shè)置為適于小 型化和增大的集成度。
通過根據(jù)本實(shí)施例在讀出電路中的上述溫度補(bǔ)償，增強(qiáng)了讀出電 路的操作裕度并穩(wěn)定了存儲器的讀出操作。讀出電路因此也可以用在 高精度的數(shù)據(jù)處理系統(tǒng)等中。
以上參照附圖詳細(xì)描述了本發(fā)明的實(shí)施例，但是本發(fā)明的具體構(gòu) 造不限于這些實(shí)施例，并且本發(fā)明還包含不脫離本發(fā)明的預(yù)期范圍的 范圍內(nèi)的設(shè)計(jì)等。
例如，在本實(shí)施例中，MOS晶體管的極性被如上述所構(gòu)造，但是 也可以形成在其中MOS晶體管的極性全部顛倒的電路。在這種情況下，電源電勢和地的關(guān)系被顛倒，并且控制信號的極性也被顛倒。
此外，本發(fā)明還可用在除了 DRAM之外的包括非易失性存儲器的 其它存儲器中，以及用在讀出電路中的具有除了存儲器的功能之外的 功能的部分中。
權(quán)利要求
1.一種半導(dǎo)體器件，包括讀出放大器，其包括用于放大數(shù)據(jù)信號的讀出晶體管和連接到信號線的控制晶體管，所述讀出晶體管具有與傳輸所述數(shù)據(jù)信號的所述信號線連接的柵電極和與輸出線連接的漏極，在所述數(shù)據(jù)信號傳輸?shù)剿鲂盘柧€之前，所述控制晶體管將所述信號線的電勢控制為一預(yù)定的電勢；內(nèi)部電源電路，其連接到所述控制晶體管的源極或者所述讀出晶體管的源極；以及，溫度補(bǔ)償電路，其用于通過控制所述內(nèi)部電源電路的輸出電壓來對于所述讀出晶體管的溫度相關(guān)性進(jìn)行補(bǔ)償。
2. 如權(quán)利要求l所述的半導(dǎo)體器件，其中，至少所述讀出晶體管 和所述溫度補(bǔ)償電路由場效應(yīng)晶體管制成。
3. 如權(quán)利要求l所述的半導(dǎo)體器件，其中，所述內(nèi)部電源電路的 輸出電壓被提供到所述控制晶體管的源極。
4. 如權(quán)利要求l所述的半導(dǎo)體器件，其中，所述內(nèi)部電源電路的 輸出電壓被提供到所述讀出晶體管的源極。
5. 如權(quán)利要求1所述的半導(dǎo)體器件，還包括與所述信號線連接的 存儲單元，其中，通過對所述存儲單元進(jìn)行存取，以由所述信號線傳輸所述數(shù)據(jù)信 號的電荷的一部分。
6. 如權(quán)利要求5所述的半導(dǎo)體器件，其中，所述存儲單元包括電 容器和選擇晶體管，所述電容器用于存儲電荷，所述選擇晶體管用于 選擇所述電容器。
7. 如權(quán)利要求6所述的半導(dǎo)體器件，其中，所述預(yù)定電勢被設(shè)置 為一電勢，以使得在該電勢，所述信號線無須考慮所述存儲單元的信 息而通過對所述存儲單元進(jìn)行存取來從所述預(yù)定電勢沿著一個(gè)方向進(jìn) 行轉(zhuǎn)變。
8. 如權(quán)利要求7所述的半導(dǎo)體器件，其中，所述溫度補(bǔ)償電路包括監(jiān)控電路，用于監(jiān)控所述讀出晶體管的閾值電壓值；轉(zhuǎn)換電路，用于根據(jù)由所述電容器的電容和所述信號線的寄生電 容所確定的轉(zhuǎn)移率，將所述監(jiān)控電路監(jiān)控的所述讀出晶體管的閾值電 壓值轉(zhuǎn)換為一轉(zhuǎn)換的電壓值；電平偏移電路，用于將所述轉(zhuǎn)換的電壓值電平偏移為一預(yù)先設(shè)置 的電壓，作為在預(yù)定溫度下所述內(nèi)部電源電路的輸出電壓；以及驅(qū)動器電路，用于通過對于電平偏移的電壓值增加供電能力，將 從所述電平偏移電路輸出的一電平偏移的電壓值提供作為所述內(nèi)部電 源電路的輸出電壓。
9. 如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述溫度補(bǔ)償電路還 包括輸出開關(guān)電路，所述輸出開關(guān)電路設(shè)置在所述驅(qū)動器電路之后的 級中，用于在已經(jīng)產(chǎn)生所述信號線的讀取信號電壓之后并且在己經(jīng)過 去一定延遲時(shí)間之后，將其輸出電壓從所述電平偏移電壓切換到接地 電勢。
10. 如權(quán)利要求8所述的半導(dǎo)體器件，其中，所述監(jiān)控電路包括監(jiān)控晶體管和差分放大器，所述監(jiān)控晶體管與 所述讀出晶體管的尺寸基本上相同；并且所述監(jiān)控晶體管的漏極被連接到一電源， 一恒流源被連接到所述 監(jiān)控晶體管的源極，所述監(jiān)控晶體管的源極電勢被提供到所述差分放 大器，所述監(jiān)控晶體管的柵極被連接到所述差分放大器的輸出端，并且所述監(jiān)控晶體管的柵極電壓被調(diào)節(jié)以使得所述監(jiān)控晶體管的源極電 勢基本上為零伏。
11. 如權(quán)利要求5所述的半導(dǎo)體器件，其中，所述數(shù)據(jù)是所述存儲單元的信息，所述信號線是所述存儲單元的 局部位線，所述讀出晶體管是用于首先放大所述存儲單元的信息的讀 出放大器，并且與所述讀出晶體管的漏極連接的輸出線是全局位線； 以及所述半導(dǎo)體器件具有由所述局部位線和所述全局位線形成的分級 位線結(jié)構(gòu)。
12. 如權(quán)利要求ll所述的半導(dǎo)體器件，其中，存儲單元陣列由多個(gè)所述存儲單元和與所述多個(gè)存儲單元對應(yīng)的多個(gè)所述讀出放大器形成；以及受所述溫度補(bǔ)償電路控制的所述內(nèi)部電源電路的輸出公共地連接 到與所述局部位線連接的所述多個(gè)讀出放大器。
13. 如權(quán)利要求1中的任一所述的半導(dǎo)體器件，其中， 對每個(gè)半導(dǎo)體芯片安裝所述溫度補(bǔ)償電路；并且在所述半導(dǎo)體器件中安裝多個(gè)所述半導(dǎo)體芯片。
14. 一種半導(dǎo)體器件，包括存儲單元，其包括用于存儲信息的存儲元件和用于選擇所述存儲元件的選擇晶體管；位線，其連接到所述存儲單元；讀出放大器，其包括用于讀取所述位線上的數(shù)據(jù)的讀出晶體管和 與所述位線相連接的控制晶體管，所述讀出晶體管具有與所述位線相 連接的柵極和與輸出線相連接的漏極，并且，在信息被從所述存儲單 元讀取出到所述位線之前，所述控制晶體管將所述位線的電勢控制為一預(yù)定電勢；內(nèi)部電源電路，其連接到所述控制晶體管的源極或者所述讀出晶 體管的源極；溫度補(bǔ)償電路，其由場效應(yīng)晶體管構(gòu)造，用于通過控制所述內(nèi)部 電源電路的輸出電壓來對于所述讀出晶體管的溫度相關(guān)性進(jìn)行補(bǔ)償。
15. 如權(quán)利要求14所述的半導(dǎo)體器件，其中，通過所述溫度補(bǔ)償 電路所補(bǔ)償?shù)乃鰞?nèi)部電源電路的輸出電壓被提供到所述控制晶體管 的源極，以控制所述預(yù)定電勢。
16. 如權(quán)利要求14所述的半導(dǎo)體器件，其中，通過所述溫度補(bǔ)償 電路所補(bǔ)償?shù)乃鰞?nèi)部電源電路的輸出電壓被提供到所述讀出晶體管 的源極，以操作所述讀出晶體管。
17. 如權(quán)利要求14所述的半導(dǎo)體器件，其中， 所述存儲元件包括用于存儲電荷的電容器；并且 所述溫度補(bǔ)償電路包括監(jiān)控電路，其用于監(jiān)控所述讀出晶體管的閾值電壓值； 轉(zhuǎn)換電路，其用于根據(jù)由所述電容器的電容和所述位線的寄生電容所確定的轉(zhuǎn)移率，將由所述監(jiān)控電路監(jiān)控的所述讀出晶體管的閾值 電壓值轉(zhuǎn)換為一轉(zhuǎn)換的電壓值；電平偏移電路，其用于將所述轉(zhuǎn)換的電壓值電平偏移為一預(yù)先設(shè) 置的電壓，作為在預(yù)定溫度下所述內(nèi)部電源電路的輸出電壓；驅(qū)動器電路，其用于通過對所述電平偏移的電壓值增加供電能力， 將從所述電平偏移電路輸出的一電平偏移的電壓值提供作為所述內(nèi)部 電源電路的輸出電壓。
18. 如權(quán)利要求n所述的半導(dǎo)體器件，其中，所述監(jiān)控電路包括監(jiān)控晶體管和差分放大器，所述監(jiān)控晶體管與 所述讀出晶體管的尺寸基本上相同；并且所述監(jiān)控晶體管的漏極被連接到一電源， 一恒流源被連接到所述監(jiān)控晶體管的源極，所述監(jiān)控晶體管的源極電勢被提供到所述差分放 大器，所述監(jiān)控晶體管的柵極被連接到所述差分放大器的輸出端，并 且所述監(jiān)控晶體管的柵極電壓被調(diào)節(jié)以使得所述監(jiān)控晶體管的源極電 勢基本上為零伏。
19. 如權(quán)利要求14所述的半導(dǎo)體器件，其中， 由多個(gè)所述存儲單元和與所述多個(gè)存儲單元對應(yīng)的多個(gè)所述讀出放大器形成存儲單元陣列；所述數(shù)據(jù)是所述存儲單元的信息，所述信號線是所述存儲單元的局部位線，所述讀出晶體管是用于首先放大所述存儲單元的信息的讀出放大器，與所述讀出晶體管的漏極相連接的所述輸出線是全局位線； 由所述局部位線和所述全局位線形成分級位線結(jié)構(gòu)；以及 由所述溫度補(bǔ)償電路控制的所述內(nèi)部電源電路的輸出被公共地連接到與所述局部位線相連接的所述多個(gè)所述讀出放大器。
20. —種半導(dǎo)體器件，包括存儲單元，其包括用于存儲電荷的電容器和用于選擇所述電容器 的選擇晶體管；位線，其連接到所述存儲單元；讀出放大器，其包括用于讀取所述位線上的數(shù)據(jù)的讀出晶體管和 與所述位線連接的控制晶體管，其中，所述讀出晶體管為由場效應(yīng)晶 體管構(gòu)造的單端讀出放大器，所述讀出晶體管具有與所述位線相連接 的柵極和與輸出線連接的漏極，并且，在所述信息被從所述存儲單元 讀取出到所述位線之前，所述控制晶體管將所述位線的電勢控制為一 預(yù)定電勢；內(nèi)部電源電路，其與所述讀出放大器的電源連接；以及 溫度補(bǔ)償電路，其由場效應(yīng)晶體管構(gòu)造，用于通過控制所述內(nèi)部電源電路的輸出電壓來對所述讀出晶體管的溫度相關(guān)性進(jìn)行補(bǔ)償，其中，通過所述輸出電壓來控制所述位線的預(yù)定電壓或者所述讀出晶體 管的源極電壓。
全文摘要
本發(fā)明涉及具有單端讀出放大器的半導(dǎo)體器件。在防止芯片尺寸增大且抑制了功耗增大的同時(shí)，來對MOS晶體管的溫度相關(guān)性進(jìn)行補(bǔ)償。該半導(dǎo)體器件具有DRAM單元，DRAM單元由信息電荷累積電容器和存儲單元選擇晶體管構(gòu)造，監(jiān)控構(gòu)成讀出電路的MOS晶體管的閾值電壓值，并且通過利用以下轉(zhuǎn)移率來轉(zhuǎn)換MOS晶體管的被監(jiān)控的閾值電壓值，其中，轉(zhuǎn)移率是基于信息電荷累積電容器的電容和位線的寄生電容來確定的。將被轉(zhuǎn)換的電壓值電平偏移，使得預(yù)充電電路的預(yù)充電電壓為預(yù)設(shè)值電壓，對于電平偏移的電壓值增加供電能力，并且將電壓作為預(yù)充電電壓來提供。
文檔編號G11C7/06GK101540188SQ20091012894
公開日2009年9月23日 申請日期2009年3月17日 優(yōu)先權(quán)日2008年3月17日
發(fā)明者梶谷一彥 申請人:爾必達(dá)存儲器株式會社