專利名稱：存儲(chǔ)元件和顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)元件 素驅(qū)動(dòng)的存儲(chǔ)元件。此外 矩陣型顯示裝置。
背景技術(shù)：
有源矩陣型顯示裝置包括行狀的柵極線、列狀的數(shù)據(jù)線以及配置在它 們交叉的部分的像素。在各像素形成有由液晶單元代表的光電元件、驅(qū)動(dòng) 該光電元件的薄膜晶體管等有源元件。薄膜晶體管的柵極與柵極線連接， 源極與數(shù)據(jù)線連接，漏極與光電元件連接。有源矩陣型顯示裝置通過按線 順序掃描柵極線并且與此配合將圖像信號(hào)(數(shù)據(jù))供給到列狀的數(shù)據(jù)線， 在像素陣列上顯示與圖像信號(hào)對(duì)應(yīng)的圖像。
有源矩陣型顯示裝置對(duì)應(yīng)每一場(chǎng)按線順序掃描柵極線，并且與此配合 而將圖像信號(hào)供給數(shù)據(jù)線。在顯示活動(dòng)圖象的情況下，為了對(duì)應(yīng)每一場(chǎng)切 換畫面，需要數(shù)據(jù)線對(duì)應(yīng)每一場(chǎng)反復(fù)地進(jìn)行圖像信號(hào)的充電放電。在驅(qū)動(dòng) 有源矩陣型顯示裝置的面板時(shí)，消耗功率大半都耗在數(shù)據(jù)線的充電放電上。
為了抑制這部分的消耗功率，有效的是將圖像的更新頻率(場(chǎng)頻率)
降低 但是，眾所周知，當(dāng)場(chǎng)頻率降低到30-60Hz以下時(shí)，圖像會(huì)產(chǎn)生被 稱為"閃爍，，的閃變，顯示特性下降。因此，作為現(xiàn)有的不降低區(qū)域頻率 而節(jié)約消耗功率的方法，提出了通過使各像素內(nèi)具有存儲(chǔ)功能而降低充電 放電次數(shù)的方案。例如在下面的專利文獻(xiàn)1和非專利文獻(xiàn)1中有相關(guān)記載。 專利文獻(xiàn)l:(日本)特開平11 -52416號(hào)公報(bào)
非專利文獻(xiàn)1: M. Senda et. al. "Ultra low power polysilicon AMLCD with full integration" SID2002p790
一^專禾U文獻(xiàn)2: S. Q. Liu， N. J. Wu, and A. Ignatieva, Space Vacuum Epitaxy Center and Texas Center for Superconductivity, University of Houston,
。更具體地，涉及適于有源矩陣型顯示裝置的像 ,還涉及在各像素形成有這樣的存儲(chǔ)元件的有源Houston, Texas 77204-5507 "Electric-pulse-induced reversible resistance change effect in magnetoresistive films", APPL正D PHYSICS LETTERS, VOLUME 76， NUMBER 19, 8 MAY 2000
非專利文獻(xiàn)3: Akihito SAWA, Takeshi FUJII1, Masashi KAWASAKI and Yoshinori TOKURA, "Colossal Electro-Resistance Memory Effect at Metal/La2Cu04 Interfaces" Japanese Journal of Applied Physics,Vol. 44， No. 40，2005，pp. L1241-L1243
目前，對(duì)如下的技術(shù)正在進(jìn)行研究，即，在顯示靜止畫面等情況等例 如輸入圖像信號(hào)沒有變化時(shí)，通過持續(xù)顯示由像素內(nèi)的存儲(chǔ)器功能保持的 數(shù)據(jù)，減少數(shù)據(jù)線的充電放電次數(shù)，降低消耗功率。
例如，提出了為了在液晶面板的像素內(nèi)組裝入存儲(chǔ)功能而將SRAM存 儲(chǔ)元件集成形成在各像素中的方案。但是，SRAM存儲(chǔ)元件的每一位至少 使用六個(gè)晶體管。因此，在每一像素進(jìn)行6位的64級(jí)顯示時(shí)，每個(gè)像素需 要集成形成6x6-36個(gè)晶體管，相應(yīng)地，^^素的有效開口面積^L壓縮。由 于可以透過顯示所需要的背光的光的像素開口面積減小，所以不能得到清 晰的畫面。因此，將現(xiàn)有的存儲(chǔ)元件直接組裝入像素時(shí)，難以多位化，并 且對(duì)高精度的多階顯示產(chǎn)生制約，成為應(yīng)該解決的問題。
在專利文獻(xiàn)1中，作為實(shí)現(xiàn)在像素組裝入存儲(chǔ)功能的方案，記載了采 用強(qiáng)電介質(zhì)的例子。由于不需要在各像素形成晶體管等電路元件，所以不 用擔(dān)心壓縮開口面積，但是缺乏適用于具有存儲(chǔ)功能的強(qiáng)電介質(zhì)的材料， 沒有達(dá)到實(shí)用程度。當(dāng)反復(fù)改寫數(shù)據(jù)時(shí)，強(qiáng)電介質(zhì)特性和絕緣性容易變化， 難以確保存儲(chǔ)功能的可靠性。

發(fā)明內(nèi)容
鑒于上述現(xiàn)有技術(shù)的問題，本發(fā)明的目的在于提供可以組裝到像素中 的超小型存儲(chǔ)元件。此外，本發(fā)明的另一目的在于提供組裝有這樣的存儲(chǔ) 元件的有源矩陣型顯示裝置。為了實(shí)現(xiàn)上述目的，描述了下述方式。即， 本發(fā)明的存儲(chǔ)元件由薄膜晶體管和可變電阻元件的并聯(lián)連接構(gòu)成。所述薄 膜晶體管具有半導(dǎo)體薄膜，其形成有溝道區(qū)域和位于該溝道區(qū)域兩側(cè)的 輸入端、輸出端；柵極電極，其隔著絕緣膜而重合在所述溝道區(qū)域上并成 為控制端，所述可變電阻元件由與所述薄膜晶體管的輸入端側(cè)連接的一導(dǎo)電層、與所述薄膜晶體管的輸出端側(cè)連接的另一導(dǎo)電層以及配置在兩導(dǎo)電 層之間的至少一層氧化膜層構(gòu)成。在根據(jù)施加在控制端的電壓而使所述薄 膜晶體管處于斷開狀態(tài)時(shí)，所述可變電阻元件根據(jù)從該輸入端施加的電壓， 在低電阻狀態(tài)和高電阻狀態(tài)之間變化，寫入對(duì)應(yīng)的二值數(shù)據(jù)。
理想的是，將所述薄膜晶體管與可變電阻元件的并聯(lián)連接串聯(lián)連接多 段，控制施加到各段的薄膜晶體管的控制端的電壓，讀出寫入到同段的可 變電阻元件的二值數(shù)據(jù)。或者，所述薄膜晶體管和所述可變電阻元件經(jīng)由 與形成有溝道區(qū)域的所述導(dǎo)體薄膜同層的配線而相互連接?；蛘撸霰?膜晶體管和所述可變電阻元件經(jīng)由與柵極電極同層的配線而相互連接。例
如，所述可變電阻元件的配置在兩導(dǎo)電層之間的氧化膜層由SiOx構(gòu)成?；?者，所述可變電阻元件的一個(gè)導(dǎo)電層由摻雜Si構(gòu)成。
此外，本發(fā)明的顯示裝置包括行狀的柵極線、列狀的數(shù)據(jù)線以及配置 在柵極線和數(shù)據(jù)線交叉的部分上的像素。各像素包含存儲(chǔ)元件和光電元件。 所述存儲(chǔ)元件存儲(chǔ)從數(shù)據(jù)線供給的數(shù)據(jù)并且根據(jù)從柵極線供給的信號(hào)讀出 數(shù)據(jù)。所述光電元件呈現(xiàn)與所述存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)的亮度。所述存儲(chǔ)元件由 薄膜晶體管和可變電阻元件的并聯(lián)連接構(gòu)成。所述薄膜晶體管具有半導(dǎo)
體薄膜，其形成有溝道區(qū)域和位于該溝道區(qū)域兩側(cè)的輸入端、輸出端；柵 極電極，其隔著絕緣膜而重合在該溝道區(qū)域上并成為控制端。所述可變電 阻元件由與所述薄膜晶體管的輸入端側(cè)連接的一導(dǎo)電層、與所述薄膜晶體 管的輸出端側(cè)連接的另一導(dǎo)電層以及配置在兩導(dǎo)電層之間的至少一層氧化 膜層構(gòu)成。在根據(jù)從柵極線施加到控制端的信號(hào)而使所述薄膜晶體管處于 斷開狀態(tài)時(shí)，所述可變電阻元件根據(jù)從數(shù)據(jù)線施加到輸入端的數(shù)據(jù)，在低 電阻狀態(tài)和高電阻狀態(tài)之間變化并存儲(chǔ)該數(shù)據(jù)。
理想的是，所述像素包含在數(shù)據(jù)線與光電元件之間串聯(lián)連接的多個(gè)存 儲(chǔ)元件，通過與各存儲(chǔ)元件對(duì)應(yīng)的多個(gè)柵極線分時(shí)地控制各存儲(chǔ)元件而寫 入對(duì)應(yīng)于多階的多位數(shù)據(jù)。進(jìn)而，根據(jù)寫入的多位數(shù)據(jù)分時(shí)驅(qū)動(dòng)該光電元 件，從而多階控制光電元件的亮度?；蛘撸诨迳霞尚纬尚袪畹?冊(cè)極 線、列狀的數(shù)據(jù)線以及在二者交叉的部分配置的像素，進(jìn)而在相同的基板 上形成驅(qū)動(dòng)該行狀的柵極線和列狀的數(shù)據(jù)線的驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路作 為電路元件也包含該存儲(chǔ)元件。例如，所述可變電阻元件的配置在兩導(dǎo)電 層之間的氧化膜層由SiOx構(gòu)成?；蛘撸隹勺冸娮柙囊粋€(gè)導(dǎo)電層由摻雜Si構(gòu)成。
根據(jù)本發(fā)明，存儲(chǔ)元件由薄膜晶體管(TFT )和可變電阻元件(ReRAM ) 的并聯(lián)連接構(gòu)成。與現(xiàn)有的SRAM相比，電路規(guī)模被大大減化、小型化。 這樣，小型化的存儲(chǔ)元件容易在像素內(nèi)裝入多個(gè)，并且可以以很小的面積 將多位結(jié)構(gòu)的存儲(chǔ)器內(nèi)設(shè)于像素中。因此，可以實(shí)現(xiàn)能夠以實(shí)用的像素尺 寸進(jìn)行多階顯示的有源矩陣型顯示裝置。
由于多位存儲(chǔ)器可內(nèi)設(shè)于像素內(nèi)，故而可以減少占用了除背光以外的 面板消耗功率大半的數(shù)據(jù)線的充電放電所需的消耗功率。由此，可以構(gòu)成 能以低消耗功率驅(qū)動(dòng)的有源矩陣型液晶顯示裝置面板。通過將這樣的液晶 面板組裝到便攜式設(shè)備的監(jiān)視器中，不僅延長(zhǎng)電池的充電間隔，而且可以 縮小電池的體積，可以將便攜式設(shè)備進(jìn)一 步小型化。


圖1是表示本發(fā)明的存儲(chǔ)元件及顯示裝置的第一實(shí)施方式的結(jié)構(gòu)的示 意電^各圖2是表示組裝到第一實(shí)施方式的存儲(chǔ)元件中的可變電阻元件的結(jié)構(gòu) 及動(dòng)作的示意圖3 - 1是表示第一實(shí)施方式的顯示裝置的制造方法的工序圖3-2同樣是表示制造方法的工序圖3-3同樣是表示制造方法的工序圖4- 1是表示第二實(shí)施方式的顯示裝置的制造方法的工序圖4-2同樣是表示制造方法的工序圖4-3同樣是表示制造方法的工序圖5是表示像素?cái)?shù)與消耗功率的關(guān)系的圖表；
圖6是表示具有本發(fā)明的顯示裝置的電視機(jī)的立體圖7是表示具有本發(fā)明的顯示裝置的數(shù)碼照相機(jī)的立體圖8是表示具有本發(fā)明的顯示裝置的筆記本電腦的立體圖9是表示具有本發(fā)明的顯示裝置的便攜式終端裝置的示意圖io是表示具有本發(fā)明的顯示裝置的攝像機(jī)的立體圖11-i是表示組裝到存儲(chǔ)元件中的可變電阻元件的另一結(jié)構(gòu)例的示
意圖；圖11-2是表示組裝到第三實(shí)施方式的存儲(chǔ)元件中的可變電阻元件的 結(jié)構(gòu)的示意圖11 - 3是表示第三實(shí)施方式的存儲(chǔ)元件的結(jié)構(gòu)的示意剖面圖。 附圖標(biāo)記說明
l...存儲(chǔ)元件、IO...像素、TFT…薄膜晶體管、ReRAM...可變電阻元件、 LC...液晶單元
具體實(shí)施例方式
下面，參照

用于實(shí)施發(fā)明的最佳方式(稱為"實(shí)施方式")。 并且，以下面的順序進(jìn)行i兌明。 第一實(shí)施方式 第二實(shí)施方式 應(yīng)用方式 第三實(shí)施方式 <第一實(shí)施方式> [整體結(jié)構(gòu)]
圖1是表示本發(fā)明的存儲(chǔ)元件和顯示裝置的實(shí)施方式的示意圖。該示 意圖是表示有源矩陣型顯示裝置的一像素量的電路圖。在像素10中包含存 儲(chǔ)元件1。
如圖所示，存儲(chǔ)元件1由薄膜晶體管(TFT )和可變電阻元件(ReRAM ) 的并聯(lián)連接構(gòu)成。TFT具有半導(dǎo)體薄膜，其形成有溝道區(qū)域及位于其兩 側(cè)的輸入端、輸出端(源極和漏極)；柵極電極，其隔著絕緣膜重合在溝道 區(qū)域上并成為控制端。ReRAM由與TFT的輸入端側(cè)連接的一導(dǎo)電層、與 TFT的輸出端側(cè)連接的另一導(dǎo)電層以及配置在兩導(dǎo)電層之間的至少一層氧 化膜層構(gòu)成。當(dāng)根據(jù)施加到控制端(柵極電極)的電壓而使TFT處于斷開 狀態(tài)時(shí)，ReRAM根據(jù)從輸入端施加的電壓，在低電阻狀態(tài)(LRS)和高電 阻狀態(tài)(HRS)之間變化，并寫入對(duì)應(yīng)的二值數(shù)據(jù)。在圖示的例子中，將 TFT和ReRAM的并聯(lián)連接串聯(lián)連接多段(1) ~ (6),控制施加到各段的 TFT的控制端的電壓，讀出寫入各段的ReRAM中的二值數(shù)據(jù)。
接著，說明顯示裝置的結(jié)構(gòu)。有源矩陣型顯示裝置包括行狀的柵極線 GATE、列狀的數(shù)據(jù)線SIG以及配置在它們交叉的部分上的像素10。圖中僅表示了一個(gè)像素10。該像素10包含存儲(chǔ)元件1和光電元件。在圖示的例子
中，光電元件是液晶單元LC。液晶單元LC由像素電極、對(duì)置電極以及保 持在兩電極之間的液晶層構(gòu)成。對(duì)置電極與在整個(gè)像素中共同的對(duì)置電位 VCOM連接，而像素電極與存儲(chǔ)元件1連接。
存儲(chǔ)元件1存儲(chǔ)從數(shù)據(jù)線SIG供給的數(shù)據(jù)，并且#4居從柵極線GATE 供給的信號(hào)而讀出數(shù)據(jù)。作為光電元件的液晶單元LC呈現(xiàn)與存儲(chǔ)的數(shù)據(jù)對(duì) 應(yīng)的亮度。
如上所述，存儲(chǔ)元件1由TFT與ReRAM的并聯(lián)連接構(gòu)成。TFT具有 半導(dǎo)體薄膜，其形成有溝道區(qū)域和位于其兩側(cè)的輸入端、輸出端(源極和 漏極)；柵極電極，其隔著絕緣膜重合在溝道區(qū)域上并成為控制端。ReRAM 由與TFT的輸入端側(cè)連接的一導(dǎo)電層、與TFT的輸出端側(cè)連接的另一導(dǎo)電 層以及配置在兩導(dǎo)電層之間的至少 一層氧化膜層構(gòu)成。當(dāng)根據(jù)從柵極線 GATE施加到控制端(柵極電極)的信號(hào)而使TFT處于斷開狀態(tài)時(shí)，ReRAM 根據(jù)從數(shù)據(jù)線SIG施加到輸入端上的數(shù)據(jù)，在低電阻狀態(tài)LRS和高電阻狀 態(tài)HRS之間變化并存儲(chǔ)該數(shù)據(jù)。
在本實(shí)施方式中，像素10包含在數(shù)據(jù)線SIG與液晶單元LC之間串聯(lián) 連接的多個(gè)存儲(chǔ)元件(1) ~ (6)。通過與各存儲(chǔ)元件(1) ~ (6)對(duì)應(yīng)的 多個(gè)柵極線GATE1 GATE6分時(shí)地控制各存儲(chǔ)元件(1) ~ (6),從而寫 入對(duì)應(yīng)于多階的多位數(shù)據(jù)。進(jìn)而，根據(jù)寫入的多位數(shù)據(jù)，分時(shí)驅(qū)動(dòng)液晶單 元LC，從而多階地控制液晶單元LC的亮度。
接下來，參照?qǐng)Dl說明本顯示裝置的動(dòng)作。像素IO的動(dòng)作大致分為多 位數(shù)據(jù)寫入動(dòng)作和多位數(shù)據(jù)讀出動(dòng)作。為了進(jìn)行寫入動(dòng)作，像素IO具有開 關(guān)SW。該開關(guān)SW也由薄膜晶體管(TFT)構(gòu)成， 一電流端與存儲(chǔ)元件1 的串聯(lián)連接相連，而在另一電流端施加規(guī)定的基準(zhǔn)電位Vref。在開關(guān)SW的 控制端(柵極電極)連接有寫入用的控制線Reset。
本像素IO采用連接了六個(gè)存儲(chǔ)元件1的六位存儲(chǔ)器。具體地，相對(duì)于 六個(gè)TFT的各個(gè)分別并聯(lián)地連接六個(gè)ReRAM。通過在高電阻狀態(tài)HRS和 低電阻狀態(tài)LRS之間切換各ReRAM，存儲(chǔ)各位數(shù)據(jù)。首先，由于例如將所 有的ReRAM初始化為高電阻狀態(tài)(HRS)，所以在最初的存儲(chǔ)元件(1 )中 寫入位數(shù)據(jù)。具體地，使柵極線GATE1為低電平(Lo)而關(guān)斷TFT，另一 方面，其他的存儲(chǔ)元件(2) ~ (6)的柵極線GATE2 GATE6全部為高電平(Hi)，使各TFT為導(dǎo)通狀態(tài)。此外，寫入控制線Reset也成為高電平而 使開關(guān)SW導(dǎo)通。由此，在最初的存儲(chǔ)元件(1)的ReRAM的輸入端側(cè)由 數(shù)據(jù)線SIG施加位數(shù)據(jù)，在輸出端上經(jīng)由處于導(dǎo)通狀態(tài)的下一段的TFT和 SW而施加基準(zhǔn)電位Vref。從數(shù)據(jù)線SIG施加的位數(shù)據(jù)相對(duì)于基準(zhǔn)電位Vref 為高電平時(shí)(換句話說，當(dāng)施加正極性的信號(hào)電壓時(shí))，ReRAM從高電阻 狀態(tài)HRS變?yōu)榈碗娮锠顟B(tài)LRS。由此，將位數(shù)據(jù)1寫入存儲(chǔ)元件(1)中。 相反地，從數(shù)據(jù)線SIG供給負(fù)的數(shù)據(jù)電壓時(shí)，存儲(chǔ)元件(1)的ReRAM就 那樣地維持在高電阻狀態(tài)HRS。即，施加負(fù)極性的信號(hào)電壓時(shí)，在存儲(chǔ)元 件(1 )中寫入位數(shù)據(jù)0。
接著，當(dāng)在第二個(gè)存儲(chǔ)元件(2)中寫入位數(shù)據(jù)時(shí)，存儲(chǔ)元件(2)的 TFT斷開，而剩下的存儲(chǔ)元件的TFT和SW全部導(dǎo)通。在該狀態(tài)下，若從 數(shù)據(jù)線SIG施加相對(duì)于基準(zhǔn)電位Vref為正極性的信號(hào)電壓(位數(shù)據(jù)1 ),則 存儲(chǔ)元件(2)的ReRAM成為L(zhǎng)RS并且寫入位數(shù)據(jù)1。相反地，從數(shù)據(jù)線 SIG供給的信號(hào)電壓相對(duì)于Vref為負(fù)極性時(shí)(即供給位數(shù)據(jù)0時(shí))，存儲(chǔ)元 件(2)的ReRAM維持在HRS，并且寫入位數(shù)據(jù)0。這樣，按以下的順序 直到存儲(chǔ)元件(3) ~ (6),分時(shí)控制柵極線GATE和控制線Reset,從而 依次寫入對(duì)應(yīng)的位數(shù)據(jù)。這樣，通過使成為位數(shù)據(jù)的寫入對(duì)象的存儲(chǔ)元件 的TFT成為關(guān)斷狀態(tài)，而剩下的存儲(chǔ)元件的TFT成為導(dǎo)通狀態(tài)，從而可以 在作為對(duì)象的存儲(chǔ)元件中寫入位數(shù)據(jù)。
接下來，說明多位數(shù)據(jù)的讀出動(dòng)作(即像素10的點(diǎn)亮動(dòng)作)。在讀出 動(dòng)作中，寫入用的開關(guān)SW成為斷開狀態(tài)。由此，像素10包含在數(shù)據(jù)線SIG 與液晶單元LC之間串聯(lián)連接的六個(gè)存儲(chǔ)元件(1) ~ (6)。通過與各存儲(chǔ) 元件(1 ) ~ ( 6 )對(duì)應(yīng)的多個(gè)柵極線GATE1 ~ GATE6分時(shí)地控制各存儲(chǔ)元 件(l) ~ (6),讀出多位it據(jù)，并對(duì)應(yīng)于此而驅(qū)動(dòng)液晶單元， >夂人而多階地 控制液晶單元LC的亮度。在本實(shí)施方式的情況下，由于使用六個(gè)一位存儲(chǔ) 元件1,故而能夠以2的6次方=64級(jí)地控制液晶單元LC的亮度。
具體地，當(dāng)將第一個(gè)存儲(chǔ)元件(1 )的讀出時(shí)間設(shè)為1單位時(shí)，下一個(gè) 存儲(chǔ)元件(2)的讀出時(shí)間設(shè)定為兩倍。第三個(gè)存儲(chǔ)元件(3)的讀出時(shí)間 是第一個(gè)存儲(chǔ)元件(1)的四倍。這樣，讀出時(shí)間依次加倍，最后的存儲(chǔ)元 件(6)的讀出時(shí)間是最初的存儲(chǔ)元件(1)的32倍。在此，如果在各存儲(chǔ) 元件(1) ~ (6)中都寫入二進(jìn)制數(shù)據(jù)l,則在液晶單元LC中在全部的讀出時(shí)間，從數(shù)據(jù)線SIG側(cè)供給驅(qū)動(dòng)電流，從而戍為點(diǎn)亮狀態(tài)。相反地，若 在所有的存儲(chǔ)元件(l) ~ (6)中寫入二進(jìn)制數(shù)據(jù)0，由于沒有驅(qū)動(dòng)電流， 所以液晶單元LC成為熄滅狀態(tài)。在全部點(diǎn)亮狀態(tài)和全部熄滅狀態(tài)之間，根 據(jù)在存儲(chǔ)元件(l) ~ (6)中寫入的多位數(shù)據(jù)，液晶單元LC僅在由其他位 數(shù)據(jù)表示的時(shí)間，分為點(diǎn)亮狀態(tài)和熄滅狀態(tài)。這樣，有源矩陣型顯示裝置 根據(jù)寫入各像素10的存儲(chǔ)器(1) ~ (6)中的多位數(shù)據(jù)分時(shí)驅(qū)動(dòng)液晶單元 LC，從而可以多階地控制液晶單元LC的亮度。
為了說明存儲(chǔ)元件1的讀出動(dòng)作，可參照真值表。如圖所示，該真值 表的橫欄中取柵極線GATE的電平，縱欄中取ReRAM的狀態(tài)。由于當(dāng)施加 在柵極線GATE上的信號(hào)為高電平Hi時(shí)，TFT為導(dǎo)通狀態(tài)，所以無論ReRAM 的狀態(tài)如何，存儲(chǔ)元件1都為導(dǎo)通狀態(tài)，可供給驅(qū)動(dòng)電流。另一方面，當(dāng) 柵極線GATE的控制信號(hào)為低電平Lo時(shí)，TFT為關(guān)斷狀態(tài)。此時(shí)，存儲(chǔ)元 件1的導(dǎo)通/非導(dǎo)通取決于ReRAM的狀態(tài)。即，ReRAM為HRS時(shí)，并聯(lián) 連接的TFT的ReRAM都為高電阻狀態(tài)(高阻抗)，所以存儲(chǔ)元件1整體成 為關(guān)斷狀態(tài)。相反地，如果ReRAM是LRS,則即使TFT是關(guān)斷的，由于 電流流過低阻抗的ReRAM,所以存儲(chǔ)元件1也是導(dǎo)通狀態(tài)。因此，存儲(chǔ)元 件1通過使對(duì)應(yīng)的TFT的柵極電位成為低電平(Lo)，以相對(duì)于液晶單元 LC的驅(qū)動(dòng)電流的形式而讀出在存儲(chǔ)元件1中寫入的狀態(tài)。例如，當(dāng)讀出存 儲(chǔ)元件(1)的位數(shù)據(jù)時(shí)，優(yōu)選使柵極線GATE1為低電平Lo，而使剩下的 柵極線GATE2 ~ GATE6為高電平Hi。如果這樣，則可以取決于存儲(chǔ)元件(1 ) 的OFF/ON狀態(tài)來切換液晶單元LC與數(shù)據(jù)線SIG之間的電流路徑的 OFF/ON 。
圖2是表示ReRAM的具體結(jié)構(gòu)例的示意圖。左側(cè)表示ReRAM的低電 阻狀態(tài)LRS，右側(cè)表示ReRAM的高電阻狀態(tài)HRS。如圖所示，可變電阻 元件ReRAM由一對(duì)導(dǎo)電層和配置在其間的至少一個(gè)氧化膜層構(gòu)成。在圖示 的例子中， 一對(duì)導(dǎo)電層都由金屬Pt構(gòu)成，在其間形成有兩層的金屬氧化膜 PCMO、 YBCO。即，在本例中，氧化膜層由金屬氧化物構(gòu)成。以下側(cè)的Pt 層為基準(zhǔn)，在上側(cè)的Pt層施加例如十18V的正極性的電壓時(shí)，ReRAM成為 LRS。相反地，以下側(cè)的Pt層為基準(zhǔn)，在上側(cè)的Pt層施加負(fù)極性的電壓時(shí)， ReRAM的狀態(tài)從LRS切換為HRS 。在圖2的下側(cè)表示ReRAM的電氣特性。該圖表的橫軸取施加脈沖的 次數(shù)，縱軸取電阻。該圖是當(dāng)切換極性并施加振幅為18V的脈沖時(shí)，測(cè)量 在一對(duì)Pt層的兩端表現(xiàn)的電阻的結(jié)果。有圖表可知，ReRAM根據(jù)施加脈沖 的極性在低電阻狀態(tài)與高電阻狀態(tài)之間切換。并且，即使解除施加電壓， 低電阻狀態(tài)和高電阻狀態(tài)也維持原樣。例如，施加正極性的脈沖而使 ReRAM為L(zhǎng)RS時(shí)，即使之后解除施加脈沖后，ReRAM也維持在LRS。之 后，當(dāng)施加負(fù)極性的脈沖時(shí)，ReRAM開始從LRS切換為HRS狀態(tài)。之后， 即使解除施加脈沖時(shí)，ReRAM也保持在HRS。
ReRAM的層結(jié)構(gòu)不限于圖2所示的例子。作為薄膜疊層型的可變電阻 元件，例舉有Pt/TiO/Pt、 Pt/NiO/Pt、 Pt/NiO/ TiO/Pt、 W/GdO/CuTe/W、 Ag/PCMO/Pt、 TiN/CuO/Cu等。
參考圖3 - 1 ~圖3-3詳細(xì)說明本發(fā)明的存儲(chǔ)元件的制造方法。圖3-1是存儲(chǔ)元件的制造工序圖，左側(cè)表示TFT的制造工藝，右側(cè)表示ReRAM 的制造工藝。TFT和ReRAM是采用薄膜工藝在基板101之上同時(shí)集成形成。 并且，在本實(shí)施方式中，TFT是底柵結(jié)構(gòu)。
首先，在最初的工序A中，在玻璃等絕緣性基板101之上例如通過濺 射法形成90nm的金屬膜102。該金屬膜102被圖案化成規(guī)定的形狀，成為 TFT的柵極電極。另外，在ReRAM側(cè)也確保金屬膜102成為連接用的配線。 將圖案化的金屬膜102覆蓋而形成絕緣膜103。該絕緣膜103在TFT側(cè)成 為柵極絕緣膜。該絕緣膜103例如由50nm的氮化硅膜和50nm的氧化硅膜 的雙層結(jié)構(gòu)構(gòu)成，并且通過CVD成膜。進(jìn)而，在其上通過等離子CVD法 形成50nm厚的由非晶硅構(gòu)成的半導(dǎo)體薄膜104。柵極絕緣膜103和半導(dǎo)體 薄膜104通過等離子CVD法連續(xù)成膜。
進(jìn)入工序B，照射準(zhǔn)分子激光，將非晶硅薄膜104轉(zhuǎn)換為多晶硅薄膜
104。
進(jìn)入工序C,在多晶硅膜105中注入規(guī)定濃度的雜質(zhì)，形成源極區(qū)域S 和漏極區(qū)域D。選擇性地進(jìn)行該雜質(zhì)注入，在位于柵極電極正上方的多晶 硅膜105部分不注入雜質(zhì)，構(gòu)成溝道區(qū)域CH。在溝道區(qū)域CH與源極區(qū)域 S之間形成低濃度雜質(zhì)區(qū)域(LDD)。同樣地，在溝道區(qū)域CH與漏極區(qū)域 D"^間也形成LDD。進(jìn)而，采用RTA裝置使注入的雜質(zhì)活性化。接著，島狀地圖案化多晶硅膜105，從而構(gòu)成TFT元件區(qū)域。此時(shí)，由于ReRAM側(cè) 不需要多晶硅膜，所以將多晶硅全部去除。在整個(gè)表面上形成層間絕緣膜 106，以覆蓋這樣形成的底柵結(jié)構(gòu)的TFT。例如，通過等離子CVD法形成 例如由300nm的氧化硅膜和300nm的氮化硅膜構(gòu)成的雙層的絕緣膜106。 進(jìn)而，為了將多晶硅膜105氫化而進(jìn)行400。C左右的退火。
接著，進(jìn)入圖3-2的步驟E,由光致抗蝕劑IIO將基板101整面地覆 蓋。由光刻法圖案化該光致抗蝕劑110。通過圖案化的光致抗蝕劑110干蝕 刻絕緣膜103和106,在ReRAM側(cè)設(shè)置開口 。進(jìn)而，殘留著光致抗蝕劑110， 并依次蒸鍍金屬、金屬氧化物、金屬，在開口內(nèi)形成多層薄膜結(jié)構(gòu)的 ReRAM107。如圖可知，ReRAM的下側(cè)導(dǎo)體膜與金屬配線102接觸。 ReRAM107是例如圖2所示的Pt/PCMO/YBCO/Pt的四層結(jié)構(gòu)。
進(jìn)入工序F，將使用完的光致抗蝕劑110除去。由此，金屬和金屬氧化 物的疊層被從基板101去除，在絕緣膜106上僅在開口的接觸孔內(nèi)殘留 ReRAM107。
進(jìn)入工序G，再次采用不同的光致抗蝕劑干蝕刻絕緣膜103、 106,設(shè) 置接觸孔。在TFT側(cè)，在層間絕緣膜106上開設(shè)與源極區(qū)域S連通的接觸 孔和與漏極區(qū)域D連通的接觸孔。在ReRAM側(cè)，在絕緣膜106、 103上形 成與金屬配線102連通的附加的接觸孔。
進(jìn)入圖3-3的工序H，在層間絕緣膜106之上形成由金屬配線構(gòu)成的 三層金屬膜。該三層金屬膜構(gòu)成為例如50nm的下層鈦、500nm的中層鋁和 50nm的上層鈦的結(jié)構(gòu)。通過將該金屬膜圖案化為規(guī)定的形狀而形成配線 108。在TFT側(cè)，形成與源極區(qū)域S連接的配線108和與漏極區(qū)域D接觸 的配線108。另一方面，在ReRAM側(cè)形成與上側(cè)的導(dǎo)電層接觸的金屬配線 108和經(jīng)由金屬配線102與下側(cè)的導(dǎo)電層連接的金屬配線108。在此， ReRAM107的上側(cè)導(dǎo)電層經(jīng)由金屬配線108與TFT的源極S側(cè)的配線108 連接。另一方面，ReRAM的下側(cè)導(dǎo)電層經(jīng)由金屬配線102和108與TFT的 漏極D側(cè)的金屬配線108連接。這樣，TFT和ReRAM相互并聯(lián)連接。此 時(shí)，TFT和ReRAM經(jīng)由與柵極電極同層的配線102而相互連接。換句話說， 在本實(shí)施方式中，通過將構(gòu)成柵極電極的金屬層用于一部分配線，而在同 一絕緣基板101上使ReRAM和TFT相互電連接。
雖未圖示，在步驟H之后形成有機(jī)平面化膜以覆蓋TFT和ReRAM。在該有機(jī)平面化膜上開設(shè)與TFT的漏極區(qū)域D連通的接觸孔。之后，在有 機(jī)平面化膜之上形成透明導(dǎo)電膜ITO,并加工成規(guī)定的形狀而構(gòu)成像素電 極。該像素電極經(jīng)由在有機(jī)平面化膜上開設(shè)的接觸孔而與與TFT的漏極D 側(cè)連接。這樣，可以形成在像素內(nèi)設(shè)有由TFT和ReRAM的并聯(lián)連接構(gòu)成 的存儲(chǔ)元件的有源矩陣型顯示裝置。
<第二實(shí)施方式>
參考圖4-1~圖4-3說明本發(fā)明的顯示裝置的制造方法的第二實(shí)施 方式。在本實(shí)施方式中，在像素側(cè)形成存儲(chǔ)元件，并且在驅(qū)動(dòng)像素的周邊 電路側(cè)也形成存儲(chǔ)元件。在圖4-1~圖4-3的工序圖中，左側(cè)表示像素部 的形成工序，右側(cè)表示周邊電路部的形成工序。其中，像素部和周邊電路 部通過在絕緣基板上同時(shí)采用半導(dǎo)體工藝而形成。并且，與上述圖3-1-圖3-3所示的實(shí)施方式不同，在本實(shí)施方式中形成有頂柵結(jié)構(gòu)的TFT。
如圖4-l所示，在最初的工序A中，首先，在絕緣性基板201之上通 過等離子CVD法連續(xù)成膜緩沖層202和非晶硅層203。非晶硅膜203例如 具有50nm的厚度。對(duì)該非晶硅膜203照射準(zhǔn)分子激光而將其轉(zhuǎn)換為多晶硅 膜203。
進(jìn)入工序B,由柵極絕緣膜204覆蓋多晶硅膜203。該柵極絕緣膜204 例如由氧化硅膜或氮化硅膜構(gòu)成。
進(jìn)入工序C，在柵極絕緣膜204之上形成導(dǎo)電膜205。該導(dǎo)電膜205由 高融點(diǎn)金屬材料或?qū)щ娦远嗑Ч枘?gòu)成。
進(jìn)入工序D，將導(dǎo)電膜205圖案化為規(guī)定的形狀而加工成柵極電極。 如圖所示，在像素區(qū)域和周邊電路區(qū)域上都形成柵極電極205。并且，絕緣 基板201的左側(cè)是形成像素的區(qū)域，右側(cè)是形成周邊電路的區(qū)域。為了明 確，用分界線^1夸絕緣基板201的中心分開。
進(jìn)入圖4-2的工序E，將柵極電極205作為掩模并通過絕緣膜204選 擇性地將雜質(zhì)注入多晶硅膜203中。由此，在多晶硅膜203上形成源極區(qū) 域S和漏極區(qū)域D。此外，在4冊(cè)極電極205的正下方形成沒有注入雜質(zhì)的 溝道區(qū)域CH。而且，在溝道區(qū)域CH與源極區(qū)域S之間設(shè)有注入了低濃度 的雜質(zhì)的LDD區(qū)域。另外，在溝道區(qū)域CH與漏極區(qū)域D之間也設(shè)置LDD 區(qū)域。這樣，頂柵結(jié)構(gòu)的TFT集成形成在絕緣性基板201的元件區(qū)域側(cè)和周邊電路區(qū)域側(cè)。并且，多晶硅膜203配合各TFT的元件區(qū)域的形狀而被 圖案化為島狀。
進(jìn)入工序F，由層間絕緣膜206覆蓋TFT。該層間絕緣膜206例如由 300nm的氧化硅膜和300nm的氮化硅膜的疊層構(gòu)成，并由等離子CVD法成 膜。接著，進(jìn)行40(TC左右的退火，將多晶硅膜203氬化。
進(jìn)入工序G，在層間絕緣膜206之上涂敷光致抗蝕劑210,并由光刻法 圖案化成規(guī)定的形狀。將圖案化的光致抗蝕劑210作為掩模對(duì)層間絕緣膜 206進(jìn)行干蝕刻，開設(shè)形成接觸孔。該接觸孔與TFT的漏極區(qū)域D連通。 進(jìn)而，殘留光致抗蝕劑210而連續(xù)成膜金屬膜與金屬氧化物膜的疊層，在 接觸孔內(nèi)形成ReRAM207。如圖所示，ReRAM207的下側(cè)導(dǎo)電層與TFT205 的漏極區(qū)域D接觸。并且，在工序G中形成的ReRAM207例如由Pt/TiO/Pt、 Pt/NiO/Pt、 Pt/NiO/TiO/Pt、 W/GdO/CuTe/W、 Ag/PCMO/Pt、 TiN/CuO/Cu等 構(gòu)成。
進(jìn)入工序H,在將使用完的光致抗蝕劑210除去之后，涂敷新的光致 抗蝕劑210'。通過光蝕刻將該光致抗蝕劑210'圖案化。將圖案化的光致抗 蝕劑210'作為掩膜，再次干蝕刻層間絕緣膜206和柵極絕緣膜204，并開設(shè) 與TFT的源極區(qū)域S連通的接觸孔。
進(jìn)入圖4-3的工序I，在將使用后的光致抗蝕劑210'除去之后，在層 間絕緣膜206之上層疊金屬膜208。該金屬膜208例如由50nm的下層鈦、 500nm的中層鋁和50nm的上層鈦的疊層結(jié)構(gòu)構(gòu)成。通過將該金屬膜圖案化 為規(guī)定的形狀而形成金屬配線208。如圖所示，通過該金屬配線208使 ReRAM的上側(cè)導(dǎo)電層與TFT的源極區(qū)域S連接。另一方面，ReRAM207 的下側(cè)導(dǎo)電層直接接觸TFT的漏極區(qū)域D。這樣，在本實(shí)施方式中，TFT 和ReRAM經(jīng)由與形成有溝道區(qū)域CH的半導(dǎo)體薄膜203同層的配線(即漏 才及區(qū)域D)而相互連才妻。
在同 一基板20上，在像素區(qū)域上形成由TFT和ReRAM的并聯(lián)連接 構(gòu)成的存儲(chǔ)元件，并且在周邊電路區(qū)域上也形成由TFT和ReRAM的并聯(lián) 連接構(gòu)成的存儲(chǔ)元件。該周邊電路包含用于驅(qū)動(dòng)在像素側(cè)形成的柵極線和 數(shù)據(jù)線的驅(qū)動(dòng)電路。作為電路元件，該驅(qū)動(dòng)電路包含由上述的TFT和 ReRAM的并聯(lián)連接構(gòu)成的存儲(chǔ)元件。該存儲(chǔ)元件例如用于在驅(qū)動(dòng)電路內(nèi)部 保持級(jí)數(shù)據(jù)。圖5是表示本發(fā)明的效果的圖表。橫軸取像素?cái)?shù)量，縱軸取消耗功率。
在像素?cái)?shù)量是120x 60的面板的情況下，不使用像素存儲(chǔ)器時(shí)，其消耗功 率為20mW左右。在本發(fā)明中，在該面板上組裝入像素存儲(chǔ)器時(shí)，消耗功 率在O.lmW以下，可以大幅降低消耗功率，并且適用于便攜式設(shè)備的顯示 等用途。同樣地，即使是170 x 220像素的面板，通過使用像素存儲(chǔ)器導(dǎo)致 的消耗功率的節(jié)約量也是非常大的，這在QVGA標(biāo)準(zhǔn)的面板中也是相同的。 <應(yīng)用方式〉
圖6是采用本發(fā)明的電視，包含由前面板12、濾色玻璃13等構(gòu)成的圖 像顯示屏11,并且通過將本發(fā)明的顯示裝置用于該圖像顯示屏11而制成。
圖7是采用本發(fā)明的數(shù)碼照相機(jī)，上側(cè)是正面圖，下側(cè)是背面圖。該 數(shù)碼照相機(jī)包含攝像棱鏡、閃光用的發(fā)光部15、顯示部16、控制開關(guān)、菜 單開關(guān)、快門19等，通過將本發(fā)明的顯示裝置用于該顯示部16而制成。
圖8是釆用本發(fā)明的筆記本電腦，在主體20中包含輸入文字等時(shí)操作 的鍵盤21，在主體罩上設(shè)有顯示圖像的顯示部22,通過將本發(fā)明的顯示裝 置用于該顯示部22而制成。
圖9是采用本發(fā)明的便攜式終端設(shè)備，左側(cè)表示打開的狀態(tài)，右側(cè)表 示閉合的狀態(tài)。該便攜式終端設(shè)備包含上側(cè)框體23、下側(cè)框體24、連接部 (在此為鉸鏈部)25、顯示器26、子顯示器27、圖像燈28、攝像頭"等， 通過將本發(fā)明的顯示裝置用于該顯示器26和子顯示器27而制成。本發(fā)明 的顯示裝置由于可在像素內(nèi)設(shè)多位存儲(chǔ)器，故而可以消減占用除了背光以 外的面板消耗功率大半的數(shù)據(jù)線的充電放電所需的消耗功率。因此，可以 形成能夠以低消耗功率驅(qū)動(dòng)的有源矩陣型液晶顯示裝置面板。通過將這樣 的液晶面板組裝入便攜式終端設(shè)備的監(jiān)視器中，不僅可以延長(zhǎng)電池的充電 間隔，而且可以縮小電池的體積，可以將便攜式終端設(shè)備進(jìn)一步小型化。
圖10是采用本發(fā)明的4聶像機(jī)，包含主體部30,在面向前方的側(cè)面上設(shè) 有攝像目標(biāo)用的透鏡34、攝像時(shí)的開始/停止開關(guān)35、監(jiān)視器36等，通過 將本發(fā)明的顯示裝置用于該監(jiān)視器36而制成。 <第三實(shí)施方式>
圖11 - 1是表示可變電阻元件ReRAM的另一結(jié)構(gòu)例的示意圖。如圖所 示，可變電阻元件ReRAM由 一對(duì)導(dǎo)電層和配置在其間的至少 一個(gè)氧化膜層構(gòu)成。在本例中，上側(cè)的導(dǎo)電層是Ti/Al/Ti/CuTe的四層結(jié)構(gòu)。其中，Ti/Al/Ti的三層是在一般的薄膜半導(dǎo)體裝置等中多用作配線層的復(fù)合金屬膜，第四層的CuTe合金層構(gòu)成可變電阻元件的功能層。
另一方面，下側(cè)的導(dǎo)電層(電極層)由金屬M(fèi)o構(gòu)成。作為高融點(diǎn)金屬的Mo在一般的薄膜晶體管制造工藝中例如多用作柵極電極和柵極配線。另外，為了便于區(qū)別上側(cè)電極和下側(cè)電極，在實(shí)際的結(jié)構(gòu)中上下關(guān)系不限于圖示的例子。
由上下導(dǎo)電層夾持的中間氧化膜層由GdOx構(gòu)成。該金屬氧化物是在一般薄膜半導(dǎo)體工藝中不常用的材料。相關(guān)結(jié)構(gòu)如圖所示，以下側(cè)的導(dǎo)電層為基準(zhǔn)，在上側(cè)的導(dǎo)電層上施加正極性的設(shè)定電壓E時(shí)，ReRAM被設(shè)置為低電阻狀態(tài)LRS。即，包含在導(dǎo)電層CuTe中的Cu原子根據(jù)設(shè)定電壓而向氧化膜層GdOx移動(dòng)，形成微電流路徑(絲)。由此，降低氧化膜層GdOx的電阻，成為低電阻狀態(tài)LRS。
另一方面，當(dāng)施加在上下導(dǎo)電層上的電壓的極性反向時(shí)，移動(dòng)到氧化膜層GdOx中的Cu原子返回到導(dǎo)電層CuTe中，消除樣么電流路徑。通過施加該負(fù)極性的復(fù)位電壓，可變電阻元件ReRAM被復(fù)位，成為高電阻狀態(tài)HRS。但實(shí)際上通過施加復(fù)位電壓，金屬M(fèi)o原子從下側(cè)的導(dǎo)電層擴(kuò)散到氧化膜層GdOx中，會(huì)使其電阻降低。該金屬M(fèi)o的遷移通過反復(fù)進(jìn)行設(shè)定/復(fù)位動(dòng)作而行進(jìn)，不久就不能從LRS向HRS復(fù)位而耗盡壽命。另外，氧化
也存在困難。
圖11 -2是表示可變電阻元件ReRAM的另一結(jié)構(gòu)例的示意圖?；旧吓c圖11-1所示的例子類似，但是中間的氧化膜層和下側(cè)的導(dǎo)電層的結(jié)構(gòu)不同。在本例中，中間的氧化膜層采用SiOx代替GdOx。 SiOx被廣泛地用作薄膜晶體管TFT的柵極絕緣膜和鈍化膜。此外，下側(cè)的導(dǎo)電層釆用通過摻雜高濃度的雜質(zhì)而具有導(dǎo)電性的硅Si (摻雜Si)代替高融點(diǎn)金屬M(fèi)o。摻雜Si被廣泛用作TFT的源/漏電極和配線材料。
在本例中，通過使氧化膜層為SiOx，使下側(cè)的導(dǎo)電層為摻雜Si,從而延長(zhǎng)ReRAM的壽命。在本例的結(jié)構(gòu)中，難以引起從下側(cè)的導(dǎo)電層向中間的氧化膜層遷移。即使Si原子擴(kuò)散到氧化膜層SiOx中，也難以引起氧化膜層的低電阻化。由此，可以比圖11 - 1所示的例子進(jìn)一步地延長(zhǎng)壽命。[存儲(chǔ)元件的結(jié)構(gòu)]
圖11-3是表示本發(fā)明的存儲(chǔ)元件的第三實(shí)施方式的示意剖面圖?；?br> 本上與圖4 - 3所示的第二實(shí)施方式類似。不同點(diǎn)是可變電阻元件207的結(jié)構(gòu)。本實(shí)施方式采用圖11 - 2所示的結(jié)構(gòu)作為可變電阻元件207。即，可變電阻元件207的上側(cè)導(dǎo)電層成為由Ti/Al/Ti三層結(jié)構(gòu)構(gòu)成的金屬膜208和CuTe合金層重疊的疊層。在此，由Ti/Al/Ti三層結(jié)構(gòu)構(gòu)成的金屬膜208用作TFT205的配線，多用于TFT處理中。
另一方面，下側(cè)的導(dǎo)電層由多晶硅膜203形成。該多晶硅膜203被摻雜高濃度的雜質(zhì)而賦予導(dǎo)電性。在本例中，該下側(cè)導(dǎo)電層相當(dāng)于構(gòu)成TFT的漏極區(qū)域的多晶硅膜203的延長(zhǎng)部分。這樣，通過與ReRAM的電極層共用TFT的漏電極，可以提高存儲(chǔ)元件的集成密度。
中間的氧化膜層由SiOx構(gòu)成。該SiOx例如通過將多晶硅膜203的表面熱氧化而得到?；蛘?，在多晶硅膜203之上通過PECVD (等離子化學(xué)氣相沉積法)或者濺射法形成。這樣的成膜方法廣泛地用于TFT工藝中。通過以上的說明可知，本實(shí)施方式的可變電阻元件中除了 CuTe以外的所有材料都廣泛地用于一般的TFT工藝中，并且是在集成形成由TFT和ReRAM的組合而構(gòu)成的存儲(chǔ)元件中優(yōu)選的材料。
權(quán)利要求
1、一種存儲(chǔ)元件，由薄膜晶體管和可變電阻元件的并聯(lián)連接構(gòu)成，所述薄膜晶體管具有半導(dǎo)體薄膜，其形成有溝道區(qū)域和位于該溝道區(qū)域兩側(cè)的輸入端、輸出端；柵極電極，其隔著絕緣膜而重合在所述溝道區(qū)域上并成為控制端，所述可變電阻元件由與所述薄膜晶體管的輸入端側(cè)連接的一導(dǎo)電層、與所述薄膜晶體管的輸出端側(cè)連接的另一導(dǎo)電層、以及配置在兩導(dǎo)電層之間的至少一層氧化膜層構(gòu)成，在根據(jù)施加在控制端的電壓而使所述薄膜晶體管處于斷開狀態(tài)時(shí)，所述可變電阻元件根據(jù)從該輸入端施加的電壓，在低電阻狀態(tài)和高電阻狀態(tài)之間變化，寫入對(duì)應(yīng)的二值數(shù)據(jù)。
2、 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，將所述薄膜晶體管與可變 電阻元件的并聯(lián)連接串聯(lián)連接多段，控制施加到各段的薄膜晶體管的控制端的電壓，讀出寫入到同段的可 變電阻元件的二值數(shù)據(jù)。
3、 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述薄膜晶體管和所述可 變電阻元件經(jīng)由與形成有溝道區(qū)域的所迷導(dǎo)體薄膜同層的配線而相互連 接。
4、 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述薄膜晶體管和所述可 變電阻元件經(jīng)由與柵極電極同層的配線而相互連接。
5、 根據(jù)權(quán)利要求1所述的存儲(chǔ)元件，其中，所述可變電阻元件的配置 在兩導(dǎo)電層之間的氧化膜層由SiOx構(gòu)成。
6、 根據(jù)權(quán)利要求5所述的存儲(chǔ)元件，其中，所述可變電阻元件的一個(gè) 導(dǎo)電層由摻雜Si構(gòu)成。
7、 一種顯示裝置，包括行狀的柵極線、列狀的數(shù)據(jù)線以及配置在所述 柵極線和所述數(shù)據(jù)線交叉的部分上的像素，各像素包含存儲(chǔ)元件和光電元件，所述存儲(chǔ)元件存儲(chǔ)從數(shù)據(jù)線供給的數(shù)據(jù)，并且根據(jù)從柵極線供給的信 號(hào)讀出數(shù)據(jù)，所述光電元件呈現(xiàn)與所述存儲(chǔ)的數(shù)據(jù)對(duì)應(yīng)的亮度，所述存儲(chǔ)元件由薄膜晶體管和可變電阻元件的并聯(lián)連接構(gòu)成，所述薄膜晶體管具有半導(dǎo)體薄膜，其形成有溝道區(qū)域和位于該溝道 區(qū)域兩側(cè)的輸入端、輸出端；柵極電極，其隔著絕緣膜而重合在該溝道區(qū) 域上并成為控制端，所述可變電阻元件由與所述薄膜晶體管的輸入端側(cè)連接的 一導(dǎo)電層、 與所述薄膜晶體管的輸出端側(cè)連接的另一導(dǎo)電層、以及配置在兩導(dǎo)電層之 間的至少一層氧化膜層構(gòu)成，在根據(jù)從柵極線施加到控制端的信號(hào)而使所述薄膜晶體管處于斷開狀 態(tài)時(shí)，所述可變電阻元件根據(jù)從數(shù)據(jù)線施加到輸入端的數(shù)據(jù)，在低電阻狀 態(tài)和高電阻狀態(tài)之間變化并存儲(chǔ)該數(shù)據(jù)。
8、 根據(jù)權(quán)利要求7所述的顯示裝置，其中，所述像素包含在數(shù)據(jù)線與 光電元件之間串聯(lián)連接的多個(gè)存儲(chǔ)元件，通過與各存儲(chǔ)元件對(duì)應(yīng)的多個(gè)柵極線分時(shí)地控制各存儲(chǔ)元件，寫入對(duì) 應(yīng)于多階的多位數(shù)據(jù)，進(jìn)而，根據(jù)寫入的多位數(shù)據(jù)分時(shí)驅(qū)動(dòng)該光電元件，從而多階控制光電 元件的亮度。
9、 根據(jù)權(quán)利要求7所述的顯示裝置，其中，在基板上集成形成行狀的 柵極線、列狀的數(shù)據(jù)線以及在二者交叉的部分配置的像素，進(jìn)而在相同的 基板上形成驅(qū)動(dòng)該行狀的柵極線和列狀的數(shù)據(jù)線的驅(qū)動(dòng)電路，所述驅(qū)動(dòng)電路作為電路元件也包含該存儲(chǔ)元件。
10、 根據(jù)權(quán)利要求7所述的顯示裝置，其中，所述可變電阻元件的配 置在兩導(dǎo)電層之間的氧化膜層由SiOx構(gòu)成。
11、根據(jù)權(quán)利要求IO所述的顯示裝置，其中，所述可變電阻元件的一 個(gè)導(dǎo)電層由摻雜Si構(gòu)成。
全文摘要
本發(fā)明提供一種可以組裝到有源矩陣型顯示裝置的像素中的超小型存儲(chǔ)元件。本發(fā)明的存儲(chǔ)元件(1)由薄膜晶體管(TFT)和可變電阻元件(ReRAM)并聯(lián)連接而構(gòu)成?？勺冸娮柙?ReRAM)由與薄膜晶體管(TFT)的輸入端側(cè)連接的一導(dǎo)電層、與薄膜晶體管(TFT)的輸出端側(cè)連接的另一導(dǎo)電層、以及配置在兩導(dǎo)電層之間的至少一層氧化膜層構(gòu)成，根據(jù)施加到柵極上的電壓，薄膜晶體管(TFT)處于斷開狀態(tài)時(shí)，可變電阻元件(ReRAM)根據(jù)從輸入端施加的電壓在低電阻狀態(tài)(LRS)和高電阻狀態(tài)(HRS)之間變化，寫入對(duì)應(yīng)的二值數(shù)據(jù)。
文檔編號(hào)G11C11/40GK101527167SQ200910130790
公開日2009年9月9日 申請(qǐng)日期2009年2月1日 優(yōu)先權(quán)日2008年2月1日
發(fā)明者仲島義晴, 田中勉, 達(dá)拉姆·P·戈賽恩, 高德真人 申請(qǐng)人:索尼株式會(huì)社