專利名稱：鎖存裝置及鎖存方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種在電源電壓發(fā)生急劇變動(dòng)的情況下鎖存數(shù)據(jù)的鎖存裝置及鎖存 方法。
背景技術(shù)：
在電源布線因受到外部的負(fù)載的影響的情況下(例如電氣干擾、負(fù)載的突變、其它電路的切換等)，有時(shí)會(huì)在由該電源布線供電的電源電壓中發(fā)生急劇的變動(dòng)的情形。這種 急劇變動(dòng)的電源電壓有可能會(huì)下降到在電路中發(fā)生復(fù)位的復(fù)位電壓、接地電位、乃至電路 的最低額定電位以下。其結(jié)果，常常會(huì)破壞系統(tǒng)的重要數(shù)據(jù)(例如寄存器值等)。為了防止集成電路(以下稱為“IC”)工作所需的IC上的數(shù)據(jù)被破壞，常常設(shè)置針 對(duì)電源電壓的急劇變動(dòng)的后備電路。通過設(shè)置后備電路，就能自動(dòng)地恢復(fù)數(shù)據(jù)。例如，作為 在芯片外解決對(duì)策使用后備電源用電池，作為芯片內(nèi)解決對(duì)策使用檢測電源電壓的下降的 比較器和后備電源用電容器。此外，通過在切斷電源的供給時(shí)，通過傳輸電路使第1鎖存電路的存儲(chǔ)數(shù)據(jù)保存 在第2鎖存電路中，就能防止IC上的數(shù)據(jù)被破壞(例如，參照專利文獻(xiàn)1)。專利文獻(xiàn)1 日本特開2008-78754號(hào)公報(bào)但是，在上述現(xiàn)有技術(shù)中，在IC中的數(shù)據(jù)鎖存的時(shí)刻和電源電壓的急劇變動(dòng)的時(shí) 刻一致的情況下，即使有后備電路，也有可能不能正確地進(jìn)行數(shù)據(jù)的鎖存。因此，鎖存結(jié)果 會(huì)不穩(wěn)定。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于，提供一種即使鎖存器和電源電壓同時(shí)發(fā)生急劇的變動(dòng)， 也能使鎖存結(jié)果穩(wěn)定的鎖存裝置及鎖存方法。為了實(shí)現(xiàn)上述目的，本發(fā)明相關(guān)的鎖存裝置，包括與電源布線連接的整流元件；與所述整流元件的正向側(cè)連接的電容器；第一鎖存電路，其在所述電容器的電容器電壓下工作、并根據(jù)第一鎖存信號(hào)鎖存 輸入數(shù)據(jù)；輸出第三鎖存信號(hào)的濾波電路，其使比所述第一鎖存信號(hào)延遲的第二鎖存信號(hào)通 過低通濾波器來產(chǎn)生該第三鎖存信號(hào)；無效化電路，其通過檢測所述電源布線的電源電壓的下降來使所述第二鎖存信號(hào) 無效；以及第二鎖存電路，其在所述電容器電壓下工作，并根據(jù)所述第三鎖存信號(hào)鎖存所述 第一鎖存電路的輸出數(shù)據(jù)。此外，為了實(shí)現(xiàn)上述目的，本發(fā)明相關(guān)的鎖存方法，包括第一步驟，通過將第一鎖存信號(hào)輸入到第一鎖存電路來鎖存輸入數(shù)據(jù)，其中，該第一鎖存電路在電容器電壓下工作，該電容器被連接到與電源布線連接的整流元件的正向 側(cè)；第二步驟，使比所述第一鎖存信號(hào)延遲的第二鎖存信號(hào)通過低通濾波器來產(chǎn)生第 三鎖存信號(hào)；第三步驟，通過檢測所述電源布線的電源電壓的下降來使所述第二鎖存信號(hào)無 效；以及第四步驟，使所述第三鎖存信號(hào)輸入到在所述電容器電壓下工作的第二鎖存電路 來鎖存所述第一鎖存電路的輸出數(shù)據(jù)。發(fā)明效果
根據(jù)本發(fā)明，即使鎖存和電源電壓的急劇變動(dòng)同時(shí)發(fā)生，也能防止發(fā)生鎖存結(jié)果 不穩(wěn)定的情形。


圖1是作為本發(fā)明相關(guān)的鎖存裝置的實(shí)施方式的電源電壓變動(dòng)對(duì)策電路100的結(jié) 構(gòu)圖。圖2是關(guān)于DIN、WRl、WR2、DOUT的時(shí)序圖。圖3是濾波電路Fl的具體例。圖4是可預(yù)置為1或0的數(shù)據(jù)保持寄存器的結(jié)構(gòu)圖。圖5是本發(fā)明的實(shí)施例。圖6是表示電源電壓變動(dòng)對(duì)策電路100的通常狀態(tài)中的鎖存方法的時(shí)序圖。圖7是表示電源電壓變動(dòng)對(duì)策電路100的、在鎖存信號(hào)WRl的上升沿發(fā)生電源電 壓的急劇變動(dòng)時(shí)的鎖存方法的時(shí)序圖。圖8是表示電源電壓變動(dòng)對(duì)策電路100的、在從鎖存信號(hào)WRl的上升沿到鎖存信 號(hào)WR2的上升沿的期間中發(fā)生電源電壓的急劇變動(dòng)時(shí)的鎖存方法的時(shí)序圖。圖9是表示電源電壓變動(dòng)對(duì)策電路100的、在從鎖存信號(hào)WR2的上升沿到鎖存信 號(hào)WRl的上升沿的期間中發(fā)生電源電壓的急劇變動(dòng)時(shí)的鎖存方法的時(shí)序圖。圖10是表示電源電壓變動(dòng)對(duì)策電路100的、在鎖存信號(hào)WR2的上升沿發(fā)生電源 電壓的急劇變動(dòng)時(shí)、電源電壓比鎖存信號(hào)WR2的上升時(shí)刻先下降的時(shí)候的鎖存方法的時(shí)序 圖。圖11是表示電源電壓變動(dòng)對(duì)策電路100的、在鎖存信號(hào)WR2的上升沿發(fā)生電源電 壓的急劇變動(dòng)時(shí)電源電壓比鎖存信號(hào)WR2的上升時(shí)刻晚下降的時(shí)候的鎖存方法的時(shí)序圖。圖12是將圖1的晶體管QD替換為N通道型晶體管時(shí)的后備電源電路。圖13是將圖1的晶體管QD替換為二極管時(shí)的后備電源電路。圖14是將圖1的電阻Rl替換為P通道型晶體管時(shí)的后備電源電路。圖15是將圖1的電阻Rl替換為N通道型晶體管時(shí)的后備電源電路。圖中符號(hào)說明QD、Ql Q6 晶體管Dl 鎖存電路Cl 電容器
R1、R2 電阻元件Nl AND 電路Fl 濾波電路 II、12 反向電路
具體實(shí)施例方式下面，說明作為本發(fā)明相關(guān)的鎖存裝置的實(shí)施方式的電源電壓變動(dòng)對(duì)策電路的結(jié) 構(gòu)及其功能。電源電壓變動(dòng)對(duì)策電路是用于在電源電壓的急劇變動(dòng)中保護(hù)在電路中保持的 數(shù)據(jù)的電路，被形成在IC芯片上。即便在鎖存時(shí)刻中產(chǎn)生電源電壓的急劇變動(dòng)(例如，變 動(dòng)時(shí)間幾μ秒 幾十μ秒、電壓下降量電路的復(fù)位電壓以下或接地電壓以下)，電源電 壓變動(dòng)對(duì)策電路也會(huì)保護(hù)在電路中保持的數(shù)據(jù)。圖1是作為本發(fā)明相關(guān)的鎖存裝置的實(shí)施方式的電源電壓變動(dòng)對(duì)策電路100的結(jié) 構(gòu)圖。電源電壓變動(dòng)對(duì)策電路100，作為主要的結(jié)構(gòu)包括晶體管QD、電容器Cl、鎖存電路 D1、濾波電路Fl、AND電路Ni、和鎖存電路D2。此外，電源電壓變動(dòng)對(duì)策電路100還包括電 阻元件Rl。由Q1、Cl、Rl構(gòu)成的電路產(chǎn)生針對(duì)電源電壓變動(dòng)對(duì)策電路整體的后備電源電壓 VDD2。Dl和D2分別是第1鎖存電路和第2鎖存電路。WRl是針對(duì)鎖存電路Dl的第1鎖存 信號(hào)，WR2是針對(duì)鎖存電路D2的第2鎖存信號(hào)。DIN是輸入數(shù)據(jù)，DOUT是輸出數(shù)據(jù)。m是 檢測電源電壓VDD的下降的AND電路。Fl是除去鎖存信號(hào)WR2E的噪聲和電源電壓的急劇 變動(dòng)對(duì)鎖存電路D2的影響的低通濾波器。進(jìn)一步詳細(xì)地說明電源電壓變動(dòng)對(duì)策電路100的各結(jié)構(gòu)。晶體管QD是與用于提供電源電壓VDD的電源布線連接的整流元件。圖1所示的晶 體管QD是P通道型晶體管。作為具體例，可例舉P通道M0SFET。晶體管QD的柵極和漏極 與電源電壓VDD連接，晶體管QD的源極連接到電容器Cl。如此設(shè)置在電源布線和電容器之 間的晶體管QD作為以從電源電壓VDD側(cè)向電容器Cl側(cè)的方向?yàn)檎虻恼髟鹱饔谩?在電源電壓VDD比電容器Cl的電容器電壓VDD2(即，后備電源電壓VDD2)高的情況下，由 于電流正向流動(dòng)而使得電容器Cl被充電。相反，在電源電壓VDD比電容器電壓VDD2低的 情況下，晶體管QD切斷電流從電容器Cl側(cè)向電源電壓VDD側(cè)的方向的流動(dòng)。就是說，晶體 管QD通常向電容器Cl提供電壓，在電源電壓下降的情況下，使電容器Cl從電源電壓的下 降中分離。再有，既可以如圖12所示，將圖1所示的晶體管QD替換為N通道型晶體管，也可 以如圖13所示，替換為二極管。根據(jù)圖示這種連接，任一個(gè)元件均能作為整流元件發(fā)揮作用。電容器Cl是與晶體管QD的正向側(cè)連接的芯片內(nèi)電容器，作為電源電壓變動(dòng)對(duì)策 電路100的電源使用。電容器Cl的容量可以為幾十pF。鎖存電路Dl根據(jù)周期的鎖存信號(hào)WRl保持來自數(shù)字單元的輸入數(shù)據(jù)DIN。鎖存 電路D2按照基于鎖存信號(hào)WR2產(chǎn)生的鎖存信號(hào)WRE2保持從鎖存電路Dl輸出的輸出數(shù)據(jù) D10UT，該鎖存信號(hào)WR2的相位相對(duì)于鎖存信號(hào)WRl被延遲。鎖存信號(hào)WR1、WR2是具有周期 脈沖的脈沖信號(hào)。而且，從鎖存電路D2輸出的輸出數(shù)據(jù)D20UT作為電源電壓變動(dòng)對(duì)策電路100的輸出值DOUT被輸出。圖2是有關(guān)DIN、WRl、WR2、DOUT的時(shí)序圖。鎖存信號(hào)WR2相對(duì)于鎖存信號(hào)WRl具 有相位延遲Td。在圖1中，AND電路附作為檢測電源電壓VDD的下降的檢測電路起作用，同時(shí)還 作為使鎖存信號(hào)WR2無效的無效電路起作用。AND電路m在檢測電源電壓VDD的下降的期 間 使鎖存信號(hào)WR2無效。S卩，AND電路m，在電源電壓VDD是規(guī)定值以下的期間使鎖存信號(hào) WR2無效。從AND電路m輸出的電平信號(hào)WR2D，在鎖存信號(hào)WR2無效的期間無論鎖存信號(hào) WR2的輸入如何，都被固定為L電平。AND電路m在未檢測出電源電壓VDD的下降的情況 下(鎖存信號(hào)WR2沒有被無效的情況下)，保持不變地直接輸出鎖存信號(hào)WR2 (即電平信號(hào) WR2D等于鎖存信號(hào)WR2)。濾波電路Fl通過用低通濾波器對(duì)經(jīng)過AND電路附的鎖存信號(hào)WR2進(jìn)行處理，輸 出所產(chǎn)生的鎖存信號(hào)WR2E(第3鎖存信號(hào))。為了規(guī)避噪聲和電源電壓VDD的急劇變動(dòng)對(duì) 鎖存信號(hào)WR2的影響而使用此低通濾波器。圖3是濾波電路Fl的具體例。濾波電路Fl包括作為低通濾波器的CR濾波器 (由電阻元件R2和芯片內(nèi)電容器C2構(gòu)成的電路)，使CR濾波器的輸出反向的反向電路11， 和使反向電路Il的輸出反向的反向電路12。濾波電路Fl輸出反向電路12的輸出作為鎖 存信號(hào)WR2E。在圖1中，電阻元件Rl是用于決定因電源電壓VDD的下降而根據(jù)電容器Cl的電 源電壓進(jìn)行工作的電源電壓變動(dòng)對(duì)策電路100的可工作時(shí)間的放電元件。連接到晶體管QD 的正向側(cè)的電阻元件R1，與電容器Cl并聯(lián)連接。電容器Cl的電荷通過電阻元件Rl放電。 通過增大電阻元件Rl的電阻值和電容器Cl的容量中至少任何一個(gè)，就能延長電源電壓變 動(dòng)對(duì)策電路100的可工作時(shí)間。例如，在希望通常電源電壓VDD的功率下降后盡可能長時(shí) 間地保持?jǐn)?shù)據(jù)的情況下，可以按照保持?jǐn)?shù)據(jù)的時(shí)間，決定電阻元件Rl的電阻值和電容器Cl 的容量。例如，可以將幾微秒至幾十微秒的期間的電源電壓的下降看作急劇變動(dòng)，幾百微秒 以上的電源電壓的下降看作通常的電源電壓的功率下降引起的下降即可。再有，既可以如圖14所示，將圖1所示的電阻元件Rl替換為P通道型晶體管，也可 以如圖15所示，替換為N通道型晶體管。通過圖示的這種連接，任何的元件都利用源極-漏 極間的二極管作為放電元件起作用。此外，使用晶體管作為放電元件的情形與電阻元件的 情形相比，能減少布圖面積。圖6是表示電源電壓變動(dòng)對(duì)策電路100的通常狀態(tài)下的鎖存方法的時(shí)序圖。在通 常工作狀態(tài)(即電源電壓VDD正常狀態(tài))下，后備電源電壓VDD2等于從電源電壓VDD中 減去由Ql引起的損失部分后的電壓。鎖存電路Dl接收周期的鎖存信號(hào)WR1，把輸出數(shù)據(jù) DlOUT輸出給鎖存電路D2。鎖存電路D2接收基于鎖存信號(hào)WR2的周期的鎖存信號(hào)WR2E，在 鎖存信號(hào)WR2E的鎖存時(shí)刻，輸出已鎖存的數(shù)據(jù)DlOUT作為輸出數(shù)據(jù)D20UT (DOUT)。在通常 工作狀態(tài)下，由于沒有檢測出電源電壓VDD的下降，所以AND電路m仍舊輸出鎖存信號(hào)WR2 作為輸出數(shù)據(jù)WR2D。此外，鎖存信號(hào)WR2E的脈沖寬度，由于經(jīng)過濾波電路F1，所以比鎖存 信號(hào)WRl的脈沖寬度要長。在產(chǎn)生電源電壓的急劇變動(dòng)的情況下，電源電壓VDD以接地電位為基準(zhǔn)，常常下 降到OV或復(fù)位電壓。此情況下，晶體管QD截止，后備電源VDD2與電源電壓VDD分離。其結(jié)果，電容器Cl的電荷不會(huì)向電源電壓VDD側(cè)泄漏。與電源電壓VDD分離的電容器Cl作為電源電壓變動(dòng)對(duì)策電路100的電源工作。電源電壓的急劇變動(dòng)的產(chǎn)生的時(shí)刻對(duì)于鎖存信號(hào)的狀態(tài)可分為4類。(1)與鎖存電路Dl的鎖存信號(hào)WRl的上升沿同時(shí)地產(chǎn)生電源電壓VDD的急劇變動(dòng) (參照?qǐng)D7)(2)在從鎖存電路Dl的鎖存信號(hào)WRl的上升后到鎖存電路D2的鎖存信號(hào)WR2的 上升為止的期間中，產(chǎn)生電源電壓VDD的急劇變動(dòng)(參照?qǐng)D8)(3)與鎖存電路D2的鎖存信號(hào)WR2的上升沿同時(shí)地產(chǎn)生電源電壓VDD的急劇變動(dòng) (參照?qǐng)D10、11)(4)在從鎖存電路D2的鎖存信號(hào)WR2的上升后到鎖存電路Dl的鎖存信號(hào)WRl的 上升為止的期間中，產(chǎn)生電源電壓VDD的急劇變動(dòng)(參照?qǐng)D9)下面，說明(1) (4)各個(gè)的時(shí)刻發(fā)生電源電壓VDD變動(dòng)時(shí)的電源電壓變動(dòng)對(duì)策 電路100的工作。(1)的情形(圖7的情形)下，鎖存電路Dl的數(shù)據(jù)，因輸入數(shù)據(jù)DIN同時(shí)變化而 不能確定。因此，不能保證鎖存電路Dl的數(shù)據(jù)。但是，此情況下，鎖存電路D2的鎖存信號(hào) WR2 (WR2E)由于被AND電路m無效，所以在電源電壓VDD的急劇變動(dòng)以后不會(huì)再產(chǎn)生。因 此，在鎖存電路D2中穩(wěn)定保持電源電壓VDD的急劇變動(dòng)時(shí)刻之前的數(shù)據(jù)。(2)的情形(圖8的情形)下，由于鎖存電路D2的鎖存信號(hào)WR2 (WRE2)被AND電 路W無效，所以在電源電壓VDD的急劇變動(dòng)以后就不會(huì)再產(chǎn)生。因此，在鎖存電路D2中穩(wěn) 定保持由前次接收的鎖存信號(hào)WRE2鎖存的數(shù)據(jù)。(3)的情形(圖10、11的情形)下，鎖存電路Dl的數(shù)據(jù)處于正常。如圖10所示，如果因芯片內(nèi)的延遲，電源電壓VDD在鎖存信號(hào)WR2的上升時(shí)刻之 前先下降的話，則利用AND電路m使鎖存信號(hào)WR2無效。由此不會(huì)產(chǎn)生鎖存信號(hào)WR2E。因 此，在鎖存電路D2中穩(wěn)定保持由前次接收的鎖存信號(hào)WRE2鎖存的數(shù)據(jù)。另一方面，如圖11所示，如果電源電壓VDD遲于鎖存信號(hào)WR2的上升時(shí)刻而下降 的話，則直到檢測出電源電壓VDD的下降為止，AND電路m都直接使鎖存信號(hào)WR2通過。濾 波電路Fl通常抑制或去除幾百納秒以下的短脈沖。因此，通過AND電路附的鎖存信號(hào)WR2的脈沖寬度如果是可由濾波電路Fl去除 的長度的話，則不產(chǎn)生鎖存信號(hào)WR2E。由此，在鎖存電路D2中穩(wěn)定地保持由前次接收的 鎖存信號(hào)WRE2鎖存的數(shù)據(jù)。另一方面，如果通過AND電路m的鎖存信號(hào)WR2的脈沖寬度 是不能被濾波電路Fl去除的長度的話，則此鎖存信號(hào)WR2被看作有效信號(hào)，作為鎖存信號(hào) WR2E由鎖存電路D2接收。其結(jié)果，從鎖存電路Dl輸出的輸出數(shù)據(jù)DlOUT被傳輸?shù)芥i存電 路D2。即，鎖存電路D2，在被看作有效的信號(hào)的鎖存信號(hào)WR2E的邊沿，能穩(wěn)定鎖存輸出數(shù) 據(jù)D10UT。由于不受電源電壓VDD的急劇變動(dòng)的影響，所以在鎖存電路D2中傳輸正常的數(shù) 據(jù)(即輸出數(shù)據(jù)D10UT)。再有，可被濾波電路Fl去除的鎖存信號(hào)WR2的脈沖寬度，例如可通過調(diào)整圖3所 示的CR電路的常數(shù)來決定。(4)的情形(圖9的情形)下，鎖存電路D2已經(jīng)取得正常的數(shù)據(jù)。而且，鎖存電路 D2，直到電源電壓VDD恢復(fù)到正常值之前，都不會(huì)再次接收鎖存信號(hào)。因此，在鎖存電路D2中穩(wěn)定地保持由前次接收的鎖存信號(hào)WRE2所鎖存的數(shù)據(jù)。 在發(fā)生電源電壓VDD的急劇變動(dòng)后，電源電壓VDD慢慢地上升到常規(guī)值。在不能 準(zhǔn)備輸入數(shù)據(jù)DIN的最新值的期間，輸出數(shù)據(jù)DOUT以極短的延遲從電源電壓變動(dòng)對(duì)策電路 100中輸出。在此期間輸出的數(shù)據(jù)是電源電壓VDD的急劇變動(dòng)期間保持的數(shù)據(jù)，是電源電壓 VDD的急劇變動(dòng)發(fā)生之前的數(shù)據(jù)。再有，在不是電源電壓VDD的急劇變動(dòng)，而是原來的電源電壓VDD停止供電(例如 主電源的電源關(guān)閉等)的情況下，電源電壓變動(dòng)對(duì)策電路100在從電源電壓VDD停止供電 時(shí)刻起最初的期間保持?jǐn)?shù)據(jù)。但是，由于電容器Cl的電荷通過電阻元件Rl放電，所以最終 由電源電壓變動(dòng)對(duì)策路100保持的數(shù)據(jù)將消失。如此，通過設(shè)置可由電阻元件Rl等放電元 件進(jìn)行放電的結(jié)構(gòu)，在原來的電源電壓的停止供電后再次接通電源時(shí)，可以防止輸出該電 源電壓的供電停止前的最終值(即誤輸出)。因此，按照上述說明，即使是數(shù)據(jù)鎖存時(shí)刻(鎖存信號(hào)為上升時(shí)刻)和電源電壓急 劇變動(dòng)的時(shí)刻一致的情況下，由于輸入到第2鎖存電路的鎖存信號(hào)的相位比輸入到第1鎖 存電路的鎖存信號(hào)延遲，所以能避免在鎖存電路中保持的數(shù)據(jù)的消失。即，在鎖存電路Dl的鎖存時(shí)刻發(fā)生電源電壓的急劇變動(dòng)時(shí)，由于沒有產(chǎn)生鎖存電 路D2的鎖存信號(hào)，所以保持鎖存電路D2內(nèi)的數(shù)據(jù)，不變化。此外，在鎖存電路D2的鎖存時(shí)刻發(fā)生電源電壓的急劇變動(dòng)時(shí)，如果相對(duì)于鎖存電 路D2的鎖存信號(hào)，此鎖存信號(hào)的脈沖寬度短的話，則被濾波電路全部濾除。如果此鎖存信 號(hào)的脈沖寬度長的話，則由于不會(huì)被濾波電路消除而被維持，所以鎖存電路Dl的正常的數(shù) 據(jù)依照通過濾波電路的鎖存信號(hào)被傳輸給鎖存電路D2。再有，可以將2個(gè)鎖存信號(hào)間的延遲寬度設(shè)定得比假設(shè)為電源電壓急劇地變動(dòng)的 時(shí)間的最大值還要長。但是，通過調(diào)整背靠背反向器的芯片部的尺寸來設(shè)定鎖存電路Dl、D2內(nèi)的寄存器 的初始值。通過使構(gòu)成2個(gè)背靠背反向器的多個(gè)晶體管的柵極寬度和柵極長度之比在這些 多個(gè)晶體管間不是平衡的，而將它們?cè)O(shè)定為不平衡，由此能使IC的電源接通時(shí)的寄存器的 初始值必定定為規(guī)定值(1或0)。圖4是鎖存電路的寄存器的芯片部的結(jié)構(gòu)圖。如下所示，能預(yù)置各寄存器的初始 值。晶體管Q1、Q2、Q3、Q4形成2個(gè)用于數(shù)據(jù)保持的正反饋的背靠背反向器。通常，為了形 成平衡的結(jié)構(gòu)，相等地設(shè)計(jì)Ql和Q3的尺寸以及Q2和Q4的尺寸。在此平衡結(jié)構(gòu)的情況下， 作為2個(gè)背靠背反向器的輸入輸出值的A、B點(diǎn)的值取隨機(jī)的初始值。另一方面，在本發(fā)明中，晶體管Ql、Q2、Q3、Q4的柵極尺寸在各晶體管間被設(shè)定為 不平衡。例如，希望將輸出端子QO的初始值預(yù)置為1的時(shí)侯，可通過如下所示的4個(gè)設(shè)定 方法中的任意一個(gè)方法將輸出端子QO的初始值預(yù)置為1。[設(shè)定方法1]將晶體管Q4的柵極寬度和柵極長度之比設(shè)定得大于Q2的柵極寬度和柵極長度之 比，將晶體管Ql和Q3的尺寸設(shè)定得相等。由此就能使晶體管Q4易于導(dǎo)通。[設(shè)定方法2]將晶體管Q3的柵極寬度和柵極長度之比設(shè)定得小于Ql的柵極寬度和柵極長度之 比，將晶體管Q2和Q4的尺寸設(shè)定得相等。由此就能使晶體管Ql易于導(dǎo)通。
[設(shè)定方法3]將晶體管Q4的柵極寬度和柵極長度之比設(shè)定得大于Q2的柵極寬度和柵極長度之 比，將晶體管Q3的柵極寬度和柵極長度之比設(shè)定得小于Ql的柵極寬度和柵極長度之比。由 此就能使晶體管Ql和Q4易于導(dǎo)通。通過這些任意一個(gè)設(shè)定方法，打破晶體管的尺寸的平衡，使A點(diǎn)趨于比B點(diǎn)更低的 方向。而且，通過正反饋的動(dòng)作，由于將點(diǎn)B的值收斂在0、將點(diǎn)A的值收斂在1，所以能將 輸出端子QO的初始值預(yù)置為1。 同樣地考慮，通過使上述設(shè)定方法中示出的比的大小關(guān)系 相反，就能將輸出端子QO的初始值預(yù)置為0。實(shí)施例圖5是應(yīng)用了本發(fā)明的芯片的具體例。低速取樣的AD變換器(ADC)由作為數(shù)字 邏輯器的數(shù)字控制單元控制，周期地產(chǎn)生針對(duì)電源電壓變動(dòng)對(duì)策電路的數(shù)據(jù)DIN。鎖存信號(hào) WRl和WR2由遵循時(shí)序的數(shù)字邏輯器產(chǎn)生。ADC按一個(gè)采樣/ms的速率輸出數(shù)據(jù)DIN的情 況下，要是沒有電源電壓變動(dòng)對(duì)策電路的話，則為了使最終值恢復(fù)為輸出DOUT而需要1ms。 但是根據(jù)本發(fā)明，用幾十μ s就能使最終值恢復(fù)為輸出D0UT。在上文中，雖然詳細(xì)說明了本發(fā)明優(yōu)選的實(shí)施例，但本發(fā)明不限于上述的實(shí)施例， 不脫離本發(fā)明的范圍、并在上述的實(shí)施例中能追加各種變形及替換。例如，可以相互替換圖1、12 15內(nèi)的各構(gòu)成部件。
權(quán)利要求
一種鎖存裝置，包括與電源布線連接的整流元件；與所述整流元件的正向側(cè)連接的電容器；第一鎖存電路，其在所述電容器的電容器電壓下工作、并根據(jù)第一鎖存信號(hào)鎖存輸入數(shù)據(jù)；輸出第三鎖存信號(hào)的濾波電路，其使比所述第一鎖存信號(hào)延遲的第二鎖存信號(hào)通過低通濾波器來產(chǎn)生該第三鎖存信號(hào)；無效化電路，其通過檢測所述電源布線的電源電壓的下降來使所述第二鎖存信號(hào)無效；以及第二鎖存電路，其在所述電容器電壓下工作，并根據(jù)所述第三鎖存信號(hào)鎖存所述第一鎖存電路的輸出數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的鎖存裝置，其特征在于，所述濾波電路包括作為所述低通濾波器的CR濾波器，使CR濾波器的輸出反向的第一 反向電路，以及使第一反向電路的輸出反向的第二反向電路，該鎖存裝置根據(jù)所述第二反向電路的輸出，輸出所述第三鎖存信號(hào)。
3.根據(jù)權(quán)利要求1或2所述的鎖存裝置，其特征在于，在所述整流元件的正向側(cè)，具備使所述電容器的電荷放電的放電元件。
4.根據(jù)權(quán)利要求3所述的鎖存裝置，其特征在于， 所述放電元件與所述電容器并聯(lián)連接。
5.根據(jù)權(quán)利要求4所述的鎖存裝置，其特征在于， 所述放電元件是電阻元件。
6.根據(jù)權(quán)利要求4所述的鎖存裝置，其特征在于， 所述放電元件是N通道晶體管或P通道晶體管。
7.根據(jù)權(quán)利要求1或2所述的鎖存裝置，其特征在于，在所述電源電壓比所述電容器電壓高時(shí)，使電流流向所述整流元件的正向來對(duì)所述電 容器充電，在所述電源電壓比所述電容器電壓低時(shí)，遮斷流到所述整流元件的電流。
8.根據(jù)權(quán)利要求7所述的鎖存裝置，其特征在于， 所述整流元件是N通道晶體管或P通道晶體管。
9.根據(jù)權(quán)利要求7所述的鎖存裝置，其特征在于， 所述整流元件是二極管。
10.根據(jù)權(quán)利要求1或2所述的鎖存裝置，其特征在于，所述第一鎖存電路和所述第二鎖存電路包括由多個(gè)晶體管構(gòu)成的背對(duì)背反向器； 不平衡地設(shè)定所述多個(gè)晶體管的柵極尺寸。
11.根據(jù)權(quán)利要求1或2所述的鎖存裝置，其特征在于，還包括輸出所述第一鎖存信號(hào)和所述第二鎖存信號(hào)的鎖存信號(hào)輸出電路。
12.—種鎖存方法，包括第一步驟，通過將第一鎖存信號(hào)輸入到第一鎖存電路來鎖存輸入數(shù)據(jù)，其中，該第一鎖 存電路在電容器電壓下工作，該電容器被連接到與電源布線連接的整流元件的正向側(cè)； 第二步驟，使比所述第一鎖存信號(hào)延遲的第二鎖存信號(hào)通過低通濾波器來產(chǎn)生第三鎖存信號(hào)；第三步驟，通過檢測所述電源布線的電源電壓的下降來使所述第二鎖存信號(hào)無效；以及第四步驟，使所述第三鎖存信號(hào)輸入到在所述電容器電壓下工作的第二鎖存電路來鎖 存所述第一鎖存電路的輸出數(shù)據(jù)。
全文摘要
本發(fā)明涉及鎖存裝置及鎖存方法，該鎖存裝置包括與電源布線連接的整流元件；與所述整流元件的正向側(cè)連接的電容器；第一鎖存電路，其在所述電容器的電容器電壓下工作、并根據(jù)第一鎖存信號(hào)鎖存輸入數(shù)據(jù)；輸出第三鎖存信號(hào)的濾波電路，其使比所述第一鎖存信號(hào)延遲的第二鎖存信號(hào)通過低通濾波器來產(chǎn)生該第三鎖存信號(hào)；無效化電路，其通過檢測所述電源布線的電源電壓的下降來使所述第二鎖存信號(hào)無效；以及第二鎖存電路，其在所述電容器電壓下工作，并根據(jù)所述第三鎖存信號(hào)鎖存所述第一鎖存電路的輸出數(shù)據(jù)。
文檔編號(hào)G11C14/00GK101859595SQ20091013338
公開日2010年10月13日 申請(qǐng)日期2009年4月7日 優(yōu)先權(quán)日2009年4月7日
發(fā)明者古炯均, 周平, 安江智由, 張寧, 王楠, 駱川 申請(qǐng)人:豐田自動(dòng)車株式會(huì)社;上海華虹Nec電子有限公司