專利名稱：移位寄存器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明相關(guān)于一種移位寄存器，尤指一種可降低漏電流的移位寄存器。
背景技術(shù)：
液晶顯示器的柵極驅(qū)動(dòng)器利用移位寄存器來產(chǎn)生循序的掃描信號(hào)。目前
移位寄存器可透過非晶硅(amorphous silicon, a —Si)薄膜晶體管(thin film transistors, TFTs)以及低溫多晶硅(low temperature polycrystalline silicon, LTPS)
薄膜晶體管制造于液晶顯示器的玻璃基板上。移位寄存器通常具有多級(jí)的電 路，所以某些薄膜晶體管會(huì)導(dǎo)通一段很長的時(shí)間。然而，當(dāng)電壓持續(xù)或頻繁 的施加至薄膜晶體管以及低溫多晶硅薄膜晶體管一段很長的時(shí)間時(shí)，將使得 薄膜晶體管退化而無法適當(dāng)?shù)倪\(yùn)作，降低了移位寄存器的可靠度。
請參考圖1，圖1為已知技術(shù)的移位寄存器的示意圖。在第N個(gè)移位寄 存器100中，第一晶體管Ql用來驅(qū)動(dòng)第二晶體管Q2。第一晶體管Ql的控 制端與第一端電連接于移位寄存器的輸入端，用以接收來自上一級(jí)SR(N—l) 的輸出信號(hào)。第一晶體管Q1的第二端電連接于第二晶體管Q2的控制端。第 二晶體管Q2的第一端用來接收第一信號(hào)CK1，第二晶體管Q2的第二端電連 接于移位寄存器的輸出端OUT,以根據(jù)驅(qū)動(dòng)節(jié)點(diǎn)G的電壓將第一信號(hào)CK1 傳輸至輸出端OUT。移位寄存器100包括一第一下拉模塊110以及一第二下 拉模塊120。第三晶體管Q3以及第九晶體管Q9電連接于輸出端OUT,用來 在輸出端OUT輸出高準(zhǔn)位電壓后，將輸出端OUT的電壓拉至低準(zhǔn)位電壓 VSS。第六晶體管Q6以及第十晶體管Q10電連接于驅(qū)動(dòng)節(jié)點(diǎn)G，用來在輸出 端OUT輸出高準(zhǔn)位電壓后將驅(qū)動(dòng)節(jié)點(diǎn)G的電壓拉至低準(zhǔn)位電壓VSS以關(guān)閉第二晶體管Q2。第一下拉模塊110以及第二下拉模塊120根據(jù)第一信號(hào)CK1 以及第二信號(hào)CK2分別執(zhí)行下拉任務(wù)約50%的時(shí)間。在第一下拉模塊110中， 第九晶體管Q9與第十晶體管Q10的控制端電連接于節(jié)點(diǎn)K，節(jié)點(diǎn)K的電壓 由第十二晶體管Q12與第十三晶體管Q13所決定。在第二下拉模塊中，第三 晶體管Q3與第六晶體管Q6的控制端電連接于節(jié)點(diǎn)P，節(jié)點(diǎn)P的電壓由第四 晶體管Q4與第五晶體管Q5所決定。第十一晶體管Qll用來將節(jié)點(diǎn)K的電壓 拉至低準(zhǔn)位電壓VSS。第七晶體管Q7用來在輸出端OUT輸出高準(zhǔn)位電壓時(shí)， 將節(jié)點(diǎn)P的電壓拉至低準(zhǔn)位電壓VSS。另外，第八晶體管Q8電連接于節(jié)點(diǎn)P， 用來在輸出端OUT輸出高準(zhǔn)位電壓時(shí)，將節(jié)點(diǎn)P的電壓拉至低準(zhǔn)位電壓VSS。 第二信號(hào)CK2與第一信號(hào)CK1為互補(bǔ)信號(hào)。因此，當(dāng)?shù)谝恍盘?hào)CK1為 高準(zhǔn)位電壓，第二信號(hào)CK2為低準(zhǔn)位電壓VSS時(shí)，節(jié)點(diǎn)P的電壓為低準(zhǔn)位電 壓VSS，節(jié)點(diǎn)K的電壓為高準(zhǔn)位電壓，除了在輸出端OUT為高準(zhǔn)位電壓時(shí)， 節(jié)點(diǎn)K的電壓將被第十一晶體管Q11拉至低準(zhǔn)位電壓VSS。同樣地，當(dāng)?shù)谝?信號(hào)CK1為低準(zhǔn)位電壓VSS，第二信號(hào)CK2為高準(zhǔn)位電壓時(shí)，節(jié)點(diǎn)K的電 壓為低準(zhǔn)位電壓VSS，節(jié)點(diǎn)P的電壓為高準(zhǔn)位電壓，除了在輸出端OUT為高 準(zhǔn)位電壓時(shí)，節(jié)點(diǎn)P的電壓將被第七晶體管Q7以及第八晶體管Q8拉至低準(zhǔn) 位電壓VSS。
節(jié)點(diǎn)K及節(jié)點(diǎn)P的電壓分別約50%的時(shí)間在高準(zhǔn)位電壓以及約50%的時(shí) 間在低準(zhǔn)位電壓VSS。在高準(zhǔn)位電壓時(shí)，晶體管導(dǎo)通，此時(shí)晶體管的臨界值 漂移增加，而在低準(zhǔn)位電壓時(shí)，晶體管的臨界值漂移減少。當(dāng)高準(zhǔn)位電壓與 低準(zhǔn)位電壓為反相時(shí)，臨界值漂移增加量等于臨界值漂移減少量，臨界值漂 移的凈值大體上為零，移位寄存器的運(yùn)作便視為穩(wěn)定的。然而，目前的高準(zhǔn) 位電壓約等于+18V，而低準(zhǔn)位電壓VSS約等于-6V。因此，由節(jié)點(diǎn)K以及節(jié) 點(diǎn)P所控制的第三晶體管Q3、第六晶體管Q6、第九晶體管Q9以及第十晶體 管Q10的臨界值漂移將隨時(shí)間而增加，使得移位寄存器不穩(wěn)定。

發(fā)明內(nèi)容
因此，本發(fā)明的一目的在于提供一種移位寄存器。
本發(fā)明提供一種移位寄存器，包括多個(gè)電連接的移位單元，其中第n個(gè) 移位單元包括一提升電路、 一提升驅(qū)動(dòng)電路、 一下拉電路以及一下拉驅(qū)動(dòng)電 路。所述提升電路用來根據(jù)一第一信號(hào)及一驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出所述第一信 號(hào)至一輸出節(jié)點(diǎn)。所述提升驅(qū)動(dòng)電路電連接于所述提升電路，用來根據(jù)第n-l 個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出一第二信號(hào)至所述驅(qū)動(dòng)節(jié)點(diǎn)。所述下拉電 路電連接于所述提升電路，用來根據(jù)第n+2個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸 出一低準(zhǔn)位電壓至所述輸出節(jié)點(diǎn)。所述下拉驅(qū)動(dòng)電路電連接于所述提升驅(qū)動(dòng) 電路，用來根據(jù)所述第一信號(hào)及一第三信號(hào)輸出所述低準(zhǔn)位電壓至所述驅(qū)動(dòng) 節(jié)點(diǎn)。其中n為正整數(shù)。
根據(jù)本發(fā)明提供的技術(shù)方案，可降低移位寄存器的漏電流。


圖1為己知技術(shù)的移位寄存器的示意圖。 圖2為本發(fā)明的移位寄存器的示意圖。 圖3為圖2的移位寄存器的信號(hào)的波形圖。 附圖標(biāo)號(hào)
100移位單元110第一下拉模塊
120第二下拉模塊200移位單元
210提升電路220提升驅(qū)動(dòng)電路
230下拉電路240下拉驅(qū)動(dòng)電路
241第一下拉模塊242第二下拉模塊
Q1 Q13晶體管M1-M15晶體管
G、 Q驅(qū)動(dòng)節(jié)點(diǎn)OUT輸出節(jié)點(diǎn)K、 P 節(jié)點(diǎn) CKO
XCKO第二信號(hào) CKE
XCKE第四信號(hào) VSS
VDD 高準(zhǔn)位電壓 VD具體實(shí)施例方式
第一信號(hào) 第三信號(hào) 低準(zhǔn)位電壓 第二高準(zhǔn)位電壓
請參考圖2，圖2為本發(fā)明的移位寄存器的示意圖。移位寄存器包括多個(gè) 電連接的移位單元200，每一個(gè)移位單元200包括一提升電路210、 一提升驅(qū) 動(dòng)電路220、 一下拉電路230以及一下拉驅(qū)動(dòng)電路240。提升電路210包括一 第一晶體管M1。提升驅(qū)動(dòng)電路220包括一第二晶體管M2以及一第三晶體管 M3。下拉電路230包括一第四晶體管M4以及一第五晶體管M5。下拉驅(qū)動(dòng) 電路包括一第一下拉驅(qū)動(dòng)模塊、 一第二下拉驅(qū)動(dòng)模塊以及一第六晶體管M6。 第一下拉驅(qū)動(dòng)模塊包括一第七晶體管M7、 一第八晶體管M8、 一第9晶體管 M9以及一第十晶體管MIO。第二下拉驅(qū)動(dòng)模塊包括一第十一晶體管Mll、 一 第十二晶體管M12、第十三晶體管M13、 一第十四晶體管M14以及一第十五 晶體管M15。提升電路210根據(jù)第一信號(hào)CKO及驅(qū)動(dòng)節(jié)點(diǎn)Q的電壓輸出第 一信號(hào)CKO至輸出節(jié)點(diǎn)OUT。第n個(gè)移位單元(n為正整數(shù))的提升驅(qū)動(dòng)電路 220根據(jù)第n-l個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)Q的電壓輸出第二信號(hào)XCKO至驅(qū)動(dòng) 節(jié)點(diǎn)Q。下拉電路230根據(jù)第n+2個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)Q的電壓輸出低準(zhǔn) 位電壓VSS至輸出節(jié)點(diǎn)OUT。下拉驅(qū)動(dòng)電路240包括一第一下拉驅(qū)動(dòng)模塊 241， 一第二下拉驅(qū)動(dòng)模塊242，以及一第六晶體管M6。第六晶體管M6電連 接于第一下拉驅(qū)動(dòng)模塊241及第二下拉驅(qū)動(dòng)模塊242之間。下拉驅(qū)動(dòng)電路240 根據(jù)第一信號(hào)CKO及第三信號(hào)CKE輸出低準(zhǔn)位電壓VSS至驅(qū)動(dòng)節(jié)點(diǎn)Q。
第一晶體管M1的第一端用來接收第一信號(hào)CKO,第一晶體管M1的第 二端電連接于輸出節(jié)點(diǎn)OUT。第二晶體管M2的第一端用來接收第二信號(hào) XCKO，第二晶體管M2的控制端電連接于第n-l個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)Q，第二晶體管M2的第一端電連接于驅(qū)動(dòng)節(jié)點(diǎn)Q。第三晶體管M3的第一端電連 接于輸出節(jié)點(diǎn)OUT，第三晶體管M3的控制端用來接收第三信號(hào)CKE，第三 晶體管M3的第二端用來接收低準(zhǔn)位電壓VSS。第四晶體管M4的第一端電連 接于輸出節(jié)點(diǎn)OUT，第四晶體管M4的控制端電連接于第n+2個(gè)移位單元的 驅(qū)動(dòng)節(jié)點(diǎn)Q，第四晶體管M4的第二端用來接收低準(zhǔn)位電壓VSS。第五晶體 管M5的第一端電連接于驅(qū)動(dòng)節(jié)點(diǎn)Q，第五晶體管M5的控制端電連接于第 n+2個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)Q，第五晶體管M5的第二端用來接收低準(zhǔn)位電壓 VSS。第七晶體管M7的第一端用來接收第三信號(hào)CKE，第七晶體管M7的控 制端電連接于第七晶體管M7的第一端，第七晶體管M7的第二端電連接于第 一節(jié)點(diǎn)P。第八晶體管M8的第一端電連接于驅(qū)動(dòng)節(jié)點(diǎn)Q，第八晶體管M8的 控制端電連接于第一節(jié)點(diǎn)P，第八晶體管M8的第二端用來接收低準(zhǔn)位電壓 VSS。第九晶體管M9的第一端電連接第一節(jié)點(diǎn)p，第九晶體管M9的控制端 用來接收所述第一信號(hào)CKO，第九晶體管M9的第二端用來接收低準(zhǔn)位電壓 VSS。第十晶體管M10的第一端電連接于第一節(jié)點(diǎn)P，第十晶體管M10的控 制端電連接于驅(qū)動(dòng)節(jié)點(diǎn)Q，第十晶體管M10的第二端用來接收低準(zhǔn)位電壓 VSS。第十一晶體管Mil的第一端用來接收第一信號(hào)CKO，第十一晶體管 Mil的控制端電連接于第十一晶體管Mll的第一端，第十一晶體管Mll的第 二端電連接于第二節(jié)點(diǎn)K。第十二晶體管M12的第一端電連接于驅(qū)動(dòng)節(jié)點(diǎn)Q， 第十二晶體管M12的控制端電連接于第二節(jié)點(diǎn)K，第十二晶體管M12的第二 端用來接收低準(zhǔn)位電壓VSS。第十三晶體管M13的第一端電連接于第二節(jié)點(diǎn) K，第十三晶體管M13的控制端用來接收第三信號(hào)CKE，第十三晶體管M13 的第二端用來接收低準(zhǔn)位電壓VSS。第十四晶體管M14的第一端電連接于第 二節(jié)點(diǎn)K，第十四晶體管M14的控制端電連接于驅(qū)動(dòng)節(jié)點(diǎn)Q，第十四晶體管 M14的第二端用來接收低準(zhǔn)位電壓VSS。第十五晶體管M15的第一端電連接 于輸出節(jié)點(diǎn)OUT，第十五晶體管M15 控制端電連接于第二節(jié)點(diǎn)K，第十五 晶體管M15的第二端用來接收低準(zhǔn)位電壓VSS。請參考圖3，圖3為圖2的移位寄存器的信號(hào)的波形圖。第一信號(hào)CKO 與第二信號(hào)XCKO為互補(bǔ)信號(hào)。第三信號(hào)CKE與第四信號(hào)XCKE為互補(bǔ)信 號(hào)。在時(shí)序t0時(shí)，第n-l個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)Q(n-l)為為高準(zhǔn)位電壓VDD， 所以第二晶體管M2導(dǎo)通，但此時(shí)第二信號(hào)XCKO為低準(zhǔn)位電壓VSS，所以 驅(qū)動(dòng)節(jié)點(diǎn)Q為低準(zhǔn)位電壓VSS。在時(shí)序tl時(shí)，驅(qū)動(dòng)節(jié)點(diǎn)Q(n-l)為第二高準(zhǔn)位 電壓VD2，所以第二晶體管M2導(dǎo)通，因此第二信號(hào)XCKO的高準(zhǔn)位電壓VDD 傳輸至驅(qū)動(dòng)節(jié)點(diǎn)Q。在本發(fā)明中，移位單元利用驅(qū)動(dòng)節(jié)點(diǎn)Q(n-l)的第二高準(zhǔn) 位電壓VD2來驅(qū)動(dòng)第二晶體管M2，可降低第二晶體管M2的導(dǎo)通電阻，提 升高準(zhǔn)位電壓VDD傳輸至驅(qū)動(dòng)節(jié)點(diǎn)Q的速度。另外，在時(shí)序tl時(shí)，第一信 號(hào)CKO為低準(zhǔn)位電壓VSS，第三信號(hào)CKE為高準(zhǔn)位電壓VDD,第三信號(hào) CKE的高準(zhǔn)位電壓VDD傳輸至節(jié)點(diǎn)P，然而此時(shí)第六晶體管M6、第十晶體 管M10以及第十四晶體管M14因?yàn)轵?qū)動(dòng)節(jié)點(diǎn)Q(n-l)為高準(zhǔn)位電壓VDD而導(dǎo) 通，所以節(jié)點(diǎn)P以及節(jié)點(diǎn)K的電壓將被拉至低準(zhǔn)位電壓VSS，使得第八晶體 管M8、第十二晶體管M12以及第十五晶體管M15關(guān)閉。在時(shí)序t2時(shí)，第一 信號(hào)CKO為高準(zhǔn)位電壓VDD，因?yàn)榈谝痪w管Ml的第一端以及控制端之 間的電容耦合，所以驅(qū)動(dòng)節(jié)點(diǎn)Q的電壓會(huì)被提升至第二高準(zhǔn)位電壓VD2，第 一晶體管Ml的導(dǎo)通電阻將更低，此時(shí)第一信號(hào)CKO為高準(zhǔn)位電壓VDD， 所以輸出節(jié)點(diǎn)OUT為高準(zhǔn)位電壓VDD。另外，在時(shí)序t2時(shí)，第一信號(hào)CKO 為高準(zhǔn)位電壓VDD，第三信號(hào)CKE為低準(zhǔn)位電壓VSS，第一信號(hào)CKO的高 準(zhǔn)位電壓VDD傳輸至節(jié)點(diǎn)K，然而此時(shí)第六晶體管M6、第十晶體管M10以 及第十四晶體管M14因?yàn)轵?qū)動(dòng)節(jié)點(diǎn)Q(n-l)的電壓為第二高準(zhǔn)位VD2而導(dǎo)通， 所以節(jié)點(diǎn)P以及節(jié)點(diǎn)K的電壓將被拉至低準(zhǔn)位電壓VSS,使得第八晶體管 M8、第十二晶體管M12以及第十五晶體管M15關(guān)閉。在本發(fā)明中，第六晶 體管M6電連接于第一下拉驅(qū)動(dòng)模塊以及第二下拉驅(qū)動(dòng)模塊之間，當(dāng)?shù)诹w 管M6導(dǎo)通時(shí)，可幫助拉低節(jié)點(diǎn)P以及節(jié)點(diǎn)K的電壓，減少第八晶體管M8、 第十二晶體管M12以及第十五晶體管M15關(guān)閉產(chǎn)生漏電流效應(yīng)。接著，移位單元將根據(jù)第n+2個(gè)晶體管的驅(qū)動(dòng)節(jié)點(diǎn)Q(n+2)的電壓進(jìn)行重 置。在時(shí)序t3時(shí)，驅(qū)動(dòng)節(jié)點(diǎn)Q(n+2)為高準(zhǔn)位電壓VDD，使得第四晶體管M4 以及第五晶體管M5導(dǎo)通，所以驅(qū)動(dòng)節(jié)點(diǎn)Q以及輸出節(jié)點(diǎn)OUT的電壓被拉至 低準(zhǔn)位電壓VSS。同時(shí)，第一信號(hào)CKO為低準(zhǔn)位電壓VSS，第三信號(hào)CKE 信號(hào)為高準(zhǔn)位電壓VDD，所以第七晶體管M7導(dǎo)通，因此節(jié)點(diǎn)P為高準(zhǔn)位電 壓VDD，使得第八晶體管M8導(dǎo)通，所以驅(qū)動(dòng)節(jié)點(diǎn)Q的電壓被拉至低準(zhǔn)位電 壓VSS。另外，第三晶體管T3亦導(dǎo)通,將輸出節(jié)點(diǎn)OUT拉至低準(zhǔn)位電壓VSS。 在時(shí)序t4時(shí)，驅(qū)動(dòng)節(jié)點(diǎn)Q(n+2)的電壓為第二高準(zhǔn)位電壓VD2，將使得第四晶 體管M4以及第五晶體管M5的導(dǎo)通電阻更低，可以更有效地將驅(qū)動(dòng)節(jié)點(diǎn)Q 以及輸出節(jié)點(diǎn)OUT拉至低準(zhǔn)位電壓VSS。同時(shí)，第一信號(hào)CKO為高準(zhǔn)位電 壓VDD，第三信號(hào)CKE信號(hào)為低準(zhǔn)位電壓VSS，所以第十一晶體管M11導(dǎo) 通，因此節(jié)點(diǎn)K為高準(zhǔn)位電壓VDD，使得第十二晶體管M12以及第十五晶 體管M15導(dǎo)通，所以驅(qū)動(dòng)節(jié)點(diǎn)Q以及輸出節(jié)點(diǎn)OUT皆為低準(zhǔn)位電壓VSS。 在本發(fā)明中，第四晶體管M4以及第五晶體管M5利用第n+2個(gè)晶體管的驅(qū)動(dòng) 節(jié)點(diǎn)Q(n+2)的電壓作控制，而非第(n+l)個(gè)晶體管的驅(qū)動(dòng)節(jié)點(diǎn)Q(n+1)，主要是 因?yàn)轵?qū)動(dòng)節(jié)點(diǎn)Q(n+1)在時(shí)序t2時(shí)就被拉至高準(zhǔn)位電壓VDD，此時(shí)若第四晶體 管M4以及第五晶體管M5導(dǎo)通將使輸出節(jié)點(diǎn)OUT的電壓被拉低。
綜上所述，本發(fā)明的移位寄存器利用驅(qū)動(dòng)節(jié)點(diǎn)Q(n-l)的第二高準(zhǔn)位電壓 VD2來推動(dòng)第n個(gè)移位單元，可使驅(qū)動(dòng)節(jié)點(diǎn)Q(n)的電壓的上升加速。另外， 移位單元利用驅(qū)動(dòng)節(jié)點(diǎn)Q(n+2)作為重置的驅(qū)動(dòng)節(jié)點(diǎn)Q(n)或輸出節(jié)點(diǎn)OUT(n) 的電壓，因?yàn)轵?qū)動(dòng)節(jié)點(diǎn)Q具有第二高準(zhǔn)位電壓VD2，可以降低晶體管的導(dǎo)通 電阻而幫助將電壓拉低。本發(fā)明的移位寄存器提供晶體管M16作為節(jié)點(diǎn)K與 節(jié)點(diǎn)P連接的橋梁，可幫助拉低節(jié)點(diǎn)P以及節(jié)點(diǎn)K的電壓，減少第八晶體管 M8、第十二晶體管M12以及第十五晶體管M15關(guān)閉產(chǎn)生漏電流效應(yīng)。
以上所述僅為本發(fā)明的較佳實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種移位寄存器，其特征在于，所述移位寄存器包括多個(gè)電連接的移位單元，其中第n個(gè)移位單元包括一提升電路，用來根據(jù)一第一信號(hào)及一驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出所述第一信號(hào)至一輸出節(jié)點(diǎn)；一提升驅(qū)動(dòng)電路，電連接于所述提升電路，用來根據(jù)第n-1個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出一第二信號(hào)至所述驅(qū)動(dòng)節(jié)點(diǎn)；一下拉電路，電連接于所述提升電路，用來根據(jù)第n+2個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出一低準(zhǔn)位電壓至所述輸出節(jié)點(diǎn)；以及一下拉驅(qū)動(dòng)電路，電連接于所述提升驅(qū)動(dòng)電路，用來根據(jù)所述第一信號(hào)及一第三信號(hào)輸出所述低準(zhǔn)位電壓至所述驅(qū)動(dòng)節(jié)點(diǎn)；其中n為正整數(shù)。
2. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述提升電路包括.-一第一晶體管，具有一第一端用來接收所述第一信號(hào)， 一控制端，及一第二端電連接于所述輸出節(jié)點(diǎn)。
3. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述提升驅(qū)動(dòng)電路包括一第二晶體管，具有一第一端用來接收所述第二信號(hào)， 一控制端電連接 于第n-l個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)，及一第一端電連接于所述驅(qū)動(dòng)節(jié)點(diǎn)；以及一第三晶體管，具有一第一端電連接于所述輸出節(jié)點(diǎn)， 一控制端用來接 收所述第三信號(hào)，及一第二端用來接收所述低準(zhǔn)位電壓。
4. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述下拉電路包括 一第四晶體管，具有一第一端電連接于所述輸出節(jié)點(diǎn)， 一控制端電連接于第n+2個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)，及一第二端用來接收所述低準(zhǔn)位電壓；以 及一第五晶體管，具有一第一端電連接于所述驅(qū)動(dòng)節(jié)點(diǎn)， 一控制端電連接于第n+2個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)，及一第二端用來接收所述低準(zhǔn)位電壓。
5. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述下拉驅(qū)動(dòng)電路包括一第一下拉驅(qū)動(dòng)模塊， 一第二下拉驅(qū)動(dòng)模塊，及一第六晶體管電連接于所 述第一下拉驅(qū)動(dòng)模塊及所述第二下拉驅(qū)動(dòng)模塊之間。
6. 如權(quán)利要求5所述的移位寄存器，其特征在于，所述第一下拉驅(qū)動(dòng)模塊包括一第七晶體管，具有一第一端用來接收所述第三信號(hào)， 一控制端電連接于所述第一端，及一第二端電連接于一第一節(jié)點(diǎn)；一第八晶體管，具有一第一端電連接于所述驅(qū)動(dòng)節(jié)點(diǎn)， 一控制端電連接 于所述第一節(jié)點(diǎn)，及一第二端用來接收所述低準(zhǔn)位電壓；一第九晶體管，具有一第一端電連接所述第一節(jié)點(diǎn)， 一控制端用來接收 所述第一信號(hào)，及一第二端用來接收所述低準(zhǔn)位電壓；以及一第十晶體管，具有一第一端電連接于所述第一節(jié)點(diǎn)， 一控制端電連接 于所述驅(qū)動(dòng)節(jié)點(diǎn)，及一第二端用來接收所述低準(zhǔn)位電壓。
7. 如權(quán)利要求6所述的移位寄存器，其特征在于，所述第二下拉驅(qū)動(dòng)模 塊包括一第十一晶體管，具有一第一端用來接收所述第一信號(hào)， 一控制端電連 接于所述第一端，及一第二端電連接于一第二節(jié)點(diǎn)；一第十二晶體管，具有一第一端電連接于所述驅(qū)動(dòng)節(jié)點(diǎn)， 一控制端電連 接于所述第二節(jié)點(diǎn)，及一第二端用來接收所述低準(zhǔn)位電壓；一第十三晶體管，具有一第一端電連接于所述第二節(jié)點(diǎn)， 一控制端用來 接收所述第三信號(hào)，及一第二端用來接收所述低準(zhǔn)位電壓；一第十四晶體管，具有一第一端電連接于所述第二節(jié)點(diǎn)， 一控制端電連 接于所述驅(qū)動(dòng)節(jié)點(diǎn)，及一第二端用來接收所述低準(zhǔn)位電壓；以及一第十五晶體管，具有一第一端電連接于所述輸出節(jié)點(diǎn)， 一控制端電連接于所述第二節(jié)點(diǎn)，及一第二端用來接收所述低準(zhǔn)位電壓。
8. 如權(quán)利要求7所述的移位寄存器，其特征在于，所述第六晶體管具有 一第一端電連接于所述第一節(jié)點(diǎn)， 一控制端電連接于所述驅(qū)動(dòng)節(jié)點(diǎn)，及一第 二端電連接于所述第二節(jié)點(diǎn)。
9. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述移位寄存器另包括一電壓源，用來提供所述低準(zhǔn)位電壓。
10. 如權(quán)利要求1所述的移位寄存器，其特征在于，所述第一信號(hào)及所述第二信號(hào)為互補(bǔ)信號(hào)。
全文摘要
本發(fā)明提供一種移位寄存器，所述移位寄存器包括多個(gè)電連接的移位單元，其中第n個(gè)移位單元包括一提升電路、一提升驅(qū)動(dòng)電路、一下拉電路以及一下拉驅(qū)動(dòng)電路。所述提升電路根據(jù)一第一信號(hào)及一驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出所述第一信號(hào)至一輸出節(jié)點(diǎn)。所述提升驅(qū)動(dòng)電路根據(jù)第n-1個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出一第二信號(hào)至所述驅(qū)動(dòng)節(jié)點(diǎn)。所述下拉電路根據(jù)第n+2個(gè)移位單元的驅(qū)動(dòng)節(jié)點(diǎn)的電壓輸出一低準(zhǔn)位電壓至所述輸出節(jié)點(diǎn)。所述下拉驅(qū)動(dòng)電路根據(jù)所述第一信號(hào)及一第三信號(hào)輸出所述低準(zhǔn)位電壓至所述驅(qū)動(dòng)節(jié)點(diǎn)。
文檔編號(hào)G11C19/28GK101609718SQ20091015859
公開日2009年12月23日 申請日期2009年7月20日 優(yōu)先權(quán)日2009年7月20日
發(fā)明者林志隆, 涂俊達(dá), 陳勇志 申請人:友達(dá)光電股份有限公司