專(zhuān)利名稱(chēng)：閃速存儲(chǔ)器控制系統(tǒng)及閃速存儲(chǔ)器控制方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種閃速存儲(chǔ)器控制系統(tǒng)及方法，尤其是不需等待命信號(hào)上升而直接 讀取狀態(tài)寄存器的狀態(tài)位的數(shù)據(jù)以執(zhí)行整頁(yè)讀取與整頁(yè)寫(xiě)入操作。
背景技術(shù)：
閃速存儲(chǔ)器(Flash Memory)由于具有長(zhǎng)時(shí)間保存數(shù)據(jù)的特性，且具優(yōu)良的可靠 度，尤其是適合大批數(shù)據(jù)寫(xiě)入與讀出的應(yīng)用領(lǐng)域，因此非常適合儲(chǔ)存大量數(shù)據(jù)，比如影像數(shù) 據(jù)或音訊數(shù)據(jù)。目前，閃速存儲(chǔ)器已廣泛應(yīng)用于隨身碟、數(shù)字相機(jī)、數(shù)字?jǐn)z影機(jī)、手機(jī)等消費(fèi) 性電子產(chǎn)品。
為方便說(shuō)明常用技術(shù)，以下將以英特爾的與非門(mén)(NAND)閃速存儲(chǔ)器為例，參 考，”ntel NAND Flash Memory” 的規(guī)格書(shū)。
參閱圖1，常用技術(shù)的閃速存儲(chǔ)器控制方法的系統(tǒng)示意圖。如圖1所示，常用技術(shù) 閃速存儲(chǔ)器控制方法的系統(tǒng)包括閃速存儲(chǔ)器控制器10以及閃速存儲(chǔ)器20，且控制界面包 括待命信號(hào)(Ready/Busy)RB、芯片致能信號(hào)(ChipEnable) CE、地址鎖存致能信號(hào)(Address Latch Enable)ALE、命令鎖存致能信號(hào)(Command Latch Enable) CLE、讀取致能信號(hào)(Read Enable) REN、寫(xiě)入致能信號(hào)(Write Enable) TON、寫(xiě)入保護(hù)信號(hào)(Write Protect) WPN以及輸 出輸入總線(xiàn)10。
參閱圖2，常用技術(shù)的整頁(yè)讀取操作流程圖。如圖2所示，閃速存儲(chǔ)器控制器10對(duì) 閃速存儲(chǔ)器20的整頁(yè)讀取操作由步驟SlO開(kāi)始，在步驟SlO中，閃速存儲(chǔ)器控制器10利用 控制界面?zhèn)魉驼?yè)讀取命令，包括輸出輸入總線(xiàn)IO上的命令代碼OOh與30h，接著進(jìn)入步驟 S20，等候待命信號(hào)RB上升，因?yàn)榇盘?hào)RB被閃速存儲(chǔ)器20拉到低電位時(shí)，表示閃速存 儲(chǔ)器20還未完成整頁(yè)讀取操作，所以輸出輸入總線(xiàn)IO并非所需的整頁(yè)讀取數(shù)據(jù)。一旦閃 速存儲(chǔ)器20將待命信號(hào)RB釋放開(kāi)時(shí)，待命信號(hào)RB會(huì)被外部的拉升電阻拉到高電位，此時(shí) 進(jìn)入步驟S30，進(jìn)行整頁(yè)讀取數(shù)據(jù)。在步驟S30中，將讀取致能信號(hào)REN拉下至低電位，而由 輸出輸入總線(xiàn)IO上擷取正確的存儲(chǔ)器數(shù)據(jù)，并可重復(fù)拉下與拉升讀取致能信號(hào)REN的操作 以讀取整頁(yè)存儲(chǔ)器數(shù)據(jù)，如圖3所示，常用技術(shù)的整頁(yè)讀取操作波形圖。
然而，待命信號(hào)RB的上升時(shí)間相當(dāng)長(zhǎng)，一般為閃速存儲(chǔ)器實(shí)際拉下至低電位的時(shí) 間(依閃速存儲(chǔ)器而定，約25 μ s至50 μ S)，再加上閃速存儲(chǔ)器釋放后，由外部拉升電阻拉 至高電位的時(shí)間(依拉升電阻而定，約3 μ S)。此外，對(duì)于包含多個(gè)閃速存儲(chǔ)器的高容量閃 速存儲(chǔ)器，便需要多個(gè)待命信號(hào)RB，造成管腳數(shù)目增加，而影響電路配線(xiàn)的布局。因此，閃速 存儲(chǔ)器的供應(yīng)商常建議使用者利用內(nèi)部寄存器的狀態(tài)位以判定閃速存儲(chǔ)器是否可被讀取 出整頁(yè)存儲(chǔ)器數(shù)據(jù)，將可取代待命信號(hào)RB的判斷機(jī)制，但實(shí)際上并無(wú)法讀取出正確的存儲(chǔ) 器數(shù)據(jù)。
參閱圖4，常用技術(shù)的另一整頁(yè)讀取操作波形圖。如圖4所示，在不參考待命信號(hào) RB情況下，通過(guò)讀取狀態(tài)寄存器的狀態(tài)位以判定是否可讀取整頁(yè)存儲(chǔ)器數(shù)據(jù)，如果讀取狀 態(tài)為高電位，則表示可進(jìn)行整頁(yè)數(shù)據(jù)讀取，如果狀態(tài)位為低電位，則須持續(xù)讀取狀態(tài)寄存器4的狀態(tài)位并判斷。但是，當(dāng)狀態(tài)位為高電位時(shí)，通過(guò)拉下讀取致能信號(hào)REN至低電位以擷取 輸出輸入總線(xiàn)IO的存儲(chǔ)器數(shù)據(jù)時(shí)，輸出輸入總線(xiàn)IO卻未顯示出正確的存儲(chǔ)器數(shù)據(jù)，而仍是 顯示出先前的狀態(tài)寄存器的數(shù)值。所以，上述常用技術(shù)的整頁(yè)讀取操作仍無(wú)法舍棄待命信 號(hào)RB0
因此需要一種完全舍棄待命信號(hào)RB而能正確整頁(yè)讀取存儲(chǔ)器數(shù)據(jù)的閃速存儲(chǔ)器 控制方法，以解決上述常用技術(shù)的缺點(diǎn)。發(fā)明內(nèi)容
本發(fā)明的主要目的在提供一種閃速存儲(chǔ)器控制系統(tǒng)，使閃速存儲(chǔ)器控制器可在不 使用待命信號(hào)下，對(duì)已接收數(shù)據(jù)操作的至少一閃速存儲(chǔ)器，利用控制界面讀取該至少一閃 速存儲(chǔ)器的狀態(tài)寄存器以檢測(cè)該至少一閃速存儲(chǔ)器是否完成數(shù)據(jù)操作，并在該數(shù)據(jù)操作為 數(shù)據(jù)讀取操作時(shí)，可接著執(zhí)行狀態(tài)數(shù)據(jù)切換操作使閃速存儲(chǔ)器的輸出輸入總線(xiàn)輸出正確的 閃速存儲(chǔ)器數(shù)據(jù)以供讀取，或在該數(shù)據(jù)操作為數(shù)據(jù)寫(xiě)入操作時(shí)，可接著直接執(zhí)行另一數(shù)據(jù) 操作以節(jié)省時(shí)間并加快整體閃速存儲(chǔ)器的數(shù)據(jù)操作速度。
該閃速存儲(chǔ)器控制系統(tǒng)，包括一閃速存儲(chǔ)器控制器以及至少一閃速存儲(chǔ)器，且該 閃速存儲(chǔ)器控制器與該至少一閃速存儲(chǔ)器之間具有一控制界面，該控制界面包括至少一芯 片致能信號(hào)、至少一地址鎖存致能信號(hào)、至少一命令鎖存致能信號(hào)、至少一讀取致能信號(hào)、 至少一寫(xiě)入致能信號(hào)、至少一寫(xiě)入保護(hù)信號(hào)以及至少一輸出輸入總線(xiàn)，該閃速存儲(chǔ)器控制 器在不使用待命信號(hào)下，對(duì)已接收一數(shù)據(jù)操作的該至少一閃速存儲(chǔ)器，利用該控制界面讀 取該至少一閃速存儲(chǔ)器的狀態(tài)寄存器以檢測(cè)該至少一閃速存儲(chǔ)器是否完成該數(shù)據(jù)操作。
本發(fā)明的另一目的在于提供一種閃速存儲(chǔ)器控制方法，可在不使用閃速存儲(chǔ)器的 待命信號(hào)下，直接利用讀取閃速存儲(chǔ)器的狀態(tài)寄存器以及隨后執(zhí)行狀態(tài)數(shù)據(jù)切換操作，使 閃速存儲(chǔ)器的輸出輸入總線(xiàn)輸出準(zhǔn)備輸出正確的閃速存儲(chǔ)器的數(shù)據(jù)，接著重復(fù)將閃速存儲(chǔ) 器的讀取致能信號(hào)拉下至低電位以及拉升至高電位，以便在閃速存儲(chǔ)器的輸出輸入總線(xiàn)上 依序擷取存儲(chǔ)器數(shù)據(jù)，其中狀態(tài)數(shù)據(jù)切換操作在狀態(tài)寄存器的狀態(tài)位為高電位時(shí)執(zhí)行。
該閃速存儲(chǔ)器控制方法利用一閃速存儲(chǔ)器控制器對(duì)一閃速存儲(chǔ)器進(jìn)行一數(shù)據(jù)讀 取操作以讀取所需數(shù)據(jù)，且該閃速存儲(chǔ)器控制器與該閃速存儲(chǔ)器之間具有一控制界面，該 控制界面包括一待命信號(hào)、一芯片致能信號(hào)、一地址鎖存致能信號(hào)、一命令鎖存致能信號(hào)、 一讀取致能信號(hào)、一寫(xiě)入致能信號(hào)、一寫(xiě)入保護(hù)信號(hào)以及一輸出輸入總線(xiàn)，其特征在于，該 閃速存儲(chǔ)器控制方法在不使用待命信號(hào)下實(shí)現(xiàn)該數(shù)據(jù)讀取操作，該閃速存儲(chǔ)器控制方法包 括以下步驟
通過(guò)該控制界面?zhèn)魉鸵蛔x取命令至該閃速存儲(chǔ)器；
讀取該閃速存儲(chǔ)器的一狀態(tài)寄存器，該狀態(tài)寄存器包含一狀態(tài)位，該狀態(tài)位表示 該閃速存儲(chǔ)器是否完成該讀取命令；
判斷該狀態(tài)位的電位，如果該狀態(tài)位為第一電位，則回到上一步驟，如果該狀態(tài)位 為第二電位，則進(jìn)入下一步驟；
對(duì)該閃速存儲(chǔ)器進(jìn)行一狀態(tài)數(shù)據(jù)切換操作；
重復(fù)將該讀取致能信號(hào)拉下至低電位與拉升至高電位，以擷取該輸出輸入總線(xiàn)上 的存儲(chǔ)器數(shù)據(jù)；以及
完成該數(shù)據(jù)讀取操作；
其中該狀態(tài)數(shù)據(jù)切換操作包括依序輸入多個(gè)指令，所述指令包括一隨機(jī)數(shù)據(jù)讀取 命令。
本發(fā)明的另一目的在于提供一種閃速存儲(chǔ)器控制方法，可在不使用閃速存儲(chǔ)器的 待命信號(hào)下，輸入寫(xiě)入命令以讀取閃速存儲(chǔ)器的狀態(tài)寄存器，借以判斷閃速存儲(chǔ)器是否完 成該寫(xiě)入命令，并可立即輸入其他寫(xiě)入或讀取命令，因而能提高閃速存儲(chǔ)器的寫(xiě)入或讀取 操作速率與整體效率。
該閃速存儲(chǔ)器控制方法，利用一閃速存儲(chǔ)器控制器對(duì)一閃速存儲(chǔ)器進(jìn)行一數(shù)據(jù)寫(xiě) 入操作以寫(xiě)入數(shù)據(jù)至該閃速存儲(chǔ)器，且該閃速存儲(chǔ)器控制器與該閃速存儲(chǔ)器之間具有一控 制界面，該控制界面包括一待命信號(hào)、一芯片致能信號(hào)、一地址鎖存致能信號(hào)、一命令鎖存 致能信號(hào)、一讀取致能信號(hào)、一寫(xiě)入致能信號(hào)、一寫(xiě)入保護(hù)信號(hào)以及一輸出輸入總線(xiàn)，其特 征在于，該閃速存儲(chǔ)器控制方法在不使用待命信號(hào)下實(shí)現(xiàn)該數(shù)據(jù)寫(xiě)入操作，該閃速存儲(chǔ)器 控制方法包括以下步驟
通過(guò)該控制界面?zhèn)魉鸵粚?xiě)入命令至該閃速存儲(chǔ)器；
讀取該閃速存儲(chǔ)器的一狀態(tài)寄存器，該狀態(tài)寄存器包含一狀態(tài)位，該狀態(tài)位表示 該閃速存儲(chǔ)器是否完成該寫(xiě)入命令；
判斷該狀態(tài)位的電位，如果該狀態(tài)位為第一電位，則回到上一步驟，如果該狀態(tài)位 為第二電位，則進(jìn)入下一步驟；以及
完成該數(shù)據(jù)寫(xiě)入操作。


圖1為常用技術(shù)的閃速存儲(chǔ)器控制方法的系統(tǒng)示意圖2為常用技術(shù)的整頁(yè)讀取操作流程圖3為常用技術(shù)的整頁(yè)讀取操作波形圖4為常用技術(shù)的另一整頁(yè)讀取操作波形圖5為本發(fā)明閃速存儲(chǔ)器控制方法的系統(tǒng)示意圖6為本發(fā)明閃速存儲(chǔ)器控制方法的整頁(yè)讀取操作流程圖7為本發(fā)明閃速存儲(chǔ)器控制方法的整頁(yè)讀取操作波形圖8為本發(fā)明閃速存儲(chǔ)器控制方法的整頁(yè)寫(xiě)入操作流程圖。
其中，附圖標(biāo)記
10閃速存儲(chǔ)器控制器20閃速存儲(chǔ)器
100閃速存儲(chǔ)器控制器200閃速存儲(chǔ)器
ALE地址鎖存致能信號(hào)CE芯片致能信號(hào)
CLE命令鎖存致能信號(hào)IO輸出輸入總線(xiàn)
RB待命信號(hào)REN讀取致能信號(hào)
WPN寫(xiě)入保護(hù)信號(hào)WEN寫(xiě)入致能信號(hào)
SlO整頁(yè)讀取命令S20等候待命信號(hào)RB上升
S30整頁(yè)讀取數(shù)據(jù)SlOO整頁(yè)讀取命令
SllO讀取狀態(tài)寄存器S120判斷狀態(tài)位是否被設(shè)定
S130狀態(tài)數(shù)據(jù)切換操作
S200輸入整頁(yè)寫(xiě)入命令
S220讀取狀態(tài)寄存器
S240完成整頁(yè)寫(xiě)入操作S140整頁(yè)讀取數(shù)據(jù) S210輸入整頁(yè)寫(xiě)入數(shù)據(jù) S230判斷狀態(tài)位是否被設(shè)定具體實(shí)施方式
以下配合附圖及元件符號(hào)對(duì)本發(fā)明的實(shí)施方式做更詳細(xì)的說(shuō)明，使本領(lǐng)域技術(shù)人 員在研讀本說(shuō)明書(shū)后能據(jù)以實(shí)施。
本發(fā)明的閃速存儲(chǔ)器控制系統(tǒng)包括閃速存儲(chǔ)器控制器以及至少一閃速存儲(chǔ)器，且 閃速存儲(chǔ)器控制器與閃速存儲(chǔ)器之間具有控制界面，該控制界面包括至少一芯片致能信 號(hào)、至少一地址鎖存致能信號(hào)、至少一命令鎖存致能信號(hào)、至少一讀取致能信號(hào)、至少一寫(xiě) 入致能信號(hào)、至少一寫(xiě)入保護(hù)信號(hào)以及至少一輸出輸入總線(xiàn)，其中閃速存儲(chǔ)器控制器對(duì)已 接收數(shù)據(jù)操作的閃速存儲(chǔ)器，利用控制界面讀取閃速存儲(chǔ)器的狀態(tài)寄存器以檢測(cè)閃速存儲(chǔ) 器是否完成該數(shù)據(jù)操作，而該數(shù)據(jù)操作可為數(shù)據(jù)讀取操作或數(shù)據(jù)寫(xiě)入操作。
本發(fā)明閃速存儲(chǔ)器控制系統(tǒng)的特點(diǎn)在于閃速存儲(chǔ)器控制器在不使用常用技術(shù)的 待命信號(hào)(Ready/Busy)下，檢測(cè)出閃速存儲(chǔ)器是否完成該數(shù)據(jù)操作，并在該數(shù)據(jù)操作為數(shù) 據(jù)讀取操作時(shí)，可接著執(zhí)行狀態(tài)數(shù)據(jù)切換操作使閃速存儲(chǔ)器的輸出輸入總線(xiàn)輸出正確的閃 速存儲(chǔ)器數(shù)據(jù)以供讀取，或在該數(shù)據(jù)操作為數(shù)據(jù)寫(xiě)入操作時(shí)，可接著直接執(zhí)行另一數(shù)據(jù)操 作以節(jié)省時(shí)間并加快整體閃速存儲(chǔ)器的數(shù)據(jù)操作速度。
參閱圖5，本發(fā)明閃速存儲(chǔ)器控制方法的系統(tǒng)示意圖。如圖5所示，本發(fā)明閃速存 儲(chǔ)器控制方法使用包括閃速存儲(chǔ)器控制器100以及至少一閃速存儲(chǔ)器200，其中閃速存儲(chǔ) 器控制器100與閃速存儲(chǔ)器200之間具有控制界面，而該控制界面包括至少一芯片致能信 號(hào)CE、至少一地址鎖存致能信號(hào)ALE、至少一命令鎖存致能信號(hào)CLE、至少一讀取致能信號(hào) REN、至少一寫(xiě)入致能信號(hào)TON、至少一寫(xiě)入保護(hù)信號(hào)WPN以及輸出輸入總線(xiàn)10，用以在不使 用常用技術(shù)的待命信號(hào)RB下，實(shí)現(xiàn)對(duì)閃速存儲(chǔ)器200的數(shù)據(jù)讀取操作或數(shù)據(jù)寫(xiě)入操作，其 中該數(shù)據(jù)讀取操作包括整頁(yè)讀取(Page Read)操作、整頁(yè)快取讀取模式(Page Read Cache Mode)操作、隨機(jī)讀取(Random Data Out)操作以及雙平面整頁(yè)讀取(Two-Plane Page Read)操作的其中之一，而該數(shù)據(jù)寫(xiě)入操作包括整頁(yè)寫(xiě)入(Page Write)操作、整頁(yè)快取寫(xiě) 入模式(Page Write Cache Mode)操作、隨機(jī)寫(xiě)入(Random Data In)操作以及雙平面整頁(yè) 寫(xiě)入(Two-Plane Page Write)操作的其中之一。
要注意的是，上述的控制信號(hào)只是以英特爾的與非門(mén)閃速存儲(chǔ)器(IntelNAND Flash Memory)為示范性實(shí)例以說(shuō)明本發(fā)明的特點(diǎn)，因此其他廠家的閃速存儲(chǔ)控制界面都 在本發(fā)明的范圍之內(nèi)，而本發(fā)明的主要特點(diǎn)為完全不使用閃速存儲(chǔ)器200的待命信號(hào)RB， 可節(jié)省管腳數(shù)目，簡(jiǎn)化電路布局，同時(shí)以讀取閃速存儲(chǔ)器200的內(nèi)部寄存器的操作以及配 合后續(xù)的狀態(tài)數(shù)據(jù)切換操作，可加速整頁(yè)數(shù)據(jù)讀取與整頁(yè)數(shù)據(jù)寫(xiě)入，提升整體的操作效率。
此外，為清楚說(shuō)明本發(fā)明閃速存儲(chǔ)器控制方法的特點(diǎn)，圖5只顯示出單一閃速存 儲(chǔ)器200，以及控制界面中相對(duì)的一組控制信號(hào)，比如芯片致能信號(hào)CE、地址鎖存致能信號(hào) ALE、命令鎖存致能信號(hào)CLE、讀取致能信號(hào)REN、寫(xiě)入致能信號(hào)WEN、寫(xiě)入保護(hù)信號(hào)WPN以及 輸出輸入總線(xiàn)10，為示范性實(shí)例而已，并非用以限定本發(fā)明的內(nèi)容。
以下將利用整頁(yè)讀取操作詳細(xì)說(shuō)明本發(fā)明方法對(duì)上述數(shù)據(jù)讀取操作的特點(diǎn)。
參閱圖6，本發(fā)明閃速存儲(chǔ)器控制方法的整頁(yè)讀取操作流程圖。如圖6所示，本發(fā) 明閃速存儲(chǔ)器控制方法的整頁(yè)讀取操作流程由步驟SlOO開(kāi)始，在步驟SlOO中，閃速存儲(chǔ)器 控制器100利用控制界面?zhèn)魉驼?yè)讀取命令，包括輸出輸入總線(xiàn)IO上的命令代碼OOh與 30h，如圖7所示，本發(fā)明閃速存儲(chǔ)器控制方法的整頁(yè)讀取操作波形圖。
接著進(jìn)入步驟S110，讀取閃速存儲(chǔ)器200的狀態(tài)寄存器，包括輸出輸入總線(xiàn)IO上 的命令代碼70h，接著將整頁(yè)讀取致能信號(hào)REN拉下至低電位以擷取輸出輸入總線(xiàn)IO上的 狀態(tài)寄存器的數(shù)值，如圖7中輸出輸入總線(xiàn)IO上的80h。
接著進(jìn)入步驟S120，判斷狀態(tài)寄存器的狀態(tài)位的電位，在本實(shí)例中，狀態(tài)位為第6 位(bit 6)，當(dāng)然狀態(tài)位的位置視閃速存儲(chǔ)器200的設(shè)計(jì)而定。如果狀態(tài)位為第一電位，則 表示閃速存儲(chǔ)器200的整頁(yè)讀取操作還未準(zhǔn)備好，因此回到步驟S110，如果狀態(tài)位為第二 電位，則表示閃速存儲(chǔ)器200的整頁(yè)讀取操作已準(zhǔn)備好，進(jìn)入步驟S130，其中第一電位為低 電位而第二電位為高電位，也可將第一電位設(shè)定為高電位而第二電位為設(shè)定為低電位，視 閃速存儲(chǔ)器200的設(shè)計(jì)而定。
在步驟S130中，執(zhí)行狀態(tài)數(shù)據(jù)切換操作，包括依序輸入多個(gè)指令，所述指令包括 隨機(jī)數(shù)據(jù)讀取命令，且隨機(jī)數(shù)據(jù)讀取命令包含輸入第一命令代碼(比如05h)、存儲(chǔ)器地址 (比如本實(shí)例中的OOh)以及第二命令代碼(比如EOh)至該輸出輸入總線(xiàn)10，同時(shí)設(shè)定正 確的控制信號(hào)，比如圖7的芯片致能信號(hào)CE、地址鎖存致能信號(hào)ALE、命令鎖存致能信號(hào)CLE 以及寫(xiě)入致能信號(hào)WEN。該狀態(tài)數(shù)據(jù)切換操作進(jìn)一步在該隨機(jī)數(shù)據(jù)讀取命令之前包括起始 命令，該起始命令包含命令代碼00h，且具有至少一系統(tǒng)時(shí)間周期的時(shí)間長(zhǎng)度。
要注意的是，上述起始命令以及隨機(jī)數(shù)據(jù)讀取命令的任意組合，或起始命令、隨機(jī) 數(shù)據(jù)讀取命令以及其他指令的組合皆應(yīng)包含在本發(fā)明的范圍內(nèi)。
接著進(jìn)入步驟S140，整頁(yè)讀取數(shù)據(jù)，亦即重復(fù)將讀取致能信號(hào)REN拉下至低電位 與拉升至高電位，以擷取輸出輸入總線(xiàn)IO上的正確存儲(chǔ)器數(shù)據(jù)，完成整頁(yè)讀取操作流程。
以下將利用整頁(yè)寫(xiě)入操作詳細(xì)說(shuō)明本發(fā)明方法對(duì)上述數(shù)據(jù)寫(xiě)入操作的特點(diǎn)。
參閱圖8，本發(fā)明閃速存儲(chǔ)器控制方法的整頁(yè)寫(xiě)入操作流程圖。如圖8所示，整頁(yè) 寫(xiě)入操作由步驟S200開(kāi)始，輸入整頁(yè)寫(xiě)入命令，接著進(jìn)入步驟S210，輸入整頁(yè)寫(xiě)入數(shù)據(jù)。接 著進(jìn)入步驟S220，讀取狀態(tài)寄存器，并進(jìn)入步驟S230，判斷整頁(yè)寫(xiě)入命令是否完成，如果狀 態(tài)位為低電位，則回到步驟S220，如果狀態(tài)位為高電位，則進(jìn)入步驟S240，完成整頁(yè)寫(xiě)入操 作。因此，本發(fā)明的寫(xiě)入操作流程不需等待閃速存儲(chǔ)器200的待命信號(hào)RB上升至高電位， 所以能快速判斷整頁(yè)寫(xiě)入操作是否完成，進(jìn)而進(jìn)行下一整頁(yè)讀取操作或整頁(yè)寫(xiě)入操作，借 以提高閃速存儲(chǔ)器200的操作速率與整體效率。
上述僅為本發(fā)明的實(shí)施范例，當(dāng)不能依此限定本發(fā)明實(shí)施的范圍。凡依本發(fā)明申 請(qǐng)專(zhuān)利范圍所作的均等變化與修改，皆屬本發(fā)明專(zhuān)利涵蓋的范圍。
權(quán)利要求
1.一種閃速存儲(chǔ)器控制系統(tǒng)，包括一閃速存儲(chǔ)器控制器以及至少一閃速存儲(chǔ)器，且該 閃速存儲(chǔ)器控制器與該至少一閃速存儲(chǔ)器之間具有一控制界面，該控制界面包括至少一芯 片致能信號(hào)、至少一地址鎖存致能信號(hào)、至少一命令鎖存致能信號(hào)、至少一讀取致能信號(hào)、 至少一寫(xiě)入致能信號(hào)、至少一寫(xiě)入保護(hù)信號(hào)以及至少一輸出輸入總線(xiàn)，其特征在于，該閃速 存儲(chǔ)器控制器在不使用待命信號(hào)下，對(duì)已接收一數(shù)據(jù)操作的該至少一閃速存儲(chǔ)器，利用該 控制界面讀取該至少一閃速存儲(chǔ)器的狀態(tài)寄存器以檢測(cè)該至少一閃速存儲(chǔ)器是否完成該 數(shù)據(jù)操作。
2.根據(jù)權(quán)利要求1所述的閃速存儲(chǔ)器控制系統(tǒng)，其特征在于，該數(shù)據(jù)操作包括數(shù)據(jù)讀 取操作或數(shù)據(jù)寫(xiě)入操作。
3.根據(jù)權(quán)利要求2所述的閃速存儲(chǔ)器控制系統(tǒng)，其特征在于，該數(shù)據(jù)讀取操作包括整 頁(yè)讀取操作、整頁(yè)快取讀取模式操作、隨機(jī)讀取操作以及雙平面整頁(yè)讀取操作的其中之一。
4.根據(jù)權(quán)利要求2所述的閃速存儲(chǔ)器控制系統(tǒng)，其特征在于，該數(shù)據(jù)寫(xiě)入操作包括整 頁(yè)寫(xiě)入操作、整頁(yè)快取寫(xiě)入模式操作、隨機(jī)寫(xiě)入操作以及雙平面整頁(yè)寫(xiě)入操作的其中之一。
5.一種閃速存儲(chǔ)器控制方法，利用一閃速存儲(chǔ)器控制器對(duì)一閃速存儲(chǔ)器進(jìn)行一數(shù)據(jù)讀 取操作以讀取所需數(shù)據(jù)，且該閃速存儲(chǔ)器控制器與該閃速存儲(chǔ)器之間具有一控制界面，該 控制界面包括一待命信號(hào)、一芯片致能信號(hào)、一地址鎖存致能信號(hào)、一命令鎖存致能信號(hào)、 一讀取致能信號(hào)、一寫(xiě)入致能信號(hào)、一寫(xiě)入保護(hù)信號(hào)以及一輸出輸入總線(xiàn)，其特征在于，該 閃速存儲(chǔ)器控制方法在不使用待命信號(hào)下實(shí)現(xiàn)該數(shù)據(jù)讀取操作，該閃速存儲(chǔ)器控制方法包 括以下步驟通過(guò)該控制界面?zhèn)魉鸵蛔x取命令至該閃速存儲(chǔ)器；讀取該閃速存儲(chǔ)器的一狀態(tài)寄存器，該狀態(tài)寄存器包含一狀態(tài)位，該狀態(tài)位表示該閃 速存儲(chǔ)器是否完成該讀取命令；判斷該狀態(tài)位的電位，如果該狀態(tài)位為第一電位，則回到上一步驟，如果該狀態(tài)位為第 二電位，則進(jìn)入下一步驟；對(duì)該閃速存儲(chǔ)器進(jìn)行一狀態(tài)數(shù)據(jù)切換操作；重復(fù)將該讀取致能信號(hào)拉下至低電位與拉升至高電位，以擷取該輸出輸入總線(xiàn)上的存 儲(chǔ)器數(shù)據(jù)；以及完成該數(shù)據(jù)讀取操作；其中該狀態(tài)數(shù)據(jù)切換操作包括依序輸入多個(gè)指令，所述指令包括一隨機(jī)數(shù)據(jù)讀取命令。
6.根據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器控制方法，其特征在于，該數(shù)據(jù)讀取操作包括整 頁(yè)讀取操作、整頁(yè)快取讀取模式操作、隨機(jī)讀取操作以及雙平面整頁(yè)讀取操作的其中之一。
7.根據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器控制方法，其特征在于，該第一電位為高電位，且 該第二電位為低電位。
8.根據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器控制方法，其特征在于，該第一電位為低電位，且 該第二電位為高電位。
9.根據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器控制方法，其特征在于，該隨機(jī)數(shù)據(jù)讀取命令包 含輸入一第一命令代碼、存儲(chǔ)器地址以及一第二命令代碼至該輸出輸入總線(xiàn)。
10.根據(jù)權(quán)利要求5所述的閃速存儲(chǔ)器控制方法，其特征在于，該狀態(tài)數(shù)據(jù)切換操作進(jìn)一步在該隨機(jī)數(shù)據(jù)讀取命令之前包括一起始命令，該起始命令包含命令代碼00h，且具有至 少一系統(tǒng)時(shí)間周期的時(shí)間長(zhǎng)度。
11.一種閃速存儲(chǔ)器控制方法，利用一閃速存儲(chǔ)器控制器對(duì)一閃速存儲(chǔ)器進(jìn)行一數(shù)據(jù) 寫(xiě)入操作以寫(xiě)入數(shù)據(jù)至該閃速存儲(chǔ)器，且該閃速存儲(chǔ)器控制器與該閃速存儲(chǔ)器之間具有一 控制界面，該控制界面包括一待命信號(hào)、一芯片致能信號(hào)、一地址鎖存致能信號(hào)、一命令鎖 存致能信號(hào)、一讀取致能信號(hào)、一寫(xiě)入致能信號(hào)、一寫(xiě)入保護(hù)信號(hào)以及一輸出輸入總線(xiàn)，其 特征在于，該閃速存儲(chǔ)器控制方法在不使用待命信號(hào)下實(shí)現(xiàn)該數(shù)據(jù)寫(xiě)入操作，該閃速存儲(chǔ) 器控制方法包括以下步驟通過(guò)該控制界面?zhèn)魉鸵粚?xiě)入命令至該閃速存儲(chǔ)器；讀取該閃速存儲(chǔ)器的一狀態(tài)寄存器，該狀態(tài)寄存器包含一狀態(tài)位，該狀態(tài)位表示該閃 速存儲(chǔ)器是否完成該寫(xiě)入命令；判斷該狀態(tài)位的電位，如果該狀態(tài)位為第一電位，則回到上一步驟，如果該狀態(tài)位為第 二電位，則進(jìn)入下一步驟；以及完成該數(shù)據(jù)寫(xiě)入操作。
12.根據(jù)權(quán)利要求11所述的閃速存儲(chǔ)器控制方法，其特征在于，該數(shù)據(jù)寫(xiě)入操作包括 整頁(yè)寫(xiě)入操作、整頁(yè)快取寫(xiě)入模式操作、隨機(jī)寫(xiě)入操作以及雙平面整頁(yè)寫(xiě)入操作的其中之一。
13.根據(jù)權(quán)利要求11所述的閃速存儲(chǔ)器控制方法，其特征在于，該第一電位為高電位， 且該第二電位為低電位。
14.根據(jù)權(quán)利要求11所述的閃速存儲(chǔ)器控制方法，其特征在于，該第一電位為低電位， 且該第二電位為高電位。
全文摘要
本發(fā)明公開(kāi)一種閃速存儲(chǔ)器控制系統(tǒng)及閃速存儲(chǔ)器控制方法，其使閃速存儲(chǔ)器控制器可在不使用待命信號(hào)的情況下，對(duì)已接收數(shù)據(jù)操作的至少一閃速存儲(chǔ)器，利用控制界面讀取該至少一閃速存儲(chǔ)器的狀態(tài)寄存器以檢測(cè)該至少一閃速存儲(chǔ)器是否完成數(shù)據(jù)操作，并在該數(shù)據(jù)操作為數(shù)據(jù)讀取操作時(shí)，可接著執(zhí)行狀態(tài)數(shù)據(jù)切換操作使閃速存儲(chǔ)器的輸出輸入總線(xiàn)輸出正確的閃速存儲(chǔ)器數(shù)據(jù)以供讀取，或在該數(shù)據(jù)操作為數(shù)據(jù)寫(xiě)入操作時(shí)，可接著直接執(zhí)行另一數(shù)據(jù)操作以節(jié)省時(shí)間并加快整體閃速存儲(chǔ)器的數(shù)據(jù)操作速度。
文檔編號(hào)G11C16/02GK102034536SQ200910175628
公開(kāi)日2011年4月27日 申請(qǐng)日期2009年9月24日 優(yōu)先權(quán)日2009年9月24日
發(fā)明者林葦杭, 賴(lài)義麟, 黃富生 申請(qǐng)人:奇巖電子股份有限公司