專利名稱：反相器、操作反相器的方法以及包括反相器的邏輯電路的制作方法
技術(shù)領(lǐng)域：
示例實(shí)施例涉及一種反相器、邏輯電路以及包括所述反相器的半導(dǎo)體裝置。
背景技術(shù)：
在半導(dǎo)體集成電路(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、靜態(tài)隨機(jī)存取存儲(chǔ)器 (SRAM)、非易失性存儲(chǔ)器、液晶顯示(LCD)裝置、有機(jī)發(fā)光裝置)中，使用各種邏輯電路，例 如，NAND(與非)和N0R(或非)電路。反相器是邏輯電路的基本組件。
通常，Si類反相器是包括n溝道金屬氧化物半導(dǎo)體(NM0S)晶體管和p溝道金屬 氧化物半導(dǎo)體(PM0S)晶體管的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)反相器。當(dāng)Si層用作溝道 層時(shí)，可通過改變用于溝道層的摻雜元素的類型來更容易地形成NM0S晶體管或PM0S晶體 管，從而可容易地制造CMOS反相器。例如，通過用第三族元素(例如，硼(Be))摻雜Si層 來形成P溝道層。 然而，當(dāng)使用氧化物半導(dǎo)體來形成溝道層時(shí)，由于氧化物半導(dǎo)體材料的特性使得 制造P溝道半導(dǎo)體會(huì)比較困難。也就是說，使用氧化物半導(dǎo)體形成的溝道層通常是n溝道 層。因此，當(dāng)使用具有由氧化物半導(dǎo)體形成的溝道層的晶體管時(shí)，實(shí)現(xiàn)具有n溝道晶體管和 P溝道晶體管的反相器會(huì)比較困難。

發(fā)明內(nèi)容
示例實(shí)施例包括一種增強(qiáng)/耗盡(E/D)型反相器。其他示例實(shí)施例包括一種操作 反相器的方法。示例實(shí)施例包括一種具有反相器的邏輯電路。 在下面的描述中將部分地闡明另外的方面，通過描述部分地將會(huì)變得清楚，或者 通過實(shí)施示例實(shí)施例可以了解。 根據(jù)示例實(shí)施例，一種反相器可包括負(fù)載晶體管；和連接到負(fù)載晶體管的驅(qū)動(dòng) 晶體管，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的至少一個(gè)具有調(diào)節(jié)負(fù)載晶體管或驅(qū)動(dòng)晶體管 的閾值電壓的雙柵結(jié)構(gòu)。 負(fù)載晶體管可以是耗盡型晶體管，驅(qū)動(dòng)晶體管可以是具有雙柵結(jié)構(gòu)的增強(qiáng)型晶體 管。負(fù)載晶體管可以是具有雙柵結(jié)構(gòu)的耗盡型晶體管，驅(qū)動(dòng)晶體管可以是增強(qiáng)型晶體管。負(fù) 載晶體管和驅(qū)動(dòng)晶體管可以是氧化物薄膜晶體管(TFT)。 負(fù)載晶體管和驅(qū)動(dòng)晶體管的溝道層可包括由Zn0類氧化物。負(fù)載晶體管和驅(qū)動(dòng)晶 體管可以是頂柵晶體管，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的一個(gè)還可包括頂柵晶體管之下的底 柵。負(fù)載晶體管和驅(qū)動(dòng)晶體管中的每一個(gè)可包括具有溝道區(qū)、源區(qū)和漏區(qū)的有源層。
負(fù)載晶體管和驅(qū)動(dòng)晶體管中的每一個(gè)可包括溝道層、接觸溝道層的第一端的源層 和接觸溝道層的第二端的漏層。負(fù)載晶體管和驅(qū)動(dòng)晶體管中的每一個(gè)可以是底柵晶體管， 負(fù)載晶體管和驅(qū)動(dòng)晶體管中的一個(gè)還可包括底柵晶體管之上的頂柵。在負(fù)載晶體管或驅(qū)動(dòng) 晶體管中的雙柵結(jié)構(gòu)的柵極可彼此分離。在負(fù)載晶體管或驅(qū)動(dòng)晶體管中的雙柵結(jié)構(gòu)的柵極 可彼此電連接。負(fù)載晶體管和驅(qū)動(dòng)晶體管可具有雙柵結(jié)構(gòu)。
根據(jù)示例實(shí)施例，一種邏輯電路可包括多個(gè)示例實(shí)施例的反相器。所述多個(gè)反相 器中的每一個(gè)的負(fù)載晶體管和驅(qū)動(dòng)晶體管可以是頂柵晶體管，負(fù)載晶體管和驅(qū)動(dòng)晶體管中 的一個(gè)還可包括頂柵晶體管之下的底柵，底柵與相應(yīng)的頂柵分離，所述多個(gè)反相器中的每 一個(gè)的底柵可彼此電連接。 所述多個(gè)反相器中的每一個(gè)的負(fù)載晶體管和驅(qū)動(dòng)晶體管可以是底柵晶體管，負(fù)載 晶體管和驅(qū)動(dòng)晶體管中的一個(gè)還可包括底柵晶體管之上的頂柵，頂柵與相應(yīng)的底柵分離， 所述多個(gè)反相器中的每一個(gè)的頂柵可彼此電連接。所述邏輯電路可包括NAND電路、N0R電 路、編碼器、解碼器、復(fù)用器(MUX)、解復(fù)用器(DEMUX)和感測(cè)放大器中的至少一個(gè)。負(fù)載晶 體管和驅(qū)動(dòng)晶體管可具有雙柵結(jié)構(gòu)。 根據(jù)示例實(shí)施例，一種操作反相器的方法可包括提供負(fù)載晶體管和連接到負(fù)載 晶體管的驅(qū)動(dòng)晶體管，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的至少一個(gè)具有雙柵結(jié)構(gòu)；以及改 變具有雙柵結(jié)構(gòu)的至少一個(gè)晶體管的閾值電壓。 改變閾值電壓可包括將電壓提供給具有雙柵結(jié)構(gòu)的晶體管的兩個(gè)柵極中的至少 一個(gè)。驅(qū)動(dòng)晶體管可具有雙柵結(jié)構(gòu)，改變閾值電壓可包括將負(fù)(_)電壓提供給驅(qū)動(dòng)晶體管 的兩個(gè)柵極中的一個(gè)。 驅(qū)動(dòng)晶體管可具有雙柵結(jié)構(gòu)，改變閾值電壓可包括將正(+)電壓提供給驅(qū)動(dòng)晶 體管的兩個(gè)柵極。負(fù)載晶體管可具有雙柵結(jié)構(gòu)，改變閾值電壓可包括將正(+)電壓提供給 負(fù)載晶體管的兩個(gè)柵極中的一個(gè)。所述方法還可包括在調(diào)節(jié)閾值電壓之后將正常的操作 電壓提供給反相器。負(fù)載晶體管和驅(qū)動(dòng)晶體管可具有雙柵結(jié)構(gòu)。


通過下面結(jié)合附圖進(jìn)行的詳細(xì)描述，將更清楚地理解示例實(shí)施例。圖1至圖16表 示在此描述的非限制性的示例實(shí)施例。
圖1至圖6是根據(jù)示例實(shí)施例的反相器的剖視圖；
圖7是根據(jù)示例實(shí)施例的反相器的電路圖； 圖8是示出包括在根據(jù)示例實(shí)施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)根據(jù)另一柵電壓變化的曲線圖； 圖9是示出包括在根據(jù)示例實(shí)施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)變化的曲線圖； 圖IO是示出根據(jù)比較示例的單柵晶體管的柵電壓(Vg)-漏電流(Id)變化的曲線 圖； 圖11是示出包括在根據(jù)示例實(shí)施例的反相器中的負(fù)載晶體管的柵電壓(Vg)-漏 電流(Id)特性的曲線圖; 圖12是示出包括在根據(jù)示例實(shí)施例的反相器中的驅(qū)動(dòng)晶體管的柵電壓(Vg)-漏 電流(Id)特性的曲線圖; 圖13是示出根據(jù)示例實(shí)施例的反相器的輸入電壓(VI)-輸出電壓(V0)特性的曲 線圖； 圖14至圖16是示出根據(jù)示例實(shí)施例的反相器的剖視圖。 應(yīng)該注意，這些附圖旨在示出特定示例實(shí)施例中使用的方法、結(jié)構(gòu)和/或材料的一般特性，并補(bǔ)充以下提供的描述。然而，這些示圖不用于標(biāo)定且不會(huì)精確地反映任何給定 實(shí)施例的精確結(jié)構(gòu)或性能特性，并且不應(yīng)被解釋為限定或限制示例實(shí)施例包括的值或?qū)傩?的范圍。例如，為了清晰，可以縮小或夸大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對(duì)厚度和位 置。在不同的附圖中使用相似或相同的標(biāo)號(hào)來指示存在相似或相同的元件或特征。
具體實(shí)施例方式
現(xiàn)在，將參照示出多個(gè)示例實(shí)施例的附圖來更全面地描述各種示例實(shí)施例。這里 公開了詳細(xì)說明的示例實(shí)施例。然而，這里公開的具體結(jié)構(gòu)和功能細(xì)節(jié)僅是為了描述示例 實(shí)施例的典型示例。然而，示例實(shí)施例可以以許多替換的形式來實(shí)現(xiàn)，而不應(yīng)解釋為僅限于 在此闡述的示例實(shí)施例。 因此，盡管示例實(shí)施例能夠具有各種修改和替換形式，但在附圖中通過舉例示出 了其實(shí)施例并在此進(jìn)行詳細(xì)描述。然而，應(yīng)該理解，不是將示例實(shí)施例限制于公開的特定形 式，相反，示例實(shí)施例覆蓋落入示例實(shí)施例范圍的所有修改形式、等同物和替換物。貫穿附 圖的描述，相同的標(biāo)號(hào)指示相同的元件。 應(yīng)該理解的是，盡管在這里可使用術(shù)語第一、第二等來描述不同的元件，但是這些 元件并不受這些術(shù)語的限制。這些術(shù)語僅是用來將一個(gè)元件與另一個(gè)元件區(qū)分開來。例如， 在不脫離示例實(shí)施例的范圍的情況下，第一元件可稱為第二元件，相似地，第二元件可稱為 第一元件。如在這里使用的，術(shù)語"和/或"包括一個(gè)或多個(gè)相關(guān)所列的項(xiàng)目的任意組合和 所有組合。 應(yīng)該理解的是，當(dāng)元件或?qū)颖环Q作"形成"在另一元件或?qū)?上"時(shí)，該元件或?qū)涌?以直接或間接形成在另一元件或?qū)由?。即，例如，可以存在中間元件或中間層。相反，當(dāng)元 件被稱作"直接形成在"在另一元件"上"時(shí)，不存在中間元件或中間層。應(yīng)該以相同的方式 來解釋用于描述元件或?qū)又g的關(guān)系的其他詞語(例如，"在...之間"和"直接在...之 間"，"與...相鄰"和"直接與...相鄰"等)。 為了便于描述，在這里可使用空間相對(duì)術(shù)語，如"在...之下"、"在...下方"、"下 面的"、"在...上方"、"上面的"等，用來描述如在圖中所示的一個(gè)元件或特征與其它元件 或特征的關(guān)系。應(yīng)該理解的是，空間相對(duì)術(shù)語意在包含除了在附圖中描述的方位之外的裝 置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉(zhuǎn)，則描述為"在"其它元件 或特征"下方"或"之下"的元件將被定位為"在"其它元件或特征"上方"。因此，示例性術(shù) 語"在...下方"可包括"在...上方"和"在...下方"兩種方位。所述裝置可被另外定位 (旋轉(zhuǎn)90度或者在其它方位)，并對(duì)在這里使用的空間相對(duì)描述符做出相應(yīng)的解釋。
這里使用的術(shù)語僅為了描述特定實(shí)施例的目的，而不意圖限制示例實(shí)施例。如這 里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復(fù)數(shù)形式。還應(yīng)理解的 是，當(dāng)在這里中使用術(shù)語"包含"和/或"包括"時(shí)，說明存在所述特征、整體、步驟、操作、元 件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其它特征、整體、步驟、操作、元件、組件和/ 或它們的組。 在此參照作為理想的示例實(shí)施例(和中間結(jié)構(gòu))的示意圖的剖面圖來描述示例實(shí) 施例。這樣，預(yù)計(jì)會(huì)出現(xiàn)例如由制造技術(shù)和/或公差引起的圖示的形狀的變化。因此，示例 實(shí)施例不應(yīng)該被解釋為局限于在此示出的區(qū)域的具體形狀，而將包括例如由制造導(dǎo)致的形狀偏差。例如，示出為矩形的注入?yún)^(qū)域?qū)⑼ǔＴ谄溥吘壘哂械箞A或彎曲的特征和/或具有 注入濃度的梯度，而不是從注入?yún)^(qū)域到非注入?yún)^(qū)域的二元變化。同樣，通過注入形成的埋區(qū) 會(huì)導(dǎo)致在埋區(qū)和通過其發(fā)生注入的表面之間的區(qū)域中的一些注入。因此，在圖中示出的區(qū) 域本質(zhì)上是示意性的，它們的形狀并不意圖示出裝置的區(qū)域的實(shí)際形狀，也不意圖限制示 例實(shí)施例的范圍。 除非另有定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與示
例實(shí)施例所屬領(lǐng)域的普通技術(shù)人員所通常理解的意思相同的意思。還將理解的是，除非這
里明確定義，否則術(shù)語(諸如在通用字典中定義的術(shù)語)應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的
環(huán)境中它們的意思一致的意思，而將不以理想的或者過于正式的含義來解釋它們。 示例實(shí)施例涉及一種晶體管、包括該晶體管的反相器、包括該反相器的邏輯電路
及其制造方法。在附圖中，為了清晰夸大了層和區(qū)域的厚度。附圖中相同的標(biāo)號(hào)表示相同
的元件。 圖1是根據(jù)示例實(shí)施例的反相器的剖視圖。參照?qǐng)Dl，彼此電連接的負(fù)載晶體管 Tl和驅(qū)動(dòng)晶體管T2可形成在基底SUB1上。負(fù)載晶體管Tl和驅(qū)動(dòng)晶體管T2中的至少一個(gè) 可具有雙柵結(jié)構(gòu)。在示例實(shí)施例中，驅(qū)動(dòng)晶體管T2可具有雙柵結(jié)構(gòu)。負(fù)載晶體管T1可以 是耗盡型晶體管，驅(qū)動(dòng)晶體管T2可以是增強(qiáng)型晶體管。當(dāng)柵電壓為大約OV時(shí)，耗盡型晶體 管可以導(dǎo)通，這意味著可測(cè)量的電流流過。另一方面，當(dāng)柵電壓為大約OV時(shí)，增強(qiáng)型晶體管 可以截止。因此，耗盡型晶體管的閾值電壓可小于大約OV，而增強(qiáng)型晶體管的閾值電壓可大 于大約0V。 詳細(xì)地講，底柵BG1可形成在基底SUB1上，并可形成覆蓋底柵BG1的絕緣層IL1。 絕緣層IL1的上表面可以是平坦的，并且彼此分開的第一有源層Al和第二有源層A2可形 成在絕緣層IL1上。第二有源層A2可以形成在底柵BG1上方。第一有源層A1和第二有源 層A2可包括氧化物半導(dǎo)體，如ZnO類氧化物半導(dǎo)體(例如ZnO、InZnO、GalnZnO和ZnSnO)， 并且還可包括另外的元素，例如，至少一種第二族元素(如，Mg)、至少一種第三族元素(如， Y或La)、至少一種第四族元素(如，Ti、 Hf或Zr)、至少一種第五族元素(如，Ta)、至少一 種第六族元素(如，Cr)、至少一種第十二族元素(如，Cd)、至少一種第十三族元素(如，A1 或Ga)以及至少一種第十五族元素(如、N)。然而，第一有源層A1和第二有源層A2的材料 不限于氧化物。換句話說，第一有源層A1和第二有源層A2也可以是非氧化物。
第一源區(qū)Sl和第一漏區(qū)Dl可形成在第一有源層Al的兩端之上。第一源區(qū)Sl和 第一漏區(qū)D1可以是等離子體處理過的區(qū)域。例如，當(dāng)使用單一元素氣體等離子體(例如， 氬(Ar)等離子體、氙(Xe)等離子體、氫(H)等離子體或含有H的氣體等離子體)或使用混 合氣體等離子體(例如，SF6和02的混合氣體等離子體)處理第一有源層Al的兩端時(shí)，第 一有源層A1的兩端可變成導(dǎo)電的并可形成為第一源區(qū)S1和第一漏區(qū)D1。然而，也可通過 將導(dǎo)電雜質(zhì)注入到第一有源層A1的兩端，而不是使用等離子體進(jìn)行處理，來形成第一源區(qū) S1和第一漏區(qū)D1，或者通過在等離子體處理之外還將導(dǎo)電雜質(zhì)注入到第一有源層A1的兩 端，來形成第一源區(qū)Sl和第一漏區(qū)Dl。第一源區(qū)Sl和第一漏區(qū)Dl之間的部分第一有源層 A1可以是第一溝道區(qū)C1。 相似地，第二有源層A2可具有第二溝道區(qū)C2、第二源區(qū)S2和第二漏區(qū)D2。雖然 圖1中沒有示出，但是第一源區(qū)S1和第一漏區(qū)D1中的每一個(gè)可包括具有較高導(dǎo)電性的第一導(dǎo)電區(qū)和具有較低導(dǎo)電性的第二導(dǎo)電區(qū)，其中第二導(dǎo)電區(qū)形成在第一導(dǎo)電區(qū)和第一有源 層A1之間。也就是說，第一源區(qū)S1和第一漏區(qū)D1可具有與輕摻雜漏區(qū)(LDD)結(jié)構(gòu)相似的 結(jié)構(gòu)。此外，第二源區(qū)S2和第二漏區(qū)D2可具有與LDD結(jié)構(gòu)相似的結(jié)構(gòu)。此外，還可在第一 有源層Al和第二有源層A2之一和絕緣層IL1之間形成至少一個(gè)其他絕緣層。此外，第一 有源層Al和第二有源層A2可形成為非分離的單個(gè)單元層，并且在示例實(shí)施例中第一源區(qū) Sl與第二漏區(qū)D2可形成為彼此接觸。 第一柵絕緣層GI1和第一頂柵TG1可形成在第一溝道區(qū)Cl之上，此外，第二柵絕 緣層GI2和第二頂柵TG2可形成在第二溝道區(qū)C2之上。因此，驅(qū)動(dòng)晶體管T2可以是具有 在第二溝道區(qū)C2的兩側(cè)上的底柵BG1和頂柵TG2的雙柵結(jié)構(gòu)。在驅(qū)動(dòng)晶體管T2中，第二 溝道區(qū)C2、第二源區(qū)S2、第二漏區(qū)D2、第二柵絕緣層GI2和第二頂柵TG2形成頂柵薄膜晶體 管(TFT)。因此，驅(qū)動(dòng)晶體管T2可以是具有在頂柵TG2下方的底柵BG1的雙柵TFT。底柵 BG1可與第二頂柵TG2分離或者電連接到第二頂柵TG2。底柵BG1和頂柵TG2可通過導(dǎo)電 塞(未示出)彼此連接。 電源VDD可連接到第一漏區(qū)Dl，輸入端Vin可連接到第二頂柵TG2。第一源區(qū)Sl 和第二漏區(qū)D2可共同連接到輸出端Vout，第一頂柵TG1和第二源區(qū)S2可以接地。第一頂 柵TG1可連接到輸出端Vout，而不是接地。 驅(qū)動(dòng)晶體管T2可具有雙柵結(jié)構(gòu)，因此可以是增強(qiáng)型晶體管。詳細(xì)地講，在驅(qū)動(dòng)晶 體管T2中，由第二溝道區(qū)C2、第二源區(qū)S2、第二漏區(qū)D2、第二柵絕緣層GI2和第二頂柵TG2 形成的頂柵TFT可以是耗盡型晶體管，但是，由于施加到頂柵TFT之下形成的底柵BG1的電 壓，驅(qū)動(dòng)晶體管T2可以是增強(qiáng)型晶體管。例如，當(dāng)將預(yù)定或給定的負(fù)(_)電壓提供給底柵 BG1時(shí)，第二溝道區(qū)C2中的電子會(huì)減少，即，可在第二溝道區(qū)C2中形成耗盡區(qū)，在第二溝道 區(qū)C2中形成n溝道會(huì)是困難的。 閾值電壓會(huì)增大；換句話說，當(dāng)將預(yù)定或給定的負(fù)(_)電壓施加到底柵BG1時(shí)，與 不施加負(fù)電壓相比，需要將相對(duì)大的電壓施加到第二頂柵TG2以在第二溝道區(qū)C2中形成n 溝道。因此，驅(qū)動(dòng)晶體管T2可以是具有大于大約0V的閾值電壓的增強(qiáng)型晶體管。當(dāng)沒有 將電壓施加到底柵BG1時(shí)，驅(qū)動(dòng)晶體管T2可以是耗盡型晶體管；然而，因?yàn)樵趯?shí)際操作過程 中驅(qū)動(dòng)晶體管T2用作增強(qiáng)型晶體管，所以示例實(shí)施例的驅(qū)動(dòng)晶體管T2被認(rèn)為是增強(qiáng)型晶 體管。通常，當(dāng)溝道層由氧化物半導(dǎo)體形成時(shí)，實(shí)現(xiàn)增強(qiáng)型晶體管會(huì)是困難的。然而，在示 例實(shí)施例中，通過使用雙柵結(jié)構(gòu)，可更容易地形成具有氧化物溝道層的增強(qiáng)型晶體管。
此外，當(dāng)將預(yù)定或給定的正(+)電壓施加到底柵BG1和第二頂柵TG2時(shí)，驅(qū)動(dòng)晶體 管T2的閾值電壓會(huì)由于正(+)電壓而增大。關(guān)于增大驅(qū)動(dòng)晶體管T2的閾值電壓的機(jī)制， 在底柵BG1和第二溝道區(qū)C2之間的部分絕緣層IL1中可捕獲電子，即通過施加到底柵BG1 的正(+)電壓在柵絕緣層中捕獲電子。相似地，在第二柵絕緣層GI2中可通過施加到第二 頂柵TG2的正(+)電壓捕獲電子，并且由于捕獲的電子，在第二溝道區(qū)C2中形成n溝道會(huì) 是困難的。然而，閾值電壓也可能由于其他原因而增大。如上所述，當(dāng)通過將正(+)電壓施 加到底柵BG1和第二頂柵TG2而增大驅(qū)動(dòng)晶體管T2的閾值電壓時(shí)，在增大閾值電壓之后， 可將正常的操作電壓施加到底柵BG1和第二頂柵TG2中的一個(gè)(例如，第二頂柵TG2)，以 正常地操作反相器。在正常操作下，施加到第二頂柵TG2的電壓的強(qiáng)度可小于施加到底柵 BG1和第二頂柵TG2以增大閾值電壓的電壓的強(qiáng)度。
8
負(fù)載晶體管T1可以是耗盡型晶體管。因此，根據(jù)示例實(shí)施例的反相器可以是增強(qiáng) /耗盡(E/D)型反相器。與具有耗盡型負(fù)載晶體管和耗盡型驅(qū)動(dòng)晶體管的反相器相比，E/D 型反相器可具有改善的操作特性。 圖2是根據(jù)示例實(shí)施例的反相器的剖視圖。參照?qǐng)D2，底柵BG1'可設(shè)置在第一溝 道區(qū)C1'下方。因此，負(fù)載晶體管T1'具有雙柵結(jié)構(gòu)，而驅(qū)動(dòng)晶體管T2'具有單柵結(jié)構(gòu)。除 了底柵BG1'的位置之外，圖2的反相器的結(jié)構(gòu)與圖1的反相器的結(jié)構(gòu)相同。在圖2中標(biāo)號(hào) SUBl'、ILl'、Ar、A2'、Sr、S2'、Dr、D2'、Gir、GI2'、TGr和TG2'分別表示基底、絕緣層、 第一有源層、第二有源層、第一源區(qū)、第二源區(qū)、第一漏區(qū)、第二漏區(qū)、第一柵絕緣層、第二柵 絕緣層、第一頂柵和第二頂柵。第一有源層A1'和第二有源層A2'可以由與圖1的反相器 的第一有源層A1和第二有源層A2的材料不同的材料形成，和/或使用與圖1的反相器的 第一有源層Al和第二有源層A2的工藝不同的工藝形成。 關(guān)于由與圖1的反相器的第一有源層Al和第二有源層A2的材料不同的材料形成 和/或使用與圖1的反相器的第一有源層Al和第二有源層A2的工藝不同的工藝形成第一 有源層A1'和第二有源層A2'，圖1的負(fù)載晶體管T1是耗盡型晶體管，而具有與圖1的負(fù)載 晶體管Tl相似的結(jié)構(gòu)的圖2的驅(qū)動(dòng)晶體管T2'是增強(qiáng)型晶體管。詳細(xì)地講，當(dāng)由在高氧分 壓下沉積的Zn0類材料層形成溝道層時(shí)，或者由富Ga的GalnZnO或富Hf的HflnZnO形成 溝道層時(shí)，可實(shí)現(xiàn)增強(qiáng)型單柵TFT。此外，當(dāng)在第二溝道區(qū)C2之上形成頂柵TFT時(shí)，包括第 二源區(qū)S2、第二漏區(qū)D2、第二柵絕緣層GI2和頂柵TG2的圖1的驅(qū)動(dòng)晶體管T2是耗盡型晶 體管。當(dāng)在第一溝道區(qū)C1'之上形成頂柵TG2'時(shí)，包括第一源區(qū)S1'、第一漏區(qū)D1'、第一 柵絕緣層GI1'和第一頂柵TG1'的圖2的負(fù)載晶體管T1'是增強(qiáng)型晶體管。
在圖1中，驅(qū)動(dòng)晶體管T2可通過底柵BG1成為增強(qiáng)型晶體管，而在圖2中，負(fù)載晶 體管T1'可通過底柵BG1'成為耗盡型晶體管。詳細(xì)地講，當(dāng)將預(yù)定或給定的正(+)電壓施 加到底柵BG1'時(shí)，電子在第一溝道區(qū)Cl'中可增加，從而閾值電壓可減小。因此，負(fù)載晶體 管Tl'可以是具有小于大約0V的閾值電壓的耗盡型晶體管。第一頂柵TG1'可以接地或連 接到輸出端Vout，從而第一頂柵TGl'和底柵BG1'可彼此分開。如上所述，在圖2中，負(fù)載 晶體管T1'可以是耗盡型晶體管，驅(qū)動(dòng)晶體管T2'可以是增強(qiáng)型晶體管，包括負(fù)載晶體管 Tl'和驅(qū)動(dòng)晶體管T2'的反相器可以是與圖1的反相器相同的E/D型反相器?？梢砸愿鞣N 方式修改圖1和圖2的反相器的結(jié)構(gòu)。圖3至圖6示出修改的反相器的其他示例。
圖3是根據(jù)示例實(shí)施例的反相器的剖視圖。參照?qǐng)D3，底柵BG10和覆蓋底柵BG10 的絕緣層IL10可以設(shè)置在基底SUB2上。第一溝道層C10以及接觸第一溝道層C10兩端的 第一源層S10和第一漏層D10可形成在絕緣層IL10上。第二溝道層C20以及接觸第二溝 道層C20兩端的第二源層S20和第二漏層D20可形成在底柵BG10上方的絕緣層IL10上， 其中，第二溝道層C20與第一溝道層C10分離。第一溝道層C10和第二溝道層C20可分別 對(duì)應(yīng)于圖1的第一溝道區(qū)Cl和第二溝道區(qū)C2，并且可由與圖1的第一溝道區(qū)Cl和第二溝 道區(qū)C2的材料相似的材料形成。在圖l和圖2中，溝道區(qū)Cl、Cl'、C2和C2'、源區(qū)Sl、Sr、 S2和S2'以及漏區(qū)D1、 Dl'、 D2和D2'可形成在一個(gè)有源層Al、 Al'、 A2和A2'中。然而， 在圖3中，溝道層C10和C20、源層S10和S20以及漏層D10和D20可分別形成。第一源層 S10和第二漏層D20可分離，或者也可形成為單個(gè)層。 覆蓋第一溝道層C10、第一源層S10 第一漏層D10、第二溝道層C20、第二源層S20和第二漏層D20的柵絕緣層GI10可形成在絕緣層IL10上。與第一溝道層CIO相應(yīng)的第一 頂柵TG10和與第二溝道層C20相應(yīng)的第二頂柵TG20可形成在柵絕緣層GIIO上。第二頂 柵TG20可與底柵BG10分離，或者可電連接到底柵BGIO。圖3的左側(cè)上示出的單柵晶體管 是負(fù)載晶體管TIO，圖3的右側(cè)上示出的雙柵晶體管是驅(qū)動(dòng)晶體管T20。圖3的反相器的結(jié) 構(gòu)和功能幾乎與圖1的反相器相同。換句話說，在圖3中，因?yàn)轵?qū)動(dòng)晶體管T20具有兩個(gè)柵 極，即底柵BGIO和頂柵TG20，所以驅(qū)動(dòng)晶體管T20可以是增強(qiáng)型晶體管，而負(fù)載晶體管TIO 可以是耗盡型晶體管。 與圖1的反相器的結(jié)構(gòu)被修改為圖2的反相器相同，圖3的反相器的結(jié)構(gòu)也可同 樣地被修改為如下的圖4的反相器。參照?qǐng)D4，底柵BG10'可設(shè)置在第一溝道層C10'下方。 因此，負(fù)載晶體管T10'具有雙柵結(jié)構(gòu)，而驅(qū)動(dòng)晶體管T20'具有單柵結(jié)構(gòu)。除了底柵BG10' 的位置之外，圖4的反相器具有與圖3的反相器的結(jié)構(gòu)相同的結(jié)構(gòu)。在圖4中，標(biāo)號(hào)SUB2'、 ILIO， 、 CIO， 、 C20' 、 SIO， 、 S20' 、 DIO， 、 D20' 、 GIIO， 、 TGIO，和TG20'分別表示基底、絕緣層、 第一溝道層、第二溝道層、第一源層、第二源層、第一漏層、第二漏層、柵絕緣層、第一頂柵和 第二頂柵。 第一溝道層C10'和第二溝道層C20'可以由與圖3的第一溝道層C10和第二溝道 層C20的材料不同的材料形成和/或由與圖3的第一溝道層C10和第二溝道層C20的工藝 不同的工藝形成?？紤]到第一溝道層C10'和第二溝道層C20'由不同的材料和/或不同的 工藝形成，當(dāng)圖3的負(fù)載晶體管T10是耗盡型晶體管時(shí)，具有與圖3的負(fù)載晶體管T10的結(jié) 構(gòu)相似的結(jié)構(gòu)的圖4的驅(qū)動(dòng)晶體管T20'可以是增強(qiáng)型晶體管。此外，在圖3的驅(qū)動(dòng)晶體管 T20中由第二溝道層C20、第二源層S20、第二漏層D20、柵絕緣層GI10和第二頂柵TG20形 成的頂柵TFT是耗盡型晶體管，而在圖4的負(fù)載晶體管T10'中由第一溝道層C10'、第一油 層S10'、第一漏層D10'、柵絕緣層GI10'和第一頂柵TG10'形成的頂柵TFT可以是增強(qiáng)型 晶體管。 雖然在圖3中驅(qū)動(dòng)晶體管T20由于底柵BG10而成為增強(qiáng)型晶體管，但是圖4中的 負(fù)載晶體管T10'由于底柵BG10'可成為耗盡型晶體管。詳細(xì)地講，當(dāng)將預(yù)定或給定的正 (+)電壓施加到底柵BG10'時(shí)，電子的濃度在第一溝道層C10'中增加，從而閾值電壓可減 小。因此，負(fù)載晶體管T10'可用作耗盡型晶體管。因?yàn)榈谝豁敄臫G10'接地或者連接到輸 出端Vout，所以第一頂柵TG10'和底柵BG10'可以分離。 根據(jù)上述示例實(shí)施例的反相器分別包括兩個(gè)頂柵TFT，底柵可設(shè)置在兩個(gè)頂柵 TFT中的一個(gè)之下。根據(jù)示例實(shí)施例，如圖5和圖6所示，反相器可包括兩個(gè)底柵TFT，其中， 頂柵可設(shè)置在兩個(gè)底柵TFT中的一個(gè)之上。 參照?qǐng)D5，負(fù)載晶體管T100可以是具有底柵結(jié)構(gòu)的單柵晶體管。驅(qū)動(dòng)晶體管T200 可以是具有形成在具有底柵結(jié)構(gòu)的晶體管之上的頂柵TGIOO的雙柵晶體管。在圖5中，標(biāo) 號(hào)SUB3、BG100、BG200、GI100、C100、C200、S100、S200、D100、D200和IL100分別表示基底、 第一底柵、第二底柵、柵絕緣層、第一溝道層、第二溝道層、第一源層、第二源層、第一漏層、 第二漏層和絕緣層。第一溝道層C100和第二溝道層C200可以是分別與圖3的第一溝道層 C10和第二溝道層C20相似的材料層。負(fù)載晶體管T100可以是耗盡型晶體管，驅(qū)動(dòng)晶體管 T200可以是增強(qiáng)型晶體管。驅(qū)動(dòng)晶體管T200成為增強(qiáng)型晶體管的原理與參考圖3進(jìn)行描 述的原理相似。
參照?qǐng)D6，頂柵TG100'可設(shè)置在第一溝道層C100'上方。因此，負(fù)載晶體管T100' 具有雙柵結(jié)構(gòu)，驅(qū)動(dòng)晶體管T200'具有單柵結(jié)構(gòu)。除了頂柵TG100'的位置之外，圖6的反 相器的結(jié)構(gòu)與圖5的反相器相同。在圖6中，標(biāo)號(hào)SUB3'、BG100'、BG200'、GI100'、C200'、 S100'、 S200'、D100'、D200'和ILIOO，分別表示基底、第一底柵、第二底柵、柵絕緣層、第二 溝道層、第一源層、第二源層、第一漏層、第二漏層和絕緣層。第一溝道層C100'和第二溝道 層C200'可以是分別與圖4的第一溝道層C10'和第二溝道層C20'相似的材料層。負(fù)載 晶體管T100'可以是耗盡型晶體管，驅(qū)動(dòng)晶體管T200'可以是增強(qiáng)型晶體管。負(fù)載晶體管 T100'成為耗盡型晶體管的原理與參考圖4進(jìn)行描述的原理相似。 圖1至圖6的反相器還可由圖7所示的電路圖示出。圖7是根據(jù)示例實(shí)施例的反 相器的代表電路圖。負(fù)載晶體管1000和驅(qū)動(dòng)晶體管2000之一可具有雙柵結(jié)構(gòu)，為了便于 描述，僅示出兩個(gè)柵極中的一個(gè)。 參照?qǐng)D7，可連接耗盡型負(fù)載晶體管1000和增強(qiáng)型驅(qū)動(dòng)晶體管2000。電源VDD可 連接到負(fù)載晶體管1000的漏極，輸入端Vin可連接到驅(qū)動(dòng)晶體管2000的柵極，輸出端Vout 可同時(shí)連接到負(fù)載晶體管1000的源極和驅(qū)動(dòng)晶體管2000的漏極。驅(qū)動(dòng)晶體管2000的源 極和負(fù)載晶體管1000的柵極可接地。負(fù)載晶體管1000的柵極可連接到輸出端Vout，而不 是接地。 當(dāng)大約0V的電壓施加到輸入端Vin時(shí)，S卩，當(dāng)驅(qū)動(dòng)晶體管2000截止并且高電平電 源電壓經(jīng)由電源VDD施加到負(fù)載晶體管1000的漏極時(shí)，在輸出端Vout可檢測(cè)到高電平電 壓。當(dāng)電源電壓連續(xù)施加到負(fù)載晶體管1000的漏極，并且大于閾值電壓的電壓施加到輸入 端Vin以使驅(qū)動(dòng)晶體管2000導(dǎo)通時(shí)，大部分電流通過驅(qū)動(dòng)晶體管2000流到地。因此，可在 輸出端Vout檢測(cè)到低電平電壓。也就是說，當(dāng)電源電壓固定時(shí)，輸出到輸出端Vout的電壓 可根據(jù)施加到輸入端Vin的電壓而變化。 圖8是示出包括在根據(jù)示例實(shí)施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)根據(jù)另一柵電壓變化的曲線圖。獲得圖8的結(jié)果的晶體管具有圖5的驅(qū)動(dòng)晶體管 T200的結(jié)構(gòu)。頂柵TG100和第二底柵BG200分離，并且分別接收不同的電壓。詳細(xì)地講， 圖8示出當(dāng)預(yù)定或給定的電壓(以下稱為第一柵電壓)施加到圖5的頂柵TG100時(shí)，漏電 流ld根據(jù)施加到第二底柵BG200的電壓(以下稱為第二柵電壓Vg)的變化。在圖8中，第 一至第九曲線Gl至G9分別示出當(dāng)+10. 0V、 +7. 5V、 +5. 0V、 +2. 5V、0V、 -2. 5V、 -5. 0V、 -7. 5V 和-10. 0V的第一柵電壓施加到頂柵TG100時(shí)漏電流Id的變化。 參照?qǐng)D8，隨著第一柵電壓減小，曲線向右移動(dòng)。隨著第一柵電壓減小，晶體管的閾 值電壓可沿正(+)方向移動(dòng)。因此，當(dāng)預(yù)定或給定的負(fù)(_)電壓施加到頂柵TG100時(shí)，包括 頂柵TG100的驅(qū)動(dòng)晶體管T200可成為具有正(+)閾值電壓的增強(qiáng)型晶體管。
圖9是示出包括在根據(jù)示例實(shí)施例的反相器中的雙柵晶體管的柵電壓(Vg)-漏電 流(Id)變化的曲線圖。獲得圖9的結(jié)果的晶體管包括彼此電連接的兩個(gè)柵極，并且可具有 與圖5所示的驅(qū)動(dòng)晶體管T200的結(jié)構(gòu)相似的橫截面結(jié)構(gòu)。也就是說，示例實(shí)施例中使用的 晶體管可具有圖5所示的驅(qū)動(dòng)晶體管T200的結(jié)構(gòu)，但是兩個(gè)柵極TGIOO和BG200連接并接 收相同的電壓。參照?qǐng)D9，根據(jù)示例實(shí)施例的雙柵晶體管是具有正(+)閾值電壓的增強(qiáng)型晶 體管。 圖10是示出根據(jù)比較示例的單柵晶體管的柵電壓(Vg)-漏電流(Id)變化的曲
11線圖。在根據(jù)比較示例的單柵晶體管中，移除圖5的驅(qū)動(dòng)晶體管T200的頂柵TG100。參照 圖10，比較示例的單柵晶體管是具有小于大約OV的閾值電壓的耗盡型晶體管。因此，如圖 9和圖10所示，當(dāng)單柵耗盡型晶體管被修改為雙柵晶體管并且將雙柵晶體管的兩個(gè)柵極電 連接時(shí)，晶體管可修改為增強(qiáng)型晶體管。 圖11是示出包括在根據(jù)示例實(shí)施例的反相器中的耗盡型負(fù)載晶體管的柵電壓 (Vg)-漏電流(Id)特性的曲線圖。獲得圖11的結(jié)果的耗盡型負(fù)載晶體管具有圖1的負(fù)載 晶體管T1的結(jié)構(gòu)。參照?qǐng)Dll，當(dāng)柵電壓Vg為大約OV時(shí)，高電平導(dǎo)通電流可流過，并且根據(jù) 示例實(shí)施例的負(fù)載晶體管是耗盡型晶體管。 圖12是示出包括在根據(jù)示例實(shí)施例的反相器中的增強(qiáng)型驅(qū)動(dòng)晶體管的柵電壓 (Vg)-漏電流(Id)特性的曲線圖。獲得圖12的結(jié)果的增強(qiáng)型驅(qū)動(dòng)晶體管具有圖1的驅(qū)動(dòng) 晶體管T2的結(jié)構(gòu)，參照?qǐng)D12，當(dāng)柵電壓Vg為大約OV時(shí)，低電平截止電流可流過，并且根據(jù) 示例實(shí)施例的驅(qū)動(dòng)晶體管是增強(qiáng)型晶體管。柵電壓Vg可以是施加到圖1的驅(qū)動(dòng)晶體管T2 的第二頂柵TG2的電壓。當(dāng)預(yù)定或給定的負(fù)(_)電壓無變化地施加到圖1的底柵BG1時(shí)， 柵電壓Vg可施加到第二頂柵TG2。 圖13是示出根據(jù)示例實(shí)施例的反相器的輸入電壓(VI)-輸出電壓(VO)特性的曲 線圖。基于大約10V的電源電壓獲得圖13的結(jié)果。輸入電壓VI和電源電壓可分別表示施 加到輸入端Vin和電源VDD的電壓，而輸出電壓VO表示在圖1的輸出端Vout檢測(cè)的電壓。
參照?qǐng)D13，當(dāng)輸入電壓VI為大約OV時(shí)，輸出電壓VO處于與電源電壓相似的高電 平，而當(dāng)輸入電壓VI增大到大約4. 5V或更大時(shí)，輸出電壓VO可以減小到接近0V。因此，當(dāng) 使用根據(jù)示例實(shí)施例的反相器時(shí)，可獲得與Si類CMOS反相器相似的全擺幅特性。
根據(jù)示例實(shí)施例，在圖1至圖6的反相器中，負(fù)載晶體管T1、T1'、T10、T10'、T100 和T100'以及驅(qū)動(dòng)晶體管T2、 T2'、 T20、 T20'、 T200和T200'可具有雙柵結(jié)構(gòu)，其中，圖14 示出了其示例。示例實(shí)施例是圖1的反相器的修改示例。 參照?qǐng)D14，可在第一溝道區(qū)C1的下方設(shè)置另一底柵BGll。因此，負(fù)載晶體管T1" 和驅(qū)動(dòng)晶體管T2都具有雙柵結(jié)構(gòu)。底柵BG11可構(gòu)造為在不改變負(fù)載晶體管Tl"的類型的 情況下調(diào)節(jié)負(fù)載晶體管Tl"的閾值電壓。底柵BG11可與第一頂柵TG1分離，或者電連接到 第一頂柵TG1。除了底柵BG11之外，圖14的反相器的結(jié)構(gòu)可與圖1的反相器的結(jié)構(gòu)相同， 因此不再重復(fù)相同元件的描述。此外，圖1至圖6和圖14的多個(gè)反相器可布置為形成邏輯 電路，如圖15和圖16所示。 參照?qǐng)D15，示出在基底SUB1上形成的具有如圖1所示結(jié)構(gòu)的兩個(gè)反相器IV1和 IV2，但是反相器的數(shù)量也可以是三個(gè)或更多。驅(qū)動(dòng)晶體管T2A的底柵BG^和驅(qū)動(dòng)晶體管T2B 的底柵BG1B可連接到公共電源Vcom并且接收相同的信號(hào)。在示例實(shí)施例中，驅(qū)動(dòng)晶體管 T2A的底柵BG1A和第二頂柵TG2A可分離，并且驅(qū)動(dòng)晶體管T2B的底柵BG1B和第二頂柵TG2B 可分離。 參照?qǐng)D16，具有如圖14所示結(jié)構(gòu)的兩個(gè)反相器IVl'和IV2'可設(shè)置在基底SUB1 上，但是反相器的數(shù)量也可以是三個(gè)或更多。在示例實(shí)施例中，驅(qū)動(dòng)晶體管T2A的底柵BGL 和驅(qū)動(dòng)晶體管T2B的底柵BG1B可連接到公共電源Vcom并且接收相同的信號(hào)。相似地，負(fù)載 晶體管T1 的另一底柵BG11A和負(fù)載晶體管Tl'、的另一底柵BG11B可連接到另一公共電 源Vcom'并且可接收相同的信號(hào)。
在示例實(shí)施例中，驅(qū)動(dòng)晶體管T2A的底柵BG1A和第二頂柵TG2A可分離，驅(qū)動(dòng)晶體 管T2B的底柵BG1B和第二頂柵TG2B可分離，負(fù)載晶體管T1"A的另一底柵BG11A和第一頂 柵TG1A可分離，負(fù)載晶體管T1"B的另一底柵BG11B和第一頂柵TG1B也可分離。當(dāng)負(fù)載晶 體管T1 的另一底柵BG11A和第一頂柵TGL彼此電連接，并且負(fù)載晶體管Tl"e的另一底 柵BG11B和第一頂柵TG1B彼此電連接時(shí)，另一底柵BG11A和BG11B不可通過公共電壓Vcom' 連接。雖然圖中沒有示出，但是當(dāng)布置圖2至圖6的多個(gè)反相器時(shí)，兩個(gè)柵極中的一個(gè)可連 接到公共電源。 根據(jù)示例實(shí)施例的上述反相器可用作各種邏輯電路(例如，NAND電路、NOR電路、 編碼器、解碼器、復(fù)用器(MUX)、解復(fù)用器(DEMUX)或感測(cè)放大器)的基本元件。邏輯電路的 基本結(jié)構(gòu)在本領(lǐng)域?yàn)楣?，因此將省略其描述?此外，根據(jù)示例實(shí)施例的反相器以及包括反相器的邏輯電路可應(yīng)用于各種領(lǐng)域， 例如，液晶顯示器(LCD)、有機(jī)發(fā)光裝置或存儲(chǔ)裝置。具體地講，當(dāng)反相器的負(fù)載晶體管和 開關(guān)晶體管是氧化物TFT時(shí)，可使用低溫工藝來形成氧化物TFT，從而具有改善的遷移率。 例如，根據(jù)示例實(shí)施例由氧化物TFT形成的E/D反相器可更容易地應(yīng)用為三維堆疊存儲(chǔ)器 (例如，1D(二極管)-1R(電阻器)多層交叉點(diǎn)存儲(chǔ)裝置)的外圍設(shè)備，其可使用低溫工藝
來制造o 以上描述包括操作根據(jù)示例實(shí)施例的反相器的方法的描述。將給出操作方法的簡(jiǎn) 要描述。操作根據(jù)示例實(shí)施例的反相器的方法涉及包括負(fù)載晶體管和驅(qū)動(dòng)晶體管彼此連接 的反相器，其中，兩個(gè)晶體管中的一個(gè)具有雙柵結(jié)構(gòu)，改變具有雙柵結(jié)構(gòu)的晶體管的閾值電 壓的操作包括在反相器的操作方法中。 改變閾值電壓可包括將電壓施加到具有雙柵結(jié)構(gòu)的晶體管的兩個(gè)柵極中的至少 一個(gè)。負(fù)(_)電壓或正(+)電壓可施加到兩個(gè)柵極之一，或者相同的電壓(例如，正(+)電 壓)可施加到兩個(gè)柵極。因此，通過改變具有雙柵結(jié)構(gòu)的晶體管的閾值電壓，反相器可成為 E/D型反相器。 例如，當(dāng)驅(qū)動(dòng)晶體管T2、T20和T200具有如圖1、圖3和圖5所示的雙柵結(jié)構(gòu)，并且 負(fù)(_)電壓施加到驅(qū)動(dòng)晶體管T2、T20和T200的兩個(gè)柵極中的一個(gè)時(shí)，驅(qū)動(dòng)晶體管T2、T20 和T200可以是增強(qiáng)型晶體管。驅(qū)動(dòng)晶體管T2、T20和T200的兩個(gè)柵極可分離。當(dāng)驅(qū)動(dòng)晶 體管T2、 T20和T200的兩個(gè)柵極彼此電連接時(shí)，可通過將正(+)電壓施加到兩個(gè)柵極來改 變驅(qū)動(dòng)晶體管T2、 T20和T200的閾值電壓。 當(dāng)負(fù)載晶體管T1'、 T10'和T100'具有如圖2、圖4和圖6所示的雙柵結(jié)構(gòu)，并且 正(+)電壓施加到負(fù)載晶體管Tl'、T10'和T100'的兩個(gè)柵極中的一個(gè)時(shí)，負(fù)載晶體管Tr、 T10'和T100'可以是耗盡型晶體管。負(fù)載晶體管T1'、T10'和T100'的兩個(gè)柵極可分離。 如上所述，在調(diào)節(jié)具有雙柵結(jié)構(gòu)的晶體管的閾值電壓之后，可進(jìn)行反相器的正常操作，即， 將正常的操作電壓施加到反相器。 盡管已經(jīng)參照示例實(shí)施例具體顯示和描述了示例實(shí)施例，但是示例實(shí)施例應(yīng)該僅 理解為描述性目的，而不是限制性目的。例如，本領(lǐng)域普通技術(shù)人員將理解，示例實(shí)施例可 應(yīng)用于非氧化物晶體管而不是氧化物晶體管，并且可應(yīng)用于具有與TFT不同結(jié)構(gòu)的晶體 管。此外，本領(lǐng)域普通技術(shù)人員將理解，圖1至圖7以及圖13至圖16的反相器的結(jié)構(gòu)和元 件可以以各種方式修改，根據(jù)示例實(shí)施例的反相器和邏輯電路不僅可應(yīng)用于液晶顯示器或有機(jī)發(fā)光裝置，而且可應(yīng)用于存儲(chǔ)裝置或其他裝置。因此，示例實(shí)施例的范圍不是由示例實(shí) 施例的詳細(xì)描述限定，而是由權(quán)利要求限定。
權(quán)利要求
一種反相器，包括負(fù)載晶體管；和驅(qū)動(dòng)晶體管，連接到負(fù)載晶體管，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的至少一個(gè)具有雙柵結(jié)構(gòu)。
2. 如權(quán)利要求1所述的反相器，其中，負(fù)載晶體管是耗盡型晶體管，驅(qū)動(dòng)晶體管是具有 雙柵結(jié)構(gòu)的增強(qiáng)型晶體管。
3. 如權(quán)利要求1所述的反相器，其中，負(fù)載晶體管是具有雙柵結(jié)構(gòu)的耗盡型晶體管，驅(qū) 動(dòng)晶體管是增強(qiáng)型晶體管。
4. 如權(quán)利要求1所述的反相器，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管是氧化物薄膜晶體管。
5. 如權(quán)利要求4所述的反相器，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管包括由ZnO類氧化物制 造的溝道層。
6. 如權(quán)利要求1所述的反相器，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管是頂柵晶體管， 負(fù)載晶體管和驅(qū)動(dòng)晶體管中的一個(gè)還包括頂柵晶體管之下的底柵。
7. 如權(quán)利要求6所述的反相器，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管包括具有溝道區(qū)、源區(qū) 和漏區(qū)的有源層。
8. 如權(quán)利要求6所述的反相器，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管包括溝道層、接觸溝道 層的第一端的源層和接觸溝道層的第二端的漏層。
9. 如權(quán)利要求1所述的反相器，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的每一個(gè)是底柵晶 體管，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的一個(gè)還包括底柵晶體管之上的頂柵。
10. 如權(quán)利要求1所述的反相器，其中，在負(fù)載晶體管或驅(qū)動(dòng)晶體管中的雙柵結(jié)構(gòu)的柵 極彼此分離。
11. 如權(quán)利要求1所述的反相器，其中，在負(fù)載晶體管或驅(qū)動(dòng)晶體管中的雙柵結(jié)構(gòu)的柵 極彼此電連接。
12. 如權(quán)利要求1所述的反相器，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管具有雙柵結(jié)構(gòu)。
13. —種邏輯電路，包括 多個(gè)如權(quán)利要求1所述的反相器。
14. 如權(quán)利要求13所述的邏輯電路，其中，所述多個(gè)反相器中的每一個(gè)反相器的負(fù)載 晶體管和驅(qū)動(dòng)晶體管是頂柵晶體管，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的一個(gè)還包括頂柵晶體管之下的底柵，底柵與相應(yīng)的頂柵分離，所述多個(gè)反相器中的每一個(gè)的底柵彼此電連接。
15. 如權(quán)利要求13所述的邏輯電路，其中，所述多個(gè)反相器中的每一個(gè)反相器的負(fù)載 晶體管和驅(qū)動(dòng)晶體管是底柵晶體管，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的一個(gè)還包括底柵晶體管之上的頂柵，頂柵與相應(yīng)的底柵分離，所述多個(gè)反相器中的每一個(gè)的頂柵彼此電連接。
16. 如權(quán)利要求13所述的邏輯電路，其中，所述邏輯電路包括NAND電路、NOR電路、編 碼器、解碼器、復(fù)用器、解復(fù)用器和感測(cè)放大器中的至少一種。
17. 如權(quán)利要求13所述的邏輯電路，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管具有雙柵結(jié)構(gòu)。
18. —種操作如權(quán)利要求1所述的反相器的方法，包括以下步驟改變負(fù)載晶體管和驅(qū)動(dòng)晶體管中的具有雙柵結(jié)構(gòu)的至少一個(gè)的閾值電壓。
19. 如權(quán)利要求18所述的方法，其中，改變閾值電壓的步驟包括將電壓提供給具有雙 柵結(jié)構(gòu)的晶體管的兩個(gè)柵極中的至少一個(gè)。
20. 如權(quán)利要求19所述的方法，其中，驅(qū)動(dòng)晶體管具有雙柵結(jié)構(gòu)，改變閾值電壓的步驟包括將負(fù)電壓提供給驅(qū)動(dòng)晶體管的兩個(gè)柵極中的一個(gè)。
21. 如權(quán)利要求19所述的方法，其中，驅(qū)動(dòng)晶體管具有雙柵結(jié)構(gòu)，改變閾值電壓的步驟包括將正電壓提供給驅(qū)動(dòng)晶體管的兩個(gè)柵極。
22. 如權(quán)利要求19所述的方法，其中，負(fù)載晶體管具有雙柵結(jié)構(gòu)，改變閾值電壓的步驟包括將正電壓提供給負(fù)載晶體管的兩個(gè)柵極中的一個(gè)。
23. 如權(quán)利要求18所述的方法，還包括以下步驟在調(diào)節(jié)閾值電壓之后將正常的操作電壓提供給反相器。
24. 如權(quán)利要求18所述的方法，其中，負(fù)載晶體管和驅(qū)動(dòng)晶體管具有雙柵結(jié)構(gòu)。
全文摘要
本發(fā)明提供了一種反相器、操作反相器的方法以及包括反相器的邏輯電路。所述反相器可包括負(fù)載晶體管和驅(qū)動(dòng)晶體管，負(fù)載晶體管和驅(qū)動(dòng)晶體管中的至少一個(gè)可具有雙柵結(jié)構(gòu)。負(fù)載晶體管或驅(qū)動(dòng)晶體管的閾值電壓可通過雙柵結(jié)構(gòu)來調(diào)整，從而反相器可以是增強(qiáng)/耗盡(E/D)型反相器。
文檔編號(hào)H03K19/20GK101714870SQ20091017570
公開日2010年5月26日 申請(qǐng)日期2009年9月29日 優(yōu)先權(quán)日2008年10月1日
發(fā)明者宋利憲, 樸宰徹, 金善日, 金尚煜, 金昌楨 申請(qǐng)人:三星電子株式會(huì)社