專利名稱：用于存儲器器件的分式編程命令的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及存儲器器件，并且更具體地涉及用于存儲器器件的利用增量 編程技術(shù)的編程操作。
背景技術(shù)：
為了提高編程精確度和避免過度編程，某些類型的非易失性存儲器通常使用 一系列編程脈沖與驗證(PV)周期來進行編程?？扉W存儲器和電阻型隨機存取存儲器 (ReRAM)是兩種往往需要使用許多連續(xù)的PV周期來進行編程的存儲器類型。每個PV 周期通常包括編程脈沖，其通過在一段時間中向存儲器單元施加編程電壓而逐步地增 加儲存于存儲器單元的浮柵之上的電荷；以及驗證操作，其判定存儲器單元是否已被正 確地編程。更具體地，在快閃存儲器陣列中的編程命令的執(zhí)行期間，第一PV周期被啟 動，其向被尋址的浮柵存儲器單元的控制柵極施加第一編程脈沖，以在其中逐步地編程 數(shù)據(jù)；而隨后被尋址的存儲器單元的內(nèi)容被檢驗，以驗證被尋址的存儲器單元已被正確 編程。任何未在第一PV周期期間正確(例如，完全)編程的存儲器單元都被識別出來， 而隨后為了這些識別的存儲器單元而啟動第二PV周期。這個過程一直重復(fù)，直到由編程 命令所尋址的所有存儲器單元都完全地以編程數(shù)據(jù)進行了編程。一旦啟動了相關(guān)于編程命令的PV周期序列，存儲器陣列中的所有存儲器單元通 常都不再能夠用于其他操作(例如，讀取操作)，直到完成編程命令的執(zhí)行。因此，有對可以在編程操作期間以更快和更高效的方式訪問的非易失性存儲器 的需要。

發(fā)明內(nèi)容


本文中的實施方式是通過舉例的方式進行示例說明的，并且不受到附圖的圖示 的限制，在附圖中圖IA示出包括存儲器控制器和存儲器器件的一種存儲器系統(tǒng)的簡化框圖；圖IB示出包括存儲器控制器和存儲器器件的另一存儲器系統(tǒng)的簡化框圖；圖IC示出包括存儲器控制器和存儲器器件的又一存儲器系統(tǒng)的簡化框圖；圖2A是描繪創(chuàng)建多個分式編程命令與創(chuàng)建命令隊列的示例性方法的說明流程 圖；圖2B是描繪圖IA的存儲器器件的操作的示例性方法的說明流程圖；圖3A描繪儲存在圖IA的命令隊列中的多個可獨立執(zhí)行的分式編程命令；圖3B描繪插入在圖IA的命令隊列頂部的非編程命令； 圖3C描繪插入在圖IA的命令隊列中的第一分式編程命令之后的非編程命令；圖4A描繪儲存在圖IA的命令隊列中的多個單獨的并可獨立執(zhí)行的編程脈沖與驗證命令；圖4B描繪插入在圖IA的命令隊列中的編程脈沖與相應(yīng)的驗證命令之間的非編 程命令；圖5示出圖IA的存儲器器件的一種實施方式的功能框圖；并且圖6示出在其中可采用本文中的實施方式的計算機系統(tǒng)的框圖；相似的參考數(shù)字在全部附示中指代相應(yīng)部件。
具體實施方式
公開了一種存儲器系統(tǒng)，其允許存儲器單元陣列在編程操作期間被訪問并被利 用。依據(jù)一些實施方式，編程操作是使用多個單獨的、可獨立執(zhí)行的分式編程命令來執(zhí) 行的，所述分式編程命令可經(jīng)由命令流水線，以流水線方式，被選擇性地提供給存儲器 單元陣列。其他非編程命令(例如，讀取命令、擦除命令，等等)可被選擇性地在分式 編程命令之間插入到命令流水線中，以使非編程命令可以在編程操作正在進行的同時在 存儲器陣列中執(zhí)行，而不中斷任何分式編程命令的執(zhí)行。這里所用的術(shù)語“非易失性”指的是這樣的存儲器其在斷電后的相當(dāng)長的時 間中保留數(shù)據(jù)，從而使主機系統(tǒng)能夠在具有對數(shù)據(jù)保留的完全預(yù)期的情況下被關(guān)閉(電 源完全放電)并于隨后重新開啟(電力周期)。非易失性半導(dǎo)體存儲器技術(shù)的例子可包 括快閃存儲器、相變存儲器、阻變存儲器、FRAM (鐵電RAM)、MRAM (磁RAM)，以 及其他類似的解決方案等。“快閃，，存儲器包括NAND與NOR核單元結(jié)構(gòu)以及浮柵與 電荷收集技術(shù)(例如，硅氧化物氮化物氧化物硅(Silicon-Oxide-Nitride-Oxide-Silicon)或 “SONOS”技術(shù))。來自老化或耗損的各種效應(yīng)導(dǎo)致半導(dǎo)體存儲器單元具有逐漸減少的
保留間隔時間，使得特定存儲器的特性可能最終從非易失性變?yōu)橐资?。雖然是在快閃存儲器的背景下討論的，但在此所描述的實施方式可以擴展到依 賴于在其中對半導(dǎo)體存儲器單元進行逐步編程的多個步驟(例如，寫入前擦除、多個編 程步驟、PV周期的使用等)、依賴于大量的編程時間，或者依賴于最小單元尺寸中的編 程的任何技術(shù)。對于在此所述的示例性存儲器系統(tǒng)，與存儲器陣列相關(guān)的控制電路響應(yīng)于(例 如，從諸如主機設(shè)備、主機控制器、微處理器、控制軟件等外部源所接收的)為了編程 操作而尋址陣列的若干存儲器單元以在其中編程數(shù)據(jù)的編程命令而創(chuàng)建多個分式編程命 令?？蓛Υ嬗?例如，與控制電路相關(guān)的)命令隊列中的分式編程命令經(jīng)由命令流水線， 作為可獨立執(zhí)行的命令被選擇性地提供給存儲器陣列。響應(yīng)于各分式編程命令，施加編 程脈沖到由編程命令所尋址的存儲器單元的控制柵極以在其中逐步地編程數(shù)據(jù)，并且執(zhí) 行驗證操作以驗證被尋址的存儲器單元已被正確編程。可以生成驗證數(shù)據(jù)來指示驗證操 作的結(jié)果。如果驗證數(shù)據(jù)指示出需要附加的編程脈沖，那么控制電路可以接著對存儲器 陣列應(yīng)用下一分式編程命令。反之，如果驗證數(shù)據(jù)指示出所有被尋址的存儲器單元都被 正確編程，那么控制電路可以終止編程操作。對于一些實施方式，可以將控制電路提供 在存儲器器件內(nèi)。對于其他實施方式，可以將控制電路提供在耦合到存儲器器件的存儲 器控制器內(nèi)。與各分式編程命令相關(guān)的編程脈沖的持續(xù)時間是對存儲器單元進行編程通常所需的總編程時間的選定的一部分。因此，執(zhí)行本文的實施方式的每個分式編程命令只需 要執(zhí)行整個編程操作所必需的時間的一部分，并因此只需要執(zhí)行常規(guī)編程命令(例如， 對存儲器陣列應(yīng)用連續(xù)的一系列PV周期)通常所需的時間的一部分。相應(yīng)地，通過以流 水線的方式作為單獨的、可獨立執(zhí)行的命令向存儲器陣列選擇性地提供分式編程命令， 控制電路可以對個體編程脈沖在編程操作期間在被尋址的存儲器單元的應(yīng)用保持控制并 對其進行規(guī)劃。作為結(jié)果，控制電路可以通過將非編程命令插入到命令流水線中的分式 編程命令中的一個或多個分式編程命令之前，而在編程操作正在進行的同時對在未由編 程命令所尋址的存儲器陣列的其他部分(例如，其他頁面)中的非編程命令的執(zhí)行做出計 劃。例如，當(dāng)編程操作正在尋址快閃存儲器陣列的頁面時，通過在命令流水線中的所有 即將要執(zhí)行的分式編程命令之前插入讀取命令，可以快速地從存儲器陣列的其他頁面中 的存儲器單元讀取數(shù)據(jù)。
盡管編程操作有時在此被描述為尋址存儲器的一個或多個頁面，但根據(jù)存儲器 陣列內(nèi)的存儲器單元的組織也可以尋址存儲器陣列的存儲區(qū)域的其他最小單元。應(yīng)當(dāng)指出的是，在此所公開的各種電路可以使用計算機輔助設(shè)計工具進行描 述，并從其行為、寄存器傳送、邏輯組件、晶體管、幾何布局以及/或者其他特性的角 度，作為實施在各種計算機可讀介質(zhì)中的數(shù)據(jù)和/或指令來表示(或表現(xiàn))。在其中可 以實現(xiàn)這樣的電路表示的文件及其他對象格式包括但不限于支持諸如C、Verilog和 VHDL之類的行為語言的格式、支持像RTL之類的寄存器級描述語言的格式，以及支持 諸如GDSII、GDSIII、GDSIV、CIF> MEBES之類的幾何描述語言的格式以及任何其他 合適的格式和語言。在其中可以實施這樣的格式化數(shù)據(jù)和/或指令的計算機可讀介質(zhì)包 括但不限于可用于通過無線、光纖或有線信號介質(zhì)或者其任何組合來傳送這樣的格式 化數(shù)據(jù)和/或指令的各種形式的非易失性存儲介質(zhì)(例如，光學(xué)、磁性或者半導(dǎo)體存儲介 質(zhì))。這樣的格式化數(shù)據(jù)和/或指令的傳送的例子包括但不限于經(jīng)由一個或多個數(shù)據(jù)傳 送協(xié)議(例如，HTTP、FTP、SMTP等)在因特網(wǎng)和/或其他計算機網(wǎng)絡(luò)上的(上傳、 下載、電子郵件等)傳輸。當(dāng)經(jīng)由一個或多個計算機可讀介質(zhì)接收于計算機系統(tǒng)內(nèi)時，上述電路的這樣的 基于數(shù)據(jù)和/或指令的表現(xiàn)形式將連同一個或多個其他計算機程序的執(zhí)行，由計算機系 統(tǒng)內(nèi)的處理實體(例如一個或多個處理器)進行處理。這些計算機程序可以包括但不限 于網(wǎng)表生成程序、布局與布線程序等，用以生成這樣的電路的物理表現(xiàn)的表現(xiàn)形式或 圖像。這樣的表現(xiàn)形式或圖像例如可于此后通過實現(xiàn)用于在器件制造過程中形成電路的 各種組件的一個或多個掩模的生成，而用于器件制造。圖IA示出了一種示例性存儲器系統(tǒng)IOOA的簡化框圖。存儲器系統(tǒng)100A包括 快閃存儲器控制器110和快閃存儲器器件120A，并且連接到主機設(shè)備150。如圖IA中 所示，快閃存儲器控制器110和快閃存儲器器件120A形成于同一集成電路(IC)芯片上。 對于其他實施方式，快閃存儲器控制器110和快閃存儲器器件120A可以形成于不同的IC 芯片上。主機設(shè)備150可以是向快閃存儲器控制器110提供命令用于在快閃存儲器器件 120A中執(zhí)行的任何合適的主機設(shè)備或控制器。例如，主機設(shè)備150可以是計算機系統(tǒng)中 控制中央處理單元(CPU)與快閃存儲器系統(tǒng)之間的通信的主機控制器。如下文所詳述，主機設(shè)備150能夠執(zhí)行實現(xiàn)一個或多個當(dāng)前實施方式的軟件。
快閃存儲器控制器110包括第一端口，其經(jīng)由連接101與主機設(shè)備150相連；以 及第二端口，其經(jīng)由輸入/輸出(I/O)總線102和控制總線103與快閃存儲器器件120A 相連。I/O總線102包括數(shù)據(jù)總線，其用于在快閃存儲器控制器110與快閃存儲器器 件120A之間傳輸數(shù)據(jù)(DATA)；地址總線，其用于向快閃存儲器器件120A提供地址信息 (ADDR)；以及命令流水線，其用于向快閃存儲器器件120A提供命令(CMD)。控制總 線103在快閃存儲器控制器110與快閃存儲器器件120A之間路由控制信號(CTRL)。對 于其他實施方式，可以將I/O總線102和/或控制總線103中的一些結(jié)合起來。另外， 雖然為簡單起見而未示出，但可以從快閃存儲器控制器110經(jīng)由控制總線103向快閃存儲 器器件120A發(fā)送時鐘及其他控制信號?？扉W存儲器控制器110還包括控制電路111、命令隊列112，以及編程地址寄存 器113?？刂齐娐?11接收來自主機設(shè)備150的命令，并且響應(yīng)于其而生成并向存儲器器 件120A傳輸命令及相關(guān)控制信號。對于一些實施方式，控制電路111所生成的命令可在 命令隊列112中以期望的執(zhí)行順序排列，并于此后經(jīng)由命令流水線以流水線的方式選擇 性地提供給存儲器器件120A。命令隊列112可以是任何合適的隊列、寄存器文件，或者 其它存儲元件。耦合到控制電路111的編程地址寄存器113可以保留一份地址列表，該 地址列表指示出當(dāng)前正在對存儲器器件120A中的存儲器單元的哪些頁面進行編程。如圖IA中所示，對于此處所述的示例性實施方式，主機設(shè)備150和快閃存儲器 控制器110是分立的設(shè)備。然而，對于其他實施方式，快閃存儲器控制器110例如可以 被包括在主機設(shè)備150內(nèi)，從而使命令隊列112和編程地址寄存器113被包括在主機設(shè)備 150內(nèi)并且由其直接控制。對于這樣的實施方式，主機設(shè)備150所執(zhí)行的操作軟件可以控 制分式編程命令的創(chuàng)建以及向存儲器器件120A的發(fā)布。存儲器器件120A包括I/O引腳121、控制引腳122、控制電路130，以及快閃存 儲器陣列140。I/O引腳121經(jīng)由I/O總線102將控制電路130連接到快閃存儲器控制器 110，而控制引腳122經(jīng)由控制總線103將控制電路130連接到快閃存儲器控制器110。存 儲器陣列140可以是包括多個存儲器單元和相關(guān)控制電路(為簡單起見而未在圖IA中示 出)的任何眾所周知的存儲器陣列。例如，存儲器陣列140可以包括以NAND(與非)、 NOR(或非)或者其它合適的配置布置的快閃存儲器單元。對于此處所述的示例性實施 方式，存儲器陣列140的存儲器單元為可通過對其控制柵極應(yīng)用多個編程脈沖來進行編 程的浮柵晶體管，其中每個編程脈沖是逐步增大為編程而選定的存儲器單元的Vt的適當(dāng) 高的編程電壓。對于其他實施方式，存儲器陣列140可以包括其它類型的非易失性存儲 器單元，諸如EPROM單元、EEPROM單元，以及/或者電荷收集器件存儲器單元(例 如，SONOS快閃單元)等。另外，陣列140的存儲器單元可以物理地和/或邏輯地分為 任意數(shù)量的可以獨立操作的庫、塊、段、區(qū)或頁面。而且，盡管在圖IA中被示為包括一 個存儲器陣列140，但存儲器器件120A還可以包括多個存儲器陣列140。連接到I/O引腳121、到控制引腳122和到存儲器陣列140的控制電路130被配置 用以響應(yīng)于接收自快閃存儲器控制器110的命令和/或控制信號而控制對存儲器陣列140 的操作(例如，編程、讀取和擦除操作)。控制電路130還包括狀態(tài)寄存器131，其儲存 指示出存儲器陣列140中各種操作的進度的狀態(tài)數(shù)據(jù)。狀態(tài)寄存器131還可以儲存指示出存儲器陣列140中的編程驗證操作的結(jié)果的驗證數(shù)據(jù)。驗證數(shù)據(jù)可以指示出是否需要 應(yīng)用附加的編程脈沖來完成編程操作，并且其還可以包括其它信息，如例如哪些存儲 器單元已被正確編程、哪些存儲器單元需要附加的編程、已應(yīng)用的編程脈沖的數(shù)量，等寸。
此外，對于一些實施方式，在存儲器陣列140中執(zhí)行命令期間，控制電路130 可以斷言忙碌信號，以提示存儲器控制器110存儲器器件120A不可用，并且在命令完成 后，控制電路130可以斷言就緒信號，以提示存儲器控制器110存儲器器件120A已準(zhǔn) 備好接受另一命令。忙碌和就緒信號可以在控制總線103上以分立的信號的方式進行傳輸。依據(jù)當(dāng)前實施方式，快閃存儲器控制器110被配置用以控制并選擇性地規(guī)劃多 個個體編程脈沖中的每一個編程脈沖向陣列140的由編程操作所尋址的存儲器單元的應(yīng) 用。為了在存儲器陣列140中開始編程操作，主機設(shè)備150向快閃存儲器控制器110發(fā)布 編程命令并且(經(jīng)由公共或獨立的操作)向存儲器中加載要被編程的數(shù)據(jù)。編程命令包 括為編程而選定的存儲器單元的地址。通常情況下，快閃存儲器陣列140中的存儲區(qū)的 可選擇用于編程操作的最小單位是存儲器單元的一個頁面。響應(yīng)于編程命令，快閃存儲 器控制器的控制電路111創(chuàng)建共同實施編程操作的若干分式編程命令。每個分式編程命 令都是一條獨立的命令，其命令快閃存儲器器件120A在長度為對存儲器單元進行完全編 程通常所需的時間的選定一部分的持續(xù)時間內(nèi)，向?qū)ぶ返拇鎯ζ鲉卧獞?yīng)用編程脈沖。分 式編程命令可以在命令隊列112中以期望的執(zhí)行順序排列，然后經(jīng)由命令流水線CMD、 作為可單獨執(zhí)行的命令向快閃存儲器器件120A傳輸。對于一些實施方式，控制電路111 響應(yīng)于快閃存儲器器件120A所生成的驗證數(shù)據(jù)而向存儲器器件120A選擇性地傳輸分式 編程命令。對于一些實施方式，編程地址寄存器113可以存儲與正在進行的編程操作相關(guān) 的頁面地址。以這種方式，控制電路111可以通過訪問儲存于編程地址寄存器113中的 編程地址而快速地確定陣列140中的存儲器單元的哪些頁面正在經(jīng)受編程操作。當(dāng)快閃存儲器器件120A接收到來自快閃存儲器控制器110的分式編程命令時， 它的控制電路130向存儲器陣列140的尋址的存儲器單元的控制柵極應(yīng)用預(yù)定持續(xù)時間的 編程脈沖，以在其中逐步地編程數(shù)據(jù)。如上所述，編程脈沖具有長度為對存儲器單元進 行完全編程通常所需的時間的一部分的持續(xù)時間，并且因此每個分式編程命令的執(zhí)行只 需要對存儲器器件120A執(zhí)行整個編程操作所需時間的一部分。在向被尋址的存儲器單元 應(yīng)用編程脈沖之后，控制電路130執(zhí)行驗證操作，以確定是否有任何被尋址的存儲器單 元需要附加的編程脈沖。在一些實施方式中，如果驗證操作識別出任何需要附加編程的被尋址的存儲器 單元，那么控制電路130可以去斷言一個驗證信號，而作為響應(yīng)，快閃存儲器控制器110 向快閃存儲器器件120A發(fā)送下一分式編程命令(例如，在命令隊列112中排列的)。下 一分式編程命令使控制電路130向經(jīng)識別的存儲器單元應(yīng)用另一編程脈沖以進一步在其 中編程數(shù)據(jù)，并且執(zhí)行另一驗證操作。這一過程重復(fù)進行，直到所有尋址的存儲器單元 都被正確地編程。當(dāng)驗證操作指示出所有尋址的存儲器單元都已被正確編程時，控制電 路130可以斷言驗證信號。作為響應(yīng)，快閃存儲器控制器110不向快閃存儲器器件發(fā)送與編程操作相關(guān)的 附加分式編程命令，并且編程操作終止。另外，在編程操作完成后， 控制電路111可以從編程寫入寄存器113清除相應(yīng)的編程地址。如果快閃存儲器控制器110在編程操作期間接收到非編程命令(例如，讀取命 令)，那么其控制電路111可以將該非編程命令選擇性地插入到命令隊列112中的任何位 置中。對于一些實施方式，在接收到非編程命令后，控制電路111訪問編程地址寄存器 113并將其中所儲存的編程地址與相關(guān)于非編程命令的地址相比較，以確定當(dāng)前是否正用 數(shù)據(jù)對非編程命令所尋址的存儲器頁面進行編程。如果沒有匹配——這指示出當(dāng)前未對 非編程命令所尋址的存儲器頁面進行編程，那么控制電路111可以將非編程命令插入到 命令隊列112中。主機設(shè)備150所提供的非編程命令可以包括優(yōu)先級信息，其指示出非編程命令 相對于正在存儲器器件120A中執(zhí)行的任何編程操作的優(yōu)先級。舉一例而言，如果優(yōu)先 級信息指示出最高優(yōu)先級，那么控制電路111可以將非編程命令插入到命令隊列112的頂 部(例如，在先前排列于其中的任何其余分式編程命令之前)，以便在完成當(dāng)前分式編程 命令后，將該非編程命令發(fā)送到存儲器器件120A用于在其中立即執(zhí)行。舉另一例而言， 如果優(yōu)先級信息指示出最低優(yōu)先級，那么控制電路111可以將非編程命令插入到命令隊 列112的底部(例如，在先前排列于其中的所有剩余分式編程命令之后)，以便在完成整 個編程操作之后再將該非編程命令發(fā)送到存儲器器件120A并由其來執(zhí)行。備選地，控制 電路111可被配置用以自動將非編程命令插入到命令隊列112的頂部。反之，如果存在與儲存于編程地址寄存器113中的編程地址的匹配——這指示出 當(dāng)前正在對非編程命令所尋址的存儲器頁面進行編程，那么控制電路111可以“擱置” 該非編程命令直至完成對被尋址的存儲器頁面的編程操作(例如，由相應(yīng)地址條目在編 程地址寄存器113中的清除所指示出來)，并于此后將該非編程命令插入到命令隊列112 的頂部。以這種方式，陣列140的正被編程的存儲器單元不因數(shù)據(jù)檢索而被訪問直至編 程操作完成，由此防止從存儲器陣列140檢索到不完全編程的(例如，并且因此可能是不 正確的)數(shù)據(jù)。備選地，在編程操作正在進行時，可以暫時儲存正在存儲器單元中編程 的數(shù)據(jù)的副本用于訪問。通過響應(yīng)于接收自主機設(shè)備150的單個編程命令而創(chuàng)建多個單獨的分式編程命 令，編程操作實際上分為了若干時間上較短的、可獨立執(zhí)行的命令，這些命令占用存儲 器器件120A的時間比原始的編程命令所占用的更少。以這種方式，存儲器控制器110可 以在編程操作在存儲器器件120A中進行的期間，選擇性地計劃非編程命令在存儲器器件 120A中的執(zhí)行，這轉(zhuǎn)而允許存儲器控制器110在對存儲器器件120A的一些部分進行編程 操作期間快速地訪問存儲器器件120A的另一些部分。例如，通過在先前排列于命令陣列 112中的若干分式編程命令前插入讀取命令，可以在分式編程命令前將該讀取命令發(fā)送到 快閃存儲器器件120A并由其執(zhí)行。以這種方式，可以在對存儲器陣列的一些頁面進行編 程操作的同時從存儲器陣列的其他頁面讀取數(shù)據(jù)，而不中斷與編程操作相關(guān)的任何分式 編程命令的執(zhí)行。此外，在編程操作期間選擇性地規(guī)劃非編程命令在快閃存儲器器件中的執(zhí)行的 能力可以最大化對快閃存儲器器件120A的利用。例如，在對存儲器單元的選定頁面進 行編程操作期間，如果接收到一連串對儲存于存儲器單元的其他頁面的數(shù)據(jù)進行尋址的讀取命令，那么可以在完成當(dāng)前分式編程命令后立即將讀取命令發(fā)送到快閃存儲器器件 120A中并在其中執(zhí)行。此后，在(例如通過主機設(shè)備150)對檢索到的數(shù)據(jù)進行處理的 同時，可以在快閃存儲器器件中執(zhí)行相關(guān)于編程操作的任何剩余分式編程命令。以這種 方式，在主機設(shè)備150正在處理檢索到的數(shù)據(jù)的同時，可以在快閃存儲器器件120A中完 成編程操作，由此最小化快閃存儲器器件120A的空置時間。如上所述，在編程操作期間，快閃存儲器器件120A生成指示出存儲器單元是否 已被正確編程的編程結(jié)果驗證數(shù)據(jù)。對于一些實施方式，快閃存儲器控制器110可以在 編程操作期間(例如，在相關(guān)于編程操作的每個分式編程命令的驗證操作之后)從快閃存 儲器器件的狀態(tài)寄存器131讀取驗證數(shù)據(jù)。對于其他實施方式，快閃存儲器器件120A可 被配置為在每個分式編程命令完成后向快閃存儲器控制器IlOA發(fā)送驗證信號。例如， 如果驗證操作識別出有任何由編程命令所尋址的存儲器單元在應(yīng)用了相應(yīng)的編程脈沖之 后仍未被完全編程，那么快閃存儲器器件120A可以去斷言驗證信號，以命令快閃存儲器 控制器110向快閃存儲器器件120A發(fā)送下一分式編程命令。反之，如果驗證操作未識 別出在陣列140中有任何未編程的存儲器單元，那么快閃存儲器器件120A可以斷言驗證 信號，以提示快閃存儲器控制器110編程操作已完成、無需附加的分式編程命令，并且 可以從編程地址寄存器113清除對應(yīng)于編程操作的頁面地址。以這種方式，可以針對快 閃存儲器器件120A內(nèi)的每個編程操作的增量進展而不斷地向快閃存儲器控制器110做出 提示。這與在其中快閃存儲器控制器將全部編程操作都委托給快閃存儲器器件且在此期 間整個快閃存儲器陣列通常在整個編程操作完成之前都不可用的常規(guī)快閃存儲器形成對 比。如上所述，響應(yīng)于每個分式編程命令而應(yīng)用到陣列的存儲器單元的編程脈沖的 持續(xù)時間為對陣列140的存儲器單元進行完全編程通常所需的總編程時間的一部分。每 個編程脈沖的持續(xù)時間可以通過脈沖寬度(PW)信號來選定?？梢噪S同編程命令將PW信 號提供給快閃存儲器控制器110，或者備選地通過另一合適的電路提供給快閃存儲器控制 器110或快閃存儲器器件120A。舉一例而言，PW信號可以為響應(yīng)于每個分式編程命令 而生成的編程脈沖指定預(yù)定的持續(xù)時間。舉另一例而言，快閃存儲器控制器110和/或 快閃存儲器器件120A可被配置用以逐步地增大用于與單一編程操作相關(guān)的順序分式編程 命令的編程脈沖持續(xù)時間。 另外，對于一些實施方式，由主機設(shè)備150發(fā)送到快閃存儲器控制器110的編 程命令可以指定有多少分式編程命令應(yīng)當(dāng)響應(yīng)于編程命令而在快閃存儲器器件120A中執(zhí) 行。對于一個實施方式，存儲器控制器110可以向快閃存儲器器件120A發(fā)送固定數(shù)量的 分式編程命令。對于另一實施方式，存儲器控制器110可被配置用以在檢查驗證信號的 狀態(tài)之前向快閃存儲器器件120A發(fā)送最小數(shù)量的分式編程命令。對于其他實施方式，由 主機設(shè)備150發(fā)送到快閃存儲器控制器110的編程命令可以包括限值(LIM)，其指示出快 閃存儲器控制器110響應(yīng)于編程命令而創(chuàng)建的分式編程命令的最大數(shù)量。對于又一實施 方式，快閃存儲器控制器110可被配置用以響應(yīng)于接收自主機設(shè)備150的編程命令而只創(chuàng) 建一個分式編程命令，并于隨后根據(jù)正確編程陣列的存儲器單元的需要(例如，響應(yīng)于 驗證數(shù)據(jù))而創(chuàng)建附加的分式編程命令。此外，主機設(shè)備150所發(fā)布的編程命令可以包括分組信息，其命令快閃存儲器控制器Iio將最小數(shù)量的分式編程命令分組在一起用于在快閃存儲器器件120A中執(zhí)行，例如，用以防止在命令隊列112中的已分組分式編程命令之間插入居中非編程命令。分 式編程命令的分組可以確保在編程操作正在進行的同時，在對陣列140的其他存儲器單 元執(zhí)行非編程命令之前以預(yù)定的最低量對針對編程操作而被尋址的存儲器單元進行編程。在以下關(guān)于圖2A-圖2B的說明性流程圖描述了快閃存儲器器件120A的一個示 例性操作。首先，主機設(shè)備150發(fā)布編程命令，該編程命令向快閃存儲器控制器110提供 編程數(shù)據(jù)和地址信息(步驟201)。作為響應(yīng)，快閃存儲器控制器110創(chuàng)建多個分式編程 命令(步驟202)。如上所述，每個獨立的分式編程命令的執(zhí)行向存儲器陣列140中的被 尋址的存儲器單元應(yīng)用單一編程脈沖，其中每個編程脈沖的持續(xù)時間代表對陣列的存儲 器單元進行編程通常所需的總時間的一部分。然后，以期望的執(zhí)行順序?qū)⒎质骄幊堂?儲存在命令隊列112中，并且將要被編程的存儲器單元的地址儲存在編程地址寄存器113 中(步驟203)。例如，圖3A描繪了儲存于命令隊列112的相應(yīng)位置112(l)-112(n)中 的多個分式編程命令301 (1) -301 (η)。如在步驟204中所測試的，如果快閃存儲器控制器110從主機設(shè)備150接收到 另一介于中間的非編程命令(例如，讀取命令或擦除命令)，那么其控制電路111將儲存 于編程地址寄存器113中的編程地址與相關(guān)于非編程命令的地址進行比較(步驟205a)。 如在步驟205b中所測試的，如果沒有匹配——這指示出當(dāng)前未對非編程命令所尋址的存 儲器頁面進行編程，那么控制電路111選擇性地將另一命令插入到命令隊列112中(步驟 205c)。舉一例而言，圖3B描繪了插入在命令隊列112的頂部、在所有分式編程命令 301(1)-301 (η)之前的非編程命令302。舉另一例而言，圖3C描繪了插入在命令隊列112 中的第一分式編程命令301(1)與第二分式編程命令301 (2)之間的非編程命令302。如上 所述，對于一些實施方式，快閃存儲器控制器110可被配置用以選擇性地將非編程命令 插入在命令隊列112中的任何位置上(例如，如圖3C中所示)；而對于其他實施方式， 快閃存儲器控制器110可被配置用以將非編程命令插入在命令隊列112的頂部(例如，如 圖3Β中所示)。反之，如在205b中所測試的，如果存在與儲存于編程地址寄存器113中的編程 地址的匹配——這指示出當(dāng)前正對非編程命令所尋址的存儲器頁面進行編程，那么控制 電路111 “擱置”沖突的非編程命令直至對被尋址的存儲器頁面進行的編程操作完成(步 驟205d)。對于一些實施方式，控制電路111可以包括緩沖器(為簡單起見而未示出)用 以擱置沖突的非編程命令。對于一個實施方式，可以在編程操作正在進行的同時，暫時 地儲存正在存儲器單元中進行編程的數(shù)據(jù)的副本用于訪問。此后，控制電路111可以定期地輪詢編程地址寄存器113，以確定對被尋址的存 儲器頁面進行的編程操作是否已經(jīng)完成(步驟205a)。如果編程操作已經(jīng)完成，那么控制 電路111可以將非編程命令插入到命令隊列112中(步驟205c)。否則，控制電路111繼 續(xù)擱置沖突的非編程命令(步驟205d)。備選地，編程地址寄存器113可以在對被尋址的 存儲器頁面進行的編程操作完成時，向控制電路111發(fā)送完成標(biāo)記。然后，快閃存儲器控制器110將儲存在命令隊列112的頂部的命令轉(zhuǎn)發(fā)給快閃存儲器器件120A(步驟206)。如在步驟207中所測試的，如果接收到的命令為分式編程命 令，那么存儲器器件的控制電路130執(zhí)行該分式編程命令以應(yīng)用單一編程脈沖來逐步地 將數(shù)據(jù)編程到陣列140的被尋址的存儲器單元中(步驟208)，并于隨后驗證編程數(shù)據(jù)(步 驟209)。然后，快閃存儲器器件120A生成指示出驗證操作結(jié)果的驗證數(shù)據(jù)(步驟210)。對于一些實施方式，快閃存儲器器件120A生成附加狀態(tài)信息，所述附加狀態(tài)信 息指示出編程操作的進展(例如，有哪些存儲器單元已被完全編程、有哪些存儲器單元 還未被完全編程、有多少編程脈沖已被應(yīng)用到存儲器單元，等等)。如上所述，驗證數(shù)據(jù) 和/或狀態(tài)信息可以儲存在快閃存儲器器件的狀態(tài)寄存器131中。另外，對于一些實施 方式，驗證數(shù)據(jù)可以由快閃存儲器控制器110用以從命令隊列112清除相應(yīng)的分式編程命 令，并且用以從編程地址寄存器113清除編程地址。并且，對于一些實施方式，快閃存儲器器件120A可被配置用以在每個命令在其 存儲器陣列140中執(zhí)行期間斷言忙碌信號，并且用以在命令完成后斷言就緒信號。對于 這樣的實施方式，斷言的忙碌信號可以命令快閃存儲器控制器110勿向快閃存儲器120A 發(fā)送附加命令，而斷言的就緒信號可以提示快閃存儲器控制器110快閃存儲器器件120A 已準(zhǔn)備好接受附加命令。 如在步驟211中所測試的，如果驗證數(shù)據(jù)指示出被尋址的存儲器單元中的一個 或多個存儲器單元未被完全編程，那么處理過程在步驟204中繼續(xù)。對于一些實施方 式，快閃存儲器器件120A可以對致使快閃存儲器控制器110向快閃存儲器器件120A發(fā) 送下一分式編程命令的驗證信號進行去斷言。對于其他實施方式，快閃存儲器控制器110 可以從快閃存儲器器件120A讀取驗證數(shù)據(jù)。否則，如果驗證數(shù)據(jù)指示出陣列140中由 編程命令所尋址的所有存儲器單元都已被正確編程，那么就將相關(guān)于編程操作的任何其 余分式編程命令從命令隊列112清除，并且將相應(yīng)的編程地址從編程地址寄存器113清除 (步驟212)。如在步驟207中所測試的，如果接收自快閃存儲器控制器110的命令為非編程命 令，那么快閃存儲器器件120A執(zhí)行該非編程命令(步驟213)，該非編程命令被從命令隊 列112清除(步驟214)，而處理過程在步驟204中繼續(xù)。例如，如果非編程命令為讀取 命令，那么快閃存儲器器件120A執(zhí)行該讀取命令，以從陣列140中由該讀取命令所尋址 的存儲器單元讀取數(shù)據(jù)，向快閃存儲器控制器110提供讀取的數(shù)據(jù)，并于此后準(zhǔn)備好接 受來自命令隊列112的下一命令。對于其他實施方式，快閃存儲器控制器110響應(yīng)于接收自主機設(shè)備150的編程命 令而生成僅一個分式編程命令，并且可以在需要附加的編程脈沖來正確地編程被尋址的 存儲器單元時選擇性地創(chuàng)建并向快閃存儲器器件120A發(fā)送附加分式編程命令，在這種情 況下可以摒棄步驟212。對于以上所述的示例性實施方式，每個分式編程命令都命令快閃存儲器器件 120A應(yīng)用單個編程脈沖以用編程數(shù)據(jù)來逐步地對陣列140中被尋址的存儲器單元進行編 程，并且還命令快閃存儲器器件執(zhí)行驗證操作，該驗證操作將儲存在正被編程的存儲器 單元中的數(shù)據(jù)與原始編程數(shù)據(jù)進行比較以確定是否有任何被尋址的存儲器單元需要附加 的編程脈沖。對于其他實施方式，由快閃存儲器控制器110響應(yīng)于接收自主機設(shè)備150 的編程命令而生成的每個分式編程命令可以命令快閃存儲器器件120A只向被尋址的存儲器單元應(yīng)用編程脈沖。對于這樣的其他實施方式，快閃存儲器控制器110可被配置用以 生成相關(guān)于各分式編程命令的單獨的驗證命令，其中每個驗證命令都命令快閃存儲器器 件120A對由相應(yīng)的分式編程命令編程到被尋址的存儲器單元中的數(shù)據(jù)進行驗證。驗證命 令可以與分式編程命令一同儲存在命令隊列112中。 例如，圖4A描繪了儲存多個分式編程脈沖命令401(1)-401 (η)以及相應(yīng)的多個 單獨的驗證明令402(1)-402 (η)在命令隊列112中，其中每個分式編程脈沖命令401的執(zhí) 行向被尋址用于編程操作的存儲器單元應(yīng)用編程脈沖，而每個驗證命令402的執(zhí)行則對 相應(yīng)的分式編程脈沖命令401的結(jié)果進行驗證。圖4Β示例說明了非編程命令302在命 令隊列112中第一對分式編程脈沖和驗證命令401(1)-402(1)與第二對分式編程脈沖和 驗證命令401 (2)-402 (2)之間的插入。盡管可以將非編程命令302插入在編程脈沖命令 401與其相應(yīng)的驗證命令402之間，但驗證命令本身及在本質(zhì)上一般并不非常費時，并且 在允許交叉的命令之前完成單個的PV周期(包括驗證)可能在架構(gòu)上是優(yōu)選的。對于其他實施方式，主機設(shè)備150和/或由主機設(shè)備150所執(zhí)行的軟件可被配 置用以生成相關(guān)于編程操作的分式編程命令；在命令隊列中排列分式編程命令；并且 (例如，經(jīng)由快閃存儲器控制器110)以流水線的方式向快閃存儲器器件120Α選擇性地發(fā) 送分式編程命令。對于這樣的實施方式，主機設(shè)備150和/或由主機設(shè)備150所執(zhí)行的 軟件可被配置用以例如將諸如讀取命令之類的非編程命令選擇性地插入到命令隊列中的 任何位置中，從而使非編程命令在編程操作期間可以在快閃存儲器器件120Α中執(zhí)行，而 不中斷任何與編程相關(guān)的命令的執(zhí)行。對于另一實施方式，快閃存儲器器件120Α可被配置用以響應(yīng)于由主機設(shè)備150 所發(fā)布的編程命令而生成分式編程命令。例如，圖IB示出了依據(jù)其他實施方式的包括 有快閃存儲器控制器110和快閃存儲器器件120Β的存儲器系統(tǒng)100Β?？扉W存儲器器件 120Β類似于快閃存儲器120Α，區(qū)別只在于快閃存儲器器件120Β的控制電路130包括命 令隊列132和編程地址寄存器133。圖IB的命令隊列132和編程地址寄存器133相應(yīng)地 類似于圖IA的命令隊列112和編程地址寄存器113。對于圖IB的實施方式，存儲器器 件的控制電路130(例如，經(jīng)由快閃存儲器控制器110)接收主機設(shè)備150所發(fā)布的編程命 令，并響應(yīng)于此而生成分式編程命令?？扉W存儲器控制器可以將分式命令排列在命令隊 列132中，并且根據(jù)需要將這些命令轉(zhuǎn)發(fā)給存儲器陣列140，以使用與以上關(guān)于圖IA所 述的方式相類似的方式來應(yīng)用相應(yīng)的編程脈沖。因此，對于圖IB的實施方式，快閃存儲 器器件的控制電路130控制用于存儲器陣列140的分式編程命令的生成、規(guī)劃和執(zhí)行。以上關(guān)于圖IA-圖IB所述的快閃存儲器器件的實施方式被配置用以執(zhí)行共同 實施對陣列140的存儲器單元的編程操作的多個獨立的分式編程命令。對于其他實施方 式，快閃存儲器器件可以包括能夠以常規(guī)方式(例如，通過向由編程命令所尋址的存儲 器單元應(yīng)用一系列連續(xù)的PV周期)來執(zhí)行由主機設(shè)備150所發(fā)布的編程命令的附加電 路。例如，圖IC示出了包括有快閃存儲器控制器110和快閃存儲器器件120C的存儲器 系統(tǒng)100C?？扉W存儲器器件120C包括控制電路160和模式寄存器170?？梢詾槿魏魏?適的存儲元件的模式寄存器170耦合到控制電路160并且可被配置用以儲存編程模式數(shù) 據(jù)?？刂齐娐?60包括圖IB的控制電路130的所有元件，并且還包括眾所周知的次序邏 輯161，該次序邏輯161允許快閃存儲器器件120C以常規(guī)方式接收和執(zhí)行(例如，經(jīng)由快閃存儲器控制 器110從主機設(shè)備150接收的)編程命令。編程模式數(shù)據(jù)可以由主機設(shè) 備150、由快閃存儲器控制器110，或者由任何其他合適的電路所生成。模式數(shù)據(jù)用于指 示快閃存儲器器件120C是執(zhí)行接收自快閃存儲器控制器110的分式編程命令、響應(yīng)于接 收自快閃存儲器控制器110的編程命令而創(chuàng)建并執(zhí)行分式編程命令；還是響應(yīng)于接收自 快閃存儲器控制器110的編程命令而實施常規(guī)編程操作。對于一些實施方式，模式數(shù)據(jù) 是經(jīng)由控制引腳122提供給快閃存儲器器件120C的，并且儲存在模式寄存器170中(如 圖IC中所示)。對于其他實施方式，可以使用專用的引腳(為簡單起見而未示出)或者 其他合適的電路將模式數(shù)據(jù)提供給模式寄存器170并存儲于其中。更具體而言，當(dāng)編程模式數(shù)據(jù)被設(shè)置成第一狀態(tài)以指示第一分式編程模式時， 控制電路160被配置用以接收來自快閃存儲器控制器110的分式編程命令?？刂齐娐防?使用以上關(guān)于圖IA所述的方式，響應(yīng)性地向陣列140的被尋址的存儲器單元應(yīng)用單個編 程脈沖并且執(zhí)行相應(yīng)的驗證操作。在執(zhí)行分式編程命令之后，快閃存儲器器件120C向快 閃存儲器控制器110提供驗證信號，該驗證信號指示出是否需要附加的分式編程命令。 編程模式數(shù)據(jù)的第一狀態(tài)還可以用于禁用快閃存儲器器件的命令隊列132、編程地址寄存 器133以及次序邏輯161。當(dāng)編程模式數(shù)據(jù)被設(shè)置成第二狀態(tài)以指示第二分式編程模式時，控制電路160 被配置用以接收來自快閃存儲器控制器110的常規(guī)編程命令。作為響應(yīng)，控制電路160 生成一個或多個可獨立執(zhí)行的分式編程命令，所述可獨立執(zhí)行的分式編程命令可以例如 用以上關(guān)于圖IB所述的方式在存儲器器件的命令隊列132中排列并且被選擇性地提供給 存儲器陣列140用于在其中執(zhí)行。編程模式數(shù)據(jù)的第二狀態(tài)還可以用于啟用存儲器器件 的命令隊列132和編程地址寄存器133，以及用于禁用其次序邏輯161。當(dāng)編程模式數(shù)據(jù)被設(shè)置成第三狀態(tài)以指示常規(guī)編程模式時，控制電路160被配 置用以接收來自快閃存儲器控制器110的常規(guī)編程命令，并且作為響應(yīng)而命令次序邏輯 161啟動一系列PV周期以根據(jù)眾所周知的技術(shù)對陣列140的被尋址的存儲器單元進行編 程，在此期間整個存儲器陣列140通常是不可用的。編程模式數(shù)據(jù)的第三狀態(tài)還可以用 于禁用快閃存儲器器件的命令隊列132和編程地址寄存器133，以及用于啟用其次序邏輯 161。以這種方式，圖IC的快閃存儲器器件120C可以使用依據(jù)當(dāng)前實施方式的分式 編程命令或者使用常規(guī)編程技術(shù)來執(zhí)行編程操作，從而使允許閃存儲器器件120C在常規(guī) 存儲器系統(tǒng)中或者在依據(jù)當(dāng)前實施方式配置的存儲器系統(tǒng)中采用。另外，對于其他實施方式，可以將模式存儲器170和相關(guān)的控制電路添加到圖 IA的快閃存儲器器件120A，從而使快閃存儲器器件120A可以(例如，根據(jù)編程模式數(shù) 據(jù)的狀態(tài))執(zhí)行接收自快閃存儲器控制器110的分式編程命令，或者響應(yīng)于接收自快閃存 儲器控制器110的常規(guī)編程命令而執(zhí)行常規(guī)編程操作。圖5示出了作為圖IA的快閃存儲器器件120A的一個實施方式的快閃存儲器器 件500的功能框圖。存儲器器件500包括I/O控制電路510、控制寄存器電路520、命令 接口邏輯530、編程與擦除控制器540、陣列控制邏輯550、高電壓電路560、數(shù)據(jù)緩沖器 570以及存儲器陣列580。I/O控制電路510、控制寄存器電路520、命令接口邏輯530、 編程與擦除控制器540、陣列控制邏輯550、高電壓電路560以及數(shù)據(jù)緩沖器570共同形成圖IA的控制電路130的一個實施方式，而存儲器陣列580則形成圖IA的存儲器陣列 140的一個實施方式。I/O控制電路510耦合到存儲器器件的I/O引腳，經(jīng)由控制線511-513耦合到控 制寄存器電路520，并且經(jīng)由數(shù)據(jù)線514耦合到數(shù)據(jù)緩沖器570。眾所周知的I/O控制電 路510經(jīng)由I/O引腳接收要被編程到存儲器陣列580中的數(shù)據(jù)，并且將讀取自存儲器陣列 580的數(shù)據(jù)提供給I/O引腳?？刂萍拇嫫麟娐?20包括地址寄存器521、狀態(tài)寄存器522 以及命令寄存器523。地址寄存器521耦合到存儲器陣列580，狀態(tài)寄存器522耦合到命 令接口邏輯530，并且命令寄存器523耦合到命令接口邏輯530。存儲器陣列580包括非易失性存儲器單元(為簡單起見而未示出)的陣列581、 行解碼器582以及頁面緩沖器584。包含于陣列581中的存儲器單元可以是任何合適的非 易失性存儲器單元，如例如那些使用浮柵晶體管形成的存儲器單元等。行解碼器582 響應(yīng)于地址寄存器521所提供的地址信息來選擇存儲器單元的用于陣列操作(例如，編程 和讀取操作)的行。頁面緩沖器584儲存在編程操作期間要被編程到存儲器陣列581中 的數(shù)據(jù)，并且儲存在讀取操作期間從存儲器陣列581讀取的數(shù)據(jù)。命令接口邏輯530耦合到器件控制引腳，并且還耦合到狀態(tài)寄存器522、耦合到 編程與擦除控制器540、耦合到陣列控制邏輯550、耦合到數(shù)據(jù)緩沖器570，并且耦合到 頁面緩沖器584。在操作中，命令接口邏輯530接收來自快閃存儲器控制器110的分式編 程命令(另見圖1A)，并且響應(yīng)于其而向陣列控制邏輯550、向編程與擦除控制器540提 供控制信號。命令接口邏輯530還響應(yīng)性地提供在生成并向存儲器單元陣列581應(yīng)用編 程脈沖的數(shù)據(jù)緩沖器570上的控制。對于其他實施方式，命令接口邏輯530包括或相關(guān) 于命令隊列132 (未在圖5中示出)，并且被配置用以響應(yīng)于接收自快閃存儲器控制器110 的編程命令而創(chuàng)建多個分式編程命令。 編程與擦除控制器540包括用于接收來自命令接口邏輯530的控制信號的輸入， 并且包括用于向陣列控制邏輯550提供控制信號的輸出。陣列控制邏輯550接收來自命 令接口邏輯530的命令以及來自編程與擦除控制器540的控制信號，并包括耦合到HV電 路560、耦合到行解碼器582并且耦合到頁面緩沖器584的輸出。HV電路560包括耦合到陣列控制邏輯550的輸入，并且包括耦合到存儲器陣列 單元581并且耦合到行解碼器582的輸出。HV電路560響應(yīng)于陣列控制邏輯550所提供 的控制信號，在編程與擦除操作期間向存儲器陣列580提供高電壓信號。數(shù)據(jù)緩沖器570耦合到命令接口邏輯530并且耦合到I/O控制電路510。在操 作中，數(shù)據(jù)緩沖器570接收來自命令接口邏輯530的控制信號，并且在編程操作期間接收 來自I/O控制電路510的數(shù)據(jù)或者在讀取操作期間向I/O控制電路510提供讀取自存儲器 陣列580的數(shù)據(jù)。數(shù)據(jù)緩沖器570例如用于在編程和讀取操作期間對數(shù)據(jù)進行緩沖，因 為連接在快閃存儲器控制器110與I/O控制電路510之間的數(shù)據(jù)總線的寬度通常遠(yuǎn)小于陣 列581中的存儲器頁面的寬度。例如，在一些實施方式中，存儲器器件500 —次只能夠 從快閃存儲器控制器110接收一個字節(jié)(例如，八個數(shù)據(jù)位元)，而頁面緩沖器584可以 被用作緩存，以積累用于關(guān)于存儲器陣列581的同時頁面尺寸編程或讀取操作的數(shù)據(jù)。圖6示出了在其內(nèi)可以采用當(dāng)前實施方式的示例性計算機系統(tǒng)600。系統(tǒng)600 包括中央處理單元(CPU)611、主機控制器612、I/O控制器613、DRAM 620、I/O設(shè)備630、快閃存儲器控制器110以及快閃存儲器器件120。CPU 611經(jīng)由眾所周知的總線連 接到主機控制器612和I/O控制器613。CPU 611,主機控制器612以及I/O控制器613 是眾所周知的，并且共同形成作為圖IA-圖IC的主機設(shè)備150的一個實施方式的主機設(shè) 備610。對于一些實施方式，CPU 611和主機控制器612可以形成于同一芯片上。對于 其他實施方式，CPU611、主機控制器612以及I/O控制器613可以形成在同一芯片上。I/O控制器613耦合到I/O設(shè)備630，后者潛在地包 括諸如例如監(jiān)視器、鍵 盤、鼠標(biāo)以及其他I/O設(shè)備或電路之類的眾所周知的組件。主機控制器612可以耦合到 用作計算機系統(tǒng)600的主存儲器的DRAM系統(tǒng)620，并且可以經(jīng)由快閃存儲器控制器110 耦合到快閃存儲器器件120。對于其他實施方式，可以將快閃存儲器控制器110連接到 I/O控制器613而不是主機控制器612。快閃存儲器器件120也可以起到圖6中所示的示 例性計算機系統(tǒng)的主存儲器的作用。對于其他實施方式，可以摒棄DRAM620，并且可以 將快閃存儲器器件120用作主要的主存儲器組件。相比于常規(guī)快閃存儲器系統(tǒng)，采用快閃存儲器控制器110和快閃存儲器器件120 的當(dāng)前實施方式在計算機系統(tǒng)600中作為主存儲器具有幾個優(yōu)點。首先，通過使用多個 可獨立執(zhí)行的分式編程命令對快閃存儲器器件120進行編程，快閃存儲器控制器110可以 在編程操作期間為了其他操作(例如，讀取操作)而訪問快閃存儲器器件120。更具體而 言，由于每個分式編程命令可被配置成以明顯地比完全編程存儲器單元所需的編程脈沖 的總持續(xù)時間更短的持續(xù)時間向被尋址的存儲器單元應(yīng)用單個的編程脈沖，所以分式編 程命令需要的時間明顯少于全PV周期序列。作為結(jié)果，在對存儲器陣列的被尋址的部分 進行編程操作期間，快閃存儲器控制器110可以通過在發(fā)布任何更多的相關(guān)于編程操作 的分式編程命令之前發(fā)布適當(dāng)?shù)拿?例如，訪問存儲器陣列的其他部分的命令)而快速 地訪問存儲器陣列的其他部分。其次，由于快閃存儲器控制器110在編程操作期間對個 體編程脈沖在存儲器單元的應(yīng)用進行計劃，所以快閃存儲器控制器110知曉編程操作的 進度，并因此也能夠以高效的方式對其他非編程命令在存儲器器件120中的執(zhí)行進行計 劃。這與在其中快閃存儲器控制器放棄對快閃存儲器器件進行的編程操作的控制且在此 期間其任何存儲器單元通常對于其他操作都不可用的常規(guī)快閃存儲器系統(tǒng)形成對比。在以上描述中闡述了眾多具體細(xì)節(jié)，如具體例子、組件、電路以及處理過程 等，以提供對目前實施方式的深入理解。然而，本領(lǐng)域中的技術(shù)人員將會清楚，并不需 要采用這些具體細(xì)節(jié)來實踐目前實施方式。在其他情況中，沒有詳細(xì)描述眾所周知的組 件或方法，以避免不必要地模糊目前實施方式。因此，盡管在上文中是以交叉非編程操 作與快閃存儲器器件的PV周期為背景而描述的，但目前實施方式同樣適用于利用增量編 程技術(shù)的任何類型的存儲器器件。
權(quán)利要求
1.一種存儲器系統(tǒng)，其包括存儲器器件，所述存儲器器件包括非易失性存儲器單元的陣列；以及存儲器控制器，所述存儲器控制器包括用以接收為了編程操作而尋址若干所述存 儲器單元的編程命令的第一端口，具有經(jīng)由命令流水線耦合到所述存儲器器件的第二端 口，并且被配置用以響應(yīng)于所述編程命令而創(chuàng)建多個獨立的分式編程命令，其中每個分 式編程命令的執(zhí)行逐步地用編程數(shù)據(jù)對所述被尋址的存儲器單元進行編程。
2.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中每個分式編程命令向選定的存儲器單元應(yīng)用單 個編程脈沖，并且其中各編程脈沖的持續(xù)時間是用編程數(shù)據(jù)對所述存儲器單元進行編程 所需的總編程時間的選定的一部分。
3.根據(jù)權(quán)利要求2的存儲器系統(tǒng)，其中所述編程命令包括脈沖寬度值，該脈沖寬度值 確定出與所述分式編程命令中的每一個相關(guān)的所述編程脈沖的持續(xù)時間。
4.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中所述編程命令包括限值，所述限值指定由所述 存儲器控制器所創(chuàng)建的分式編程命令的最大數(shù)量。
5.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中各分式編程命令的執(zhí)行還驗證所述編程數(shù)據(jù)。
6.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中所述存儲器控制器還被配置用以選擇性地向所 述命令流水線中的選定數(shù)量的所述分式編程命令前插入非編程命令。
7.根據(jù)權(quán)利要求6的存儲器系統(tǒng)，其中所述非編程命令在所述編程操作正在進行的同 時在所述存儲器器件中執(zhí)行，而不中斷任何所述分式編程命令的執(zhí)行。
8.根據(jù)權(quán)利要求6的存儲器系統(tǒng)，其中所述非編程命令包括讀取命令。
9.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其中所述存儲器控制器還包括命令隊列，其用于儲存多個分式編程命令。
10.根據(jù)權(quán)利要求9的存儲器系統(tǒng)，其中所述存儲器控制器被配置用以選擇性地在先 前排列在所述命令隊列中的選定數(shù)量的所述分式編程命令之前插入非編程命令。
11.根據(jù)權(quán)利要求10的存儲器系統(tǒng)，其中所述存儲器控制器還包括編程地址寄存器，其用于存儲在所述編程操作期間被編程的存儲器單元的地址；以及控制電路，其用于將相關(guān)于所述非編程命令的地址與存儲在所述編程地址寄存器中 的編程地址進行比較，其中所述控制電路響應(yīng)于所述比較而選擇性地將所述非編程命令 轉(zhuǎn)發(fā)到所述命令隊列。
12.根據(jù)權(quán)利要求11的存儲器系統(tǒng)，其中所述控制電路在相關(guān)于所述非編程命令的所 述地址不與儲存在所述編程地址寄存器中的任何所述編程地址相匹配時將所述非編程命 令轉(zhuǎn)發(fā)到所述命令隊列。
13.根據(jù)權(quán)利要求1的存儲器系統(tǒng)，其還包括模式寄存器，其用于儲存指示出編程模式的模式數(shù)據(jù)。
14.根據(jù)權(quán)利要求13的存儲器系統(tǒng)，其中所述存儲器控制器在所述模式數(shù)據(jù)處于第一 狀態(tài)中時響應(yīng)于所述編程命令而生成所述分式編程命令，并且在所述模式數(shù)據(jù)處于第二 狀態(tài)中時響應(yīng)于所述編程命令而啟動編程-驗證周期序列。
15.一種用于將數(shù)據(jù)編程到包括有存儲器單元陣列的存儲器器件中的方法，所述方法 包括接收為了編程操作而尋址若干所述存儲器單元以在其中編程數(shù)據(jù)的編程命令； 響應(yīng)于所述編程命令而創(chuàng)建多個獨立的分式編程命令；并且 選擇性地將所述分式編程命令轉(zhuǎn)發(fā)到所述存儲器器件用于執(zhí)行，其中各分式編程命 令的執(zhí)行逐步地用所述編程數(shù)據(jù)來編程所述被尋址的存儲器單元。
16.根據(jù)權(quán)利要求15的方法，其還包括 將所述分式編程命令排列在命令隊列中。
17.根據(jù)權(quán)利要求16的方法，其還包括 接收非編程命令；選擇性地將所述非編程命令插入到所述命令隊列中選定數(shù)量的所述分式編程命令之 前；并且在執(zhí)行選定數(shù)量的分式編程命令之前在所述存儲器器件中執(zhí)行所述非編程命令。
18.根據(jù)權(quán)利要求17的方法，其中選擇性地插入包括將所述編程命令所識別的所述編程地址儲存在編程地址寄存器中； 將相關(guān)于所述非編程命令的地址與儲存在所述編程地址寄存器中的所述編程地址進 行比較，并且當(dāng)相關(guān)于所述非編程命令的所述地址不與任何所述編程地址相匹配時將所述非編程 命令排列在所述命令隊列中。
19.根據(jù)權(quán)利要求18的方法，其中所述相應(yīng)的分式編程命令還執(zhí)行驗證操作以生成指 示出所述被尋址的存儲器單元是否已被正確編程的驗證數(shù)據(jù)。
20.根據(jù)權(quán)利要求19的方法，其還包括如果所述驗證數(shù)據(jù)指示出所有所述被尋址的存儲器單元都已被正確編程，則從所述 編程地址寄存器清除所述相應(yīng)的編程地址；并且如果所述驗證數(shù)據(jù)識別出所述被尋址的存儲器單元中的一些未被完全編程，則將下 一分式編程命令發(fā)送到所述陣列以對所述識別的存儲器單元進行進一步的編程。
21.根據(jù)權(quán)利要求15的方法，其還包括 接收非編程命令；并且在所述編程操作正在進行的同時選擇性地將所述非編程命令轉(zhuǎn)發(fā)到所述存儲器器件 用于執(zhí)行，而不中斷任何所述分式編程命令的執(zhí)行。
22.根據(jù)權(quán)利要求21的方法，其中所述選擇性轉(zhuǎn)發(fā)包括將相關(guān)于所述非編程命令的地址與由所述編程命令所識別的所述編程地址進行比 較；并且當(dāng)相關(guān)于所述非編程命令的所述地址不與所述編程地址相匹配時立即將所述非編程 命令轉(zhuǎn)發(fā)到所述存儲器器件。
23.根據(jù)權(quán)利要求15的方法，其中每個分式編程命令向選定的存儲器單元應(yīng)用單個編 程脈沖，并且其中各編程脈沖的持續(xù)時間是所述編程操作的總時間的選定的一部分。
24.根據(jù)權(quán)利要求23的方法，其還包括 與所述編程命令一同提供脈沖寬度值；并且響應(yīng)于所述脈沖寬度值而選擇性地調(diào)節(jié)相關(guān)于各分式編程命令的所述編程脈沖的持 續(xù)時間。
25.根據(jù)權(quán)利要求15的方法，其還包括與所述編程命令一同提供限值；并且響應(yīng)于所述限值而限制在所述存儲器器件中執(zhí)行的分式編程命令的數(shù)量。
26.根據(jù)權(quán)利要求15的方法，其還包括，對于各分式編程命令生成指示出所述相應(yīng)的分式編程命令是否完全地將所述編程數(shù)據(jù)編程到了所述被尋 址的存儲器單元之中的驗證數(shù)據(jù)；并且響應(yīng)于所述驗證數(shù)據(jù)而在所述存儲器器件中選擇性地執(zhí)行下一分式編程命令。
27.一種快閃存儲器器件，其包括非易失性存儲器單元的陣列；以及控制電路，其具有用以接收為了編程操作而尋址若干所述存儲器單元的編程命令的 第一端口，具有經(jīng)由命令流水線耦合到所述存儲器單元的陣列的第二端口，并且被配置 用以響應(yīng)于所述編程命令而創(chuàng)建多個獨立的分式編程命令，其中每個分式編程命令的執(zhí) 行逐步地用編程數(shù)據(jù)來對被尋址的存儲器單元進行編程。
28.根據(jù)權(quán)利要求27的存儲器器件，其中每個分式編程命令向選定的存儲器單元應(yīng)用 單個編程脈沖，并且其中各編程脈沖的持續(xù)時間是用所述編程數(shù)據(jù)編程所述存儲器單元 所需的總編程時間的選定的一部分。
29.根據(jù)權(quán)利要求28的存儲器器件，其中所述編程命令包括脈沖寬度值，所述脈沖 寬度值確定相關(guān)于所述分式編程命令中的每一個分式編程命令的所述編程脈沖的持續(xù)時 間。
30.根據(jù)權(quán)利要求27的存儲器器件，其中所述編程命令包括限值，所述限值指定所述 分式編程命令的最大數(shù)量。
31.根據(jù)權(quán)利要求27的存儲器器件，其中每個分式編程命令的執(zhí)行還驗證所述編程數(shù)據(jù)。
32.根據(jù)權(quán)利要求27的存儲器器件，其中所述控制電路還被配置用以在所述命令流水 線中選定數(shù)量的所述分式編程命令之前插入非編程命令。
33.根據(jù)權(quán)利要求32的存儲器器件，其中所述非編程命令在所述編程操作正在進行的 同時在所述陣列中執(zhí)行，而不中斷任何所述分式編程命令的執(zhí)行。
34.根據(jù)權(quán)利要求27的存儲器器件，其還包括命令隊列，其用于儲存所述多個分式編程命令。
35.根據(jù)權(quán)利要求34的存儲器器件，其中所述控制電路被配置用以在先前排列于所述 命令隊列中的選定數(shù)量的所述分式編程命令前選擇性地插入非編程命令。
36.根據(jù)權(quán)利要求35的存儲器器件，其中所述控制電路還包括編程地址寄存器，其用于儲存由所述編程命令所尋址的所述存儲器單元地址，其中 所述控制電路響應(yīng)于相關(guān)于所述非編程命令的地址與儲存在所述編程地址寄存器中的編 程地址之間的比較而選擇性地將所述非編程命令轉(zhuǎn)發(fā)到所述命令隊列。
37.根據(jù)權(quán)利要求36的存儲器器件，其中所述控制電路在相關(guān)于所述非編程命令的所 述地址不與任何儲存在所述編程地址寄存器中的所述編程地址相匹配時將所述非編程命 令排列在所述命令隊列中。
38.根據(jù)權(quán)利要求27的存儲器器件，其還包括模式寄存器，其用于儲存指示出編程模式的模式數(shù)據(jù)。
39.根據(jù)權(quán)利要求38的存儲器器件，其中所述控制電路在所述模式數(shù)據(jù)處于第一狀態(tài) 中時響應(yīng)于所述編程命令而生成所述分式編程命令，并且在所述模式數(shù)據(jù)處于第二狀態(tài) 中時執(zhí)行接收自外部源的分式編程命令。
40.根據(jù)權(quán)利要求39的存儲器器件，其中所述控制電路在所述模式數(shù)據(jù)處于第三狀態(tài) 中時響應(yīng)于所述編程命令而啟動編程-驗證周期序列。
41.一種用于將數(shù)據(jù)編程到具有存儲器單元陣列的存儲器器件之中的系統(tǒng)，其包括用于接收為了編程操作而尋址若干所述存儲器單元用以在其中編程數(shù)據(jù)的編程命令的裝置；用于響應(yīng)于所述編程命令而創(chuàng)建多個獨立的分式編程命令的裝置；用于將所述分式編程命令選擇性地轉(zhuǎn)發(fā)到所述存儲器器件用于執(zhí)行的裝置，其中每 個分式編程命令的執(zhí)行逐步地用所述編程數(shù)據(jù)來編程所述被尋址的存儲器單元。
42.根據(jù)權(quán)利要求41的系統(tǒng)，其中每個分式編程命令向選定的存儲器單元應(yīng)用單個編 程脈沖，并且其中各編程脈沖的持續(xù)時間為用所述編程數(shù)據(jù)來編程所述存儲器單元所需 的總編程時間的選定的一部分。
43.根據(jù)權(quán)利要求41的系統(tǒng)，其還包括用于接收非編程命令的裝置；以及用于在所述編程操作正在進行的同時在所述存儲器器件中選擇性地執(zhí)行所述非編程 命令而不中斷任何所述分式編程命令的執(zhí)行的裝置。
44.根據(jù)權(quán)利要求41的系統(tǒng)，其中所述用于選擇性執(zhí)行的裝置還包括用于將相關(guān)于所述非編程命令的地址與由所述編程命令所識別的所述編程地址進行 比較的裝置；以及用于在相關(guān)于所述非編程命令的所述地址不與所述編程地址相匹配時立即將所述非 編程命令轉(zhuǎn)發(fā)到所述存儲器器件用于在其中執(zhí)行的裝置。
45.—種存儲器器件，其包括非易失性存儲器單元陣列；以及控制電路，其包括用以接收尋址若干所述存儲器單元用于編程操作的編程命令的第 一端口，具有經(jīng)由編程流水線耦合到所述陣列的第二端口，并且其被配置用以響應(yīng)于所 述編程命令而向所述陣列發(fā)布可獨立執(zhí)行的分式編程命令，其中所述分式編程命令的執(zhí) 行逐步地用編程數(shù)據(jù)來編程所述尋址的存儲器單元。
46.根據(jù)權(quán)利要求45的存儲器器件，其中每個分式編程命令向選定的存儲器單元應(yīng)用 單個編程脈沖，并且其中所述編程脈沖的持續(xù)時間為用所述編程數(shù)據(jù)來編程所述存儲器 單元所需的總編程時間的選定的一部分。
47.根據(jù)權(quán)利要求46的存儲器器件，其中所述編程命令包括脈沖寬度值，所述脈沖寬 度值確定與所述分式編程命令中的每個分式編程命令相關(guān)的所述編程脈沖的持續(xù)時間。
48.根據(jù)權(quán)利要求45的存儲器器件，其中所述分式編程命令的執(zhí)行還執(zhí)行驗證操作， 所述驗證操作生成指示出所述分式編程命令是否已完全地編程了所述被尋址的存儲器單 元的驗證數(shù)據(jù)。
49.根據(jù)權(quán)利要求48的存儲器器件，其中所述控制電路還被配置用以響應(yīng)于所述驗證數(shù)據(jù)而在所述陣列中選擇性地執(zhí)行下一分式編程命令，以進一步用所述編程數(shù)據(jù)來逐步 地編程所述被尋址的存儲器單元。
50.—種計算機可讀介質(zhì)，其具有實施于其中的包括對裝置的描述的信息，所述信息 包括如下設(shè)備的描述非易失性存儲器單元陣列；以及控制電路，其具有用以接收尋址若干所述存儲器單元用于編程操作的編程命令的第 一端口，具有經(jīng)由編程流水線耦合到所述存儲器單元陣列的第二端口，并且其被配置用 以響應(yīng)于所述編程命令而創(chuàng)建多個獨立的分式編程命令，其中每個分式編程命令的執(zhí)行 向所述被尋址的存儲器單元應(yīng)用單個編程脈沖，以逐步地用編程數(shù)據(jù)來編程所述被尋址 的存儲器單元。
51.根據(jù)權(quán)利要求50的計算機可讀介質(zhì)，其中每個編程脈沖的持續(xù)時間為用所述編程 數(shù)據(jù)來編程所述存儲器單元所需的總編程時間的選定的一部分。
52.根據(jù)權(quán)利要求51的計算機可讀介質(zhì)，其中所述編程命令包括脈沖寬度值，所述脈 沖寬度值確定相關(guān)于所述分式編程命令中的每個分式編程命令的所述編程脈沖的持續(xù)時 間。
53.根據(jù)權(quán)利要求50的計算機可讀介質(zhì)，其中所述編程命令包括限值，所述限值指定 由所述控制電路所創(chuàng)建的分式編程命令的最大數(shù)量。
54.根據(jù)權(quán)利要求50的計算機可讀介質(zhì)，其中每個分式編程命令的執(zhí)行還驗證所述編 程數(shù)據(jù)。
55.根據(jù)權(quán)利要求50的計算機可讀介質(zhì)，其中所述控制電路還被配置用以選擇性地向 所述命令流水線中選定數(shù)量的所述分式編程命令前插入非編程命令。
56.根據(jù)權(quán)利要求55的計算機可讀介質(zhì)，其中所述非編程命令在所述編程操作正在進 行的同時在所述陣列中執(zhí)行，而不中斷任何所述分式編程命令的執(zhí)行。
57.根據(jù)權(quán)利要求50的計算機可讀介質(zhì)，其中所述控制電路還包括命令隊列，其用于儲存多個分式編程命令。
58.根據(jù)權(quán)利要求57的計算機可讀介質(zhì)，其中所述控制電路被配置用以選擇性地向先 前排列在所述命令隊列中的選定數(shù)量的所述分式編程命令前插入非編程命令。
59.根據(jù)權(quán)利要求58的計算機可讀介質(zhì)，其中所述控制電路還包括用于儲存由所述編程命令所識別的所述編程地址的編程地址寄存器，其中所述控制 電路響應(yīng)于相關(guān)于所述非編程命令的地址與儲存在所述編程地址寄存器中的所述編程地 址之間的比較而將所述非編程命令選擇性地轉(zhuǎn)發(fā)到所述命令隊列。
60.根據(jù)權(quán)利要求59的計算機可讀介質(zhì)，其中所述控制電路在相關(guān)于所述非編程命令 的所述地址不與儲存在所述編程地址寄存器中的所述編程地址相匹配時，將所述非編程 命令排列在所述命令隊列中。
61.根據(jù)權(quán)利要求50的計算機可讀介質(zhì)，其還包括模式寄存器，其用于儲存指示出編程模式的模式數(shù)據(jù)。
62.根據(jù)權(quán)利要求61的計算機可讀介質(zhì)，其中所述控制電路在所述模式數(shù)據(jù)處于第一 狀態(tài)中時響應(yīng)于所述編程命令而生成所述分式編程命令，并且在所述模式數(shù)據(jù)處于第二 狀態(tài)中時執(zhí)行接收自外部源的分式編程命令。
63.根據(jù)權(quán)利要求62的計算機可讀介質(zhì)，其中所述控制電路在所述模式數(shù)據(jù)處于第三 狀態(tài)中時響應(yīng)于所述編程命令而啟動編程-驗證周期序列。
64.—種設(shè)備，其包括 非易失性存儲器單元陣列；用于接收尋址所述存儲器陣列的一個或多個頁面用于編程操作的多個獨立的分式編 程命令的裝置，其中每個分式編程命令的執(zhí)行逐步地在其中編程數(shù)據(jù)； 用于儲存相關(guān)于所述編程操作的所述頁面地址的裝置； 用于接收尋址所述存儲器陣列的一個或多個頁面的后續(xù)存儲器請求的裝置； 用于將相關(guān)于所述編程操作的所述頁面地址與相關(guān)于所述存儲器請求的所述頁面地 址進行比較的裝置；以及用于響應(yīng)于所述比較而在所述編程操作正在進行的同時選擇性地執(zhí)行所述存儲器請 求且不中斷所述分式編程命令的執(zhí)行的裝置。
65.根據(jù)權(quán)利要求64的設(shè)備，其中如果相關(guān)于所述編程操作的所述頁面地址不與相關(guān) 于所述存儲器請求的所述頁面地址相匹配，則在所述編程操作正在進行的同時執(zhí)行所述 存儲器請求。
66.根據(jù)權(quán)利要求64的設(shè)備，其中如果相關(guān)于所述編程操作的所述頁面地址與相關(guān)于 所述存儲器請求的所述頁面地址相匹配，則擱置所述存儲器請求。
67.根據(jù)權(quán)利要求64的設(shè)備，其中每個分式編程命令向選定的存儲器單元應(yīng)用單個編 程脈沖。
全文摘要
一種存儲器系統(tǒng)(100B)，其包括非易失性存儲器單元陣列(140)和存儲器控制器(110)；所述存儲器控制器(110)具有用以接收尋址若干所述存儲器單元用于編程操作的編程命令的第一端口(連接到線101的端口)，具有經(jīng)由命令流水線耦合到所述存儲器陣列的第二端口(連接到線102和線103的端口)，并且被配置用以響應(yīng)于所述編程命令而創(chuàng)建多個分式編程命令。每個分式編程命令的執(zhí)行向所述被尋址的存儲器單元應(yīng)用單個編程脈沖以用編程數(shù)據(jù)來逐步地編程所述尋址的存儲器單元，其中相關(guān)于每個分式編程命令的所述編程脈沖的持續(xù)時間為編程所述存儲器單元通常所需的總編程時間的選定的一部分。
文檔編號G11C16/10GK102027455SQ200980116805
公開日2011年4月20日 申請日期2009年5月6日 優(yōu)先權(quán)日2008年5月13日
發(fā)明者B·S·霍克內(nèi)斯, G·B·布朗納, I·謝弗 申請人:拉姆伯斯公司