專利名稱：測試具有易受由偏置溫度不穩(wěn)定性所造成的閾值電壓偏移影響的場效應(yīng)晶體管的存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大 體涉及場效應(yīng)晶體管(FET)電路。更具體來說，本發(fā)明涉及測試具有 易受由偏置溫度不穩(wěn)定性(BTI)所造成的閾值電壓(Vt)偏移影響的場效應(yīng)晶體管(FET) 的存儲器裝置。
背景技術(shù)：
例如計算機處理器、移動電話、個人數(shù)字助理(PDA)、數(shù)碼相機及其組合的現(xiàn) 代電子裝置及系統(tǒng)當(dāng)前依賴于由半導(dǎo)體材料制造以形成稱為芯片的集成電路的邏輯電路 (例如，控制器)及存儲電路(例如，存儲器)。隨機存取存儲器(RAM)為準(zhǔn)許按任何次序(例如，隨機)存取數(shù)據(jù)(其與數(shù)據(jù) 在存儲器芯片中的物理位置無關(guān)且與數(shù)據(jù)是否涉及先前數(shù)據(jù)無關(guān))的常見存儲電路的一 實例。兩種類型的RAM包括通常不需要刷新的靜態(tài)RAM (SRAM)及通常需要刷新的動 態(tài)RAM (DRAM)。SRAM通常比DRAM快，但比DRAM昂貴。在當(dāng)從存儲器芯片移 除電力時SRAM及DRAM兩者丟失數(shù)據(jù)的意義上，其皆通常為易失性的?；パa金屬氧化物半導(dǎo)體(CMOS)技術(shù)廣泛地用于此邏輯及存儲電路中，因為其 提供相對高的速度及相對低的功率。CMOS電路使用P溝道場效應(yīng)晶體管(PFET)及N 溝道場效應(yīng)晶體管(NFET)。近來在CMOS制造技術(shù)中的進步已減小了 FET的物理大小。FET供應(yīng)電壓(Vdd) 已經(jīng)減小以節(jié)省電力及適應(yīng)FET的物理大小的減小的需求。FET閾值電壓(Vt)已經(jīng)減 小以減輕從供應(yīng)電壓的減小而產(chǎn)生的減小的FET柵極電壓的性能降級效應(yīng)。歸因于FET的減小的物理大小及閾值電壓(Vt)的減小，由負偏置溫度不穩(wěn)定性 (NBTI)造成的PFET中的閾值電壓(Vt)偏移正變?yōu)橹匾目煽啃詥栴}。NBTI減小了晶 體管性能參數(shù)(例如，漏極電流、跨導(dǎo)、閾值電壓(Vt)、電容等)。由NBTI造成的PFET中的閾值電壓(Vt)偏移造成PFET中的閾值電壓(Vt)的 絕對值的增加。PFET中的閾值電壓(Vt)的增加隨相對于PFET上的源極及漏極電壓的 柵極電壓而變。由NBTI造成的PFET中的閾值電壓(Vt)偏移隨時間累積，在此期間， PFET處于電壓應(yīng)力條件(此為被稱作老化的條件)下。當(dāng)PFET的源極及漏極皆處于邏輯“高”電壓電平下且柵極處于邏輯“低”電 壓電平下時，例如，當(dāng)在反轉(zhuǎn)狀態(tài)下對PFET加偏置(例如，Vs = Vd = Vb = Vdd及Ve =0)時，PFET處于NBTI電壓應(yīng)力條件下。舉例來說，在CMOS芯片中，使用當(dāng)前 技術(shù)，具有1.2伏供應(yīng)電壓，當(dāng)PFET的源極及其漏極處于1.2伏下且其柵極接地(即，0 伏)時，其處于NBTI電壓應(yīng)力條件下。當(dāng)柵極處于邏輯“高”且源極處于邏輯“高” 時，PFET傾向于稍微地從NBTI所造成的Vt增加恢復(fù)。PFET的平衡的工作周期(50% 處于NBTI電壓應(yīng)力條件下，50%不處于NBTI電壓應(yīng)力條件下)將在PFET上產(chǎn)生變化 的應(yīng)力。PFET的全工作周期(100%處于NBTI電壓應(yīng)力條件下)將在PFET上產(chǎn)生最大的應(yīng)力。PFET的 最小或零工作周期(100%不處于NBTI電壓應(yīng)力條件下)將幾乎不在 PFET上產(chǎn)生應(yīng)力或不在PFET上產(chǎn)生應(yīng)力。若干方法試圖解決與由NBTI造成的PFET中的閾值電壓(Vt)偏移相關(guān)聯(lián)的問 題。一些方法使用CMOS制造工藝技術(shù)使發(fā)生的閾值電壓(Vt)偏移的量最小化以使有 缺陷的芯片的數(shù)目最小化。其它方法在CMOS制造工藝后篩檢芯片以將具有缺陷的芯片 與無缺陷的芯片分開。目前的CMOS制造工藝技術(shù)使用用于PFET的柵極端子的較薄的電介質(zhì)材料，例 如，氧化物。然而，變薄的電介質(zhì)材料已使由NBTI造成的PFET中的閾值電壓(Vt)偏 移隨正常閾值電壓(Vt)可變性的總百分比而更為顯著。例如高溫的環(huán)境條件也促進了由 NBTI造成的PFET中的閾值電壓(Vt)偏移。在當(dāng)前CMOS制造設(shè)計(例如，65nm的節(jié)點)中，對于PFET的50%的工作周期 (即，PFET花去一半時間處于NBTI電壓應(yīng)力條件下，且花去其一半時間不處于NBTI電 壓應(yīng)力條件下)，由NBTI造成的典型的閾值電壓(Vt)偏移可為30mV (毫伏)到40mV。 然而，如果工作周期接近100% (即，PFET幾乎始終處于NBTI電壓應(yīng)力條件下)，則由 NBTI造成的PFET中的閾值電壓(Vt)偏移可為80mV到90mV。如果存在幾乎為0%的 工作周期(即，PFET幾乎從未處于NBTI電壓應(yīng)力條件下)，則實際上不發(fā)生由NBTI造 成的PFET中的閾值電壓(Vt)偏移。許多情形可造成特定PFET的工作周期顯著高于50%，其一個實例為SRAM。 舉例來說，在電子系統(tǒng)的正常操作期間，例如SRAM的一些存儲元件可經(jīng)寫入且難得改 變，從而使得一些PFET幾乎不變地保持于使由NBTI造成的PFET中的閾值電壓(Vt)偏 移累積的電壓條件下。舉例來說，操作系統(tǒng)代碼經(jīng)從例如盤片的非易失性存儲裝置復(fù)制 到例如計算機的電子系統(tǒng)中的例如存儲器陣列的芯片上存儲元件中，且對于計算機正操 作的全部時間通常從不改變。此外，有可能在每次重新啟動計算機時將操作系統(tǒng)代碼存 儲于存儲元件中的相同位置中。因此，由NBTI造成的PFET中的閾值電壓(Vt)偏移為 對SRAM可靠性的顯著威脅。NBTI還造成可能不重要但具操作性的問題，存儲器存儲位置變?yōu)楣收系拇鎯ξ?置，例如，使SRAM的讀取可靠性降級。舉例來說，在一存儲器陣列(例如，SRAM或 DRAM)中，在芯片的測試期間通常應(yīng)用陣列內(nèi)建式自我測試(ABIST)控制器?？稍诶绺邷夭僮鲏勖?HTOL)測試的燒入(bum-in)應(yīng)力條件(例如，升高的 溫度和/或供應(yīng)電壓)期間使用陣列內(nèi)建式自我測試(ABIST)控制器以識別例如存儲器 陣列(例如，SRAM或DRAM)的芯片中的缺陷。在燒入期間應(yīng)用的增加的溫度及供應(yīng) 電壓條件增大歸因于由NBTI造成的PFET中的閾值電壓(Vt)偏移的降級的速率。在燒 入期間，ABIST控制器產(chǎn)生被發(fā)送到存儲器陣列的數(shù)據(jù)模式。ABIST相對于從不具有缺 陷的存儲器陣列預(yù)計的數(shù)據(jù)模式結(jié)果來檢查來自存儲器陣列的輸出數(shù)據(jù)模式。將產(chǎn)生的 數(shù)據(jù)模式應(yīng)用于存儲器陣列對存儲器陣列加應(yīng)力，尋找具有各種干擾數(shù)據(jù)模式的缺陷類 型。對于存儲器陣列中的至少一些PFET，ABIST數(shù)據(jù)模式的一些集合導(dǎo)致接近100%的 工作周期。一些電子系統(tǒng)還在電子系統(tǒng)的重新啟動期間運行ABIST。當(dāng)對電子系統(tǒng)供電 時，發(fā)生重新啟動。對電子系統(tǒng)的重新啟動也可由手動干預(yù)來引起。存在兩種在CMOS制造工藝后篩檢芯片以將具有缺陷的芯片與無缺陷的芯片分開的常規(guī)方法。第一篩 檢方法為以上提到的應(yīng)力測試或燒入測試，其隨時間(其可為許 多小時)在較高的供應(yīng)電壓Vdd和/或較高的溫度下對存儲器加應(yīng)力。在應(yīng)力測試后， 通常在標(biāo)稱供應(yīng)電壓及溫度下針對功能性測試芯片。一個缺點為完成測試的長的時間。第二篩檢方法為低電壓測試，其測試在設(shè)計指定的最小電壓以下的芯片的功能 性。在低電壓測試下，在設(shè)計指定的最小電壓以下的電壓電平下將數(shù)據(jù)模式寫入到芯 片。接著，在設(shè)計指定的最小電壓以下的電壓電平(即，保護帶電壓間隙)下，從芯片 讀取數(shù)據(jù)模式。比較在設(shè)計指定的最小電壓以下的電壓電平下寫入及讀取的數(shù)據(jù)模式以 確定芯片是通過還是未通過篩檢。此方法的一優(yōu)點在于，所述方法比應(yīng)力方法快得多。 然而，此方法的一缺點在于，數(shù)據(jù)模式是在芯片未經(jīng)設(shè)計以起作用的設(shè)計指定的最小電 壓以下的電壓電平下寫入及讀取。因此，歸因于芯片中的感測裕度和/或時序問題，此 方法造成篩檢出比以其它方式應(yīng)篩檢出的部分多的良好部分。存在NFET中的類似的閾值電壓(Vt)偏移，但其程度比在當(dāng)前技術(shù)中的PFET中 小，且被稱作正偏置溫度不穩(wěn)定性(PBTI)。當(dāng)NFET上的柵極為邏輯“高”且NFET的 源極及漏極處于邏輯“低”電壓下時，NFET處于PBTI電壓應(yīng)力條件下。雖然本文中 描述的實例說明本發(fā)明的實施例克服由NBTI造成的PFET中的閾值電壓(Vt)偏移的不利 效應(yīng)的方式，但預(yù)期減小由PBTI造成的NFET中的閾值電壓(Vt)偏移的類似實施例。因此，存在對測試具有易受由偏置溫度不穩(wěn)定性所造成的閾值電壓偏移影響的 場效應(yīng)晶體管的存儲器裝置的需求。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個方面，將用于存儲器裝置的供應(yīng)電壓設(shè)定于第一供應(yīng)電壓電 平。響應(yīng)于設(shè)定供應(yīng)電壓，在所述第一供應(yīng)電壓電平下將測試數(shù)據(jù)寫入到存儲器裝置。 響應(yīng)于寫入測試數(shù)據(jù)，將用于存儲器裝置的供應(yīng)電壓減小到在第一供應(yīng)電壓電平以下的 第二供應(yīng)電壓電平。響應(yīng)于減小供應(yīng)電壓，在所述第二供應(yīng)電壓電平下從存儲器裝置讀 取測試數(shù)據(jù)。響應(yīng)于讀取測試數(shù)據(jù)，將用于存儲器裝置的供應(yīng)電壓增加到在第二供應(yīng)電 壓電平以上的第三供應(yīng)電壓電平。響應(yīng)于增加供應(yīng)電壓，在所述第三供應(yīng)電壓電平下從 存儲器裝置讀取測試數(shù)據(jù)。響應(yīng)于在第三供應(yīng)電壓電平下從存儲器裝置讀取測試數(shù)據(jù)， 將在第一供應(yīng)電壓電平下寫入到存儲器裝置的測試數(shù)據(jù)與在第三供應(yīng)電壓電平下從存儲 器裝置讀取的測試數(shù)據(jù)進行比較。根據(jù)本發(fā)明的其它方面，本發(fā)明使用一種方法、一種設(shè)備、一種系統(tǒng)、所述存 儲器裝置和/或一種計算機可讀存儲器。所述設(shè)備、所述系統(tǒng)和/或所述存儲器裝置可 包括執(zhí)行所述方法的數(shù)據(jù)處理系統(tǒng)及存儲當(dāng)在數(shù)據(jù)處理系統(tǒng)上執(zhí)行時使數(shù)據(jù)處理系統(tǒng)執(zhí) 行所述方法的可執(zhí)行應(yīng)用程序的計算機可讀媒體。本發(fā)明的這些及其它方面將從隨附圖式及從以下實施方式顯而易見。


在隨附圖式的圖中通過實例而非限制來說明本發(fā)明的方面，在所述圖式中，相 似的參考數(shù)字表示對應(yīng)的元件。圖1說明根據(jù)現(xiàn)有技術(shù)的具有易受由偏置溫度不穩(wěn)定性所造成的閾值電壓偏移影響的場效應(yīng)晶體管的靜態(tài)隨機存取存儲器(SRAM)單元。圖2說明根據(jù)本發(fā)明的一實例的用于并入有例如圖1中展示的存儲器單元的存儲 器單元且具有易受由偏置溫度不穩(wěn)定性所造成的閾值電壓偏移影響的場效應(yīng)晶體管的存 儲器裝置的測試系統(tǒng)的框圖表示。圖3說明根據(jù)本發(fā)明的一實例的用于測試具有易受由偏置溫度不穩(wěn)定性所造成 的閾值電壓偏移影響的場效應(yīng)晶體管的圖2中展示的存儲器裝置的方法。圖4說明根據(jù)本發(fā)明的一實例的對應(yīng)于圖3中展示的方法的用于測試存儲器裝置 的時序圖。
具體實施例方式以下描述及圖式說明本發(fā)明，且不應(yīng)將其解釋為限制本發(fā)明。描述了眾多具體 細節(jié)以提供對本發(fā)明的透徹理解。然而，在某些例子中，并未描述眾所周知的或常規(guī)細 節(jié)以便避免使本發(fā)明的描述晦澀難懂。本發(fā)明中對一個實施例或一實施例的參考未必針 對同一實施例，且這些參考包括一個或一個以上實施例。圖1說明根據(jù)現(xiàn)有技術(shù)的具有易受由偏置溫度不穩(wěn)定性所造成的閾值電壓偏 移影響的場效應(yīng)晶體管的靜態(tài)隨機存取存儲器(SRAM)單元100。所述SRAM單元 包括六個晶體管且并入有CMOS技術(shù)。六個晶體管(M1-M6)通常包括四個η溝道 金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NMOSFET) (Ml、M3、M5、M6)及兩個ρ溝道 MOSFET(PMOSFET) (Μ2及Μ4)。舉例來說，SRAM單元通常使用一雙穩(wěn)鎖存電路， 如圖1中所展示。SRAM單元為雙穩(wěn)的，因為其具有兩個穩(wěn)定狀態(tài)(例如，邏輯1及0) 來存儲數(shù)據(jù)的一個位。鎖存電路通常使用經(jīng)實施為兩個交叉耦合的反相器的四個晶體管 (Μ1-Μ4)來形成存儲數(shù)據(jù)的每一位的存儲單元。兩個額外存取晶體管(Μ5及Μ6)用以 在讀取及寫入操作期間控制對所述存儲單元的存取。因此，典型的SRAM單元使用六個 晶體管(Μ1-Μ6)將數(shù)據(jù)的每一位存儲于存儲器中。對單元的存取由字線(WL)提供，字線(WL)控制兩個存取晶體管Μ5及Μ6， 存取晶體管Μ5及Μ6又控制是否應(yīng)將所述單元連接到位線BL及瓦，瓦為BL的反 轉(zhuǎn)。所述位線用以傳送數(shù)據(jù)(對于“讀取”及“寫入”操作兩者)。雖然并非嚴(yán)格需 要具有兩條位線，但單元通常使用信號及其反轉(zhuǎn)兩者來改善信號對噪聲裕度。SRAM單元具有三種不同模式，包括當(dāng)電路閑置時的“備用”模式、當(dāng)向電路 請求數(shù)據(jù)時的“讀取”模式及當(dāng)將數(shù)據(jù)提供給電路時的“寫入”模式。在“備用”模式下，如果字線(WL)未經(jīng)確證，則存取晶體管Μ5及Μ6將單元 (Μ1-Μ4)與位線隔離開。由晶體管Μ1-Μ4形成的兩個交叉耦合的反相器繼續(xù)彼此加強 且維持其模式，只要其被存取晶體管Μ5及Μ6隔離即可。在“讀取”模式下，假定存儲器的內(nèi)容為1，存儲于Q處。通過將兩條位線預(yù) 充電到邏輯1，接著確證字線WL，啟用兩個存取晶體管而起始讀取循環(huán)。當(dāng)通過使BL 保持處于其預(yù)充電的值下且經(jīng)由Ml及Μ5將瓦放電到邏輯O而將存儲于Q及g中的值傳 送到所述位線時，第二步驟發(fā)生。在BL側(cè)，晶體管M4及M6將所述位線拉向Vdd(邏 輯1)。如果存儲器的內(nèi)容為邏輯0，則將發(fā)生相反的操作且將瓦拉向邏輯1及將BL拉 向邏輯O。
在“寫入”模式下，通過將待寫入的值施加到所述位線，來開始寫入循環(huán)的起 始。為了寫入邏輯0，應(yīng)將邏輯0施加到所述位線，S卩，將瓦設(shè)定到邏輯1及將BL設(shè) 定到邏輯0。通過反轉(zhuǎn)所述位線的值來寫入邏輯1。接著確證WL，且鎖存待加以存儲的 值。位線輸入驅(qū)動器(M5及M6)經(jīng)設(shè)計成強于單元自身中的相對較弱晶體管(M1-M4)， 使得位線輸入驅(qū)動器(M5及M6)可易于超馳交叉耦合的反相器(M1-M4)的先前模式。本發(fā)明大體提供用于通過使用圖2中展示的測試系統(tǒng)且通過使用圖3中展示的方 法300來測試具有易受由偏置溫度不穩(wěn)定性(BTI)所造成的閾值電壓偏移影響的場效應(yīng) 晶體管的存儲器裝置的方法及設(shè)備。P溝道FET(PFET)特別易受由在目前技術(shù)(例如， 65nm節(jié)點)中的負偏置溫度不穩(wěn)定性(NBTI)造成的閾值電壓偏移的影響。然而，本發(fā) 明也預(yù)期在N溝道FET (NFET)中由正偏置溫度不穩(wěn)定性(PBTI)造成的閾值電壓偏移。 由于由NBTI造成的閾值電壓偏移為目前技術(shù)中的關(guān)于PFET的問題，其比由PBTI造成 的閾值電壓偏移為目前技術(shù)中的關(guān)于NFET的問題更成為問題，所以論述及實例將集中 于PFET中的NBTI效應(yīng)。然而，預(yù)期在NFET中由PBTI造成的閾值電壓偏移。將此 NBTI(PFET)及PBTI(NFET) —起表示為BTI (偏置溫度不穩(wěn)定性)。 圖2說明根據(jù)本發(fā)明的一實例的用于并入有例如圖1中展示的存儲器單元100的 存儲器單元且具有易受由偏置溫度不穩(wěn)定性所造成的閾值電壓偏移影響的場效應(yīng)晶體管 的存儲器裝置202的測試系統(tǒng)200的框圖表示。測試系統(tǒng)200包括至少一個存儲器裝置202-204、控制系統(tǒng)205及電源207。舉 例來說，存儲器裝置202包括存儲器陣列208，所述存儲器陣列208包括多個存儲器單元 100，例如，在圖1中展示的存儲器單元?？刂葡到y(tǒng)205包括控制器206和/或陣列內(nèi)建 式自我測試(ABIST)控制器210。圖2可包括其它未展示的元件，例如，位線驅(qū)動器、 字線驅(qū)動器及讀出放大器，其在存儲器裝置的技術(shù)中是眾所周知的。存儲器裝置202可 為可由處理器讀取且能夠存儲數(shù)據(jù)和/或體現(xiàn)進程的一系列指令的任一裝置。存儲器裝置202可用于任一電子裝置或系統(tǒng)(例如，通信裝置)中。通信裝置 準(zhǔn)許有線或無線通信，包括(但不限于)蜂窩式、固定無線、PCS或衛(wèi)星通信。通信裝 置可根據(jù)任一標(biāo)準(zhǔn)或協(xié)議(例如，CDMA、TDMA、FDMA或GSM或其組合)在提供多 址通信的通信系統(tǒng)中操作。通信裝置可為固定(即，靜止)和/或移動(即，便攜式) 的?？梢远喾N形式來實施通信裝置，包括(但不限于)下列各項中的一者或一者以上 個人計算機(PC)、桌上型計算機、膝上型計算機、工作站、微型計算機、大型計算機、 超級計算機、基于網(wǎng)絡(luò)的裝置、數(shù)據(jù)處理器、個人數(shù)字助理(PDA)、智能卡、蜂窩式電 話、相機、傳呼機及手表。存儲器裝置202通常被稱作存儲元件，且在各種實施例中可包括簡單鎖存 器、具有多個鎖存器的寄存器、靜態(tài)隨機存取存儲器(SRAM)及動態(tài)隨機存取存儲器 (DRAM) ο視各種考慮(例如，設(shè)計、工程、生產(chǎn)、成本、大小、輸入及輸出的數(shù)目等)而 定，可以多種方式來實施控制系統(tǒng)205。舉例來說，可將控制系統(tǒng)205完全地實施于存儲 器裝置202內(nèi)，例如，ABIST控制器210，而無控制器206?；蛘撸蓪⒖刂葡到y(tǒng)205完 全地實施于存儲器裝置202外部，例如，控制器206，而無ABIST控制器210。或者， 可將控制系統(tǒng)205部分地實施于存儲器裝置202內(nèi)部(例如，ABIST控制器210)且部分地實施于存儲器裝置202外部(例如，控制器206)，如圖2中所展示?？刂葡到y(tǒng)205執(zhí)行圖3中展示的方法300?？刂葡到y(tǒng)205的替代實施準(zhǔn)許圖3中 的方法300的步驟301到311在ABIST控制器210中、在控制器206中或部分地在ABIST 控制器210中且部分地在控制器206中 實施。因此，控制系統(tǒng)205的各種實施與方法300 中的步驟的各種實施一起準(zhǔn)許將多種替代實施用于測試存儲器裝置202。在具有共享或分布式控制系統(tǒng)的測試系統(tǒng)200中，控制器206在“寫入”線214 上將信息發(fā)送到存儲器裝置202，且在“讀取”線216上從存儲器裝置202接收信息。存 儲器裝置202在線212處從控制器206接收供應(yīng)電壓Vdd。在存儲器裝置202中，ABIST 控制器210在“寫入”線220上將信息發(fā)送到存儲器陣列208，且在“讀取”線218上 從存儲器陣列208接收信息。測試系統(tǒng)200表示在鑄造廠環(huán)境中測試一個或一個以上存儲器裝置202-204的 方式的一個實例?？刂破?06與存儲器裝置202中的ABIST控制器210合作而工作以根 據(jù)圖3中的方法300測試存儲器裝置202。在此情況下，控制器206保持處于生產(chǎn)設(shè)施 (即，鑄造廠或工廠)中，且存儲器裝置202在裝運到消費者之前經(jīng)測試?；蛘撸瑴y試系 統(tǒng)200可用于任一環(huán)境中，包括在鑄造廠環(huán)境外的環(huán)境，例如，在任一電子裝置或系統(tǒng) (例如，通信裝置)中。可一次測試任何數(shù)目個存儲器裝置202-204，包括單一存儲器裝置202或多個 (即，成群或成批的)存儲器裝置202-204。可在生產(chǎn)線中的一個階段或在生產(chǎn)線中的各 種階段執(zhí)行測試。另外，可在一個持續(xù)時間期間或在不同持續(xù)時間期間執(zhí)行測試。可在對半導(dǎo)體裸片提供保護性封裝及外部觸點之前或之后，將存儲器裝置202 作為半導(dǎo)體裸片而加以測試。在無封裝及外部觸點的情況下測試半導(dǎo)體裸片可降低未通 過測試的材料的成本，但可能需要在清潔的室內(nèi)環(huán)境中執(zhí)行?；蛘?，在具有封裝及外部 觸點的情況下測試半導(dǎo)體裸片可能增加未通過測試的材料的成本，但可不需要在清潔的 室內(nèi)環(huán)境中執(zhí)行?？刂破?06與ABIST控制器210之間的通信線214及216及ABIST控制器210
與存儲器陣列208之間的通信線218及220可具有各種替代配置。舉例來說，通信線可 使用單一線或多個線、專用線或多路復(fù)用線、單向線或雙向線、輸入線或輸出線、互補 性或非互補性輸出、反轉(zhuǎn)或未經(jīng)反轉(zhuǎn)的輸入、單個或多個時鐘、相同或不同協(xié)議，且可 載有待寫入或讀取的各種字長。舉例來說，半導(dǎo)體芯片上的SRAM通常具有32或64個 數(shù)據(jù)輸入，但具有更多輸入或更少輸入的SRAM也是常見的。圖3說明根據(jù)本發(fā)明的一實例的用于測試具有易受由偏置溫度不穩(wěn)定性所造成 的閾值電壓偏移影響的場效應(yīng)晶體管的圖2中展示的存儲器裝置202的方法300。圖4 說明根據(jù)本發(fā)明的一實例的對應(yīng)于圖3中展示的方法300的用于測試存儲器裝置202的時 序圖400。一起描述圖3及圖4，因為每一圖以不同格式(即，圖3中的流程圖300及圖 4中的時序圖400)表示相同信息(即，步驟302到311)以從不同視角描述本發(fā)明的一實 例。在步驟301處，方法300開始。通常，方法300適用于已經(jīng)測試或驗證在指定 設(shè)計參數(shù)內(nèi)適當(dāng)操作的存儲器裝置202。在步驟302處，將用于存儲器裝置202的供應(yīng)電壓Vdd設(shè)定到指定電壓(例如，Vdd spec.) 0在通過當(dāng)前CMOS制造設(shè)計(例如，65nm節(jié)點)制造的存儲器裝置中，指 定電壓(Vdd spec.)通常為1.20V標(biāo)稱士 10%。指定電壓的高端為1.20V+10%= 1.32V。 指定電壓的低端為1.20V_10%=1.08V，其為縮寫為Vddmin.spec.的最小指定電壓。最小 指定電壓為指定存儲器裝置在指定溫度范圍上操作的最低電壓。因此，在一個實例中， 將供應(yīng)電壓Vdd設(shè)定為1.08V與1.32V之間的指定電壓Vdd spec.，例如，1.20V標(biāo)稱。 在圖4中，步驟302發(fā)生于時間Tl。在步驟303處，在指定電壓Vdd spec.(例如，1.2V)下將測試數(shù)據(jù)寫入到存儲器 裝置202中的存儲器單元100。步驟303中的指定電壓Vdd spec.可與步驟302中的指定 電壓Vddspec.不同，但為了方便起見，通常相同。通常，在約攝氏25度(即，華氏77 度)的溫度(可將其考慮為室溫)下將指定電壓Vdd spec.寫入到存儲器裝置202。測試 數(shù)據(jù)可為經(jīng)設(shè)計以測試特定類型且通過特定技術(shù)制造的存儲器裝置的任何數(shù)據(jù)模式。測 試數(shù)據(jù)可具有任一長度或大小，其可測試存儲器裝置202的一個存儲器單元、多個存儲 器單元或所有存儲器單元。因此，測試數(shù)據(jù)的特征(例如，其大小及其數(shù)據(jù)模式)可影 響測試的結(jié)果，例如，準(zhǔn)確性和/或速度。在圖4中，步驟303發(fā)生于時間Tl (加上準(zhǔn) 許步驟302中的Vdd穩(wěn)定化的小的時間延遲)。
在步驟304處，將供應(yīng)電壓Vdd減小(即，按比例調(diào)整)到最小指定供應(yīng)電壓 Vdd (Vdd min.spec.)以下到達一測試供應(yīng)電壓(Vdd test)。在65nm節(jié)點制造技術(shù)的實例 (具有等于1.08V的最小指定供應(yīng)電壓(Vddmin.spec.))中，測試電壓(Vddtest)可為(例 如)0.96V。在此情況下，將1.08V的最小指定供應(yīng)電壓減小0.12V(或120mV)到0.96V 的測試供應(yīng)電壓。在圖4中，步驟304發(fā)生于時間T2(加上準(zhǔn)許在步驟303中寫入數(shù)據(jù) 的小的時間延遲)?？梢远喾N方式確定測試供應(yīng)電壓Vdd test。在一個實例中，通過在實驗室或工程 設(shè)計環(huán)境中的實驗來在經(jīng)驗上確定測試供應(yīng)電壓。在此情況下，確定的測試供應(yīng)電壓可 為一個或一個以上測試供應(yīng)電壓，其用以測試所有生產(chǎn)存儲器裝置。在一個實例中，通 過在樣本存儲器裝置上運行應(yīng)力測試來確定測試供應(yīng)電壓。在應(yīng)力測試期間，樣本存儲 器裝置在延長的時間(例如，168到1000小時)中經(jīng)受升高的溫度(例如，攝氏125到 150度)及升高的電壓(例如，1.5到1.6倍于標(biāo)稱電壓(例如，1.2V))。在應(yīng)力測試之前 及之后測試存儲器裝置的最小指定電壓Vddmin.spec.以確定Vdd偏移的量(例如，120mV 偏移)。舉例來說，1.08 Vddmin.spec.減120mV的Vdd偏移等于0.96V的測試供應(yīng)電壓 Vddtest0通常，應(yīng)力測試導(dǎo)致供應(yīng)電壓偏移在樣本存儲器裝置間的分布(即，每一存儲 器裝置可具有不同的供應(yīng)電壓偏移)。雖然可選擇任一特定電壓偏移，但通常選擇在所有 供應(yīng)電壓偏移的分布范圍中為95%或更高的電壓偏移以提供對生產(chǎn)存儲器裝置的徹底的 篩檢測試?；蛘?，可在具有各種測試供應(yīng)電壓Vdd test的存儲器裝置上運行應(yīng)力測試以 查看哪些存儲器裝置通過應(yīng)力測試(即，基于存儲器裝置的性能將其分開或裝箱(bin))。 或者，在另一實例中，可通過實時生產(chǎn)環(huán)境中的反饋信號來確定最小測試供應(yīng)電壓。在 此情況下，測試供應(yīng)電壓Vdd test可在個別存儲器裝置或存儲器裝置的群組(即，批次) 間變化。或者，可使用固定與可變測試供應(yīng)電壓Vddtest的組合。在此情況下，測試供 應(yīng)電壓可在個別存儲器裝置或存儲器裝置的群組(即，批次)間響應(yīng)于反饋信號而按預(yù)定 離散電壓階躍變化。固定測試供應(yīng)電壓可較易于和/或較快地實施，但適應(yīng)性可能小于可變最小測 試供應(yīng)電壓?？勺儨y試供應(yīng)電壓可較具適應(yīng)性，但實施起來可比固定測試供 應(yīng)電壓復(fù)雜和/或耗時。固定與可變測試供應(yīng)電壓的組合可降低反饋信號的頻率及降低 實施的復(fù)雜性。將0.96V的測試供應(yīng)電壓施加到存儲器裝置202的既定作用是，通過使存儲器單 元100在小于為1.08V的最小指定供應(yīng)電壓的供應(yīng)電壓下起作用而形成關(guān)于所述存儲器單 元的篩檢或測試條件。所述測試供應(yīng)電壓將篩檢條件應(yīng)用于所述存儲器單元。這可為對 于其它已知物理應(yīng)力條件的頗具吸引力的替代，所述條件為例如，使存儲器單元經(jīng)受在 高的或低的指定溫度下進行的操作、在高電壓供應(yīng)電平下操作和/或操作(例如，寫入及 讀取數(shù)據(jù))存儲器單元歷時一時段，這些條件在生產(chǎn)環(huán)境下實施起來可能較困難和/或較 耗時。當(dāng)然，可結(jié)合已知的模擬物理應(yīng)力條件(例如以上提到的條件)使用所施加的測 試供應(yīng)電壓Vdd test (如果需要如此)。在步驟305處，在測試供應(yīng)電壓Vdd test (例如，0.96V)下從存儲器單元100讀
取經(jīng)寫入到相同存儲器單元100的測試數(shù)據(jù)以存取相同存儲器單元100中的測試數(shù)據(jù)中的 每一位?！白x取”功能通常具有兩個目的，包括存取存儲器單元及確定所存取的存儲器 單元的位值(即，邏輯O或1)。在步驟305中，存取具有所寫入的測試數(shù)據(jù)的存儲器單 元100，但不確定所存取的存儲器單元的位值(例如，在圖1的“讀取”模式下僅接通字 線(WL)與位線(BL)，而存儲器裝置202未獲知位值)。存取存儲器單元而不確定所存 取的存儲器單元的位值可另外稱作干擾存儲器單元的“讀取”或存儲器單元的虛擬“讀 取”。由于未指定存儲器裝置在最小測試供應(yīng)電壓下操作，因此確定所存取的存儲器單 元的位值具有在設(shè)計所指定的操作條件下的有限值，但如果確定其具有測試值，則可加 以執(zhí)行。在圖4中，步驟305發(fā)生于時間T2 (加上步驟304中的準(zhǔn)許Vdd test穩(wěn)定化的 小的時間延遲)。結(jié)合將0.96V的測試供應(yīng)電壓Vdd test施加到存儲器裝置202而存取或干擾存儲 器單元100的既定效應(yīng)為形成關(guān)于存儲器單元100的篩檢或測試條件。這兩個條件試圖 改變(即，翻轉(zhuǎn)、振蕩(Shakeout))經(jīng)寫入有測試數(shù)據(jù)的存儲器單元100的位值(即，邏 輯1到邏輯0，或邏輯0到邏輯1)?？蓪⑽恢蛋l(fā)生改變的存儲器單元視作具有在這些測 試條件下維持位值的弱物理性?？蓪⑽恢当３譃橄嗤拇鎯ζ鲉卧曌骶哂性谶@些測試 條件下維持位值的強物理性。對于經(jīng)建構(gòu)為SRAM的存儲器裝置202，通過使用(例如)圖1中展示的SRAM 單元100的陣列，在SRAM裝置的傳統(tǒng)篩檢期間的主要故障模式由于當(dāng)供應(yīng)電壓低于最 小指定供應(yīng)電壓時存取及確定單元100的位值(即，全“讀取”功能)而發(fā)生。主要故 障模式通常由感測故障或由讀出放大器(其不具有足夠的信號裕度)造成。當(dāng)在最小指 定供應(yīng)電壓以下執(zhí)行SRAM的“讀取”功能時，主要故障模式另外造成良好的部分被丟 棄。為了使在SRAM的篩檢期間的不必要的產(chǎn)量損失最小化(S卩，使良好部分最大化)， 方法300在最小指定供應(yīng)電壓(例如，1.08V)以下的供應(yīng)電壓(例如，0.96V)下對存儲 器單元執(zhí)行虛擬“讀取”以干擾存儲器單元，而不確定存儲器單元的位值。方法300準(zhǔn) 許將具有較小穩(wěn)定性裕度且易受BTI損害的存儲器單元作為不良部分而揀出(即，篩檢 出)。在步驟306處，使供應(yīng)電壓Vdd增加回到指定供應(yīng)電壓Vdd spec.(例如，1.2V)。這使存儲器裝置202返回到設(shè)計指定的操作條件，要求存儲器裝置202在所述條 件下操作。步驟306中的指定電壓Vdd spec.可與步驟302及303中的指定電壓Vdd spec. 不同，但為了方便起見，其通常相同。在圖4中，步驟306發(fā)生于時間T3(加上步驟305 中的準(zhǔn)許讀取測試數(shù)據(jù)的小的時間延遲)。
在步驟307處，在指定電壓Vdd spec.(例如，1.2V)下從存儲器單元100讀取測 試數(shù)據(jù)。在此步驟中，執(zhí)行“讀取”功能的兩個方面，包括存取存儲器單元及確定所存 取的存儲器單元的位值(即，邏輯O或1)。步驟307中的指定電壓Vdd spec.可與步驟 302、303及306中的指定電壓Vdd spec.不同，但為了方便起見，其通常相同。在圖4 中，步驟307發(fā)生于時間T3 (加上步驟306中的準(zhǔn)許Vdd spec.穩(wěn)定化的小的時間延遲)。
在步驟308處，將在于步驟304及305中應(yīng)用篩檢條件之前在指定供應(yīng)電壓Vdd spec.(例如，1.2V)下寫入到存儲器單元100的測試數(shù)據(jù)與在于步驟304及305中移除篩 檢條件之后在相同或不同指定供應(yīng)電壓Vdd spec.(例如，1.2V)下從相同存儲器單元100 讀取的測試數(shù)據(jù)進行比較。
可通過比較寫入到存儲器單元100的測試數(shù)據(jù)的每一位與從相同的對應(yīng)存儲器 單元100讀取的測試數(shù)據(jù)的每一位來執(zhí)行比較。或者，如果需要，可在對應(yīng)的存儲器單 元之間比較所有位的各種子集(例如，每隔一個位或一位串)。另外，如果需要，測試數(shù) 據(jù)中的位的比較可為固定的(即，測試相同位)或可變的(例如，基于反饋信號調(diào)整測試 的位)。
在步驟309處，進行關(guān)于在步驟308中進行的比較的結(jié)果是否可接受(即，相 同、合乎需要、匹配、很好等)的確定。如果確定比較的結(jié)果可接受，則方法300繼續(xù) 到步驟310。如果確定比較的結(jié)果不可接受，則方法300繼續(xù)到步驟311。
對何為可接受的比較的解釋可有所變化。舉例來說，可接受的比較可意謂每一 位是相同的。在此情況下，寫入到存儲器單元的每一位與從相同的對應(yīng)存儲器單元讀取 的每一位相同(即，邏輯1=邏輯1，及邏輯0=邏輯0)。在此情況下，在步驟304及 305中施加到存儲器單元的物理應(yīng)力不干擾(即，改變或翻轉(zhuǎn))存儲于存儲器單元中的信 息(即，位值)。在另一解釋中，可將具有不改變的小于100%的位的經(jīng)確定百分比的位 考慮為可接受的。在另一解釋中，可將具有不改變的經(jīng)確定的位位置考慮為可接受的。 在步驟309中可單獨或組合地使用這些和/或其它解釋。
在步驟310處，當(dāng)將步驟309中的比較結(jié)果確定為可接受時，存儲器裝置202經(jīng) 識別為已通過比較測試。將已通過比較測試的存儲器裝置202裝運到消費者。
在步驟311處，當(dāng)將步驟309中的比較結(jié)果確定為不可接受時，存儲器裝置202 經(jīng)識別為未通過比較測試。不將未通過比較測試的存儲器裝置202裝運到消費者。
在步驟310及311中，存儲器裝置202已通過或未通過的識別分別可為一邏輯信 號(例如，邏輯1對應(yīng)于通過，且邏輯0對應(yīng)于未通過)?；蛘?，或以組合方式，識別可 為具有額外信息(例如，多少存儲器單元未通過、存儲器單元的位置、在方法300的哪一 步驟期間存儲器裝置200未通過等)的通信。
通過的與未通過的存儲器裝置202之間的數(shù)學(xué)關(guān)系界定測試結(jié)果的產(chǎn)量。與上 述傳統(tǒng)低電壓篩檢方法相比，方法300可將存儲器裝置202的產(chǎn)量提高20%到30%。
在圖4中，如果需要，步驟310或步驟311結(jié)束于時間T4，且對于不同的存儲器裝置或相同的存儲器裝置，準(zhǔn)許方法300在步驟302處重復(fù)。針對存儲器裝置202執(zhí)行 方法300 —次將比針對同一存儲器裝置202執(zhí)行方法300多次快。然而，可考慮提高經(jīng) 測試的存儲器裝置202的產(chǎn)量。舉例來說，通過使用不同測試方法(例如，數(shù)據(jù)模式、 電壓、溫度、測試持續(xù)時間、不同存儲器單元等或其組合)針對同一存儲器裝置202執(zhí)行 方法300 —次以上可提高產(chǎn)量，而不增加顯著的時間。
在圖4中，控制器206可執(zhí)行步驟302、304及306，且ABIST控制器210可執(zhí) 行步驟303、305及307到311。方法300中可包括控制器206與ABIST控制器210之間 的各種其它通信(其未展示于圖3中)，以改善通信，例如，提供通信和/或供應(yīng)電壓經(jīng) 發(fā)送和/或接收的確認。舉例來說，控制器206可將啟用ABIST控制器210的命令發(fā)送 到存儲器裝置202，且ABIST控制器210可將ABIST控制器210經(jīng)啟用的命令發(fā)送到控 制器206。在另一實例中，控制器206可將供應(yīng)電壓Vdd設(shè)定于特定電壓(例如，步驟 302、304及306)，且存儲器裝置202可將檢測到特定電壓的命令發(fā)送到控制器206。在 另一實例中，控制器206可將執(zhí)行在步驟303處的“寫入”功能、在305處的“讀取” 干擾功能及在步驟307處的“讀取”功能的命令發(fā)送到ABIST控制器210，且ABIST控 制器210可將接收到和/或完成每一命令的確認命令提供到控制器206。同樣地，對于步 驟308到311，可在控制器206與ABIST控制器210之間交換類似命令。總而來說，可 提供、交換、確認(等)控制器206與ABIST控制器210之間的任一通信電平以支持各 種考慮，例如，測試速度、對測試系統(tǒng)200故障檢修、測試的可靠性的置信度及準(zhǔn)確性寸。
本文中所含有的系統(tǒng)、元件和/或過程可以硬件、軟件或兩者的組合來實施， 且可包括一個或一個以上處理器。處理器為用于執(zhí)行任務(wù)的裝置和/或機器可讀指令的 集合。處理器可為能夠執(zhí)行體現(xiàn)進程的一系列指令的任何裝置，其包括(但不限于)計算 機、微處理器、控制器、專用集成電路(ASIC)、有限狀態(tài)機、數(shù)字信號處理器(DSP)或 某其它機構(gòu)。處理器包括硬件、固件和/或軟件的任何組合。處理器通過計算、操縱、 分析、修改、轉(zhuǎn)換或傳輸所存儲和/或所接收的信息以供可執(zhí)行應(yīng)用程序或程序或信息 裝置使用和/或通過將所述信息路由到輸出裝置而作用于所述信息。
可執(zhí)行應(yīng)用程序包含用于(例如)響應(yīng)于用戶命令或輸入而實施預(yù)定功能的機器 代碼或機器可讀指令，所述預(yù)定功能包括(例如)操作系統(tǒng)、軟件應(yīng)用程序或其它信息處 理系統(tǒng)的功能。
可執(zhí)行程序為用于執(zhí)行一個或一個以上特定進程的代碼(即，機器可讀指令)片 段、子例程，或其它獨特的代碼區(qū)段或可執(zhí)行應(yīng)用程序的部分，且可包括對所接收輸入 參數(shù)(或響應(yīng)于所接收輸入?yún)?shù))執(zhí)行操作及提供所得輸出參數(shù)。
在各種實施例中，可將硬連線電路與軟件指令組合使用來實施本發(fā)明。因此， 所述技術(shù)既不限于硬件電路與軟件的任何具體組合，也不限于由數(shù)據(jù)處理系統(tǒng)執(zhí)行的指 令的任何特定源。此外，在此整個描述中，將各種功能及操作描述為由軟件代碼執(zhí)行或 引起以簡化描述。然而，所屬領(lǐng)域的技術(shù)人員將認識到，這些表述所意謂的是，所述功 能是由處理器執(zhí)行代碼而得出。
從此描述將顯而易見，本發(fā)明的方面可至少部分以軟件體現(xiàn)。即，可響應(yīng)于計 算機系統(tǒng)或其它數(shù)據(jù)處理系統(tǒng)的處理器執(zhí)行機器可讀媒體中所含有的指令的序列而在計算機系統(tǒng)或其它數(shù)據(jù)處理系統(tǒng)中實行所述技術(shù)。
機器可讀媒體包括以可由機器(例如，計算機、網(wǎng)絡(luò)裝置、個人數(shù)字助理、計 算機、數(shù)據(jù)處理器、制造工具、具有一個或一個以上處理器的集合的任何裝置等)存取 的形式來提供(即，存儲和/或傳輸)信息的任何機構(gòu)。機器可讀媒體可用以存儲當(dāng)由 數(shù)據(jù)處理系統(tǒng)執(zhí)行時使所述系統(tǒng)執(zhí)行本發(fā)明的各種方法的軟件及數(shù)據(jù)?？蓪⒋丝蓤?zhí)行軟 件和/或數(shù)據(jù)的部分存儲于各處。
舉例來說，機器可讀媒體包括可記錄/不可記錄媒體(例如，只讀存儲器 (ROM)、隨機存取存儲器(RAM)、磁盤存儲媒體、光學(xué)存儲媒體、快閃存儲器裝置、非 易失性存儲器、高速緩沖存儲器、遠程存儲裝置等)，以及電、光學(xué)、聲學(xué)或其它形式的 傳播信號(例如，載波、紅外信號、數(shù)字信號等)等。
在前述說明書中，已參考本發(fā)明的具體示范性實施例描述了本發(fā)明。將顯而 易見的是，在不脫離如所附權(quán)利要求書中闡明的本發(fā)明的更廣泛精神及范圍的情況下， 可對本發(fā)明進行各種修改。因此，應(yīng)以說明性意義而非限制性意義來看待本說明書及圖 式。
權(quán)利要求
1.一種用于測試存儲器裝置的方法，其包含將用于所述存儲器裝置的供應(yīng)電壓設(shè)定于第一供應(yīng)電壓電平；響應(yīng)于設(shè)定所述供應(yīng)電壓在所述第一供應(yīng)電壓電平下將測試數(shù)據(jù)寫入到所述存儲器 裝置；響應(yīng)于寫入所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓減小到在所述第一 供應(yīng)電壓電平以下的第二供應(yīng)電壓電平；響應(yīng)于減小所述供應(yīng)電壓在所述第二供應(yīng)電壓電平下從所述存儲器裝置讀取所述測 試數(shù)據(jù)；響應(yīng)于讀取所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓增加到在所述第二 供應(yīng)電壓電平以上的第三供應(yīng)電壓電平；響應(yīng)于增加所述供應(yīng)電壓在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測 試數(shù)據(jù)；以及響應(yīng)于在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測試數(shù)據(jù)，將在所述 第一供應(yīng)電壓電平下寫入到所述存儲器裝置的所述測試數(shù)據(jù)與在所述第三供應(yīng)電壓電平 下從所述存儲器裝置讀取的所述測試數(shù)據(jù)進行比較。
2.根據(jù)權(quán)利要求1所述的方法，其中所述第一供應(yīng)電壓電平為用于操作所述存儲器裝 置的指定電壓電平。
3.根據(jù)權(quán)利要求1所述的方法，其中所述第三供應(yīng)電壓電平為用于操作所述存儲器裝 置的指定電壓電平。
4.根據(jù)權(quán)利要求1所述的方法，其中所述第一供應(yīng)電壓電平及所述第三供應(yīng)電壓電平 中的每一者均為用于操作所述存儲器裝置的指定電壓電平。
5.根據(jù)權(quán)利要求1所述的方法，其中所述第二供應(yīng)電壓電平在用于操作所述存儲器裝 置的最小指定電壓電平以下。
6.根據(jù)權(quán)利要求1所述的方法，其包含響應(yīng)于比較所述測試數(shù)據(jù)確定所述存儲器裝置為可接受的還是不可接受的。
7.根據(jù)權(quán)利要求6所述的方法，其包含當(dāng)比較所述測試數(shù)據(jù)產(chǎn)生有利結(jié)果時將所述存儲器裝置識別為可接受的；以及當(dāng)比較所述測試數(shù)據(jù)產(chǎn)生不利結(jié)果時將所述存儲器裝置識別為不可接受的。
8.根據(jù)權(quán)利要求1所述的方法，其中在所述第二供應(yīng)電壓電平下從所述存儲器裝置讀取所述測試數(shù)據(jù)包含在不識別所述測試數(shù)據(jù)的情況下在所述第二供應(yīng)電壓電平下從所述存儲器裝置存取 所述測試數(shù)據(jù)。
9.根據(jù)權(quán)利要求1所述的方法，其中所述存儲器裝置為靜態(tài)隨機存取存儲器6RAM)直ο
10.—種用于測試存儲器裝置的方法，其包含將用于所述存儲器裝置的供應(yīng)電壓設(shè)定于指定供應(yīng)電壓；響應(yīng)于設(shè)定所述供應(yīng)電壓在所述指定供應(yīng)電壓下將測試數(shù)據(jù)寫入到所述存儲器裝置；響應(yīng)于寫入所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓減小到在最小指定供應(yīng)電壓以下的電壓電平；響應(yīng)于減小所述供應(yīng)電壓在所述最小指定供應(yīng)電壓以下的所述電壓電平下從所述存 儲器裝置讀取所述測試數(shù)據(jù)；響應(yīng)于讀取所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓增加回到所述指定 供應(yīng)電壓；響應(yīng)于增加所述供應(yīng)電壓在所述指定供應(yīng)電壓下從所述存儲器裝置讀取所述測試數(shù)據(jù)；響應(yīng)于在所述最小指定供應(yīng)電壓下從所述存儲器裝置讀取所述測試數(shù)據(jù)，將在所述 指定供應(yīng)電壓下寫入到所述存儲器裝置的所述測試數(shù)據(jù)與在所述指定供應(yīng)電壓下從所述 存儲器裝置讀取的所述測試數(shù)據(jù)進行比較。
11.根據(jù)權(quán)利要求10所述的方法，其包含響應(yīng)于比較所述測試數(shù)據(jù)確定所述存儲器裝置為可接受的還是不可接受的。
12.根據(jù)權(quán)利要求11所述的方法，其包含當(dāng)比較所述測試數(shù)據(jù)產(chǎn)生有利結(jié)果時將所述存儲器裝置識別為可接受的；以及 當(dāng)比較所述測試數(shù)據(jù)產(chǎn)生不利結(jié)果時將所述存儲器裝置識別為不可接受的。
13.根據(jù)權(quán)利要求10所述的方法，其中在第二供應(yīng)電壓電平下從所述存儲器裝置讀取 所述測試數(shù)據(jù)包含在不識別所述測試數(shù)據(jù)的情況下在所述最小指定供應(yīng)電壓以下的所述電壓電平下從 所述存儲器裝置存取所述測試數(shù)據(jù)。
14.根據(jù)權(quán)利要求10所述的方法，其中所述存儲器裝置為靜態(tài)隨機存取存儲器 (SRAM)裝置。
15.—種用于測試存儲器裝置的設(shè)備，其包含 控制系統(tǒng)，其適用于執(zhí)行下列活動將用于所述存儲器裝置的供應(yīng)電壓設(shè)定于第一供應(yīng)電壓電平； 響應(yīng)于設(shè)定所述供應(yīng)電壓在所述第一供應(yīng)電壓電平下將測試數(shù)據(jù)寫入到所述存儲器 裝置；響應(yīng)于寫入所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓減小到在所述第一 供應(yīng)電壓電平以下的第二供應(yīng)電壓電平；響應(yīng)于減小所述供應(yīng)電壓在所述第二供應(yīng)電壓電平下從所述存儲器裝置讀取所述測 試數(shù)據(jù)；響應(yīng)于讀取所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓增加到在所述第二 供應(yīng)電壓電平以上的第三供應(yīng)電壓電平；響應(yīng)于增加所述供應(yīng)電壓在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測 試數(shù)據(jù)；以及響應(yīng)于在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測試數(shù)據(jù)，將在所述 第一供應(yīng)電壓電平下寫入到所述存儲器裝置的所述測試數(shù)據(jù)與在所述第三供應(yīng)電壓電平 下從所述存儲器裝置讀取的所述測試數(shù)據(jù)進行比較。
16.根據(jù)權(quán)利要求15所述的設(shè)備，其中所述控制系統(tǒng)包含控制器，其與所述存儲器裝置分開且位于所述存儲器裝置外部。
17.根據(jù)權(quán)利要求15所述的設(shè)備，其中所述控制系統(tǒng)包含陣列內(nèi)建式自我測試控制器，其與所述存儲器裝置成一體式且位于所述存儲器裝置 內(nèi)部。
18.根據(jù)權(quán)利要求15所述的設(shè)備，其中所述控制系統(tǒng)包含控制器，其與所述存儲器裝置分開且位于所述存儲器裝置外部；以及 陣列內(nèi)建式自我測試(ABIST)控制器，其與所述存儲器裝置成一體式且位于所述存 儲器裝置內(nèi)部，其中所述控制系統(tǒng)的一些活動由所述控制器執(zhí)行，且所述控制系統(tǒng)的其它活動由所 述ABIST控制器執(zhí)行。
19.一種存儲器裝置，其包含存儲器單元陣列，其適用于存儲經(jīng)寫入到存儲器單元的數(shù)據(jù)且提供從所述存儲器單 元讀取的數(shù)據(jù)，其中對所述存儲器單元執(zhí)行下列活動 將用于所述存儲器單元的供應(yīng)電壓設(shè)定于第一供應(yīng)電壓電平； 響應(yīng)于設(shè)定所述供應(yīng)電壓在所述第一供應(yīng)電壓電平下將測試數(shù)據(jù)寫入到所述存儲器 單元；響應(yīng)于寫入所述測試數(shù)據(jù)將用于所述存儲器單元的所述供應(yīng)電壓減小到在所述第一 供應(yīng)電壓電平以下的第二供應(yīng)電壓電平；響應(yīng)于減小所述供應(yīng)電壓在所述第二供應(yīng)電壓電平下從所述存儲器單元讀取所述測 試數(shù)據(jù)；響應(yīng)于讀取所述測試數(shù)據(jù)將用于所述存儲器單元的所述供應(yīng)電壓增加到在所述第二 供應(yīng)電壓電平以上的第三供應(yīng)電壓電平；響應(yīng)于增加所述供應(yīng)電壓在所述第三供應(yīng)電壓電平下從所述存儲器單元讀取所述測 試數(shù)據(jù)；以及響應(yīng)于在所述第三供應(yīng)電壓電平下從所述存儲器單元讀取所述測試數(shù)據(jù)，將在所述 第一供應(yīng)電壓電平下寫入到所述存儲器單元的所述測試數(shù)據(jù)與在所述第三供應(yīng)電壓電平 下從所述存儲器單元讀取的所述測試數(shù)據(jù)進行比較。
20.根據(jù)權(quán)利要求19所述的存儲器裝置，其包含陣列內(nèi)建式自我測試控制器，其與所述存儲器裝置成一體式且位于所述存儲器裝置 內(nèi)部，適用于執(zhí)行所述活動中的一者或一者以上。
21.根據(jù)權(quán)利要求19所述的存儲器裝置，其中所述存儲器裝置為靜態(tài)隨機存取存儲器 (SRAM)裝置。
22.一種用于測試存儲器裝置的系統(tǒng)，其包含供應(yīng)電壓的源，其適用于將供應(yīng)電壓提供給所述存儲器裝置； 控制系統(tǒng)，其適用于將用于所述存儲器裝置的供應(yīng)電壓設(shè)定于第一供應(yīng)電壓電平； 響應(yīng)于設(shè)定所述供應(yīng)電壓在所述第一供應(yīng)電壓電平下將測試數(shù)據(jù)寫入到所述存儲器 裝置；響應(yīng)于寫入所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓減小到在所述第一供應(yīng)電壓電平以下的第二供應(yīng)電壓電平；響應(yīng)于減小所述供應(yīng)電壓在所述第二供應(yīng)電壓電平下從所述存儲器裝置讀取所述測 試數(shù)據(jù)；響應(yīng)于讀取所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓增加到在所述第二 供應(yīng)電壓電平以上的第三供應(yīng)電壓電平；響應(yīng)于增加所述供應(yīng)電壓在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測 試數(shù)據(jù)；以及響應(yīng)于在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測試數(shù)據(jù)，將在所述 第一供應(yīng)電壓電平下寫入到所述存儲器裝置的所述測試數(shù)據(jù)與在所述第三供應(yīng)電壓電平 下從所述存儲器裝置讀取的所述測試數(shù)據(jù)進行比較。
23.根據(jù)權(quán)利要求22所述的系統(tǒng)，其中所述控制系統(tǒng)包含控制器，其與所述存儲器裝置分開且位于所述存儲器裝置外部。
24.根據(jù)權(quán)利要求22所述的系統(tǒng)，其中所述控制系統(tǒng)包含陣列內(nèi)建式自我測試控制器，其與所述存儲器裝置成一體式且位于所述存儲器裝置 內(nèi)部。
25.根據(jù)權(quán)利要求22所述的系統(tǒng)，其中所述控制系統(tǒng)包含控制器，其與所述存儲器裝置分開且位于所述存儲器裝置外部；以及陣列內(nèi)建式自我測試(ABIST)控制器，其與所述存儲器裝置成一體式且位于所述存 儲器裝置內(nèi)部，其中所述控制系統(tǒng)的一些活動由所述控制器執(zhí)行，且所述控制系統(tǒng)的其它活動由所 述ABIST控制器執(zhí)行。
全文摘要
將用于存儲器裝置的供應(yīng)電壓設(shè)定于第一供應(yīng)電壓電平。響應(yīng)于設(shè)定所述供應(yīng)電壓在所述第一供應(yīng)電壓電平下將測試數(shù)據(jù)寫入到所述存儲器裝置。響應(yīng)于寫入所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓減小到在所述第一供應(yīng)電壓電平以下的第二供應(yīng)電壓電平。響應(yīng)于減小所述供應(yīng)電壓在所述第二供應(yīng)電壓電平下從所述存儲器裝置讀取所述測試數(shù)據(jù)。響應(yīng)于讀取所述測試數(shù)據(jù)將用于所述存儲器裝置的所述供應(yīng)電壓增加到在所述第二供應(yīng)電壓電平以上的第三供應(yīng)電壓電平。響應(yīng)于增加所述供應(yīng)電壓在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測試數(shù)據(jù)。響應(yīng)于在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取所述測試數(shù)據(jù)，將在所述第一供應(yīng)電壓電平下寫入到所述存儲器裝置的所述測試數(shù)據(jù)與在所述第三供應(yīng)電壓電平下從所述存儲器裝置讀取的所述測試數(shù)據(jù)進行比較。
文檔編號G11C29/50GK102027549SQ200980116836
公開日2011年4月20日 申請日期2009年5月15日 優(yōu)先權(quán)日2008年5月15日
發(fā)明者善-義·肖恩·李, 王忠澤, 金圣克, 陳南 申請人:高通股份有限公司