專利名稱：半導(dǎo)體存儲裝置、半導(dǎo)體裝置及光盤再生裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體存儲裝置的刷新(refresh)功能，例如涉及即使在所搭載的半 導(dǎo)體裝置的動作頻率規(guī)格低的情況下也能夠防止數(shù)據(jù)傳輸率下降，并且有助于由低消耗功 率化及功率均衡化帶來的布圖設(shè)計容易化、噪聲降低等的電路動作。
背景技術(shù)：
近年來的半導(dǎo)體裝置，因小型化技術(shù)的進(jìn)步帶來的高集成化以及半導(dǎo)體制造商 之間的競爭逐步加速。其中，將微處理器或ASIC(Application Specific Integrated Circuit)、定制邏輯電路等和大容量存儲器構(gòu)成在1個半導(dǎo)體芯片上的被稱為系統(tǒng)LSI的 半導(dǎo)體裝置，作為決定所安裝的產(chǎn)品的性能、差別化的能夠訴求高附加價值的關(guān)鍵器件，成 為各制造商關(guān)注的產(chǎn)品領(lǐng)域的產(chǎn)品。在設(shè)計這樣的半導(dǎo)體裝置中，半導(dǎo)體裝置中搭載的分類為DRAM (Dynamic Random Access Memory)、ROM (Read Only Memory)、SRAM (Static Random Access Memory)等的存 儲器被用作硬件庫，要求具有各種各樣的規(guī)格。并且，系統(tǒng)LSI的用途以產(chǎn)品周期短的AV(Audio/Visual)設(shè)備為中心，即使在所 搭載的硬件庫中也不例外。另外，若按照更具體的系統(tǒng)LSI的用途分類，則從民用用途覆蓋 至車載用途，若按照領(lǐng)域分類，則主要涉及光盤記錄再生裝置、數(shù)碼攝像機(jī)、數(shù)碼相機(jī)、數(shù)碼 音頻設(shè)備等廣泛的種類。如何有效地開發(fā)能共用于多種多樣的系統(tǒng)LSI群的包含半導(dǎo)體存 儲裝置的硬件庫，成為左右各公司收益的主要原因。此外，上述的說明只是應(yīng)用本發(fā)明的半導(dǎo)體存儲裝置的一個例子，并不意味著用 途或使用方法的限定。接著，圖1示出包含以往的DRAM的半導(dǎo)體裝置的基本電路構(gòu)成。在圖1中101表示將存儲器單元排列成矩陣狀的存儲器單元區(qū)域；102表示行解碼器電路，輸出對用于選擇在所述存儲器單元區(qū)域101的行方向上 排列的存儲器單元所構(gòu)成的組中的一個的選擇信號；103表示列解碼器電路，輸出對用于選擇在所述存儲器單元區(qū)域101的行方向上 排列的存儲器單元所構(gòu)成的組中的一個的選擇信號；104表示對由所述行解碼器電路102及所述列解碼器電路103所選擇指示的存儲 器單元進(jìn)行數(shù)據(jù)讀寫的檢測讀寫放大器電路；105表示內(nèi)部數(shù)據(jù)輸入輸出線；106表示外部數(shù)據(jù)輸入輸出線；107表示數(shù)據(jù)輸入輸出電路，將在與所述檢測讀寫放大器電路104之間收發(fā)的數(shù) 據(jù)經(jīng)由外部數(shù)據(jù)輸入輸出線106在與大規(guī)模邏輯電路區(qū)域IM之間進(jìn)行輸入輸出；108表示向所述行解碼器電路102指定的選擇在行方向上排列的存儲器單元所構(gòu) 成的組中的一個的行地址；
109表示向所述列解碼器電路103指定的選擇在列方向上排列的存儲器單元所構(gòu) 成的組中的一個的列地址；110表示地址控制信號；111表示按照所述地址控制信號110向所述行解碼器電路102輸出所述行地址 108并且向所述列解碼器電路103輸出所述列地址109的地址輸入電路；112表示外部控制信號；113表示按照所述外部控制信號112輸出所述地址控制信號110的控制電路；114表示內(nèi)部地址控制信號；115表示在待機(jī)時產(chǎn)生與所述地址控制信號110等效的內(nèi)部地址控制信號114，并 進(jìn)行所述存儲器單元區(qū)域101的刷新動作的刷新電路；116表示定時調(diào)整信號；117表示輸出所述定時調(diào)整信號116以進(jìn)行所述地址輸入電路111、所述控制電路 113和所述刷新電路115的定時調(diào)整的定時產(chǎn)生電路；118表示內(nèi)部同步時鐘信號；119表示時鐘產(chǎn)生電路，輸出所述內(nèi)部同步時鐘信號118以取得所述數(shù)據(jù)輸入輸 出電路107、所述地址輸入電路111、所述控制電路113、所述刷新電路115和所述定時產(chǎn)生 電路117的同步；120表示外部時鐘信號；121表示由存儲器單元區(qū)域101、行解碼器電路102、列解碼器電路103、檢測讀寫 放大器電路104及數(shù)據(jù)輸入輸出電路107構(gòu)成的存儲器陣列區(qū)域；122表示由地址輸入電路111、控制電路113、刷新電路115、定時產(chǎn)生電路117及 時鐘產(chǎn)生電路119構(gòu)成的控制區(qū)域；123表示由所述存儲器陣列區(qū)域121及所述控制區(qū)域122構(gòu)成的半導(dǎo)體存儲裝 置；124表示利用標(biāo)準(zhǔn)單元構(gòu)成的大規(guī)模邏輯電路區(qū)域；125表示冗余補(bǔ)償?shù)刂反鎯﹄娐罚?26表示將所述冗余補(bǔ)償?shù)刂反鎯﹄娐?25與所述存儲器陣列區(qū)域121連接的冗 余補(bǔ)償?shù)刂肪€；127表示與所述半導(dǎo)體存儲裝置123或大規(guī)模邏輯電路區(qū)域IM連接的外部端子 群；128表示由所述半導(dǎo)體存儲裝置123、所述大規(guī)模邏輯電路區(qū)域124、所述冗余補(bǔ) 償?shù)刂反鎯﹄娐?25及所述外部端子群127構(gòu)成的半導(dǎo)體裝置。在此，上述時鐘產(chǎn)生電路119根據(jù)驅(qū)動控制電路113等的能力等需要進(jìn)行設(shè)置，具 體而言，例如由緩沖器電路構(gòu)成，輸出與輸入的外部時鐘信號120相同的邏輯電平的內(nèi)部 同步時鐘信號118。根據(jù)圖1，對動作的概要簡單說明。通過從所述外部端子群127輸入的所述外部時鐘信號120，所述時鐘產(chǎn)生電路119 輸出所述內(nèi)部同步時鐘信號118，并作為所述數(shù)據(jù)輸入輸出電路107、所述地址輸入電路 111、所述控制電路113、所述刷新電路115、所述定時產(chǎn)生電路117之間取得同步的時鐘進(jìn)行供給。在所述內(nèi)部同步時鐘信號118的基礎(chǔ)上，所述控制電路113根據(jù)所述外部控制信 號112產(chǎn)生所述地址控制信號110，并輸入至所述地址輸入電路111。所述地址輸入電路111產(chǎn)生所述行地址108并輸入至所述行解碼器電路102，產(chǎn)生 所述列地址109并輸入至所述列解碼器電路103。根據(jù)輸入至所述行解碼器電路102和所 述列解碼器電路103的值，來選擇所述存儲器單元區(qū)域101內(nèi)的存儲器單元，與所述檢測讀 寫放大器電路104之間進(jìn)行讀寫動作，并經(jīng)由所述內(nèi)部數(shù)據(jù)輸入輸出線105、所述數(shù)據(jù)輸入 輸出電路107、所述外部數(shù)據(jù)輸入輸出線106，在與所述大規(guī)模邏輯電路區(qū)域IM之間進(jìn)行 數(shù)據(jù)的輸入輸出動作。由所述刷新電路115進(jìn)行的動作基本上與上述同樣，通過內(nèi)部地址控制信號114 被輸入至地址輸入電路111，從而進(jìn)行與所述地址控制信號110被輸入至地址輸入電路111 的情況相同的動作。不同之處在于只有所述檢測讀寫放大器電路104讀取的數(shù)據(jù)被寫 入至所述存儲器單元，不進(jìn)行經(jīng)由所述內(nèi)部數(shù)據(jù)輸入輸出線105、所述數(shù)據(jù)輸入輸出電路 107、所述外部數(shù)據(jù)輸入輸出線106在與所述大規(guī)模邏輯電路區(qū)域IM之間的數(shù)據(jù)的輸入輸 出動作。省略由所述冗余補(bǔ)償?shù)刂反鎯﹄娐?25、冗余補(bǔ)償?shù)刂肪€1 進(jìn)行的動作的說明。在進(jìn)行以上說明的動作的半導(dǎo)體存儲裝置中，通過存儲器陣列區(qū)域121和大規(guī)模 邏輯電路區(qū)域1 被設(shè)置在1個半導(dǎo)體集成電路上，從而使所述外部數(shù)據(jù)輸入輸出線106 成為多位總線比較容易，因此既能確保數(shù)據(jù)傳輸率，又能降低時鐘信號的頻率，容易謀求低 消耗功率化。專利文獻(xiàn)1 日本特開平8-138374號公報但是，上述的存儲器陣列區(qū)域121的刷新動作需要按規(guī)定周期以規(guī)定次數(shù)的頻度 進(jìn)行。因為該刷新頻度是固定的與時鐘信號的頻率無關(guān)，所以時鐘信號的頻率越低，則進(jìn)行 數(shù)據(jù)傳輸?shù)人⑿乱酝獾膭幼鞯念l域(例如所使用的時鐘脈沖的比例)就下降了。具體而言，例如如圖2所示，對于某一頻率的外部時鐘信號120，若平均每20個時 鐘脈沖需要由2個時鐘脈沖進(jìn)行2次的刷新動作，則在剩余的18個時鐘脈沖、即90%頻帶 中進(jìn)行指令處理等動作。相對于此，如圖3所示，例如如果將外部時鐘信號120的頻率降低 為1/4，則因為能用于指令處理等的時鐘脈沖成為每5個時鐘脈沖中的3個時鐘脈沖，故頻 帶降低為60%。因此，難以大幅度地降低時鐘信號的頻率以降低消耗功率。尤其是，即使在如進(jìn)行 聲音信號處理的半導(dǎo)體裝置那樣處理的信號的數(shù)據(jù)量遠(yuǎn)遠(yuǎn)小于例如進(jìn)行視頻信號處理的 半導(dǎo)體裝置的情況下，也難以大幅度地降低時鐘信號的頻率。例如，在如進(jìn)行聲音信號處理 的便攜式設(shè)備等那樣所處理的數(shù)據(jù)量少且對低消耗功率的請求尤其強(qiáng)烈的設(shè)備中搭載的 半導(dǎo)體裝置等的情況下，上述的課題更明顯。

發(fā)明內(nèi)容
本發(fā)明是鑒于上述觀點進(jìn)行的，其目的在于能適當(dāng)?shù)剡M(jìn)行存儲器的刷新，并且能 在謀求數(shù)據(jù)傳輸率的確保等的同時容易地降低時鐘信號的頻率。為了解決上述課題，第1發(fā)明的例子是一種半導(dǎo)體存儲裝置，具備存儲器單元，并 具有上述存儲器單元的刷新功能，其特征在于，該半導(dǎo)體存儲裝置具備時鐘產(chǎn)生電路，其以第一時鐘作為輸入，根據(jù)所述第一時鐘的反相來生成并輸出第二時鐘，該半導(dǎo)體存儲裝置 與所述第一時鐘和所述第二時鐘中的至少一個時鐘同步地進(jìn)行所述刷新功能的動作。由此，在低速頻率規(guī)格的情況下，能夠改善數(shù)據(jù)傳輸率的下降，在搭載半導(dǎo)體存儲 裝置的半導(dǎo)體裝置中，具有能夠在維持低消耗功率化的情況下提高性能的效果。第2發(fā)明的例子根據(jù)第1發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，還具備選擇 電路，其根據(jù)控制信號切換是僅與所述第一時鐘同步地進(jìn)行刷新動作、還是僅與所述第二 時鐘同步地進(jìn)行刷新動作、還是與所述第一時鐘及所述第二時鐘同步地進(jìn)行刷新動作的選 擇。由此，利用簡單的電路追加就能實現(xiàn)在低速頻率規(guī)格的情況下改善數(shù)據(jù)傳輸率的 下降、并在維持低消耗功率化的情況下提高性能的效果。第3發(fā)明的例子是一種半導(dǎo)體裝置，其特征在于，具備第2發(fā)明的例子的半導(dǎo)體 存儲裝置；邏輯電路；以及IO塊，其具有與外部之間輸入輸出信號的輸入輸出電路、以及與 所述輸入輸出電路連接的電極焊盤；經(jīng)由IO塊輸入的外部信號被輸入至所述邏輯電路，來 生成對所述選擇電路的切換進(jìn)行控制的所述控制信號。由此，具有能簡單地進(jìn)行控制的效果。第4發(fā)明的例子根據(jù)第3發(fā)明的例子的半導(dǎo)體裝置，其特征在于，還具備PLL電 路，其產(chǎn)生由經(jīng)由所述IO塊輸入的外部信號控制的頻率的時鐘，并輸入到所述半導(dǎo)體存儲 裝置及所述邏輯電路。由此，具有能夠簡單地變更向所述半導(dǎo)體存儲裝置或所述邏輯電路輸入的時鐘的 頻率的效果。第5發(fā)明的例子根據(jù)第3及第4中任一個發(fā)明的例子的半導(dǎo)體裝置，其特征在于， 以任意的組合具備僅與所述第一時鐘同步地進(jìn)行刷新動作的所述半導(dǎo)體存儲裝置；僅與 所述第二時鐘同步地進(jìn)行刷新動作的所述半導(dǎo)體存儲裝置；以及與所述第一時鐘及所述第 二時鐘同步地進(jìn)行刷新動作的所述半導(dǎo)體存儲裝置。由此，因為基于刷新動作的消耗電流在時間軸上可分散，故即使作為半導(dǎo)體裝置 也能得到可實現(xiàn)消耗功率的均衡化的效果。第6發(fā)明的例子是一種光盤再生裝置，其特征在于，具備；半導(dǎo)體裝置，其具備半 導(dǎo)體存儲電路、邏輯電路、具有對信號進(jìn)行輸入輸出的輸入輸出電路及與所述輸入輸出電 路連接的電極焊盤的IO塊、以及能夠根據(jù)控制信號變更所產(chǎn)生的時鐘的頻率的PLL電路， 所述半導(dǎo)體存儲電路具備存儲器單元的刷新功能，并具有時鐘產(chǎn)生器和選擇電路，所述時 鐘產(chǎn)生器以第一時鐘作為輸入且根據(jù)所述第一時鐘的反相生成并輸出第二時鐘，所述選擇 電路根據(jù)控制信號切換是僅與所述第一時鐘同步地進(jìn)行刷新動作、還是僅與所述第二時鐘 同步地進(jìn)行刷新動作、還是與所述第一時鐘及所述第二時鐘同步地進(jìn)行刷新動作的選擇； 光拾取器；以及基于所述光拾取器讀取出的數(shù)據(jù)信號，輸出能判別多個種類的信息記錄介 質(zhì)的信號的電路；將所述能判別多個種類的信息記錄介質(zhì)的信號作為外部信號輸入到所述 半導(dǎo)體裝置的IO塊，所述外部信號被輸入至所述邏輯電路，來生成向所述半導(dǎo)體存儲裝置 的選擇電路輸入的所述控制信號，以控制所述半導(dǎo)體存儲裝置的刷新動作。由此，具有能夠根據(jù)動作狀況實現(xiàn)消耗電流的均衡化及降低的效果。第7發(fā)明的例子是一種光盤再生裝置，其特征在于，具備半導(dǎo)體裝置，其具備半導(dǎo)體存儲電路、邏輯電路、具有對信號進(jìn)行輸入輸出的輸入輸出電路及與所述輸入輸出電 路連接的電極焊盤的IO塊、以及能夠根據(jù)控制信號變更所產(chǎn)生的時鐘的頻率的PLL電路， 所述半導(dǎo)體存儲電路具備存儲器單元的刷新功能，并具有時鐘產(chǎn)生器和選擇電路，所述時 鐘產(chǎn)生器以第一時鐘作為輸入且根據(jù)所述第一時鐘的反相生成并輸出第二時鐘，所述選擇 電路根據(jù)控制信號切換是僅與所述第一時鐘同步地進(jìn)行刷新動作、還是僅與所述第二時鐘 同步地進(jìn)行刷新動作、還是與所述第一時鐘及所述第二時鐘同步地進(jìn)行刷新動作的選擇； 光拾取器；以及基于所述光拾取器讀取出的數(shù)據(jù)信號，輸出能判別多個種類的信息記錄介 質(zhì)的信號的電路；將所述能判別多個種類的信息記錄介質(zhì)的信號作為外部信號輸入到所述 半導(dǎo)體裝置的IO塊，根據(jù)所述外部信號變更向所述半導(dǎo)體存儲裝置及所述邏輯電路輸入 的時鐘的頻率。由此，具有能夠根據(jù)動作狀況實現(xiàn)消耗電流的均衡化或降低的效果。第8發(fā)明的例子根據(jù)第1發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，所述時鐘產(chǎn) 生電路生成每1時鐘周期內(nèi)包含2個脈沖的所述第二時鐘。第9發(fā)明的例子根據(jù)第8發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，所述時鐘產(chǎn) 生電路具有Ν0Τ電路，其使所述第一時鐘翻轉(zhuǎn)來輸出反相信號；以及EXNOR電路，其基于所 述第一時鐘和反相信號來生成所述第二時鐘。第10發(fā)明的例子根據(jù)第8發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，所述時鐘 產(chǎn)生電路具備選擇所述第一時鐘及第二時鐘中的一方的選擇器。由此，能夠提高時鐘信號的效率。第11發(fā)明的例子根據(jù)第10發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，所述選擇 器根據(jù)從該半導(dǎo)體存儲裝置的外部輸入的控制信號進(jìn)行上述選擇。由此，能夠容易地控制是否提高時鐘信號的效率。第12發(fā)明的例子根據(jù)第10發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，在刷新時 所述選擇器固定地選擇第一時鐘及第二時鐘中的一方。由此，能夠使用上述的電路或者作為緩沖器等起作用，或者提高時鐘信號的效率等。第13發(fā)明的例子根據(jù)第8發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，所述時鐘 產(chǎn)生電路具備選擇器，并且所述時鐘產(chǎn)生電路還生成第三時鐘，所述第三時鐘以相對于第 一時鐘的遷移定時錯開的定時進(jìn)行遷移來進(jìn)行所述刷新，所述選擇器選擇所述第一時鐘、 第二時鐘及第三時鐘中的任意一個。第14發(fā)明的例子根據(jù)第13發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，所述時鐘 產(chǎn)生電路具有Ν0Τ電路，其使所述第一時鐘翻轉(zhuǎn)來輸出反相信號；以及NOR電路，其基于所 述第一時鐘和反相信號來生成所述第三時鐘。由此，可提高時鐘信號的效率，或者在刷新時分散電流等。第15發(fā)明的例子根據(jù)第13發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，所述選擇 器選擇所述第一時鐘及第二時鐘中的一方。由此，能夠使用可生成第三時鐘的裝置進(jìn)行與第11發(fā)明的例子的裝置相同的動作等。第16發(fā)明的例子根據(jù)第13發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，具有包括所述存儲器單元和時鐘產(chǎn)生電路的第一組及第二組，所述第一組的選擇器固定地選擇所述 第一時鐘，另一方面，在刷新時所述第二組的選擇器選擇所述第一時鐘及第三時鐘中的一 方。第17發(fā)明的例子根據(jù)第16發(fā)明的例子的半導(dǎo)體存儲裝置，其特征在于，在刷新時 所述第二組的選擇器固定地選擇第三時鐘。由此，能夠在刷新時分散電流等。第18發(fā)明的例子根據(jù)第10發(fā)明的例子的半導(dǎo)體存儲裝置的半導(dǎo)體裝置，其特征 在于，在所述第一時鐘是第一頻率的情況下，所述選擇器選擇所述第一時鐘，而在所述第一 時鐘是比所述第一頻率低的第二頻率的情況下，所述選擇器選擇所述第二時鐘。第19發(fā)明的例子是具備第18發(fā)明的例子的半導(dǎo)體裝置的光盤再生裝置，其特征 在于，還具備光拾取器，其將記錄介質(zhì)所記錄的信息讀出；以及判別電路，其判別為了對 從記錄介質(zhì)讀出的信息進(jìn)行處理而應(yīng)該向所述半導(dǎo)體裝置中的半導(dǎo)體存儲裝置提供的時 鐘的頻率，并輸出判別信號；所述選擇器根據(jù)所述判別信號選擇所述第一時鐘或第二時鐘。第20發(fā)明的例子根據(jù)第19發(fā)明的例子的光盤再生裝置，其特征在于，還具備PLL 電路，其生成與所述判別信號相應(yīng)的頻率的第一時鐘。由此，能夠在第一時鐘的頻率低的情況下提高時鐘信號的效率等。(發(fā)明效果)根據(jù)本發(fā)明，在低速頻率規(guī)格的情況下，能夠改善數(shù)據(jù)傳輸率的下降，在搭載半導(dǎo) 體存儲裝置的半導(dǎo)體裝置中，具有能夠在維持低消耗功率化的情況下提高性能等的效果。


圖1是表示包括以往半導(dǎo)體存儲裝置123的半導(dǎo)體裝置128的構(gòu)成的框圖。圖2是表示上述以往半導(dǎo)體存儲裝置123的要部的信號的例子的時序圖。圖3是表示上述以往半導(dǎo)體存儲裝置123的要部的信號的其他例子的時序圖。圖4是表示本發(fā)明的實施方式1的半導(dǎo)體裝置628的構(gòu)成的框圖。圖5是表示上述半導(dǎo)體裝置628的半導(dǎo)體存儲裝置623中設(shè)置的時鐘產(chǎn)生電路 619的構(gòu)成的電路圖。圖6是表示時鐘信號的頻率高時上述時鐘產(chǎn)生電路619的各部的信號的例子的時 序圖。圖7是表示時鐘信號的頻率低時上述時鐘產(chǎn)生電路619的各部的信號的例子的時 序圖。圖8是表示使用了上述半導(dǎo)體裝置628的光盤再生裝置的構(gòu)成的框圖。圖9是表示本發(fā)明的實施方式2的半導(dǎo)體裝置628的構(gòu)成的框圖。圖10是表示上述半導(dǎo)體裝置628的半導(dǎo)體存儲裝置623、623’中設(shè)置的時鐘產(chǎn)生 電路819的構(gòu)成的電路圖。圖11是表示時鐘信號的頻率高時上述時鐘產(chǎn)生電路819的各部的信號的例子的 時序圖。圖12是表示時鐘信號的頻率低時上述時鐘產(chǎn)生電路819的各部的信號的例子的 時序圖。
符號說明401-時鐘輸入信號；402-刷新控制信號；403-低速動作控制信號； 404-反相電路；405-異或非電路；406-與邏輯電路；407-信號選擇電路；408-切換信 號；409-內(nèi)部時鐘信號；410-時鐘輸出信號；601-存儲器單元區(qū)域；602-行解碼器電路； 603-列解碼器電路；604-檢測讀寫放大器電路；605-內(nèi)部數(shù)據(jù)輸入輸出線；606-外部數(shù) 據(jù)輸入輸出線；607-數(shù)據(jù)輸入輸出電路；608-行地址；609-列地址；610-地址控制信號； 611-地址輸入電路；612-外部控制信號；613-控制電路；614-內(nèi)部地址控制信號；615-刷 新電路；616-定時調(diào)整信號；617-定時產(chǎn)生電路；619-時鐘產(chǎn)生電路；621-存儲器陣列區(qū) 域；622-控制區(qū)域；623-半導(dǎo)體存儲裝置；623’ -半導(dǎo)體存儲裝置；624-大規(guī)模邏輯電路 區(qū)域；625-冗余補(bǔ)償?shù)刂反鎯﹄娐罚?26-冗余補(bǔ)償?shù)刂肪€；627-外部端子群；628-半導(dǎo)體 裝置；701-信息記錄介質(zhì)；702-光拾取器；703-數(shù)據(jù)信號；704-光盤判別電路；705-數(shù)據(jù) 信號；706-邏輯電路；707-PLL電路；709-控制信號；710-時鐘輸出信號；713-數(shù)據(jù)總線； 801-時鐘輸入信號；802-刷新控制信號；803-低速動作控制信號；803’ -低速動作控制信 號；804-反相電路；805-異或非電路；806-或非電路；808-信號選擇電路；809-信號選擇 電路；810-切換信號；811-低速動作分散信號；812-內(nèi)部時鐘信號a ；813-內(nèi)部時鐘信號 b ；814-輸出信號；815-時鐘輸出信號；815，-時鐘輸出信號；819-時鐘產(chǎn)生電路；819，-時 鐘產(chǎn)生電路。
具體實施例方式以下，基于附圖對本發(fā)明的實施方式進(jìn)行詳細(xì)說明。此外，在以下的各實施方式 中，關(guān)于具有與其他實施方式同樣的功能的構(gòu)成要素適當(dāng)賦予同一符號，并省略說明。《發(fā)明的實施方式1》作為本發(fā)明的第一實施方式，基于圖4 圖8，對具備半導(dǎo)體存儲裝置623的半導(dǎo) 體裝置擬8及使用了該半導(dǎo)體裝置628的光盤再生裝置進(jìn)行說明。在該例子中，作為半導(dǎo) 體存儲裝置 623 而使用 DRAM (Dynamic Random Access Memory)。(半導(dǎo)體裝置628的構(gòu)成)首先，對半導(dǎo)體裝置628的構(gòu)成進(jìn)行說明。圖4是表示半導(dǎo)體裝置628的構(gòu)成的 框圖。該半導(dǎo)體裝置6 構(gòu)成為具備半導(dǎo)體存儲裝置623且具有大規(guī)模邏輯電路區(qū)域624、 冗余補(bǔ)償?shù)刂反鎯﹄娐?25及外部端子群627。(半導(dǎo)體裝置628中的半導(dǎo)體存儲裝置623的構(gòu)成)上述半導(dǎo)體存儲裝置623具有存儲器陣列區(qū)域621和控制區(qū)域622。在上述存儲器陣列區(qū)域621中，601表示將存儲器單元排列成矩陣狀的存儲器單元區(qū)域；602表示行解碼器電路，輸出用于選擇所述存儲器單元區(qū)域601中在行方向上排 列的存儲器單元所構(gòu)成的組中的一個的選擇信號；603表示列解碼器電路，輸出用于選擇所述存儲器單元區(qū)域601中在列方向上排 列的存儲器單元所構(gòu)成的組中的一個的選擇信號；604表示對由所述行解碼器電路602及所述列解碼器電路603所選擇指示的存儲 器單元讀寫數(shù)據(jù)的檢測讀寫放大器電路；605表示內(nèi)部數(shù)據(jù)輸入輸出線；
606表示外部數(shù)據(jù)輸入輸出線；607表示將在與所述檢測讀寫放大器電路604之間收發(fā)的數(shù)據(jù)經(jīng)由外部數(shù)據(jù)輸入 輸出線606在與大規(guī)模邏輯電路區(qū)域6M之間輸入輸出的數(shù)據(jù)輸入輸出電路。另外，在上述控制區(qū)域622中，608表示行地址，用于向所述行解碼器電路602指定對在行方向上排列的存儲器 單元所構(gòu)成的組中的一個的選擇；609表示列地址，用于向所述列解碼器電路603指定對在列方向上排列的存儲器 單元所構(gòu)成的組中的一個的選擇；610表示按照來自半導(dǎo)體存儲裝置623的外部等的指示讀寫數(shù)據(jù)的存儲器單元的 地址控制信號；611表示地址輸入電路，按照所述地址控制信號610(或后述的內(nèi)部地址控制信號 614)向所述行解碼器電路602輸出所述行地址608、且向所述列解碼器電路603輸出所述 列地址609 ；612表示數(shù)據(jù)的讀寫等的指示的外部控制信號；613表示根據(jù)所述外部控制信號612輸出所述地址控制信號610的控制電路；614是表示被刷新的存儲器單元的、與所述地址控制信號610等效的內(nèi)部地址控 制信號；615表示為了使所述存儲器單元區(qū)域601進(jìn)行刷新動作而產(chǎn)生所述內(nèi)部地址控制 信號614的刷新電路；616表示定時調(diào)整信號；617表示定時產(chǎn)生電路；619表示時鐘產(chǎn)生電路；410表示時鐘輸出信號；401表示時鐘輸入信號；402表示刷新控制信號；403表示低速動作控制信號。上述定時產(chǎn)生電路617為了調(diào)整地址輸入電路611、控制電路613及刷新電路615 的刷新動作等的動作定時，輸出定時調(diào)整信號616。具體而言，例如，在刷新控制信號402為 “H”(High電平)的狀態(tài)下，由時鐘產(chǎn)生電路619輸出的時鐘輸出信號410從“L”(低電平) 上升至“H”的情況下，將指示刷新動作的定時調(diào)整信號616輸出至各部。上述時鐘產(chǎn)生電路619輸出時鐘輸出信號410，用于取得半導(dǎo)體存儲裝置623內(nèi)的 各部具體而言數(shù)據(jù)輸入輸出電路607、地址輸入電路611、控制電路613、刷新電路615及定 時產(chǎn)生電路617等的同步。(時鐘產(chǎn)生電路619的具體構(gòu)成)具體而言，上述時鐘產(chǎn)生電路619例如如圖5所示構(gòu)成。在圖5中，401表示時鐘輸入信號(外部時鐘信號)、402表示指示刷新動作的刷新 控制信號、403表示低速動作控制信號、404表示反相電路(NOT電路)、405表示異或非電路 (EXN0R電路)、406表示與邏輯電路(AND電路)、407表示信號選擇電路、408表示所述信號 選擇電路407的切換信號、409表示內(nèi)部時鐘信號、410表示時鐘輸出信號(內(nèi)部同步時鐘信號)。從上述時鐘產(chǎn)生電路619輸出的時鐘輸出信號410，是基于從半導(dǎo)體裝置6 的外 部或大規(guī)模邏輯電路區(qū)域擬4等輸入的時鐘輸入信號401、刷新控制信號402及低速動作控 制信號403而生成的。作為上述時鐘輸入信號401，例如如圖6、7所示，根據(jù)半導(dǎo)體裝置628的處理內(nèi)容 等選擇性地輸入規(guī)定的高頻率(圖6)或其1/4的低頻率(圖7)的信號。上述低速動作控制信號403是表示上述時鐘輸入信號401為高頻率還是低頻率的 信號，例如在輸入了高頻率的信號的情況下被維持在“L”，而在輸入了低頻率的信號的情況 下被維持在“H”。另外，上述刷新控制信號402是與被輸入于定時產(chǎn)生電路617的信號相同的信號。 該刷新控制信號402，例如在上述時鐘輸入信號401為上述高頻率的情況下，在該高頻率下 的每20周期份的時間T內(nèi)有2次成為“H”且每次僅為1周期的期間。另外，在時鐘輸出信 號410為上述的低頻率的情況下，在上述期間T即低頻率下的每5周期內(nèi)有1次成為“H” 僅為1周期的期間。在輸入到上述時鐘產(chǎn)生電路619的時鐘輸入信號401的頻率高的情況下(圖6)， 通過低速動作控制信號403被維持在“L”，根據(jù)信號選擇電路407的選擇，時鐘輸入信號 401直接作為時鐘輸出信號410輸出。此時，如上述，刷新控制信號402在期間T內(nèi)2次成 為“H”，但并不影響上述時鐘輸出信號410。在此，在本實施方式的半導(dǎo)體存儲裝置623中，例如如果在上述高頻率的時鐘輸 入信號401中的每20周期份的期間T內(nèi)需要以任意間隔進(jìn)行2次刷新動作，則通過在定時 產(chǎn)生電路617中輸入在上述期間T內(nèi)2次為“H”的刷新控制信號402，從而進(jìn)行適當(dāng)?shù)乃⑿?動作。另外，在刷新控制信號402成為“L”的18周期份的期間，進(jìn)行由外部控制信號612 所示的指令處理等。另一方面，在輸入到時鐘產(chǎn)生電路619的時鐘輸入信號401的頻率低的情況下 (圖7)，如果通過低速動作控制信號403被維持在“H”，從而刷新控制信號402只在時鐘輸 入信號401中的1周期份的期間成為“H”，則該期間內(nèi)通過信號選擇電路407的選擇而選擇 內(nèi)部時鐘信號409。即，在時鐘輸入信號401的上升及下降定時，分別輸出在反相電路404 的延遲時間內(nèi)成為“H”的2個脈沖作為時鐘輸出信號410。通過該時鐘輸出信號410被輸 入至定時產(chǎn)生電路617，從而與上述時鐘輸入信號401的頻率高的情況同樣地適當(dāng)?shù)剡M(jìn)行 平均每期間T內(nèi)為2次的刷新動作。另外，在刷新控制信號401為“L”而不進(jìn)行刷新動作 的期間、即時鐘輸入信號401中的每5周期內(nèi)的4周期的期間，時鐘輸入信號401直接作為 時鐘輸出信號410輸出，進(jìn)行由外部控制信號612所示的指令處理等。(關(guān)于半導(dǎo)體裝置628中的其他部分)半導(dǎo)體裝置628中的大規(guī)模邏輯電路區(qū)域624，例如使用標(biāo)準(zhǔn)單元構(gòu)成，形成了發(fā) 揮IO(Input/Output)功能或作為系統(tǒng)LSI的主要功能的電路等。冗余補(bǔ)償?shù)刂反鎯﹄娐?25存儲表示進(jìn)行冗余補(bǔ)償?shù)拇鎯ζ鲉卧牡刂?。冗余補(bǔ)償?shù)刂肪€6 用于使所述冗余補(bǔ)償?shù)刂反鎯﹄娐?25與所述存儲器陣列區(qū) 域621連接。外部端子群627對在所述半導(dǎo)體存儲裝置623或大規(guī)模邏輯電路區(qū)域6M等和半導(dǎo)體裝置628的外部之間所輸入輸出的信號進(jìn)行中繼。(半導(dǎo)體裝置628的動作)在刷新控制信號402為“L”且進(jìn)行通常動作的情況下，所述時鐘產(chǎn)生電路619基 于由所述外部端子群627等輸入的所述時鐘輸入信號401產(chǎn)生所述時鐘輸出信號410，作為 取得所述數(shù)據(jù)輸入輸出電路607、所述地址輸入電路611、所述控制電路613、所述刷新電路 615及所述定時產(chǎn)生電路617之間的同步的時鐘而供給。所述控制電路613與所述時鐘輸 出信號410同步地，根據(jù)所述外部控制信號612產(chǎn)生所述地址控制信號610，并將其輸入至 所述地址輸入電路611。所述地址輸入電路611產(chǎn)生所述行地址608并向所述行解碼器電路602輸入，產(chǎn) 生所述列地址609并向所述列解碼器電路603輸入。根據(jù)輸入到所述行解碼器電路602和 所述列解碼器電路603的值，選擇所述存儲器單元區(qū)域601內(nèi)的存儲器單元，進(jìn)行與所述檢 測讀寫放大器電路604之間的讀寫動作，經(jīng)由所述內(nèi)部數(shù)據(jù)輸入輸出線605、所述數(shù)據(jù)輸入 輸出電路607及所述外部數(shù)據(jù)輸入輸出線606，進(jìn)行在所述檢測讀寫放大器電路604和所述 大規(guī)模邏輯電路區(qū)域6M之間的數(shù)據(jù)的輸入輸出動作。另外，在刷新控制信號402成為“H”的刷新時，如果時鐘輸出信號410上升至“H”， 則定時產(chǎn)生電路617輸出對刷新動作進(jìn)行指示的定時調(diào)整信號616。因此，例如，印刷電路 615使內(nèi)部計數(shù)器(未圖示)的計數(shù)值增加，并將該計數(shù)值作為內(nèi)部地址控制信號114輸 出，從而與控制電路113輸出了地址控制信號110的情況同樣對規(guī)定的地址區(qū)域進(jìn)行刷新 動作。刷新動作本身與實際進(jìn)行數(shù)據(jù)讀寫的情況基本上相同。不同之處在于，只是所述檢 測讀寫放大器電路604所讀出的數(shù)據(jù)被寫入所述存儲器單元，不進(jìn)行經(jīng)由所述內(nèi)部數(shù)據(jù)輸 入輸出線605、所述數(shù)據(jù)輸入輸出電路607及所述外部數(shù)據(jù)輸入輸出線606的與所述大規(guī)模 邏輯電路區(qū)域擬4之間的數(shù)據(jù)的輸入輸出動作。在此，在上述刷新動作中，在時鐘輸入信號401的頻率低的情況下，刷新控制信號 402僅在時鐘輸入信號401中的1周期的期間成為“H”，由時鐘產(chǎn)生電路619作為時鐘輸出 信號410在每期間T內(nèi)進(jìn)行2次的刷新動作。故，在上述期間T內(nèi)，因為能夠?qū)?時鐘脈沖 中的4時鐘脈沖用于數(shù)據(jù)傳輸或讀寫等的指令處理，所以能夠容易地確保半導(dǎo)體裝置6 的處理能力。另外，能夠容易地使時鐘輸入信號401的頻率設(shè)定得較低，從而容易謀求消耗 功率的下降等。(使用了上述半導(dǎo)體裝置628的光盤再生裝置的構(gòu)成)圖8是表示使用了包括上述半導(dǎo)體存儲裝置623的半導(dǎo)體裝置擬8的光盤再生裝 置的系統(tǒng)構(gòu)成的框圖。在圖8中，701表示信息記錄介質(zhì)，例如如DVD(Digital Video Disc、Digital Versatile Disc)和⑶(Compact Disc)那樣，可填裝由于數(shù)據(jù)量或數(shù)據(jù)構(gòu)造等不同而數(shù)據(jù) 處理所需的時鐘信號的頻率不同的多種信息記錄介質(zhì)701。702表示對信息記錄介質(zhì)701所 記錄的信息進(jìn)行讀取的光拾取器、703表示與光拾取器702讀取出的數(shù)據(jù)相應(yīng)的數(shù)據(jù)信號、 704表示從數(shù)據(jù)信號703的內(nèi)容中判別信息記錄介質(zhì)701的種類的光盤判別電路、705表示 包括數(shù)據(jù)信號703和判別了信息記錄介質(zhì)701的種類的信號在內(nèi)的數(shù)據(jù)信號、706表示對數(shù) 據(jù)信號705進(jìn)行信號處理的電路、707表示PLL(Wiase Locked Loop)電路、709表示邏輯電 路706對PLL電路707進(jìn)行控制用的信號、710表示PLL電路707向邏輯電路706輸出的時鐘輸出信號、713表示半導(dǎo)體存儲裝置623和邏輯電路706用于獲取數(shù)據(jù)的數(shù)據(jù)總線。半導(dǎo)體裝置6 設(shè)置上述邏輯電路706、PLL電路707及半導(dǎo)體存儲裝置623而 構(gòu)成。上述邏輯電路706及PLL電路707例如形成為圖4所示的大規(guī)模邏輯電路區(qū)域6M等。時鐘輸入信號401從PLL電路707輸出，并被輸入至半導(dǎo)體存儲裝置623。另外，刷新控制信號402及低速動作控制信號403與其他的控制信號一起從邏輯 電路706輸出，并被輸入至半導(dǎo)體存儲裝置623。(光盤再生裝置的動作)以下，說明如上述構(gòu)成的光盤再生裝置的動作。首先，對信息記錄介質(zhì)701是“數(shù)據(jù)處理量少的介質(zhì)”的情況的動作進(jìn)行說明。光 盤判別電路704根據(jù)光拾取器702從信息記錄介質(zhì)701讀取出的數(shù)據(jù)信號703，判別出信息 記錄介質(zhì)701是“數(shù)據(jù)處理量少的介質(zhì)”，為了表示該情況，例如將數(shù)據(jù)信號705設(shè)為“H”。上述被設(shè)為“H”的數(shù)據(jù)信號705，被輸入至邏輯電路706。邏輯電路706對應(yīng)于 “數(shù)據(jù)處理量少的介質(zhì)”，成為“可低速進(jìn)行信號處理的模式”，向PLL電路707輸出指示降低 頻率的控制信號709。對應(yīng)于此，PLL電路707將向邏輯電路706輸出的時鐘輸出信號710 和向半導(dǎo)體存儲裝置623輸出的時鐘輸入信號401設(shè)定為規(guī)定的低頻率。邏輯電路706還為了表示被輸入至半導(dǎo)體存儲裝置623的時鐘輸入信號401是低 頻率，而將低速動作控制信號403設(shè)定為“H”。另外，邏輯電路706還將向半導(dǎo)體存儲裝置 623指示刷新動作的刷新控制信號402，在時鐘輸入信號401中的例如每5周期份的期間T 中的1周期期間設(shè)定為“H”，來控制半導(dǎo)體存儲裝置623。因此，從半導(dǎo)體存儲裝置623中 的時鐘產(chǎn)生電路619 (圖5)，在每個上述期間T中，作為時鐘輸出信號410，而在刷新控制信 號420為“H”的1周期份的期間輸出2個脈沖，并且，在刷新控制信號402為“L”的4周期 份的期間直接輸出時鐘輸入信號401。由此，進(jìn)行2次刷新動作和4次指令處理等。S卩，能夠從表面上將刷新動作所需的時鐘的次數(shù)減半，相應(yīng)地，基于數(shù)據(jù)總線713 在半導(dǎo)體存儲裝置623和邏輯電路706之間交換數(shù)據(jù)的信號處理等可使用時鐘脈沖。因 此，能夠?qū)崿F(xiàn)容易地進(jìn)行提高數(shù)據(jù)傳輸率、將數(shù)據(jù)傳輸率的降低抑制得較少、或者降低消耗 功率的系統(tǒng)。接著，對信息記錄介質(zhì)701為“數(shù)據(jù)處理量多的介質(zhì)”的情況的動作進(jìn)行說明。光 盤判別電路704根據(jù)光拾取器702從信息記錄介質(zhì)701中讀取出的數(shù)據(jù)信號703，判別信息 記錄介質(zhì)701為“數(shù)據(jù)處理量多的介質(zhì)”，為了表示該情況，例如將數(shù)據(jù)信號705設(shè)定為“L”。上述被設(shè)定為“L”的數(shù)據(jù)信號705，被輸入至邏輯電路706。邏輯電路706對應(yīng)于 “數(shù)據(jù)處理量多的介質(zhì)”，成為“可高速進(jìn)行信號處理的模式”，向PLL電路707輸出指示提高 頻率的控制信號709。相對于此，PLL電路707將向邏輯電路706輸出的時鐘輸出信號710 和向半導(dǎo)體存儲裝置623輸出的時鐘輸入信號401設(shè)定為規(guī)定的高頻率。在這種情況下，邏輯電路706還為了表示被輸入至半導(dǎo)體存儲裝置623的時鐘輸 入信號401是高頻率，而將低速動作控制信號403設(shè)定為“L”。另外，邏輯電路706還將向 半導(dǎo)體存儲裝置623指示刷新動作的刷新控制信號402，在時鐘輸入信號401中的例如每 20周期中合計在2周期的期間內(nèi)設(shè)定為“H”，來控制半導(dǎo)體存儲裝置623。因此，在半導(dǎo)體 存儲裝置623中的時鐘產(chǎn)生電路619(圖幻中，與刷新控制信號402的電平無關(guān)，通過信號選擇電路407選擇時鐘輸入信號401作為時鐘輸出信號410進(jìn)行輸出。由此，與時鐘輸入 信號401直接地或者經(jīng)由緩沖器間接地輸入至刷新電路615等的情況同樣地，在時鐘輸入 信號401中的每20周期份的期間T內(nèi)進(jìn)行2次刷新動作和18次指令處理等。《發(fā)明的實施方式1的變形例》如上所述，根據(jù)時鐘輸入信號401的頻率切換時鐘輸出信號410，但并不限于此， 在刷新時可以始終輸出2個時鐘脈沖。具體而言，例如也可將時鐘產(chǎn)生電路619作為共用 電路或宏塊使用等，構(gòu)成與實施方式1同樣的半導(dǎo)體裝置或光盤再生裝置，并且合并到圖5 中如符號A所示，低速動作控制信號403被固定為“H”。這樣的構(gòu)成能適用于與時鐘輸入信 號401的頻率無關(guān)地提高時鐘效率的情況等。另一方面，也可以如圖5中的符號B所示，刷新控制信號402被固定為“L”。在這 種情況下，時鐘輸入信號401始終經(jīng)由信號選擇電路407作為時鐘輸出信號410進(jìn)行輸出。 因此，例如能夠與實施方式1使用共用的電路，使時鐘產(chǎn)生電路619作為緩沖器等?！栋l(fā)明的實施方式2》(半導(dǎo)體裝置擬8等的構(gòu)成)實施方式2的半導(dǎo)體存儲裝置與實施方式1的半導(dǎo)體存儲裝置623 (圖4、圖5)相 比，如圖9、圖10所示，具備代替時鐘產(chǎn)生電路619而使用了時鐘產(chǎn)生電路819、819’這2個 半導(dǎo)體存儲裝置623、623’。除此之外與實施方式1同樣，能適用于圖8所示的光盤再生裝 置等這一點也相同。上述時鐘產(chǎn)生電路819、819’與實施方式1的時鐘產(chǎn)生電路619相比，不同點在 于，還具備或非電路(NOR)806、以及由低速動作分散信號811進(jìn)行切換控制的信號選擇電 路808。其他構(gòu)成要素實質(zhì)上與實施方式1相同。具體而言，在圖10中，801表示時鐘輸入 信號，802表示指示刷新動作的刷新控制信號，803、803’表示低速動作控制信號，804表示 反相電路(NOT電路)，805表示異或非電路(EXN0R電路)，806表示或非電路(NOR電路)， 807表示與邏輯電路(AND電路)，808、809分別表示信號選擇電路，810表示信號選擇電路 809的切換信號，811表示成為信號選擇電路808的切換信號的低速動作分散信號，812表 示內(nèi)部時鐘信號a，813表示內(nèi)部時鐘信號b，814表示信號選擇電路808的輸出信號，815、 815’表示時鐘輸出信號。圖11、圖12是上述時鐘產(chǎn)生電路819、819’的輸入輸出信號及內(nèi)部的信號的波形 圖。即，時鐘產(chǎn)生電路819、819’被輸入了該圖所示的時鐘輸入信號801、刷新控制信號802、 低速動作控制信號803、803’及低速動作分散信號811，并輸出時鐘輸出信號815、815’。在此，刷新定時的條件與實施方式1相同，需要每個期間T進(jìn)行2次刷新動作。在時鐘產(chǎn)生電路819、819’中，作為時鐘輸入信號801，與實施方式1同樣，選擇輸 入了與信息記錄介質(zhì)的種類的判別等相應(yīng)的規(guī)定的高頻率或者其1/4的低頻率的信號。被 輸入至?xí)r鐘產(chǎn)生電路819的低速動作控制信號803，在上述時鐘輸入信號401是高頻率的 情況下被維持在“L”，在是低頻率的情況下被維持在“H”。另一方面，被輸入至?xí)r鐘產(chǎn)生電 路819’的低速動作控制信號803’，例如如圖10的符號C所示，始終被固定為“L”。另外， 在時鐘產(chǎn)生電路819、819’都將上述低速動作分散信號811始終固定為“H”。此外，刷新控 制信號802，在時鐘輸入信號801是高頻率的情況下，與實施方式1同樣在期間T中有2次 成為“H”，并且在時鐘輸入信號801為低頻率的情況下，在該低頻率下的2周期份的期間中設(shè)定為“H”。(半導(dǎo)體裝置擬8等的動作)<高時鐘頻率情況下的刷新期間及其他期間>在時鐘輸入信號801的頻率高的情況下(圖11)，與是否是刷新期間無關(guān)地，時鐘 產(chǎn)生電路819、819，都將時鐘輸入信號801直接作為時鐘輸入信號815、815，。S卩，在時鐘產(chǎn)生電路819’中，因為低速動作控制信號803’始終被固定為“L”，故時 鐘輸入信號801被信號選擇電路80選擇并輸出。另外，在時鐘產(chǎn)生電路819中，在時鐘輸入信號801的頻率高的情況下，因低速動 作控制信號803被維持在“L”，故仍然選擇并輸出時鐘輸入信號801。因此，與實施方式1同樣地，刷新控制信號802在期間T內(nèi)2次成為“H”，從而在時 鐘輸出信號815、815’上升的定時進(jìn)行適當(dāng)?shù)乃⑿聞幼?，并且在刷新控制信?02為“L”的 期間進(jìn)行18次指令處理等。<低時鐘頻率情況下的刷新以外的期間>即使在時鐘輸入信號801的頻率低的情況下(圖12)，在刷新期間以外的期間，時 鐘產(chǎn)生電路819、819’仍然都將時鐘輸入信號801直接作為時鐘輸出信號815、815’進(jìn)行輸出οS卩，因在時鐘產(chǎn)生電路819’中低速動作控制信號803’始終被固定為“L”，故由信 號選擇電路808選擇并輸出時鐘輸入信號801。另外，在時鐘產(chǎn)生電路819中，因刷新控制信號802是“L”，故同樣地選擇并輸出時 鐘輸入信號801。因此，每期間T進(jìn)行3次指令處理等。<低時鐘頻率情況下的刷新期間>在時鐘輸入信號801的頻率低的情況(圖12)的刷新期間，因在時鐘產(chǎn)生電路 819’中低速動作控制信號803’始終被固定為“L”，故時鐘輸入信號801直接作為時鐘輸出 信號進(jìn)行輸出。另一方面，在時鐘產(chǎn)生電路819中，因低速動作分散信號811被固定為“H”、且低速 動作控制信號803及刷新控制信號802成為“H”、切換信號810成為“H”，故通過信號選擇 電路808及信號選擇電路809分別選擇了內(nèi)部時鐘信號b813及輸出信號814。因為上述內(nèi) 部時鐘信號b813，是時鐘輸入信號801及其翻轉(zhuǎn)信號的或非電路，因此在時鐘輸入信號801 下降的定時，產(chǎn)生在反相電路804的延遲時間內(nèi)成為“H”的脈沖，并作為時鐘輸出信號815 進(jìn)行輸出。這種情況下，在半導(dǎo)體存儲裝置623’中，在時鐘輸入信號801的上升定時進(jìn)行刷 新，在半導(dǎo)體存儲裝置623中，在時鐘輸入信號801的下降定時進(jìn)行刷新。即，因此在時鐘 輸入信號801的頻率低的情況下在相互錯開的定時進(jìn)行刷新，故可使消耗刷新電流的定時 分散，緩和消耗功率的集中，降低半導(dǎo)體裝置的平均消耗電流?！栋l(fā)明的實施方式2的變形例》在上述的例子中，關(guān)于一方的半導(dǎo)體存儲裝置623，示出了只在時鐘輸入信號801 的頻率低時低速動作控制信號803被設(shè)為“H”的例子，但并不限定于此，也可例如圖10的 符號D所示，低速動作控制信號803始終被固定為“H”，刷新動作與時鐘輸入信號801的頻 率無關(guān)，在半導(dǎo)體存儲裝置623、623’中始終相互錯開地進(jìn)行。
另外，也可單獨設(shè)置或設(shè)置多個低速動作控制信號803被固定為“L”的半導(dǎo)體存 儲裝置623。即，在這種情況下，與所述實施方式1的變形例說明過的內(nèi)容相同，可使用與實 施方式2共用的電路，使時鐘產(chǎn)生電路619作為緩沖器等起作用等。另外，低速動作分散信號811并不限定于被固定為“H”，也可如圖10的符號E所 示，被固定為“L”。在這種情況下，因為信號選擇電路808始終選擇內(nèi)部時鐘信號a812，故 能夠根據(jù)刷新控制信號802及低速動作控制信號803進(jìn)行與實施方式1及其變形例中的時 鐘產(chǎn)生電路619相同的動作，能提高時鐘效率。因此，仍然能夠謀求電路的共用化等。此外，低速動作分散信號811并不限定于被固定為“H”或“L”，例如，也可根據(jù)要 求的指令處理能力及消耗電流由邏輯電路706等動態(tài)地進(jìn)行控制，或者與實施方式1同樣 地設(shè)為1時鐘周期內(nèi)進(jìn)行2次刷新，或者在多個半導(dǎo)體存儲裝置623中刷新定時相互錯開。 即，由此，例如可從表面上將刷新動作所需的時鐘數(shù)減半、分散消耗刷新電流的定時等。因 此，在半導(dǎo)體裝置中，既能改善數(shù)據(jù)傳輸率的下降，又可實現(xiàn)對使用半導(dǎo)體裝置的光盤再生 裝置降低或分散消耗功率的構(gòu)成等?！镀渌马棥啡缟纤?，可單獨設(shè)置或者在多個半導(dǎo)體裝置中設(shè)置半導(dǎo)體存儲裝置，對于各半 導(dǎo)體存儲裝置，對低速動作分散信號811、低速動作控制信號803、403的“H”、“L”的狀態(tài)固 定或動態(tài)地進(jìn)行各種控制，并通過將低速動作控制或低速分散控制進(jìn)行多樣組合，從而作 為光盤再生裝置等可實現(xiàn)最優(yōu)的低消耗功率等。此外，在上述實施方式中，說明了使用DRAM的例子，但是并不限于DRAM，使用刷新 動作所需的所有存儲器單元也極容易。另外，在上述實施方式中，說明了光盤再生裝置的例子，但是并不限于光盤再生裝 置，根據(jù)動作規(guī)格適用于與存儲器的數(shù)據(jù)傳輸率不同的系統(tǒng)所搭載的半導(dǎo)體裝置等也極容易。根據(jù)上述的實施方式，以產(chǎn)品周期短的AV設(shè)備作為中心，覆蓋民用用途至車載用 途，在各領(lǐng)域中，可有效開發(fā)主要涉及光盤、數(shù)碼TV、數(shù)碼相機(jī)、數(shù)字音頻設(shè)備等廣泛種類的 半導(dǎo)體裝置，結(jié)果得到了提高收益的效果。(產(chǎn)業(yè)上的可用性)本發(fā)明的半導(dǎo)體存儲裝置例如在半導(dǎo)體裝置的低消耗功率化、數(shù)據(jù)傳輸率的提高 等方面有用。
權(quán)利要求
1.一種半導(dǎo)體存儲裝置，具備存儲器單元，并具有上述存儲器單元的刷新功能，其中， 該半導(dǎo)體存儲裝置具備時鐘產(chǎn)生電路，其以第一時鐘作為輸入，根據(jù)所述第一時鐘的反相來生成并輸出第二時鐘，該半導(dǎo)體存儲裝置與所述第一時鐘和所述第二時鐘中的至少一個時鐘同步地進(jìn)行所 述刷新功能的動作。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于，還具備選擇電路，其根據(jù)控制信號切換是僅與所述第一時鐘同步地進(jìn)行刷新動作、還 是僅與所述第二時鐘同步地進(jìn)行刷新動作、還是與所述第一時鐘及所述第二時鐘同步地進(jìn) 行刷新動作的選擇。
3.一種半導(dǎo)體裝置，具備權(quán)利要求2所述的半導(dǎo)體存儲裝置； 邏輯電路；以及IO塊，其具有與外部之間輸入輸出信號的輸入輸出電路、以及與所述輸入輸出電路連 接的電極焊盤；經(jīng)由IO塊輸入的外部信號被輸入至所述邏輯電路，來生成對所述選擇電路的切換進(jìn) 行控制的所述控制信號。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，還具備PLL電路，其產(chǎn)生由經(jīng)由所述IO塊輸入的外部信號控制的頻率的時鐘，并輸入 到所述半導(dǎo)體存儲裝置及所述邏輯電路。
5.根據(jù)權(quán)利要求3或4所述的半導(dǎo)體裝置，其特征在于， 以任意的組合具備僅與所述第一時鐘同步地進(jìn)行刷新動作的所述半導(dǎo)體存儲裝置； 僅與所述第二時鐘同步地進(jìn)行刷新動作的所述半導(dǎo)體存儲裝置；以及 與所述第一時鐘及所述第二時鐘同步地進(jìn)行刷新動作的所述半導(dǎo)體存儲裝置。
6.一種光盤再生裝置，具備半導(dǎo)體裝置，其具備半導(dǎo)體存儲電路、邏輯電路、具有對信號進(jìn)行輸入輸出的輸入輸出 電路及與所述輸入輸出電路連接的電極焊盤的IO塊、以及能夠根據(jù)控制信號變更所產(chǎn)生 的時鐘的頻率的PLL電路，所述半導(dǎo)體存儲電路具備存儲器單元的刷新功能，并具有時鐘 產(chǎn)生器和選擇電路，所述時鐘產(chǎn)生器以第一時鐘作為輸入且根據(jù)所述第一時鐘的反相生成 并輸出第二時鐘，所述選擇電路根據(jù)控制信號切換是僅與所述第一時鐘同步地進(jìn)行刷新動 作、還是僅與所述第二時鐘同步地進(jìn)行刷新動作、還是與所述第一時鐘及所述第二時鐘同 步地進(jìn)行刷新動作的選擇； 光拾取器；以及基于所述光拾取器讀取出的數(shù)據(jù)信號，輸出能判別多個種類的信息記錄介質(zhì)的信號的 電路；將所述能判別多個種類的信息記錄介質(zhì)的信號作為外部信號輸入到所述半導(dǎo)體裝置 的IO塊，所述外部信號被輸入至所述邏輯電路，來生成向所述半導(dǎo)體存儲裝置的選擇電路輸入 的所述控制信號，以控制所述半導(dǎo)體存儲裝置的刷新動作。
7.—種光盤再生裝置，具備半導(dǎo)體裝置，其具備半導(dǎo)體存儲電路、邏輯電路、具有對信號進(jìn)行輸入輸出的輸入輸出 電路及與所述輸入輸出電路連接的電極焊盤的IO塊、以及能夠根據(jù)控制信號變更所產(chǎn)生 的時鐘的頻率的PLL電路，所述半導(dǎo)體存儲電路具備存儲器單元的刷新功能，并具有時鐘 產(chǎn)生器和選擇電路，所述時鐘產(chǎn)生器以第一時鐘作為輸入且根據(jù)所述第一時鐘的反相生成 并輸出第二時鐘，所述選擇電路根據(jù)控制信號切換是僅與所述第一時鐘同步地進(jìn)行刷新動 作、還是僅與所述第二時鐘同步地進(jìn)行刷新動作、還是與所述第一時鐘及所述第二時鐘同 步地進(jìn)行刷新動作的選擇； 光拾取器；以及基于所述光拾取器讀取出的數(shù)據(jù)信號，輸出能判別多個種類的信息記錄介質(zhì)的信號的 電路；將所述能判別多個種類的信息記錄介質(zhì)的信號作為外部信號輸入到所述半導(dǎo)體裝置 的IO塊，根據(jù)所述外部信號變更向所述半導(dǎo)體存儲裝置及所述邏輯電路輸入的時鐘的頻率。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體存儲裝置，其特征在于，所述時鐘產(chǎn)生電路生成每1時鐘周期內(nèi)包含2個脈沖的所述第二時鐘。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲裝置，其特征在于， 所述時鐘產(chǎn)生電路具有NOT電路，其使所述第一時鐘翻轉(zhuǎn)來輸出反相信號；以及EXNOR電路，其基于所述第一時鐘和反相信號來生成所述第二時鐘。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲裝置，其特征在于，所述時鐘產(chǎn)生電路具備選擇所述第一時鐘及第二時鐘中的一方的選擇器。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲裝置，其特征在于，所述選擇器根據(jù)從該半導(dǎo)體存儲裝置的外部輸入的控制信號進(jìn)行上述選擇。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體存儲裝置，其特征在于，在刷新時所述選擇器固定地選擇第一時鐘及第二時鐘中的一方。
13.根據(jù)權(quán)利要求8所述的半導(dǎo)體存儲裝置，其特征在于， 所述時鐘產(chǎn)生電路具備選擇器，并且所述時鐘產(chǎn)生電路還生成第三時鐘，所述第三時鐘以相對于第一時鐘的遷移定時錯開 的定時進(jìn)行遷移來進(jìn)行所述刷新，所述選擇器選擇所述第一時鐘、第二時鐘及第三時鐘中的任意一個。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲裝置，其特征在于， 所述時鐘產(chǎn)生電路具有NOT電路，其使所述第一時鐘翻轉(zhuǎn)來輸出反相信號；以及NOR電路，其基于所述第一時鐘和反相信號來生成所述第三時鐘。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體存儲裝置，其特征在于， 所述選擇器選擇所述第一時鐘及第二時鐘中的一方。
16.根據(jù)權(quán)利要求13的半導(dǎo)體存儲裝置，其特征在于， 具有包括所述存儲器單元和時鐘產(chǎn)生電路的第一組及第二組，所述第一組的選擇器固定地選擇所述第一時鐘，另一方面，在刷新時所述第二組的選 擇器選擇所述第一時鐘及第三時鐘中的一方。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體存儲裝置，其特征在于， 在刷新時所述第二組的選擇器固定地選擇第三時鐘。
18.一種半導(dǎo)體裝置，具備權(quán)利要求10所述的半導(dǎo)體存儲裝置，其中，在所述第一時鐘是第一頻率的情況下，所述選擇器選擇所述第一時鐘，而在所述第一 時鐘是比所述第一頻率低的第二頻率的情況下，所述選擇器選擇所述第二時鐘。
19.一種光盤再生裝置，具備權(quán)利要求18所述的半導(dǎo)體裝置，該光盤再生裝置還具備 光拾取器，其將記錄介質(zhì)所記錄的信息讀出；以及判別電路，其判別為了對從記錄介質(zhì)讀出的信息進(jìn)行處理而應(yīng)該向所述半導(dǎo)體裝置中 的半導(dǎo)體存儲裝置提供的時鐘的頻率，并輸出判別信號；所述選擇器根據(jù)所述判別信號選擇所述第一時鐘或第二時鐘。
20.根據(jù)權(quán)利要求19所述的光盤再生裝置，其特征在于， 還具備PLL電路，其生成與所述判別信號相應(yīng)的頻率的第一時鐘。
全文摘要
本發(fā)明提供一種半導(dǎo)體存儲裝置、半導(dǎo)體裝置及光盤再生裝置。其中，半導(dǎo)體存儲裝置具備存儲器單元，具有上述存儲器單元的刷新功能，還具備以第一時鐘作為輸入并根據(jù)所述第一時鐘的反相來生成第二時鐘后輸出的時鐘產(chǎn)生電路，與所述第一時鐘和所述第二時鐘中的至少一個時鐘同步地進(jìn)行所述刷新功能的動作。
文檔編號G11B7/004GK102057436SQ20098012123
公開日2011年5月11日 申請日期2009年6月11日 優(yōu)先權(quán)日2008年6月12日
發(fā)明者中井信行, 貞方博之 申請人:松下電器產(chǎn)業(yè)株式會社