專利名稱：：門電平可重配置的磁性邏輯的制作方法
技術領域：
：本發(fā)明涉及可編程邏輯，且更具體來說涉及使用自旋轉移力矩磁阻隨機存取存儲器(STTMRAM)的可再編程邏輯。
背景技術：
：可編程邏輯陣列(PLA)為用以實施組合邏輯電路的可編程裝置。所述PLA具有一組可編程“與”平面，所述組可編程“與”平面鏈接到一組可編程“或”平面，可接著有條件地對所述“或”平面求反以產生輸出。此布局允許合成大量邏輯功能，包括“異或”或更復雜的組合功能。在制造期間以與ROM相同的方式對許多PLA進行掩模編程。此情形對于嵌入在較復雜和眾多集成電路(例如，微處理器)中的PLA尤其適用?？稍谥圃旌蠼浘幊痰腜LA稱為FPLA(現場可編程PLA)或FPGA(現場可編程門陣列)。在制造了FPGA之后，FPGA互連件僅可由消費者或設計者編程(即，“預燒”)一次以實施任何邏輯功能-因此稱為“現場可編程”。FPGA通常進行較緩慢且與其專用集成電路(ASIC)對等物相比可能汲取(draw)較多電力。對于FPGA，存在芯片空間的專用于額外開銷或未使用的相當大的部分。舉例來說，為了適應需要“與”門邏輯和“或”門邏輯的特定選擇或混合的特定應用，所述兩者必須可用于一般芯片中，且僅所述應用所需要的那些組件為有線的，或在編程時間經“預燒”。磁阻隨機存取存儲器(MRAM)為基于夾在兩個磁性層之間的氧化物的穿隧電阻的存儲器元件。當所述兩個層中的磁化平行時，穿隧電阻為“低”，且此稱作狀態(tài)0。當所述兩個層中的磁化反平行時，穿隧電阻為“高”，且此稱作狀態(tài)1。在MRAM中，一個層在裝置壽命期間為固定的，且另一層為“自由”層，所述“自由”層可通過可尋址寫入線改變以產生能夠重新對準或“翻轉”極化方向的磁場。狀態(tài)0或狀態(tài)1可通過用分壓器電路相對于已知參考電阻測量MRAM的電阻而確定。盡管所述MRAM可重新寫入，但其狀態(tài)為非易失性的，且因此不需要持續(xù)電力。然而，MRAM存儲器需要切換與電池供電的便攜式裝置不兼容的功率電平，且無法如越來越高的裝置間距密度的情況下當前所需進行良好縮放。目前，不存在在依賴于非易失性磁性存儲器類型元件的單元的固定拓撲配置內提供可再編程邏輯的邏輯電路。基于前文，所屬領域的技術人員將了解，需要提供可針對較高裝置間距密度縮放的非易失性且可重配置(即，可再編程)的邏輯的系統。
發(fā)明內容揭示一種可再編程邏輯裝置及其形成方法，其基于使用自旋力矩轉移(STT)MRAM元件來實施邏輯功能。STTMRAM用以替代常規(guī)FPGA或PLA裝置來實施例如“或”門、“與”門、“非或”門和“與非”門函數等邏輯。所述邏輯的配置可通過在無需改變拓撲的情況下再編程STTMRAM元件的狀態(tài)來改變以提供不同組的邏輯操作。此外，當斷電時保持所述邏輯配置，且當通電時在同一配置中恢復。STTMRAM元件為一結，其包含磁性膜、氧化物膜和磁性膜的夾層，所述夾層類似于常規(guī)MRAM呈橢圓狀結構，但可縮放到更小尺寸。與常規(guī)MRAM類似，STTMRAM具有磁性膜的固定層和自由(可寫入編程)層。所述自由層借助于直接通過所述結的寫入電流的電子自旋極化的自旋力矩轉移來編程，而非通過由外部電流誘發(fā)的磁場來編程。STTMRAM優(yōu)于常規(guī)MRAM的另一優(yōu)點由較小尺寸的裝置中所需要的較低寫入電流提供，同時實現通過結的較高電流密度，從而使寫入編程步驟更有效且更可靠地產生所要狀態(tài)(“1”或“0”)。盡管關于磁性隨機存取存儲器(且更特定來說為自旋力矩轉移磁阻隧道結磁性隨機存取存儲器)描述本文中所呈現的實施例，但可預期所描述的特征也被應用于包括以下各項的此類裝置相變隨機存取存儲器(PCRAM)、基于電阻的隨機存取存儲器(R-RAM)，或可以非易失性方式存儲基于電阻的電可編程存儲器狀態(tài)的任何裝置(即，在無持續(xù)電力的情況下，其可通過電效應、磁效應、電磁(例如，光學)效應或此類物理效應的組合再編程到多個狀態(tài))。前文已頗為廣泛地概述了本發(fā)明的特征和技術優(yōu)點，以便可更好地理解以下的本發(fā)明的具體實施方式。下文將描述形成本發(fā)明的權利要求書的主題的本發(fā)明的額外特征和優(yōu)點。所屬領域的技術人員應了解，所揭示的概念和特定實施例可易于用作修改或設計用于實行本發(fā)明的相同目的的其它結構的基礎。所屬領域的技術人員還應認識到，此類等效構造并不背離在所附權利要求書中所闡述的本發(fā)明的精神和范圍。當結合附圖考慮時，從以下描述將更好地理解據信為本發(fā)明所特有的新穎特征(關于其組織和操作方法兩者)以及其它目的和優(yōu)點。然而，應明確地理解，僅出于說明和描述的目的而提供各圖中的每一者，且并不希望將其作為本發(fā)明的限制的定義。為了獲得對本發(fā)明的更完整理解，現結合附圖來參看以下描述，附圖中圖1展示其中可有利地使用本發(fā)明的實施例的示范性無線通信系統；圖2A展示處于平行磁化低電阻狀態(tài)的常規(guī)磁性隧道結MTJ的基本元件；圖2B展示處于反平行磁化高電阻狀態(tài)的常規(guī)磁性隧道結MTJ的基本元件；圖3A展示根據本發(fā)明的一實施例的處于1-晶體管/I-MTJ(1-T/1-MTJ)配置中的STTMTJMRAM單元；圖3B說明根據圖3A的架構的用于針對低電阻平行極化狀態(tài)而編程MTJ的示范性電路配置；圖3C說明根據圖3A的架構的用于針對高電阻反平行極化狀態(tài)而編程MTJ的示范性電路配置；圖4A為根據本發(fā)明的一實施例的使用四個STTMTJ單元的四輸入邏輯電路的實例；圖4B為圖4A的示范性邏輯電路的等效電路；圖5A為針對圖3到圖4的四個STTMTJ單元設定的示范性[1，0，1,0]狀態(tài)的電壓輸出；圖5B為針對圖3到圖4的四個STTMTJ單元設定的示范性狀態(tài)的電壓輸出；圖7為根據本發(fā)明的一實施例的以可編程方式配置門邏輯的方法的流程圖。圖8為根據本發(fā)明的一實施例的操作可重配置門邏輯的方法的流程圖。具體實施例方式揭示一種邏輯門陣列，其基于可以可編程方式重配置以提供非易失性“與”、“與非”、“或”和“非或”邏輯功能性的STTMTJMRAM單元。類似的可再編程邏輯功能性可使用如以上所指示的可再編程存儲器元件的其它形式來實現，且在本發(fā)明的既定精神內。然而，出于描述簡易的目的，本文中將STTMTJMRAM描述為示范性實施例，且并非限制性的。MTJ具有如下特性可通過改變一個(“自由”)磁性層(通過薄的非導電氧化物層使其與第二“固定”磁性層分離)的相對磁化方向來更改通過結的電子電流(electroncurrentflow)的電阻。所述電阻由電子穿隧通過所述氧化物的能力來確定。當所述兩個磁性層經平行磁化時，所述電阻為“低”(狀態(tài)0)。當所述兩個磁性層經反平行磁化時，所述電阻為“高”(狀態(tài)1)。在STTMTJ中，可通過經由發(fā)送自旋極化電子的足夠密度的高電流直接通過結來將所要磁化方向寫入到自由層而切換結的電阻狀態(tài)。所述電流足以影響自由層但不影響固定層。圖1展示其中可有利地使用本發(fā)明的實施例的示范性無線通信系統100。出于說明的目的，圖1展示三個遠程單元120、130和150以及兩個基站140。將認識到，典型無線通信系統可具有更多遠程單元和基站。遠程單元120、130和150包括STTMTJMRAM存儲器芯片125A、125B和125C，其為如以下所進一步論述的本發(fā)明的實施例。圖1展示從基站140到遠程單元120、130和150的前向鏈路信號180，以及從遠程單元120、130和150到基站140的反向鏈路信號190。在圖1中，將遠程單元120展示為移動電話，將遠程單元130展示為便攜式計算機，且將遠程單元150展示為無線區(qū)域回路系統中的固定位置遠程單元。舉例來說，所述遠程單元可為手機、手持式個人通信系統(PCS)單元、例如個人數據助理等便攜式數據單元，或例如儀表讀數設備等固定位置數據單元。盡管圖1說明根據本發(fā)明的教示的遠程單元，但本發(fā)明并不限于這些示范性說明的單元。本發(fā)明的實施例可適當地用于包括存儲器芯片的任何裝置中。圖2展示磁性隧道結MTJ200的基本元件。圖2A展示處于平行磁化低電阻狀態(tài)的常規(guī)磁性隧道結MTJ的基本元件。圖2B展示處于反平行磁化高電阻狀態(tài)的常規(guī)磁性隧道結MTJ的基本元件。MTJ200包含固定磁化層(S卩，固定層210)、自由層211和勢壘層212。固定層210為在裝置壽命期間具有固定磁化方向的磁性層。自由層211為磁化方向可由所施加的穿隧寫入電流的方向更改的磁性層。勢壘層212為足夠薄以準許視以下所描述的條件而定的來自固定層210或自由層211的電子的穿隧的電介質層。勢壘層212可為例如氧化物(例如，MgO)等若干絕緣體材料中的一者或一者以上。通常，可使固定層210、勢壘層212和自由層211的堆疊成形為平坦橢圓體的形式，其中極化方向優(yōu)先地且大體上沿所述橢圓體的主軸，且平行于其上形成所述堆疊的襯底的表面?？纱篌w上將此配置應用于常規(guī)MRAM以及STTMTJMRAM，差別在于，對于STTMTJMRAM來說無需外部磁場來將極化狀態(tài)寫入到MTJ201。圖3A展示處于1-晶體管/1-MTJ(1-T/1-MTJ)配置中的MRAM電路300(例如，STTMTJ)，其包括結MTJ301。MTJ301具有鄰近于反鐵磁體313的固定層210，所述固定層210為導電的且在裝置壽命期間保持其磁化。反鐵磁體313確定固定層210的磁性極化的對準。另外，MTJ301具有鄰近于反鐵磁體313的電極318和用于連接到外部電路的鄰近于自由層211的電極315。經由電極318，MTJ301連接到晶體管317的漏極電極。晶體管317的源極電極連接到源極線316。晶體管317的柵極電極連接到字線314。字線314控制晶體管317的柵極。位線335和源極線316設定電子流的方向。MTJ301的自由層211連接到位線335。在位線335與源極線316之間施加(任一極性的)電壓Vdd。晶體管317充當開關。當經由字線314將電壓施加到晶體管317的柵極時，電流將在位線335與源極線316之間流動(如由勢壘212上的穿隧電阻所調節(jié)，其視自由層211的STT誘發(fā)的極化而定)。在寫入模式中，使Vdd足夠大以產生足夠電流密度的自旋極化電子流從而切換自由層211的磁化。通過MTJ301的電子電流方向確定自由層211中的誘發(fā)極化方向。在讀取模式中，Vdd較小，且電流密度不足以更改自由層211中的極化。在圖3B中，將位線335電壓設定為Vdd(假設為正)且源極線316接地，使得在字線314提供柵極電壓Ve以接通晶體管317的導電路徑時常規(guī)電流從位線335流動到源極線316(即，電子從源極線316流動到位線335)。當Vdd足夠大時，此方向上的電流寫入自由層211使其極化平行于固定層210，從而將MTJ301置于低電阻狀態(tài)(0)(具有電阻Rmu(O))。在圖3C中，當通過以電壓Ve斷言(assert)字線314、通過以Vdd將源極線316設定為高以及通過將位線335電壓設定為較低來接通晶體管317的柵極時，電子在從位線335到源極線316(S卩，從自由層211到固定層210)的相反方向上流動，將自由層211切換到反平行極化狀態(tài)，從而將MTJ301置于高電阻狀態(tài)(1)(其中電阻Rto(I)>Rmtj(O))0如以下所描述，STTMRAMMTJ可用作門邏輯元件，門邏輯元件(例如)可用于每個此類門邏輯元件均可經再編程的門邏輯中。因此，可響應于寫入指令而動態(tài)地重配置包括此種可再編程邏輯的裝置以支持特定應用的要求?？删幊踢壿嬁臻g的此可再用性準許芯片空間的非常有效的使用。此外，邏輯程式為非易失性的，即不需要備用電力。圖4A為根據本發(fā)明的一實施例的使用四個STTMTJ結J-I到J-4的四輸入門邏輯400的實例。圖4A僅展示結J-I到J-4，但每一者還可包括可通過到晶體管柵極的字線信號以圖3A中所指示的方式切換的單獨晶體管(未圖示)。其類似于常規(guī)FPGA四輸入邏輯塊，只是每一單元的狀態(tài)和對應電阻可被重配置(如以上所描述)。實際上，可能僅需要兩個輸入，例如A和B。額外反相器(未圖示)可提供兩個額外并列輸入A_*B_。在讀取模式中(即，在邏輯操作期間)，可分別地將可識別為A、A_、B和B_的輸入施加到結J-I到J-4，其中，如果A=1，那么A_=0，等等。這些邏輯輸入的電壓電平小于寫入電壓，使得不改變結J-I到J-4的磁化電阻狀態(tài)。每一結可處于0狀態(tài)或1狀態(tài)中。因此，結J-N(O)處于“0”狀態(tài)，且J-N'(1)處于“1”狀態(tài)。當將輸入[A、A_、B和BJ分別施加到J-I到J_4且將EVAL信號電壓Ve施加到晶體管開關417的柵極時，適量電流將流經晶體管開關417。電流量由輸入信號[A、A_、B和BJ的電壓(出于示范性目的，此處假設其為Vdd或0，其中Vdd處于只讀電平且不引起極化改變，如以上所指示)、結J-I到J-4的有效電阻和晶體管417的有效電阻Rt確定。結J-I到J-4的有效電阻為并聯的，且結J-I到J-4的有效凈并聯電阻與晶體管417的Rt串聯。到A和/或B=1的輸入可為高(例如，電壓=Vdd)，或所述輸入可為A和/或B=0(例如，電壓=0)。將在晶體管開關417上所測量的電壓Vt(在求和線420處測量)輸入到可包含(例如)兩個飽和放大反相器430和440的傳感器電路，其可用以針對所施加信號確定邏輯輸出F和真值表(truthtable)，如以下所描述。圖4B為圖4A的示范性邏輯電路的等效電路。當EVAL電壓Ve將晶體管開關417接通到導電狀態(tài)時，結J-I到J-4可由其相應等效電阻I^1-IV4表示，且晶體管開關417由等效電阻Rt(418)表示。流經結J-I到J-4的所有電流的總和(例如，It)流經求和線420到達晶體管開關418，且接著到達接地。求和線420處的電壓Vt根據Vt=ItXRt來確定總電流。對應于每一狀態(tài)，結J-I到J-4可具有有效電阻IV1到Rt_4，其中Rt_n(0)為處于0狀態(tài)的結J-N的電阻(其為“低”電阻)且I^r(1)為處于1狀態(tài)中的結J-N'的電阻(其為“高”電阻)。為了說明可如何使用圖4A的拓撲以可重配置的方式來實施各種邏輯功能，借助于參看圖4B的等效電路而呈現實例。為簡單起見，關于RT_N(0)、RT_r(1)和&的值以及輸入A和B的電壓電平作出以下假設假設U=R0,Rj_r(1)=5*RQ且Rt(418)=R0/10。這些電阻值可包括寄生電阻(例如，線電阻和結開關電阻)，且可有效地將其視為確定元件的電響應的復合電阻值。假設當將A和/或B設定為=1時，Va和/或Vb=VDD，其中Vdd為讀取電平電壓。假設當將A和/或B設定為=0時，Va和/或Vb=0。實例1假設將MTJ結J1-J4設定為狀態(tài)[1，0，1，0]。因此，相應電阻為I^1(1)=5R。，Rj-2(0)=Rq，RH(I)=5Rq且RJ_4(0)=R00對于A、B的所有四個可能組合和量值Vdd的所得四個輸入電壓仏_々，8，_8]，在表1中展示所測量電壓VT。表1針對結狀態(tài)[1，0，1，0]的晶體管電壓Vt對輸入A、B權利要求1.一種非易失性可再編程門邏輯，其包含非易失性的基于電阻的存儲器單元。2.根據權利要求1所述的門邏輯，其中所述非易失性的基于電阻的存儲器單元包含并聯的多個可重配置的非易失性的基于電阻的結電路，每一非易失性可重配置的基于電阻的結電路經配置以接收輸入邏輯信號；以及評估開關，其與所述多個非易失性可重配置的基于電阻的結電路串聯，其中所述評估開關經配置以基于所述多個非易失性可重配置的基于電阻的結電路的電阻狀態(tài)的配置而提供輸出信號。3.根據權利要求2所述的門邏輯，其中所述評估開關為選定串聯和/或并聯組合中的一個或一個以上晶體管。4.根據權利要求2所述的門邏輯，其中所述評估開關為選定串聯和/或并聯組合中的一個或一個以上非易失性可重配置的基于電阻的結電路。5.根據權利要求2所述的門邏輯，其中所述評估開關為選定串聯和/或并聯組合中的一個或一個以上晶體管和/或一個或一個以上非易失性可重配置的基于電阻的結電路。6.根據權利要求2所述的門邏輯，其中所述非易失性可重配置的基于電阻的結電路包含以下各項中的一者或一者以上相變隨機存取存儲器(PC-RAM)電路、基于電阻的隨機存取存儲器(R-RAM)電路、磁阻隨機存取存儲器(MRAM)電路，和自旋轉移力矩磁阻隧道結MRAM(STTMTJMRAM)電路。7.根據權利要求6所述的門邏輯，其中所述STTMTJMRAM電路包含磁性隧道結(MTJ)；以及第一金屬互連件，其經配置以將位線寫入信號和/或輸入讀取信號提供到所述MTJ，其中所述位線寫入信號配置所述MTJ的電阻狀態(tài)，且所述輸入讀取信號經施加以確定所述電阻狀態(tài)。8.根據權利要求7所述的門邏輯，其進一步包含開關，所述開關以操作方式耦合到所述MTJ和源極線，以針對讀取和/或寫入操作而準許電流流經所述MTJ。9.根據權利要求7所述的門邏輯，其中所述MTJ包含頂部電極，其與所述金屬互連件通信；自由磁化層，其鄰近于所述頂部電極；隧道勢壘層，其鄰近于所述自由磁化層；固定磁化層，其鄰近于所述隧道勢壘；以及底部電極，其鄰近于所述固定磁化層并與所述開關通信。10.根據權利要求2所述的門邏輯，其中所述評估開關包含第二金屬互連件，其與所述多個并聯的可重配置的非易失性的基于電阻的結電路串聯通信；以及開關元件，其具有與所述第二金屬互連件通信的源極電極、經配置以接收控制信號從而改變所述開關元件的導電路徑的電阻狀態(tài)的柵極電極，以及源極電極，其中所述開關元件選自至少晶體管、MRAM單元和STTMTJMRAM單元。11.根據權利要求10所述的門邏輯，其進一步包含傳感器電路，所述傳感器電路經配置以檢測所述第二金屬互連件處的電壓，接收選定閾值電壓，且基于所述經檢測電壓和所述選定閾值電壓而輸出選定的一個或一個以上邏輯信號。12.根據權利要求11所述的門邏輯，其中所述傳感器的所述輸出信號包含邏輯1和/或邏輯0。13.—種重配置非易失性可再編程門邏輯的寫入方法，所述門邏輯包含非易失性的基于電阻的存儲器單元，其中所述非易失性的基于電阻的存儲器單元包含并聯的多個可重配置的非易失性的基于電阻的結電路，每一非易失性可重配置的基于電阻的結電路經配置以接收輸入邏輯信號，所述方法包含將寫入輸入信號施加到所述多個并聯可重配置的非易失性的基于電阻的結電路中的每一者，其中所述寫入輸入信號的電流方向確定所述非易失性的基于電阻的結電路的電阻狀態(tài)。14.根據權利要求13所述的寫入方法，其進一步包含選擇所述寫入輸入信號的所述方向以確定每一可重配置的非易失性的基于電阻的結電路的一組電阻狀態(tài)，所述電阻狀態(tài)對應于選定邏輯功能。15.一種操作非易失性可再編程門邏輯的方法，所述門邏輯包含非易失性的基于電阻的存儲器單元，其中所述非易失性的基于電阻的存儲器單元包含并聯的多個可重配置的非易失性的基于電阻的結電路，所述方法包含將讀取輸入信號施加到所述多個并聯可重配置的非易失性的基于電阻的結電路中的每一者，其中所述讀取輸入信號小于寫入輸入信號的量值，且太小以致無法改變所述非易失性的基于電阻的結電路的電阻狀態(tài)。16.根據權利要求15所述的方法，其進一步包含在所述并聯可重配置的非易失性的基于電阻的結電路與評估開關之間的互連件處，基于所述多個非易失性可重配置的基于電阻的結電路的電阻狀態(tài)的配置而讀取輸出信號。17.根據權利要求16所述的方法，其進一步包含通過以操作方式耦合到所述互連件的傳感器電路來檢測所述輸出信號，其中所述傳感器電路接收選定閾值參考信號電平；以及基于所述經檢測的輸出信號和所述選定閾值參考信號電平而輸出選定的一個或一個以上邏輯信號。18.根據權利要求15所述的方法，其中所述傳感器的所述輸出信號包含邏輯1和/或邏輯0。全文摘要一種可再編程門邏輯(400)包括并聯的多個非易失性可重配置的基于電阻狀態(tài)的存儲器電路(I)，其中所述電路可重配置以實施或改變選定門邏輯，且所述多個非易失性可重配置的基于電阻狀態(tài)的存儲器電路每一者適于接收邏輯輸入信號(A、B)。與所述多個并聯非易失性可重配置的基于電阻狀態(tài)的存儲器電路串聯的評估開關(418)經配置以基于所述存儲器電路的編程狀態(tài)而提供輸出信號(420)。傳感器(430)經配置以接收所述輸出信號，且基于所述輸出信號和提供到所述傳感器的參考信號而提供邏輯輸出信號?？苫趯⒆孕剞D移(STT)磁性隧道結(MTJ)磁阻隨機存取存儲器(MRAM)用作可再編程存儲器元件來實施可重配置邏輯。邏輯配置在無電力的情況下得以保持。文檔編號G11C11/16GK102099862SQ200980128470公開日2011年6月15日申請日期2009年8月14日優(yōu)先權日2008年8月15日發(fā)明者劉·G·蔡-奧安,朱志,朱曉春申請人:高通股份有限公司