專利名稱：差分在線終結(jié)的制作方法
差分在線終結(jié)
背景技術(shù)：
由于計(jì)算機(jī)、服務(wù)器和其它計(jì)算、通信、存儲(chǔ)及電子設(shè)備中的存儲(chǔ)器已經(jīng)朝增加的速度和性能的方向發(fā)展，所以存儲(chǔ)器功耗也增加了。盡管新的各代存儲(chǔ)器技術(shù)在減小功率的目標(biāo)的情況下實(shí)現(xiàn)了較低的電壓，但是尋求用于減少未來的系統(tǒng)中的功率汲取的設(shè)備開發(fā)和技術(shù)。用于從一代動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)到一代DRAM地減少功率汲取的最簡(jiǎn)單的傳統(tǒng)方案已經(jīng)使電壓降低了。例如，針對(duì)Vdd正功率電壓供應(yīng)軌線而言，存儲(chǔ)器類雙倍數(shù)據(jù)速率1 (DDRl)使用2.5V，類DDR2使用1.8V，和類DD3使用1. 5V。甚至在相同的技術(shù)之內(nèi)， 有時(shí)也引入較低的電壓等級(jí)。例如，在介紹中DDR2標(biāo)準(zhǔn)初始是1.8V。聯(lián)合電子設(shè)備工程會(huì)議(Joint Electron Device Engineering Council, JEDEC)目前正開展 DDR2 1. 5V 的詳細(xì)說明。盡管供應(yīng)電壓減少可以是減少功耗的有效方法，但是供應(yīng)商有時(shí)必須以較高的電流要求來補(bǔ)償。在技術(shù)之內(nèi)降低電壓能夠要求控制器變化，此變化不是簡(jiǎn)單地向后兼容，因此要求新的子系統(tǒng)設(shè)計(jì)以開發(fā)較低的電壓部件。傳統(tǒng)的DRAM和存儲(chǔ)器控制器使用內(nèi)部的上拉和下拉電阻器來終結(jié)(terminate) 所有數(shù)據(jù)和選通線。典型的值是向上100歐姆和向下100歐姆，不過其它的值也是可用的。 終結(jié)軌線是Vdd和GND。圖4示出了片上單端終結(jié)(0DT)電路的示例。

發(fā)明內(nèi)容
存儲(chǔ)器設(shè)備和系統(tǒng)的各實(shí)施例結(jié)合用于信號(hào)線的片上終結(jié)。存儲(chǔ)器設(shè)備包括集成電路管芯(die)。該集成電路管芯包括提供一對(duì)輸入信號(hào)的一對(duì)輸入信號(hào)弓I腳和耦合在該對(duì)輸入信號(hào)引腳之間的片上終結(jié)電路，所述片上終結(jié)電路差分地終結(jié)該對(duì)輸入信號(hào)。


通過參考下列說明和附圖可以最好地理解與結(jié)構(gòu)和操作方法二者有關(guān)的此發(fā)明的實(shí)施例
圖IA和IB是描繪結(jié)合了用于信號(hào)線的片上終結(jié)的存儲(chǔ)器設(shè)備的實(shí)施例的示意框和電路圖2A和2B是示出使用用于存儲(chǔ)器信號(hào)線的片上終結(jié)的系統(tǒng)的實(shí)施例的示意框和電路
圖3是圖示了用于制造使用用于信號(hào)線的差分片上終結(jié)的存儲(chǔ)器裝置的方法的實(shí)施例和各方面的流程圖；以及
圖4描繪了片上單端終結(jié)(ODT)電路的示例。
具體實(shí)施例方式系統(tǒng)、存儲(chǔ)器設(shè)備和相關(guān)聯(lián)的制作方法的各實(shí)施例使得能夠使用用于信號(hào)線的差分片上終結(jié)，所述信號(hào)線諸如是包括存儲(chǔ)器控制器實(shí)現(xiàn)方式、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、
4雙列直插存儲(chǔ)器模塊(DIMM)等等的存儲(chǔ)器設(shè)備和控制器中的選通線。諸如DRAM之類的存儲(chǔ)器設(shè)備、存儲(chǔ)器控制器等等能夠被配置成用于差分終結(jié)。具有差分片上終結(jié)的存儲(chǔ)器設(shè)備通過使得存儲(chǔ)器子系統(tǒng)能夠節(jié)約功率和用真正的差分信號(hào)獲得優(yōu)勢(shì)來對(duì)使用單端終結(jié)的傳統(tǒng)存儲(chǔ)器設(shè)備進(jìn)行了改進(jìn)。本文公開了這樣的系統(tǒng)和存儲(chǔ)器設(shè)備，其提供了對(duì)控制器和DRAM之間的VDD軌線上的電壓變化的抗擾性。選通是真正差分的而不是參考Vkef軌線。參照?qǐng)D1A，示意框和電路圖描繪了結(jié)合了用于信號(hào)線的片上終結(jié)的存儲(chǔ)器設(shè)備 100的實(shí)施例。該存儲(chǔ)器設(shè)備100包括集成電路管芯102。該集成電路管芯102包括提供一對(duì)輸入信號(hào)的一對(duì)輸入信號(hào)引腳104，和耦合在該對(duì)輸入信號(hào)引腳104之間的片上終結(jié)電路106，該片上終結(jié)電路106差分地終結(jié)該對(duì)輸入信號(hào)。在說明性的實(shí)現(xiàn)方式中，片上終結(jié)電路106能夠包括片上終結(jié)電阻器108以及把該終結(jié)電阻器108分別地且可切換地耦合到該對(duì)輸入信號(hào)引腳104的第一和第二開關(guān)110。 控制信號(hào)節(jié)點(diǎn)112被耦合到第一和第二開關(guān)110以便控制片上終結(jié)。集成電路管芯102能夠進(jìn)一步包括分別耦合到那對(duì)輸入信號(hào)引腳104的一對(duì)輸入緩沖器114。片上終結(jié)電路106能夠被耦合到輸入緩沖器114和輸入信號(hào)引腳104之間的節(jié)點(diǎn)。在各種實(shí)施例中，輸入信號(hào)引腳104能夠被實(shí)現(xiàn)為數(shù)據(jù)(DQ)、數(shù)據(jù)選通(DQS)、讀選通(RDQS)、數(shù)據(jù)掩蔽(DM)引腳或者任何其它信號(hào)引腳。存儲(chǔ)器設(shè)備100能夠是任何合適的存儲(chǔ)器裝置，諸如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器 (DRAM )、存儲(chǔ)器控制器、存儲(chǔ)器模塊等等。差分片上終結(jié)電路的功能可以與圖4中所示出的單端片上終結(jié)(ODT)電路的功能形成對(duì)照。當(dāng)在單端配置中激活終結(jié)時(shí)，如果每個(gè)信號(hào)線是三態(tài)的(tri-stated)，則該每個(gè)信號(hào)線將從VDD軌線汲取最小值(V2)/(RUP+Rd。wn)的功率，且如果該軌線是高或者低，則汲取最大值(V2)/(Rup d_)。假定100歐姆終結(jié)值，則對(duì)于DDR2而言，在三態(tài)時(shí)這是(1.8~2)/ (200) =16. 2mff每信號(hào)線，當(dāng)信號(hào)被驅(qū)動(dòng)成高或者低時(shí)高達(dá)32. 4mff的最大值。對(duì)于圖IA中所描繪的差分片上終結(jié)電路而言，如果線(例如DQS信號(hào)線)是三態(tài)的，則不從Vdd軌線中汲取電流。當(dāng)信號(hào)線被驅(qū)動(dòng)時(shí)，功率汲取是(V2)/(Rdiff)或者 (1. 82)/100=32 . 4mW。盡管結(jié)果看來是與單端終結(jié)情況相同，但是不同在于32. 4mff是針對(duì)兩個(gè)信號(hào)而不是一個(gè)信號(hào)，從而使得對(duì)于差分終結(jié)情況而言每信號(hào)功率汲取僅為16. 2mW。 總的每信號(hào)功率節(jié)約為16. 2mW每DQS信號(hào)線。在具有36條DQS信號(hào)線的系統(tǒng)或者存儲(chǔ)器設(shè)備中，在使用四寬度(four-wide) DRAM的DMM上的18個(gè)差分對(duì)的具體示例中，在DDR2 DIMM上的總功率節(jié)約為583mW。與單端終結(jié)相比，該說明性的差分終結(jié)因此在終結(jié)被驅(qū)動(dòng)線時(shí)能夠節(jié)約近似50% 的功率。在實(shí)踐中，與當(dāng)三態(tài)時(shí)針對(duì)單端終結(jié)的顯著功率汲取相比，由于當(dāng)線是三態(tài)時(shí)不汲取終結(jié)功率，所以期望實(shí)現(xiàn)大部分的節(jié)約。只要總線空閑，差分線就是三態(tài)的且任何單端終結(jié)將使用功率。具有差分終結(jié)的系統(tǒng)的功率節(jié)約可以是相當(dāng)大的，這是因?yàn)榭偩€空閑時(shí)間是常見的，例如典型的系統(tǒng)能夠有60%的空閑時(shí)間，不過期望更小及更大的空閑時(shí)間百分比。相應(yīng)地，期望差分終結(jié)取得50%的最小功率節(jié)約。任何空閑時(shí)間(在該時(shí)間內(nèi)所述線是三態(tài)的)節(jié)約甚至更多的功率。對(duì)于不同的操作方面而言，因此節(jié)約了功率，特別是對(duì)于終結(jié)被驅(qū)動(dòng)線的功率節(jié)約以及對(duì)于總線空閑時(shí)間的功率節(jié)約?？偟南到y(tǒng)節(jié)約稍微更復(fù)雜且取決于系統(tǒng)配置和存取模式。在一些系統(tǒng)中，在所有事務(wù)處理期間不是所有DIMM都被終結(jié)。在一個(gè)示例服務(wù)器中，當(dāng)把完全加載的三個(gè)DMM安裝在每個(gè)通道上時(shí)，這三個(gè) DIMM中僅有2個(gè)被終結(jié)。另一示例服務(wù)器能夠在一個(gè)通道上具有高達(dá)四個(gè)DIMM，在此情況下四個(gè)DIMM中的三個(gè)被終結(jié)。在一個(gè)示例服務(wù)器中，雙面(two-rank) DIMM的兩個(gè)面都被終結(jié)，這加倍了每一終結(jié)的DIMM的功率節(jié)約。因此，對(duì)于具有48個(gè)雙面DIMM的完全加載的系統(tǒng)而言，總的功率節(jié)約是48X (2/3) X2X583mff =37. 3W。與380W的總系統(tǒng)功率能力相比，在功率要求方面的減少是約10%。在另一示例中，僅DI匪的第一面曾經(jīng)被終結(jié)，且總功率節(jié)約為 64X (3/4) X 583mff=28. Off0與640W的總系統(tǒng)功率能力相比，結(jié)果是在功率要求方面的4. 4% 的減少。表述各示例以估計(jì)差分片上終結(jié)的可能功率節(jié)約且基于各種設(shè)計(jì)因素可以產(chǎn)生較小的或者較大的改進(jìn)。對(duì)于未來的DRAM技術(shù)而言，差分片上終結(jié)可以在功率要求方面導(dǎo)致甚至更大的減少，其針對(duì)選通和數(shù)據(jù)線使用不同的驅(qū)動(dòng)器。當(dāng)前的技術(shù)針對(duì)選通和數(shù)據(jù)線二者使用相同的驅(qū)動(dòng)器。參照?qǐng)D1B，示意框和電路圖描繪了存儲(chǔ)器設(shè)備100的實(shí)施例，所述存儲(chǔ)器設(shè)備100 結(jié)合了用于該設(shè)備的選通線的片上終結(jié)。該片上終結(jié)電路106能夠?yàn)榇鎯?chǔ)器設(shè)備100中的選通線提供差分片上終結(jié)，其中，集成電路管芯102包括提供一對(duì)輸入選通信號(hào)的一對(duì)輸入選通引腳104S。片上終結(jié)電路106耦合在該對(duì)輸入選通引腳104S之間，其差分地終結(jié)那對(duì)選通信號(hào)。輸入選通引腳104S能夠被實(shí)現(xiàn)為數(shù)據(jù)選通(DQS)、讀選通(RDQS)或者任何選通引腳。參照?qǐng)D2A和2B，示意框和電路圖示出了系統(tǒng)220的實(shí)施例，其針對(duì)存儲(chǔ)器信號(hào)線使用片上終結(jié)。系統(tǒng)220包括處理器222和至少一個(gè)存儲(chǔ)器設(shè)備200。在圖2B中以插入形式示出的存儲(chǔ)器設(shè)備200包括一個(gè)或者多個(gè)集成電路管芯202。集成電路管芯202包括提供多個(gè)輸入信號(hào)的多個(gè)輸入信號(hào)引腳204，和耦合在輸入信號(hào)引腳204的對(duì)之間的一個(gè)或多個(gè)片上終結(jié)電路206，其差分地終結(jié)各對(duì)輸入信號(hào)。片上終結(jié)電路206能夠被配置為片上終結(jié)電阻器208和可選擇地把終結(jié)電阻器 208耦合到各對(duì)輸入信號(hào)引腳204的開關(guān)210。控制信號(hào)節(jié)點(diǎn)212被耦合到開關(guān)210以用來控制片上終結(jié)。集成電路管芯202還能夠包括耦合到輸入信號(hào)引腳204的輸入緩沖器214。 該片上終結(jié)電路206能夠被耦合到輸入緩沖器214和輸入信號(hào)引腳204之間的節(jié)點(diǎn)。對(duì)于其中把差分終結(jié)應(yīng)用到除了選通信號(hào)之外的數(shù)據(jù)和其他信號(hào)的配置而言，輸入信號(hào)引腳204能夠被實(shí)現(xiàn)為數(shù)據(jù)(DQ)、數(shù)據(jù)選通(DQS)、讀選通(RDQS)、數(shù)據(jù)掩蔽(DM)引腳或者任何其它合適的信號(hào)引腳。合適的存儲(chǔ)器設(shè)備200的示例可以包括動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、存儲(chǔ)器控制器、雙列直插存儲(chǔ)器模塊(DIMM)、單列直插存儲(chǔ)器模塊(SIMM)或其它。
6
在一些配置中，差分在線終結(jié)能夠被應(yīng)用于存儲(chǔ)器設(shè)備和控制器中的選通線。例如，該片上終結(jié)電路206能夠?yàn)榇鎯?chǔ)器設(shè)備200中的選通線提供差分片上終結(jié)，且能夠被配置為提供一對(duì)輸入選通信號(hào)的一對(duì)輸入選通引腳204。耦合在該對(duì)輸入選通引腳204之間的片上終結(jié)電路206差分地終結(jié)該對(duì)選通信號(hào)。合適的輸入選通引腳204可以是數(shù)據(jù)選通 (DQS)、讀選通(RDQS)或者任何選通引腳。參照?qǐng)D3，流程示了用于制造針對(duì)信號(hào)線使用差分片上終結(jié)的存儲(chǔ)器裝置的方法的實(shí)施例和各方面。用于制造存儲(chǔ)器裝置的方法300包括制作302集成電路管芯，和在所述集成電路管芯上形成304提供一對(duì)輸入信號(hào)的至少一對(duì)輸入信號(hào)引腳。形成306 — 個(gè)或者多個(gè)片上終結(jié)電路，所述片上終結(jié)電路被耦合在輸入信號(hào)引腳對(duì)之間。一個(gè)或者多個(gè)片上終結(jié)電路差分地終結(jié)該對(duì)輸入信號(hào)。不管Vdd電壓水平如何以及不管終結(jié)設(shè)置(例如終結(jié)是持續(xù)的還是動(dòng)態(tài)的)如何，存儲(chǔ)器設(shè)備和系統(tǒng)的差分片上終結(jié)促進(jìn)了功率要求的減少。(考慮到不管終結(jié)模式如何，當(dāng)數(shù)據(jù)總線利用較高時(shí)節(jié)約了更多功率。)在真正的差分終結(jié)的情況下，如果在DRAM處信令水平(signaling level)變化，則存儲(chǔ)器設(shè)備保持與控制器向后兼容。說明性的差分片上終結(jié)布置把用以終結(jié)差分選通線的片上終結(jié)電阻器的數(shù)目從四個(gè)減少到一個(gè)。本文可以使用的術(shù)語(yǔ)“基本上”、“實(shí)質(zhì)上”或者“近似地”與對(duì)應(yīng)術(shù)語(yǔ)的工業(yè)接受的容差有關(guān)。這樣的工業(yè)接受的容差范圍從小于百分之一到百分之二十，且在功能上對(duì)應(yīng)于但不限于值、過程變量、大小、操作速度等等。如本文可以使用的術(shù)語(yǔ)“耦合”包括直接耦合和經(jīng)由另一部件、元素、電路或者模塊間接耦合，其中，對(duì)于間接耦合而言，介入的部件、元素、電路或者模塊不修改信號(hào)的信息，但可以調(diào)節(jié)其電流水平、電壓水平和/或功率水平。 例如其中一個(gè)元素通過推斷而耦合到另一元素的推知的耦合包括以與“耦合”相同的方式在兩個(gè)元素之間直接和間接耦合。說明性的框圖和流程圖描繪了在制造過程中的過程步驟或者框。盡管特定示例圖示了具體的過程步驟或者動(dòng)作，但是許多可選實(shí)現(xiàn)方式是可能的，且一般由簡(jiǎn)單的設(shè)計(jì)選擇來實(shí)現(xiàn)?；诠δ?、目的、與標(biāo)準(zhǔn)的、遺留的結(jié)構(gòu)相順應(yīng)等等的考慮，動(dòng)作和步驟可以以與本文的具體說明不同的次序來加以執(zhí)行。雖然本公開內(nèi)容描述了各種實(shí)施例，但是這些實(shí)施例要被理解為說明性的，而不限制權(quán)利要求范圍。對(duì)所描述的實(shí)施例的許多變體、修改、添加和改進(jìn)是可能的。例如，那些具有本領(lǐng)域普通技能的人員將容易實(shí)現(xiàn)用以提供本文所公開的結(jié)構(gòu)和方法必要的步驟， 以及將理解僅通過示例的方式給出過程參數(shù)、材料和尺寸。能夠?qū)υ搮?shù)、材料和尺寸進(jìn)行改變以取得期望的結(jié)構(gòu)以及修改，所述結(jié)構(gòu)和修改在此權(quán)利要求的范圍之內(nèi)。也可以在保持處于下列權(quán)利要求的范圍之內(nèi)時(shí)實(shí)現(xiàn)本文所公開的實(shí)施例的變體和修改。
權(quán)利要求
1.一種存儲(chǔ)器設(shè)備，包括集成電路管芯，該集成電路管芯包括 提供一對(duì)輸入信號(hào)的一對(duì)輸入信號(hào)引腳；和耦合在所述一對(duì)輸入信號(hào)引腳之間的片上終結(jié)電路，其差分地終結(jié)所述一對(duì)輸入信號(hào)ο
2.如權(quán)利要求1所述的設(shè)備，還包括所述片上終結(jié)電路包括用于所述存儲(chǔ)器設(shè)備中的選通線的差分片上終結(jié)。
3.如權(quán)利要求1所述的設(shè)備，還包括 所述集成電路管芯包括提供一對(duì)輸入選通信號(hào)的輸入選通引腳對(duì)；和耦合在所述輸入選通引腳對(duì)之間的所述片上終結(jié)電路，其差分地終結(jié)所述一對(duì)選通信號(hào)。
4.如權(quán)利要求1所述的設(shè)備，還包括 所述片上終結(jié)電路包括片上終結(jié)電阻器；第一和第二開關(guān)，其分別地且可切換地把所述終結(jié)電阻器耦合到所述一對(duì)輸入信號(hào)引腳；和控制信號(hào)節(jié)點(diǎn)，其耦合到所述第一和第二開關(guān)以便控制片上終結(jié)。
5.如權(quán)利要求1所述的設(shè)備，還包括 所述集成電路管芯包括一對(duì)輸入緩沖器，其分別耦合到所述一對(duì)輸入信號(hào)引腳；和所述片上終結(jié)電路被耦合到所述輸入緩沖器和輸入信號(hào)引腳之間的節(jié)點(diǎn)。
6.如權(quán)利要求1所述的設(shè)備，還包括所述輸入信號(hào)引腳選自下列組成的組數(shù)據(jù)(DQ)、數(shù)據(jù)選通(DQS)、讀選通(RDQS)和數(shù)據(jù)掩蔽(DM)。
7.如權(quán)利要求1所述的設(shè)備，其中所述存儲(chǔ)器設(shè)備是選自下列組成的組中的設(shè)備動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)和存儲(chǔ)器控制器。
8.一種系統(tǒng)，包括 處理器；和至少一個(gè)存儲(chǔ)器設(shè)備，所述至少一個(gè)存儲(chǔ)器設(shè)備包括 至少一個(gè)集成電路管芯，所述至少一個(gè)集成電路管芯包括 提供多個(gè)輸入信號(hào)的多個(gè)輸入信號(hào)引腳；和耦合在輸入信號(hào)引腳對(duì)之間的至少一個(gè)片上終結(jié)電路，其差分地終結(jié)輸入信號(hào)對(duì)。
9.如權(quán)利要求8所述的系統(tǒng)，還包括所述至少一個(gè)片上終結(jié)電路包括用于所述至少一個(gè)存儲(chǔ)器設(shè)備中的選通線的差分片上終結(jié)。
10.如權(quán)利要求8所述的系統(tǒng)，還包括 所述至少一個(gè)集成電路管芯包括提供一對(duì)輸入選通信號(hào)的輸入選通引腳對(duì)；和耦合在所述輸入選通引腳對(duì)之間的片上終結(jié)電路，其差分地終結(jié)所述一對(duì)選通信號(hào)。
11.如權(quán)利要求8所述的系統(tǒng)，還包括 所述至少一個(gè)片上終結(jié)電路包括 至少一個(gè)片上終結(jié)電阻器；第一和第二開關(guān)，其分別地且可切換地把所述至少一個(gè)終結(jié)電阻器耦合到所述輸入信號(hào)引腳對(duì)；和控制信號(hào)節(jié)點(diǎn)，其耦合到所述第一和第二開關(guān)以便控制片上終結(jié)。
12.如權(quán)利要求8所述的系統(tǒng)，還包括 所述至少一個(gè)集成電路管芯包括分別耦合到對(duì)應(yīng)的輸入信號(hào)引腳的輸入緩沖器；和所述至少一個(gè)片上終結(jié)電路耦合到所述輸入緩沖器和輸入信號(hào)引腳之間的節(jié)點(diǎn)。
13.如權(quán)利要求8所述的系統(tǒng)，還包括所述輸入信號(hào)引腳選自由下列組成的組數(shù)據(jù)(DQ)、數(shù)據(jù)選通(DQS)、讀選通(RDQS)和數(shù)據(jù)掩蔽(DM)。
14.如權(quán)利要求8所述的系統(tǒng)，其中所述至少一個(gè)存儲(chǔ)器設(shè)備選自由下列組成的組動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、包括多個(gè)動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)的雙列直插存儲(chǔ)器模塊、以及存儲(chǔ)器控制器。
15.一種用于制造存儲(chǔ)器裝置的方法，包括 制作集成電路管芯；在所述集成電路管芯上形成提供一對(duì)輸入信號(hào)的至少一對(duì)輸入信號(hào)引腳；和形成耦合在輸入信號(hào)引腳對(duì)之間的至少一個(gè)片上終結(jié)電路，所述至少一個(gè)片上終結(jié)電路差分地終結(jié)所述一對(duì)輸入信號(hào)。
全文摘要
存儲(chǔ)器設(shè)備和系統(tǒng)結(jié)合了用于信號(hào)線的片上終結(jié)。存儲(chǔ)器設(shè)備包括集成電路管芯。集成電路管芯包括提供一對(duì)輸入信號(hào)的一對(duì)輸入信號(hào)引腳，和耦合在那對(duì)輸入信號(hào)引腳之間的片上終結(jié)電路，其差分地終結(jié)那對(duì)輸入信號(hào)。
文檔編號(hào)G11C11/4093GK102203866SQ200980143341
公開日2011年9月28日 申請(qǐng)日期2009年9月22日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者D·S·卡, D·吳, L·沃納茲, M·B·卡爾霍恩, T·李 申請(qǐng)人:惠普開發(fā)有限公司