專利名稱：切換式接口堆疊裸片存儲器架構(gòu)的制作方法
技術(shù)領(lǐng)域：
本文中所揭示的各種實施例涉及與半導(dǎo)體存儲器相關(guān)聯(lián)的設(shè)備、系統(tǒng)及方法，其包含切換式接口堆疊裸片存儲器架構(gòu)。
背景技術(shù)：
微處理器技術(shù)以比半導(dǎo)體存儲器技術(shù)快的速率演進。因此，通常在現(xiàn)代主機處理器與所述處理器與其配對以接收指令及數(shù)據(jù)的半導(dǎo)體存儲器子系統(tǒng)之間存在性能不匹配。 舉例來說，據(jù)估計，一些高端服務(wù)器閑置四個時鐘中的三個時鐘來等待響應(yīng)于存儲器請求。另外，軟件應(yīng)用及操作系統(tǒng)技術(shù)的演進隨著處理器核心及線程數(shù)目不斷增加而增加了對較高密度存儲器子系統(tǒng)的要求。然而，當(dāng)前技術(shù)的存儲器子系統(tǒng)通常在性能與密度之間表現(xiàn)折衷。較高帶寬可限制可連接于系統(tǒng)中的存儲器卡或存儲器模塊的數(shù)目不超過 JEDEC電氣技術(shù)規(guī)范。雖然曾提出擴展JEDEC接口但通?？砂l(fā)現(xiàn)關(guān)于未來所預(yù)測的存儲器帶寬及密度的不足。缺點包含存儲器功率優(yōu)化的不足及主機處理器與存儲器子系統(tǒng)之間的接口的唯一性。后一缺點可導(dǎo)致當(dāng)處理器及/或存儲器技術(shù)改變時需要重新設(shè)計接口。

發(fā)明內(nèi)容


圖1是根據(jù)本發(fā)明的各種實例性實施例的存儲器系統(tǒng)的框圖。圖2是根據(jù)各種實例性實施例的與邏輯裸片堆疊在一起的堆疊式裸片3D存儲器陣列的剖切概念性視圖。圖3及圖4是展示根據(jù)各種實例性實施例的與實例性包相關(guān)聯(lián)的字段的包圖。圖5是根據(jù)各種實例性實施例的存儲器庫控制器及相關(guān)聯(lián)模塊的框圖。圖5A是根據(jù)各種實例性實施例的存儲器庫控制器的存儲器庫修復(fù)邏輯組件的框圖。圖6A及圖6B是圖解說明根據(jù)各種實例性實施例的方法的流程圖。圖7A及圖7B是圖解說明根據(jù)各種實例性實施例的方法的流程圖。圖8是圖解說明根據(jù)各種實例性實施例的方法的流程圖。圖9是圖解說明根據(jù)各種實例性實施例的方法的流程圖。
具體實施方式
圖1是根據(jù)本發(fā)明的各種實例性實施例的存儲器系統(tǒng)100的框圖。一個或一個以上實施例操作以在一個或一個以上發(fā)端裝置(例如，一個或一個以上處理器)與堆疊式陣列存儲器“庫”集合之間大致同時傳送多個命令、地址及/或數(shù)據(jù)出站流?？僧a(chǎn)生增加的存儲器系統(tǒng)密度、帶寬、并行性及可縮放性。本文中的多裸片存儲器陣列實施例聚集在先前設(shè)計中通常位于每一個別存儲器陣列裸片上的控制邏輯。本文中稱為“存儲器庫”的堆疊式裸片群組的子區(qū)段分用共用控制邏輯。所述存儲器庫架構(gòu)策略性地分割存儲器控制邏輯以在提供較精細粒度的通電存儲器組時增加能量效率。本文中的實施例還實現(xiàn)標(biāo)準(zhǔn)化的主機處理器/存儲器系統(tǒng)接口。所述標(biāo)準(zhǔn)化接口可減少因存儲器技術(shù)演進所致重新設(shè)計周期時間。圖2是根據(jù)各種實例性實施例的與邏輯裸片202堆疊在一起的堆疊式裸片3D存儲器陣列200的剖切概念性視圖。存儲器系統(tǒng)100并入有一個或一個以上平鋪存儲器陣列堆疊，例如，堆疊式裸片3D存儲器陣列200。多個存儲器陣列(例如，存儲器陣列203)制造于多個堆疊裸片(例如，堆疊裸片204)中的每一者上。所述堆疊裸片中的每一者邏輯上劃分成多個“瓦片”(例如，與堆疊裸片204相關(guān)聯(lián)的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一個或一個以上存儲器陣列203。在一些實施例中，每一存儲器陣列203可在存儲器系統(tǒng)100中配置為一個或一個以上獨立存儲器組。存儲器陣列203并不限于任一特定存儲器技術(shù)且可包含動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、快閃存儲器等。堆疊式存儲器陣列瓦片集合208可包含來自堆疊裸片中的每一者的單個瓦片(例如，瓦片212B、212C及212D，其中圖1中看不出基底瓦片)。功率、地址及/或數(shù)據(jù)以及類似共用信號可沿“Z”維度220在本文中稱為“貫穿晶片互連件”(TWI)的導(dǎo)電路徑(例如， 導(dǎo)電路徑224)上穿越堆疊式瓦片集合208。因此，將堆疊式裸片3D存儲器陣列200分割成存儲器“庫”集合(例如，存儲器庫230)。每一存儲器庫包含堆疊式瓦片集合，一個瓦片來自多個堆疊裸片中的每一者。所述庫的每一瓦片包含一個或一個以上存儲器陣列(例如， 存儲器陣列M0)。圖1中展示所得存儲器庫集合102。此處所描述的控制、切換及通信邏輯制造于邏輯裸片202上。存儲器系統(tǒng)100包含多個存儲器庫控制器(MVC) 104(例如，MVC 106)。每一 MVC以一對一關(guān)系以通信方式耦合到對應(yīng)存儲器庫(例如，存儲器庫110)。因此，每一 MVC能夠獨立于其它MVC與其相應(yīng)存儲器庫之間的通信與對應(yīng)存儲器庫通信。在一些實施例中，存儲器庫110可經(jīng)配置以使得用于形成存儲器庫110的個別裸片上的相連有缺陷存儲器單元區(qū)域在裸片之間并不逐地址重疊。存儲器庫110還可與備用存儲器陣列裸片配置在一起。備用裸片上的相連操作存儲器單元區(qū)域可位于與一個或一個以上其它存儲器陣列裸片上的用于形成庫110的相連操作存儲器單元區(qū)域共用的開始存儲器地址處，所述開始存儲器地址包含組地址、行地址或列地址中的至少一者。此配置可因僅需要將存儲器請求地址部分地解碼而促進快速存儲器請求重定向。與存儲器陣列裸片中的每一者相關(guān)聯(lián)的有缺陷存儲器單元的壞塊映射圖可形成于與堆疊式存儲器陣列裸片204 堆疊在一起的共用邏輯裸片202上。存儲器系統(tǒng)100還包含多個可配置經(jīng)串行化通信鏈路接口(SCLI) 112。SCLI 112 劃分成出站SCLI群組113(例如，出站SCLI 114)及入站SCLI群組115。多個SCLI 112中的每一者能夠與其它SCLI 112同時操作。同時，SCLI 112將多個MVC 104以通信方式耦合到一個或一個以上主機處理器114。存儲器系統(tǒng)100將高度抽象的多鏈路高通量接口呈現(xiàn)給主機處理器114。存儲器系統(tǒng)100還可包含矩陣開關(guān)116。矩陣開關(guān)116以通信方式耦合到多個 SCLI112且耦合到多個MVC 104。矩陣開關(guān)116能夠?qū)⒚恳?SCLI交叉連接到選定MVC。因此，主機處理器114可跨越多個SCLI 112以大致同時方式存取多個存儲器庫102。此架構(gòu)可提供現(xiàn)代處理器技術(shù)(包含多核技術(shù))所需的處理器到存儲器帶寬。存儲器系統(tǒng)100還可包含耦合到矩陣開關(guān)116的存儲器構(gòu)造控制寄存器117。存儲器構(gòu)造控制寄存器117接收來自配置源的存儲器構(gòu)造配置參數(shù)且將存儲器系統(tǒng)100的一個或一個以上組件配置成根據(jù)可選擇模式操作。舉例來說，矩陣開關(guān)116以及多個存儲器庫102及多個MVC 104中的每一者通?？山?jīng)配置以響應(yīng)于單獨的存儲器請求而彼此獨立地操作。此配置可由于SCLI 112與存儲器庫102之間的并行性而增強存儲器系統(tǒng)帶寬。另一選擇為，存儲器系統(tǒng)100可經(jīng)重新配置經(jīng)由存儲器構(gòu)造控制寄存器117以致使多個存儲器庫102中的兩者或兩者以上的子集及對應(yīng)MVC子集響應(yīng)于單個請求而同步操作。后一配置可用于存取比普通寬的數(shù)據(jù)字以降低等待時間，如下文進一步描述。可通過將選定位模式加載到存儲器構(gòu)造控制寄存器117中來實現(xiàn)其它配置。圖3及圖4是展示根據(jù)各種實例性實施例分別與實例性包300及400相關(guān)聯(lián)的字段的包圖。結(jié)合圖3及圖4轉(zhuǎn)到圖1，存儲器系統(tǒng)100還可包含耦合到矩陣開關(guān)116的多個包解碼器118(例如，包解碼器120)。主機處理器114組裝在一些實施例中可在結(jié)構(gòu)上類似于實例性包300或?qū)嵗园?00的出站包122。S卩，出站包122可含有命令字段310、 地址字段320及/或數(shù)據(jù)字段410。然后，主機處理器114跨越出站SCLI (例如，出站SCLI 114)以下文進一步闡釋的方式將出站包122發(fā)送到包解碼器120。出站SCLI 114可包含多個出站差分對串行路徑(DPSP) 128。DPSP 1 以通信方式耦合到主機處理器114且可集體地輸送出站包122。S卩，多個出站DPSP 128中的每一 DPSP 可以第一數(shù)據(jù)速率輸送出站包122的第一數(shù)據(jù)速率出站子包部分。出站SCLI 114還可包含耦合到多個出站DPSP 1 的解串行化器130。解串行化器130將出站包122中的每一第一數(shù)據(jù)速率出站子包部分轉(zhuǎn)換為多個第二數(shù)據(jù)速率出站子包?？缭降谝欢鄠€出站單端數(shù)據(jù)路徑(SEDP) 134以第二數(shù)據(jù)速率發(fā)送多個第二數(shù)據(jù)速率出站子包。第二數(shù)據(jù)速率比第一數(shù)據(jù)速率慢。出站SCLI 114還可包含以通信方式耦合到解串行化器130的多路分用器138。多路分用器138將多個第二數(shù)據(jù)速率出站子包中的每一者轉(zhuǎn)換為多個第三數(shù)據(jù)速率出站子包。跨越第二多個出站SEDP 142以第三數(shù)據(jù)速率將多個第三數(shù)據(jù)速率出站子包發(fā)送到包解碼器120。第三數(shù)據(jù)速率比第二數(shù)據(jù)速率慢。包解碼器接收出站包122且提取命令字段310 (例如，實例性包300的命令字段)、 地址字段320 (例如，實例性包300的地址字段)及/或數(shù)據(jù)字段(例如，實例性包400的數(shù)據(jù)字段)。在一些實施例中，包解碼器120將地址字段320解碼以確定對應(yīng)存儲器庫選擇信號集合。包解碼器120在接口 146上將存儲器庫選擇信號集合呈現(xiàn)給矩陣開關(guān)116。庫選擇信號致使將輸入數(shù)據(jù)路徑148切換到對應(yīng)于出站包122的MVC 106?，F(xiàn)在轉(zhuǎn)到對入站數(shù)據(jù)路徑的論述，存儲器系統(tǒng)100可包含耦合到矩陣開關(guān)116的多個包編碼器154(例如，包編碼器158)。包編碼器158可經(jīng)由矩陣開關(guān)116從多個MVC104 中的一者接收入站存儲器命令、入站存儲器地址及/或入站存儲器數(shù)據(jù)。包編碼器158將入站存儲器命令、地址及/或數(shù)據(jù)編碼成入站包160以用于跨越入站SCLI 164傳輸?shù)街鳈C處理器114。在一些實施例中，包編碼器158可將入站包160切分成多個第三數(shù)據(jù)速率入站子包。包編碼器158可跨越第一多個入站單端型數(shù)據(jù)路徑(SEDP) 166以第三數(shù)據(jù)速率發(fā)送多個第三數(shù)據(jù)速率入站子包。存儲器系統(tǒng)100還可包含以通信方式耦合到包編碼器158的多路復(fù)用器168。多路復(fù)用器168可將第三數(shù)據(jù)速率入站子包的多個子集中的每一者多路復(fù)用成第二數(shù)據(jù)速率入站子包。多路復(fù)用器168跨越第二多個入站SEDP 170以比第三數(shù)據(jù)速率快的第二數(shù)據(jù)速率發(fā)送第二數(shù)據(jù)速率的入站子包。存儲器系統(tǒng)100可進一步包含以通信方式耦合到多路復(fù)用器168的串行化器172。 串行化器172將第二數(shù)據(jù)速率入站子包的多個子集中的每一者聚集成第一數(shù)據(jù)速率入站子包?？缭蕉鄠€入站差分對串行路徑(DPSP) 174以比第二數(shù)據(jù)速率快的第一數(shù)據(jù)速率將第一數(shù)據(jù)速率入站子包發(fā)送到主機處理器114。因此，經(jīng)由矩陣開關(guān)116跨越SCLI 112在主機處理器114與MVC 104之間往復(fù)地傳送命令、地址及數(shù)據(jù)信息。圖5是根據(jù)各種實例性實施例的MVC (例如，MVC 106)及相關(guān)聯(lián)模塊的框圖。MVC 106可包含可編程庫控制邏輯(PVCL)組件(例如，PVCL 510)。PVCL 510將MVC 106介接到對應(yīng)存儲器庫(例如，存儲器庫110)。PVCL 510產(chǎn)生與對應(yīng)存儲器庫110相關(guān)聯(lián)的一個或一個以上組控制信號及/或計時信號。PVCL 510可經(jīng)配置以使MVC 106適于選定配置或選定技術(shù)的存儲器庫110。因此， 舉例來說，存儲器系統(tǒng)100最初可經(jīng)配置使用當(dāng)前可用的DDR2 DRAM0隨后，存儲器系統(tǒng)100 可經(jīng)調(diào)適以通過重新配置PVCL 510以包含DDR3組控制及計時邏輯而適應(yīng)基于DDR3的存儲器庫技術(shù)。MVC 106還可包含以通信方式耦合到PVCL 510的存儲器定序器514。存儲器定序器514基于用于實施相關(guān)聯(lián)存儲器庫110的技術(shù)而執(zhí)行存儲器技術(shù)相依操作集合。舉例來說，存儲器定序器514可執(zhí)行與對應(yīng)存儲器庫110相關(guān)聯(lián)的命令解碼操作、存儲器地址多路復(fù)用操作、存儲器地址多路分用操作、存儲器刷新操作、存儲器庫訓(xùn)練操作及/或存儲器庫預(yù)取操作。在一些實施例中，存儲器定序器514可包括DRAM定序器。在一些實施例中，存儲器刷新操作可源于刷新控制器515中。存儲器定序器514可經(jīng)配置以使存儲器系統(tǒng)100適于選定配置或技術(shù)的存儲器庫 110。舉例來說，存儲器定序器514可經(jīng)配置以與同存儲器系統(tǒng)100相關(guān)聯(lián)的其它存儲器定序器同步操作。此配置可用于響應(yīng)于單個高速緩沖存儲器線請求而將寬數(shù)據(jù)字從多個存儲器庫遞送到與主機處理器114相關(guān)聯(lián)的高速緩沖存儲器線(未展示)。MVC 106可包含寫入緩沖器516。寫入緩沖器516可耦合到PVCL 510以緩沖從主機處理器114到達MVC 106的數(shù)據(jù)。MVC 106可進一步包含讀取緩沖器517。讀取緩沖器 517可耦合到PVCL 510以緩沖從對應(yīng)存儲器庫110到達MVC 106的數(shù)據(jù)。MVC 106還可包含無序請求隊列518。無序請求隊列518確立有序序列的對包含于存儲器庫110中的多個存儲器組的讀取及/或?qū)懭氩僮?。選取有序序列以避免對任一單個存儲器組的序列操作(例如)以減少組沖突且降低讀取到寫入周轉(zhuǎn)時間。
MVC 106可進一步包含存儲器庫修復(fù)邏輯(MVRL)組件524。MVRL 5 可耦合到存儲器庫110以使用陣列修復(fù)邏輯5 來執(zhí)行有缺陷存儲器陣列地址重映射操作。MVRL 524 還可使用TWI修復(fù)邏輯5 來執(zhí)行與存儲器庫110相關(guān)聯(lián)的TWI修復(fù)操作。圖5A是根據(jù)各種實例性實施例的MVRL 524的框圖。MVRL 524重映射參考有缺陷存儲器單元的存儲器請求。重映射對有缺陷單元的存儲器請求以參考位于與存儲器庫110 相關(guān)聯(lián)的裸片上(例如，在圖2的堆疊裸片204上)及/或位于圖2的邏輯裸片202上的冗余單元或單元陣列(例如，圖5的備用陣列527)。在一些實施例中，MVRL 5 可根據(jù)可變等待時間解碼方案而操作。MVRL 5 可在路徑542上接收包含所請求存儲器地址540的存儲器請求。MVRL 524可將所述存儲器請求發(fā)送到修復(fù)地址邏輯M4以確定所請求存儲器地址540是否參考有缺陷存儲器位置。如果確定所請求存儲器地址540確實參考有缺陷存儲器位置，那么可使用參考備用存儲器陣列的經(jīng)修改存儲器請求代替所述所請求存儲器地址。在一些實施例中，MVRL 524還可在不等待確定所請求存儲器地址540是否參考有缺陷存儲器位置的情況下將所請求存儲器地址540發(fā)送到存儲器地址解碼器M6。在正進行修復(fù)地址評估時，地址解碼器546可開始將所請求地址540解碼。在所述修復(fù)地址評估確定所請求地址540是否參考健康存儲器單元時，地址解碼器可在將所請求地址540解碼方面已取得進展。因此，在其中所請求存儲器地址540參考健康存儲器位置的情況下，可減少等待時間。由于參考有缺陷存儲器位置的存儲器請求的數(shù)目可能小于參考健康存儲器位置的存儲器請求的數(shù)目，因此可減少平均等待時間。MVRL 5 可包含耦合到路徑542的地址總線門控邏輯550。地址總線門控邏輯550 將所請求存儲器地址540傳遞到耦合到地址總線門控邏輯550的存儲器地址解碼器546及 /或部分地址解碼器554。部分地址解碼器M4將所請求的存儲器地址540部分地解碼。修復(fù)解碼評估模塊556可耦合到部分地址解碼器554。修復(fù)解碼評估模塊556估計與確定所請求存儲器地址540是否參考有缺陷存儲器位置相關(guān)聯(lián)且如果參考有缺陷存儲器位置那么與執(zhí)行對所述修復(fù)地址的查找相關(guān)聯(lián)的等待時間。MVRL 5 還可包含耦合到修復(fù)解碼評估模塊556的可變等待時間決策模塊 (VLDM) 560。如果所估計等待時間大于選定量，那么VLDM 560致使地址總線門控邏輯550 將包含所請求存儲器地址540的存儲器請求傳遞到存儲器地址解碼器M6。因此，部分地址解碼器陽4、修復(fù)解碼評估模塊556及VLDM 560形成反饋環(huán)路。反饋環(huán)路操作以在知曉所請求存儲器地址540是否參考健康存儲器位置之前確定是否將所請求存儲器地址540發(fā)射到存儲器地址解碼器546 ( “早期發(fā)射”)。如果針對特定所請求存儲器地址540可快速確定大的等待時間可能與修復(fù)地址查找過程相關(guān)聯(lián)，那么早期發(fā)射可為特別有效的策略。如果發(fā)現(xiàn)所請求存儲器地址540參考健康存儲器位置，那么存儲器地址解碼過程將在正執(zhí)行修復(fù)地址評估及查找操作的同時前進。MVRL 5M還可包含耦合到部分地址解碼器554的壞塊邏輯564。在一些實施例中，壞塊邏輯564從數(shù)個可用方案中選擇一適當(dāng)修復(fù)地址查找方案?？苫谔囟闫蚪M中的壞塊的數(shù)目選擇修復(fù)地址查找方案。還可基于由結(jié)合壞塊邏輯564操作的部分地址解碼器5M確定的所請求存儲器地址540定址的壞塊中的存儲器字的數(shù)目選擇修復(fù)地址查找方案。因此，MVRL 524可包含以通信方式耦合到壞塊邏輯564的一個或一個以上修復(fù)地址查找表(例如，實例性修復(fù)地址查找表568A、568B及568C)。選定修復(fù)地址查找表568A、 568B或568C將所請求存儲器地址540翻譯為修復(fù)地址。修復(fù)地址查找表568A、568B、568C 可包含直接映射表、完全相關(guān)聯(lián)標(biāo)簽隨機存取存儲器(RAM)及/或集合相關(guān)聯(lián)標(biāo)簽RAM。在一些實施例中，修復(fù)地址查找表568A、568B或568C可將地址偏移存儲為修復(fù)地址?？蓪⑴c有缺陷存儲器位置的整個塊相關(guān)聯(lián)的地址映射到修復(fù)地址的塊，所述修復(fù)地址的塊以指向修復(fù)存儲器陣列的開始的基底地址開始。在一些實施例中，算術(shù)/邏輯單元 (ALU) 572可使用地址偏移來計算修復(fù)地址。修復(fù)地址查找表568A、568B、568C將修復(fù)地址發(fā)送到存儲器地址解碼器M6。然而，可已在確定所請求存儲器地址540是否參考有缺陷存儲器位置之前的較早時間處將所請求存儲器地址540傳遞到存儲器地址解碼器M6。在后一情況下，不應(yīng)允許繼續(xù)將所請求存儲器地址540解碼。壞塊邏輯564可耦合到存儲器地址解碼器M6的地址選擇器組件576。如果確定所請求存儲器地址參考有缺陷存儲器單元，那么地址選擇器組件576拒絕經(jīng)部分解碼的所請求存儲器地址且起始對修復(fù)地址的解碼。否則，地址選擇器576允許完成對所請求存儲器地址540的解碼。存儲器地址解碼器546適當(dāng)?shù)貙⑺埱蟠鎯ζ鞯刂?40或修復(fù)地址解碼成存儲器裸片識別符、存儲器組識別符、行地址及/或列地址且將這些地址組件發(fā)送到存儲器庫110以存取對應(yīng)存儲器位置。修復(fù)地址可參考位于備用存儲器裸片580上的備用存儲器陣列中的存儲器單元。備用存儲器裸片580可與其它存儲器陣列裸片堆疊在一起作為存儲器庫110的修復(fù)組件。另一選擇為，修復(fù)地址可參考制造于與MVRL 5M共用的邏輯裸片上的備用存儲器陣列(例如，圖5的備用存儲器陣列527)。可以SRAM、DRAM或任一其它半導(dǎo)體存儲器技術(shù)制造備用存儲器陣列。可以包含硬件、軟件、固件或其組合的實施例的若干方式實施先前所描述的組件中的任一者。注意，在此上下文中“軟件”是指法定軟件結(jié)構(gòu)且不僅僅是指軟件列表。因此，在本文中存儲器系統(tǒng)100 ；存儲器陣列200、203、M0、527 ；裸片202、204 ’瓦片 205A、205B、205C、208、212B、212C、212D ；"Ζ”維度 220 ；路徑 224、148542 ；存儲器庫 230、 102,110 ；MVC 104,106 ；SCLI 112、113、114、115、164 ；處理器 114 ；矩陣開關(guān) 116 ；寄存器 117 ；包 300、400、122、160 ；包解碼器 118、120 ；字段 310、320、410 ；DPSP 128、174 ；解串行化器130 ；SEDP 134、142、166、170 ；多路分用器138 ；接口 146 ；包編碼器154、158 ；多路復(fù)用器 168 ；串行化器172 ；PVCL510 ；存儲器定序器514 ；刷新控制器515 ；緩沖器516、517 ；無序請求隊列518、MVRL524 ；陣列修復(fù)邏輯526 ；TffI修復(fù)邏輯528 ；存儲器地址540 ；修復(fù)地址邏輯544 ；存儲器地址解碼器Μ6 ；地址總線門控邏輯550 ；部分地址解碼器554 ；修復(fù)解碼評估模塊556 ；VLDM 560 ；壞塊邏輯564 ；修復(fù)地址查找表568A、568B、568C ；ALU 572 ；地址選擇器576 ；及備用存儲器裸片580可全部表征為“模塊”。所述模塊可包含存儲器系統(tǒng)100的架構(gòu)所期望且適合于各種實施例的特定實施方案的硬件電路、光學(xué)組件、單處理器電路或多處理器電路、存儲器電路、軟件程序模塊及對象(但并非軟件列表)、固件及其組合。各種實施例的設(shè)備及系統(tǒng)可在除高密度多鏈路高通量的具有MVRL 524包含在內(nèi)的半導(dǎo)體存儲器子系統(tǒng)以外的應(yīng)用中有用。因此，本發(fā)明的各種實施例并不受此限制。對存儲器系統(tǒng)100及MVRL 5M的圖解說明意欲提供對各種實施例的結(jié)構(gòu)的一般理解。所述圖解說明并非意欲用作對可利用本文中所描述結(jié)構(gòu)的設(shè)備及系統(tǒng)的所有元件及特征的完全描述。各種實施例的新穎設(shè)備及系統(tǒng)可包括用于計算機、通信及信號處理電路、單處理器模塊或多處理器模塊、單個嵌入式處理器或多個嵌入式處理器、多核處理器、數(shù)據(jù)開關(guān)及包含多層多芯片模塊的專用模塊中的電子電路或并入到其中。此類設(shè)備及系統(tǒng)可作為子組件進一步包含于各種電子系統(tǒng)內(nèi)，例如電視、蜂窩式電話、個人計算機(例如，膝上型計算機、桌上型計算機、手持式計算機、平板計算機等)、工作臺、無線電、視頻播放器、音頻播放器(例如，MP3(動畫專家組，音頻層幻播放器)、車輛、醫(yī)療裝置(例如，心臟監(jiān)測器、血壓監(jiān)測器等)、機頂盒及其它裝置。一些實施例可包含若干種方法。圖6A及圖6B是圖解說明根據(jù)各種實例性實施例的方法600的流程圖。方法600 包含在一個或一個以上發(fā)端裝置(例如，圖1的處理器114)與多個存儲器庫(例如，圖1的存儲器庫10 之間大致同時傳送多個命令、地址及/或數(shù)據(jù)出站流?？砂隽髑铱缭蕉鄠€出站SCLI (例如，圖1的出站SCLI 113)將其從發(fā)端裝置輸送到包解碼器(例如，圖1 的包解碼器118)集合。然后，可將命令、地址及數(shù)據(jù)流切換到對應(yīng)MVC(例如，MVC 104)以用于執(zhí)行及/或?qū)懭氲剿龃鎯ζ鲙旎驈乃龃鎯ζ鲙熳x取。方法600可在框606處開始以在發(fā)端裝置處將出站包切分成第一數(shù)據(jù)速率子包部分集合。在一些實施例中，所述發(fā)端裝置可包含一個或一個以上處理器。在一些實施例中， 所述發(fā)端裝置可包含具有直接存儲器存取(DMA)能力的類別的裝置，例如，圖形控制器。所述包可攜載待寫入到一個或一個以上存儲器子系統(tǒng)位置的一個或一個以上出站存儲器子系統(tǒng)命令、地址或數(shù)據(jù)字段。方法600可在框610處繼續(xù)以將所述第一數(shù)據(jù)速率子包中的每一者從發(fā)端裝置 (例如，從選定處理器)發(fā)送到解串行化器(例如，圖1的解串行化器130)?？煽缭綄?yīng)于選定出站SCLI (例如，圖1的出站SCLI 114)的多個DPSP (例如，圖1的DPSP 128)以第一數(shù)據(jù)速率發(fā)送所述第一數(shù)據(jù)速率子包。方法600在框612處還可包含在所述解串行化器處將所述第一數(shù)據(jù)速率子包中的每一者切分成多個第二數(shù)據(jù)速率子包。方法600可在框614處進一步包含以比第一數(shù)據(jù)速率慢的第二數(shù)據(jù)速率將所述第二數(shù)據(jù)速率子包中的每一者從解串行化器發(fā)送到多路分用器(例如，圖1的多路分用器 138)。在所述多路分用器處，可如框616處所繪示將第二數(shù)據(jù)速率子包中的每一者切分成第三數(shù)據(jù)速率子包集合。方法600還可在框618處包含以比第二數(shù)據(jù)速率慢的第三數(shù)據(jù)速率將第三數(shù)據(jù)速率子包發(fā)送到包解碼器。方法600可在框622處繼續(xù)以在包解碼器處從選定SCLI接收第三數(shù)據(jù)速率子包。 方法600可在框6 處包含將所述第三數(shù)據(jù)速率子包集合組裝成出站包。方法600還可在框擬8處包含從所述包提取出站命令、出站地址或出站數(shù)據(jù)中的至少一者。方法600還可在框632處包含將出站命令、地址或數(shù)據(jù)呈現(xiàn)給矩陣開關(guān)。方法600 可在框636處進一步包含在矩陣開關(guān)處同時切換與每一流相關(guān)聯(lián)的出站命令、地址及/或數(shù)據(jù)。將與每一流相關(guān)聯(lián)的出站命令、地址及/或數(shù)據(jù)切換到與對應(yīng)存儲器庫(例如，圖1 的存儲器庫110)相關(guān)聯(lián)的目的地MVC (例如，圖1的MVC 106)。
方法600可在框640處繼續(xù)以在MVC的寫入緩沖器組件(例如，圖1的寫入緩沖器516)處緩沖出站命令、地址及/或數(shù)據(jù)。方法600可在框644處包含將出站命令、數(shù)據(jù)及/或數(shù)據(jù)呈現(xiàn)給存儲器定序器(例如，圖1的存儲器定序器514)以供處理。在一些實施例中，方法600可在框645處視情況包含確定存儲器子系統(tǒng)是否已配置成以同步并行模式操作。如果是，那么方法600可在框646處包含響應(yīng)于單個存儲器請求而操作同步存儲器庫子集。此操作可用于通過同步傳送寬度為單個存儲器庫字長度倍數(shù)
的寬數(shù)據(jù)字來降低存取等待時間。所得寬數(shù)據(jù)字寬度對應(yīng)于同步庫子集中的存儲器庫的數(shù)目。方法600可在框648處視情況包含在存儲器定序器的無序請求隊列組件(例如， 圖5的無序請求隊列51 處排序與對應(yīng)存儲器庫相關(guān)聯(lián)的多個存儲器組的讀取及/或?qū)懭氩僮鳌Ｋ雠判蚩刹僮饕员苊舛啻雾樞蜃x取任一單個存儲器組及/或?qū)懭氲饺我粏蝹€存儲器組且可借此減少組沖突并降低讀取到寫入周轉(zhuǎn)時間。方法600可在框650處結(jié)束以執(zhí)行用于將出站數(shù)據(jù)寫入到對應(yīng)存儲器庫的數(shù)據(jù)寫入操作、用于從對應(yīng)存儲器庫讀取數(shù)據(jù)的數(shù)據(jù)讀取操作、及/或存儲器庫內(nèi)務(wù)處理操作?？瑟毩⒂谂c耦合到其它存儲器庫的其它MVC相關(guān)聯(lián)的同時操作執(zhí)行數(shù)據(jù)寫入操作、數(shù)據(jù)讀取操作及/或內(nèi)務(wù)處理操作。圖7A及圖7B是圖解說明根據(jù)各種實例性實施例的方法700的流程圖。方法700 包含在多個存儲器庫(例如，圖1的存儲器庫10 與一個或一個以上目的地裝置(例如， 圖1的處理器114)之間大致同時傳送多個包化命令、地址及/或數(shù)據(jù)入站流?？赏ㄟ^與存儲器庫(例如，圖1的MVC 104)相關(guān)聯(lián)的MVC集合從存儲器庫讀取命令、地址及/或數(shù)據(jù)流，及/或所述命令、地址及/或數(shù)據(jù)流可源于MVC處?？赏ㄟ^矩陣開關(guān)(例如，圖1的矩陣開關(guān)116)將所述流切換到包編碼器(例如，圖1的包編碼器154)集合。然后，可包化所述流且跨越多個入站SCLI (例如，圖1的入站SCLI 115)將其輸送到目的地裝置。方法700可在框706處開始以在對應(yīng)于選定存儲器庫(例如，圖1的存儲器庫110) 的MVC(例如，圖1的MVC 106)處從處理器接收讀取命令。注意，在一些實施例中，處理器及目的地裝置可是同一裝置；然而，此實施例不必如此。方法700可在框710處繼續(xù)以使用與MVC相關(guān)聯(lián)的存儲器定序器(例如，圖1的存儲器定序器514)從與存儲器庫相關(guān)聯(lián)的選定存儲器組存取入站數(shù)據(jù)字。方法700可在框714處包含將入站數(shù)據(jù)字呈現(xiàn)給矩陣開關(guān)。方法700還可在框718處包含使用矩陣開關(guān)將入站數(shù)據(jù)字切換到與選定SCLI (例如，入站SCLI 164)相關(guān)聯(lián)的包編碼器(例如，圖1的包編碼器158)。方法700可在框722 處進一步包含使用包編碼器將入站數(shù)據(jù)字包化成入站包。方法700可在框7 處繼續(xù)以將入站包切分成多個第三數(shù)據(jù)速率入站子包。方法 700可在框734處包含以第三數(shù)據(jù)速率將所述多個第三數(shù)據(jù)速率入站子包發(fā)送到多路復(fù)用器(例如，圖1的多路復(fù)用器168)。方法700還可在框738處包含使用多路復(fù)用器將第三數(shù)據(jù)速率入站子包的多個子集中的每一者多路復(fù)用成第二數(shù)據(jù)速率入站子包。方法700可在框742處進一步包含以第二數(shù)據(jù)速率將所述第二數(shù)據(jù)速率入站子包發(fā)送到串行化器(例如，圖1的串行化器172)。方法700可在框746處繼續(xù)以使用串行化器將第二數(shù)據(jù)速率入站子包的多個子集中的每一者聚集成第一數(shù)據(jù)速率入站子包。方法700可在框7M處包含將所述第一數(shù)據(jù)速
12率入站子包呈現(xiàn)給目的地裝置。方法700還可在框758處包含將所述第一數(shù)據(jù)速率入站子包組裝成入站包。方法700可結(jié)束以在框762處從入站包提取入站數(shù)據(jù)字且在框768處將所述入站數(shù)據(jù)字呈現(xiàn)給與目的地裝置相關(guān)聯(lián)的操作系統(tǒng)。圖8是圖解說明根據(jù)各種實例性實施例的方法800的流程圖。方法800包含重映射參考有缺陷存儲器單元的存儲器請求。重映射對有缺陷單元的存儲器請求以參考位于與選定存儲器庫相關(guān)聯(lián)的裸片上(例如，圖2的堆疊裸片204上)及/或位于與所述存儲器庫裸片堆疊在一起的邏輯裸片上的冗余單元或單元陣列(例如，圖5的位于圖2的邏輯裸片202上的備用陣列527)。方法800可在框806處開始以在MVRL模塊處接收包含所請求存儲器地址的存儲器請求。方法800可在框808處繼續(xù)以將所請求存儲器地址部分地解碼。方法800還可在框810處包含估計與將所請求存儲器地址翻譯為修復(fù)地址相關(guān)聯(lián)的等待時間以得出所估計的等待時間。方法800可在框812處進一步包含將所估計的等待時間與閾值等待時間值相比較。如果所估計的等待時間大于選定量，那么方法800可在框814處包含將包含所請求存儲器地址的存儲器請求發(fā)送到選定庫。方法800可在框818處繼續(xù)以確定所請求存儲器地址是否參考一個或一個以上有缺陷存儲器單元。如果是，那么方法800還可在框822處包含估計修復(fù)地址產(chǎn)生的復(fù)雜性。 方法800可在框擬4處進一步包含選擇數(shù)個修復(fù)地址查找表中的一者。可用類型的修復(fù)地址查找表可尤其包含直接映射表、完全相關(guān)聯(lián)標(biāo)簽RAM或集合相關(guān)聯(lián)標(biāo)簽RAM。端視修復(fù)地址產(chǎn)生的復(fù)雜性，一些類型的修復(fù)地址查找表可比的其它查找表更有效。修復(fù)地址產(chǎn)生的復(fù)雜性除了其它因素外，還可取決于給定存儲器組中的有缺陷地址位置的數(shù)目及可用替換存儲器位置的布局及密度。舉例來說，如果完全備用存儲器陣列裸片在存儲器庫裸片堆疊中可用，那么一些實施例可通過簡單地將備用存儲器陣列裸片的裸片地址代入到所請求存儲器地址中來產(chǎn)生修復(fù)地址。因此，方法800可在框擬8處包含使用選定修復(fù)地址查找表來將所請求存儲器地址翻譯為修復(fù)地址。方法800可在框832處繼續(xù)以在存儲器地址解碼器處接收所請求存儲器地址、修復(fù)地址或此兩者。如果確定所請求存儲器地址參考一個或一個以上有缺陷存儲器單元，那么方法800還可在框836處包含在存儲器地址解碼器處拒絕過程中所請求存儲器地址解碼操作。在后一情況下，方法800可在框840處包含起始對修復(fù)地址的解碼。方法800可在框844處繼續(xù)以將所請求存儲器地址或修復(fù)地址解碼成存儲器裸片識別符、存儲器組識別符、行地址或列地址。方法800可在框850處結(jié)束以在框850處使用修復(fù)地址來參考存儲器庫的備用存儲器裸片組件。另一選擇為，方法800可在框邪4處結(jié)束以使用修復(fù)地址來參考制造于與MVRL共用的邏輯裸片(例如，圖2的邏輯裸片202)上的一個或一個以上備用存儲器陣列。圖9是圖解說明根據(jù)各種實例性實施例的方法900的流程圖。方法900操作以在制作堆疊式陣列存儲器庫期間選擇及分類存儲器陣列裸片從而促進壞塊映射及修復(fù)操作。方法900可在框906處開始以在制作期間識別存儲器陣列裸片集合中的每一者上與一個或一個以上存儲器陣列相關(guān)聯(lián)的有缺陷行及有缺陷列。方法900可在框910處繼續(xù)以根據(jù)有缺陷存儲器陣列在每一裸片內(nèi)的位置分類存儲器陣列裸片集合以獲取經(jīng)分類的存儲器陣列裸片集合。
方法900還可在框914處包含從經(jīng)分類集合中選擇存儲器陣列裸片的“存儲器庫” 子集。選擇裸片的存儲器庫子集以將其堆疊起來從而形成多個存儲器庫(例如，圖2的堆疊式裸片存儲器陣列200)?？蛇x擇存儲器庫子集以避免與來自存儲器庫集合的裸片上的相連有缺陷存儲器單元區(qū)域相關(guān)聯(lián)的地址與來自任一其它裸片上的所述存儲器庫集合的相連有缺陷存儲器單元區(qū)域相關(guān)聯(lián)的地址的重疊。方法900可在框918處進一步包含選擇備用存儲器陣列裸片?？蛇x擇備用裸片以使得所述備用存儲器陣列裸片上的一個或一個以上相連操作存儲器單元區(qū)域位于與一個或一個以上存儲器庫子集上的存儲器陣列裸片的第二相連操作存儲器單元區(qū)域共用的開始存儲器地址處。所述開始存儲器地址可包含組地址、行地址及/或列地址。方法900還可在框922處包含將與存儲器裸片的存儲器庫集合中的每一者相關(guān)聯(lián)的有缺陷存儲器單元的壞塊映射圖存儲于與存儲器陣列裸片的存儲器庫集合堆疊在一起的共用邏輯裸片上。注意，可以除所描述次序以外的次序執(zhí)行本文中所描述的活動。還可以重復(fù)、串行及/或并行方式執(zhí)行相對于本文中所識別的方法描述的各種活動。在基于計算機的系統(tǒng)中可從計算機可讀媒體發(fā)射軟件程序以執(zhí)行所述軟件程序中所定義的功能?？刹捎酶鞣N編程語言來創(chuàng)建經(jīng)設(shè)計以實施及執(zhí)行本文中所揭示的方法的軟件程序?？墒褂脤ο髮?dǎo)向語言(例如，Java語言或C++語言)將所述程序結(jié)構(gòu)化為對象導(dǎo)向格式。另一選擇為，可使用程序語言(例如，組裝語言或C語言)將所述程序結(jié)構(gòu)化為程序?qū)蚋袷?。軟件組件可尤其使用包含應(yīng)用程序接口、過程間通信技術(shù)及遠程程序呼叫等眾所周知的機制來進行通信。各種實施例的教示并不限于任一特定編程語言或環(huán)境。本文中所描述的設(shè)備、系統(tǒng)及方法可操作以使用可變等待時間地址解碼及選擇性修復(fù)地址查找技術(shù)來執(zhí)行對堆疊式裸片存儲器庫的有缺陷存儲器陣列修復(fù)。因此，可降低平均存儲器存取等待時間。借助圖解說明而非限制方式，附圖展示可實踐標(biāo)的物的特定實施例。足夠詳細地描述了所圖解說明的實施例以使得所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本文中所揭示的教示?？墒褂闷渌鼘嵤├铱蓮谋景l(fā)明得出其它實施例，以使得可在不背離本發(fā)明范圍的情況下做出結(jié)構(gòu)及邏輯替代及改變。因此，不應(yīng)將此具體實施方式
視為具有限制意義。各種實施例的廣度是由所附權(quán)利要求書及此權(quán)利要求書授權(quán)的等效內(nèi)容的全部范圍界定。發(fā)明性標(biāo)的物的此類實施例在本文中可個別地或集體地由術(shù)語“發(fā)明 (invention)”指示，此僅出于便利性且并非意欲在事實上已揭示多于一個發(fā)明或發(fā)明性概念的情況下將本申請案自發(fā)地限于任一單個發(fā)明或發(fā)明性概念。因此，雖然本文中已圖解說明且描述了特定實施例，但旨在實現(xiàn)相同目的的任一布置可替代所展示的特定實施例。 本發(fā)明意欲涵蓋各種實施例的任一及所有改動或變化形式。在審閱以上描述之后，所屬領(lǐng)域的技術(shù)人員將即刻明了以上實施例的組合及本文中未特定描述的其它實施例。提供發(fā)明摘要以遵循37C. F. R. § 1. 72 (b)，其要求提供將能讓讀者快速弄清技術(shù)性發(fā)明的性質(zhì)的摘要。提交所述摘要是基于以下理解其將不用于解釋或限制所述權(quán)利要求書的范圍或含義。在前述具體實施方式
中，出于簡化本發(fā)明的目的，將各種特征一起組合于單個實施例中。不應(yīng)將本發(fā)明方法解釋為需要比每一權(quán)利要求中所明確陳述更多的特征。而是，發(fā)明性標(biāo)的物可處于少于單個所揭示實施例的所有特征中。因此，以上權(quán)利要求
14書借此并入到具體實施方式
中，其中每一權(quán)利要求本身作為單獨實施例。
權(quán)利要求
1.一種設(shè)備，其包括存儲器庫，其包括多個堆疊式存儲器陣列，每一存儲器陣列位于多個堆疊式存儲器裸片中的一者上；存儲器庫控制器(MVC)，其位于與所述堆疊式存儲器裸片堆疊在一起的邏輯裸片上且以通信方式耦合到所述存儲器庫；所述MVC的存儲器庫修復(fù)邏輯(MVRL)組件，所述MVRL接收包含所請求存儲器地址的存儲器請求且將所述存儲器請求或經(jīng)修改存儲器請求中的至少一者發(fā)送到選定庫，所述經(jīng)修改存儲器請求包含修復(fù)地址。
2.根據(jù)權(quán)利要求1所述的設(shè)備，其中所述MVC經(jīng)配置以提供存儲器定序操作、數(shù)據(jù)緩沖操作、受損存儲器陣列修復(fù)操作或受損貫穿晶片互連件(TWI)修復(fù)操作中的至少一者。
3.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括所述MVRL的部分地址解碼器部分，所述部分地址解碼器將所述所請求存儲器地址部分地解碼；至少一個修復(fù)地址查找表，其以通信方式耦合到所述部分地址解碼器，所述至少一個修復(fù)地址查找表用以將所述所請求存儲器地址翻譯為所述修復(fù)地址；及壞塊邏輯，其耦合到所述部分地址解碼器，所述壞塊邏輯用以從多個修復(fù)地址查找表中選擇所述至少一個修復(fù)地址查找表。
4.根據(jù)權(quán)利要求3所述的設(shè)備，其中所述多個修復(fù)地址查找表包括直接映射表、完全相關(guān)聯(lián)標(biāo)簽隨機存取存儲器(RAM)或集合相關(guān)聯(lián)標(biāo)簽RAM中的至少一者。
5.根據(jù)權(quán)利要求3所述的設(shè)備，其中所述壞塊邏輯經(jīng)配置以基于由所述部分地址解碼器確定的壞塊數(shù)目或壞塊中的字數(shù)目中的至少一者選擇所述至少一個修復(fù)地址查找表。
6.根據(jù)權(quán)利要求3所述的設(shè)備，其進一步包括修復(fù)解碼評估模塊，其耦合到所述部分地址解碼器，所述修復(fù)解碼評估模塊用以估計與將所述所請求存儲器地址翻譯為所述修復(fù)地址相關(guān)聯(lián)的等待時間；及可變等待時間決策模塊(VLDM)，其耦合到所述修復(fù)解碼評估模塊，如果所述所估計等待時間大于選定量，那么所述VLDM致使將包含所述所請求存儲器地址的所述存儲器請求傳遞到與所述選定庫相關(guān)聯(lián)的存儲器地址解碼器。
7.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括反饋環(huán)路，其可操作以確定所述所請求存儲器地址是否參考無缺陷存儲器位置。
8.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括所述MVRL的部分地址解碼器部分，所述部分地址解碼器將所述所請求存儲器地址部分地解碼；至少一個修復(fù)地址查找表，其以通信方式耦合到所述部分地址解碼器，所述至少一個修復(fù)地址查找表用以將所述所請求存儲器地址翻譯為所述修復(fù)地址；壞塊邏輯，其耦合到所述部分地址解碼器，所述壞塊邏輯用以從多個修復(fù)地址查找表中選擇所述至少一個修復(fù)地址查找表；及反饋環(huán)路，其可操作以確定所述所請求存儲器地址是否參考無缺陷存儲器位置。
9.根據(jù)權(quán)利要求3所述的設(shè)備，其進一步包括算術(shù)/邏輯單元(ALU)，其耦合到所述修復(fù)地址查找表以使用作為與所述所請求存儲器地址相關(guān)聯(lián)的條目存儲于所述修復(fù)地址查找表中的地址偏移來計算所述修復(fù)地址。
10.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括存儲器地址解碼器，其耦合到所述存儲器庫以將存儲器地址解碼成存儲器裸片識別符、存儲器組識別符、行地址或列地址中的至少一者；及地址總線門控邏輯，其耦合到所述存儲器地址解碼器以將所述所請求存儲器地址傳遞到所述存儲器地址解碼器或所述部分地址解碼器中的至少一者。
11.根據(jù)權(quán)利要求10所述的設(shè)備，其進一步包括所述存儲器地址解碼器的地址選擇器組件，如果確定所述所請求存儲器地址參考至少一個有缺陷存儲器單元，那么所述地址選擇器組件用以拒絕經(jīng)部分解碼的所請求存儲器地址且起始對修復(fù)地址的解碼。
12.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括所述存儲器庫的備用存儲器裸片組件，其用作修復(fù)陣列。
13.根據(jù)權(quán)利要求1所述的設(shè)備，其進一步包括至少一個備用存儲器陣列，其制造于與所述MVRL共用的邏輯裸片上以用作修復(fù)陣列。
14.根據(jù)權(quán)利要求13所述的設(shè)備，其中所述備用存儲器陣列包括靜態(tài)隨機存取存儲器 (SRAM)或動態(tài)隨機存取存儲器(DRAM)中的至少一者。
15.一種方法，其包括接收包含所請求存儲器地址的存儲器請求；及將所述存儲器請求或經(jīng)修改存儲器請求中的至少一者發(fā)送到選定庫，所述經(jīng)修改存儲器請求包含修復(fù)地址。
16.根據(jù)權(quán)利要求15所述的方法，其進一步包括將所述所請求存儲器地址部分地解碼；估計與將所述所請求存儲器地址翻譯為所述修復(fù)地址相關(guān)聯(lián)的等待時間以得出所估計等待時間；將所述所估計等待時間與閾值等待時間值進行比較；及如果所述所估計等待時間大于所述閾值等待時間值，那么將包含所述所請求存儲器地址的所述存儲器請求發(fā)送到所述選定庫。
17.根據(jù)權(quán)利要求15所述的方法，其進一步包括估計修復(fù)地址產(chǎn)生的復(fù)雜性；及基于修復(fù)地址產(chǎn)生的所述復(fù)雜性而從多個修復(fù)地址查找表中選擇一修復(fù)地址查找表。
18.根據(jù)權(quán)利要求15所述的方法，其進一步包括基于壞塊數(shù)目或壞塊中的字數(shù)目中的至少一者而選擇修復(fù)地址查找表。
19.根據(jù)權(quán)利要求17所述的方法，其中所述多個修復(fù)地址查找表包括直接映射表、完全相關(guān)聯(lián)標(biāo)簽隨機存取存儲器(RAM)或集合相關(guān)聯(lián)標(biāo)簽RAM中的至少一者。
20.根據(jù)權(quán)利要求15所述的方法，其進一步包括將所述所請求存儲器地址翻譯為所述修復(fù)地址。
21.根據(jù)權(quán)利要求15所述的方法，其進一步包括估計修復(fù)地址產(chǎn)生的復(fù)雜性；基于修復(fù)地址產(chǎn)生的所述復(fù)雜性而從多個修復(fù)地址查找表中選擇一修復(fù)地址查找表；及將所述所請求存儲器地址翻譯為所述修復(fù)地址。
22.根據(jù)權(quán)利要求15所述的方法，其進一步包括接收所述所請求存儲器地址或所述修復(fù)地址中的至少一者；及將所述所請求存儲器地址或所述修復(fù)地址解碼成存儲器裸片識別符、存儲器組識別符、行地址或列地址中的至少一者。
23.根據(jù)權(quán)利要求15所述的方法，其進一步包括 估計修復(fù)地址產(chǎn)生的復(fù)雜性；基于修復(fù)地址產(chǎn)生的所述復(fù)雜性而從多個修復(fù)地址查找表中選擇一修復(fù)地址查找表；將所述所請求存儲器地址翻譯為所述修復(fù)地址； 接收所述所請求存儲器地址或所述修復(fù)地址中的至少一者；及將所述所請求存儲器地址或所述修復(fù)地址解碼成存儲器裸片識別符、存儲器組識別符、行地址或列地址中的至少一者。
24.根據(jù)權(quán)利要求15所述的方法，其進一步包括如果確定所述所請求存儲器地址參考至少一個有缺陷存儲器單元，那么拒絕經(jīng)部分解碼的所請求存儲器地址；及起始對修復(fù)地址的解碼。
25.根據(jù)權(quán)利要求15所述的方法，其進一步包括使用所述修復(fù)地址來參考所述存儲器庫的備用存儲器裸片組件。
26.根據(jù)權(quán)利要求25所述的方法，其進一步包括通過將與備用存儲器陣列裸片相關(guān)聯(lián)的裸片地址代入到所述所請求存儲器地址中來產(chǎn)生修復(fù)地址。
27.根據(jù)權(quán)利要求15所述的方法，其進一步包括使用所述修復(fù)地址來參考制造于與存儲器庫修復(fù)邏輯模塊共用的邏輯裸片上的至少一個備用存儲器陣列。
28.一種設(shè)備，其包括堆疊式陣列存儲器庫，其經(jīng)配置以使得與任一裸片上的用于形成所述存儲器庫的相連有缺陷存儲器單元區(qū)域相關(guān)聯(lián)的地址不重疊任一其它裸片上的用于形成所述存儲器庫的相連有缺陷存儲器單元區(qū)域相關(guān)聯(lián)的任一地址。
29.根據(jù)權(quán)利要求觀所述的設(shè)備，其中所述堆疊式陣列存儲器庫經(jīng)配置以使得備用存儲器陣列裸片上的用于形成所述庫的至少一個第一相連操作存儲器單元區(qū)域位于與其它存儲器陣列裸片中的至少一者上的用于形成所述庫的第二相連操作存儲器單元區(qū)域共用的開始存儲器地址處，所述開始存儲器地址包含組地址、行地址或列地址中的至少一者。
30.根據(jù)權(quán)利要求觀所述的設(shè)備，其進一步包括與所述存儲器陣列裸片中的每一者相關(guān)聯(lián)的有缺陷存儲器單元的壞塊映射圖，其位于與所述存儲器陣列裸片堆疊在一起的共用邏輯裸片上。
全文摘要
本文中所揭示的系統(tǒng)及方法包含可接收包含所請求存儲器地址的存儲器請求且可在不知曉是否需要修復(fù)地址的情況下將所述存儲器請求直接發(fā)送到與堆疊式裸片存儲器庫相關(guān)聯(lián)的地址解碼器的那些系統(tǒng)及方法。如果對所述存儲器請求的后續(xù)分析展示需要修復(fù)地址，那么可暫停對所述所請求存儲器地址的過程中解碼且起始對所述修復(fù)地址的解碼。
文檔編號G11C5/02GK102239523SQ200980148540
公開日2011年11月9日 申請日期2009年10月29日 優(yōu)先權(quán)日2008年10月30日
發(fā)明者喬·M·杰德羅, 保羅·A·拉伯奇 申請人:美光科技公司